[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW202044614A - 半導體發光元件以及半導體發光元件的製造方法 - Google Patents

半導體發光元件以及半導體發光元件的製造方法 Download PDF

Info

Publication number
TW202044614A
TW202044614A TW109112894A TW109112894A TW202044614A TW 202044614 A TW202044614 A TW 202044614A TW 109112894 A TW109112894 A TW 109112894A TW 109112894 A TW109112894 A TW 109112894A TW 202044614 A TW202044614 A TW 202044614A
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
semiconductor layer
substrate
angle
Prior art date
Application number
TW109112894A
Other languages
English (en)
Other versions
TWI734445B (zh
Inventor
丹羽紀隆
稲津哲彦
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72830917&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW202044614(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202044614A publication Critical patent/TW202044614A/zh
Application granted granted Critical
Publication of TWI734445B publication Critical patent/TWI734445B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導體發光元件10具備:n型AlGaN (氮化鋁鎵)系半導體材料之n型半導體層24,係設置於基板20上;AlGaN系半導體材料之活性層26,係設置於n型半導體層24上;p型半導體層28,係設置於活性層26上;以及誘電體材料之披覆層40,係披覆n型半導體層24、活性層26以及p型半導體層28。活性層26以及p型半導體層28係分別具有以第一角度θ1相對於基板20呈傾斜且被披覆層40披覆之傾斜面26c、28c。n型半導體層24係具有以比第一角度θ1更大的第二角度θ2相對基板20呈傾斜且被披覆層40披覆之傾斜面24d。

Description

半導體發光元件以及半導體發光元件的製造方法
本發明係關於一種半導體發光元件以及半導體發光元件的製造方法。
深紫外光用之發光元件具有依序積層於基板上之AlGaN(氮化鋁鎵)系之n型包覆層(n-type clad layer)、活性層以及p型包覆層。為了露出n型包覆層之一部分區域,對p型包覆層以及活性層進行蝕刻(etching),從而形成相對於基板呈傾斜的台面(mesa surface)。已傾斜的台面係由氧化矽(SiO2 )等之保護層所披覆(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2017-204568號公報。
[發明所欲解決之課題]
較佳為於半導體發光元件的表面設置可靠性高的披覆層。
本發明係鑒於此課題而完成,本發明的例示性目的之一在於提高半導體發光元件之可靠性。 [用以解決課題之手段]
本發明之一態樣之半導體發光元件具備:由n型AlGaN (氮化鋁鎵)系半導體材料構成之n型半導體層,係設置於基板上;由AlGaN系半導體材料構成之活性層,係設置於n型半導體層上;p型半導體層,係設置於活性層上;以及由誘電體材料構成之披覆層,係披覆n型半導體層、活性層以及p型半導體層。活性層以及p型半導體層係分別具有以第一角度相對於基板呈傾斜且被披覆層披覆之傾斜面。n型半導體層係具有以比第一角度更大的第二角度相對於基板呈傾斜且被披覆層披覆之傾斜面。
根據該態樣,藉由設置用以披覆發光時流動有電流的n型半導體層、活性層以及p型半導體層各者的傾斜面之披覆層,能適當地防止n型半導體層、活性層以及p型半導體層之劣化。另外,藉由不使n型半導體層的傾斜面相對於基板呈垂直而是使n型半導體層的傾斜面相對於基板呈傾斜,能夠緩和施加於披覆層的應力。並且,藉由相對地加大n型半導體層的傾斜面的角度,能相對地加大形成於n型半導體層上之活性層的面積,且能提高基板之每單位面積的發光效率。
第一角度亦可為40度以上至未滿55度。第二角度亦可為55度以上至未滿70度。
n型半導體層之以第二角度傾斜的部分的厚度亦可比活性層以及p型半導體層之分別以第一角度傾斜的部分的厚度的合計更大。
亦可更具備:由AlGaN系半導體材料構成之基底層,係設置於基板與n型半導體層之間,且n型雜質濃度為5×1017 cm-3 以下。基底層亦可具有以第二角度相對於基板呈傾斜且被披覆層披覆之傾斜面。
披覆層亦可於基底層之外周中不與基底層於厚度方向上重疊。
本發明之另一態樣係一種半導體發光元件的製造方法。該半導體發光元件的製造方法具備下述步驟:於基板上依序形成由n型AlGaN(氮化鋁鎵)系半導體材料構成之n型半導體層、由AlGaN系半導體材料構成之活性層以及p型半導體層;於p型半導體層上之一部分形成第一樹脂阻劑(resin resist),前述第一樹脂阻劑具有相對於基板呈傾斜的第一側面;從第一樹脂阻劑之上乾式蝕刻p型半導體層以及活性層,而使位於不與第一樹脂阻劑重疊的區域的n型半導體層露出,且於p型半導體層以及活性層分別形成相對於基板成為第一角度之傾斜面;於p型半導體層、活性層以及已露出的n型半導體層之上形成第二樹脂阻劑,前述第二樹脂阻劑具有相對於基板呈傾斜的第二側面,且前述第二樹脂阻劑之第二側面的角度比第一側面的角度更大;從第二樹脂阻劑之上乾式蝕刻n型半導體層,而使位於不與第二樹脂阻劑重疊的區域的n型半導體層去除,且於n型半導體層形成相對於基板成為比第一角度更大的第二角度之傾斜面;以及形成由誘電體材料構成之披覆層,前述披覆層係披覆p型半導體層、活性層以及n型半導體層各者的傾斜面。
根據該態樣,藉由設置用以披覆發光時流動有電流的n型半導體層、活性層以及p型半導體層各者的傾斜面之披覆層,能適當地防止n型半導體層、活性層以及p型半導體層之劣化。另外,藉由不使n型半導體層的傾斜面相對於基板呈垂直而是使n型半導體層的傾斜面相對於基板呈傾斜,能夠緩和施加於披覆層的應力。並且,藉由相對地加大n型半導體層的傾斜面的角度,能相對地加大形成於n型半導體層上之活性層的面積,且能提高基板之每單位面積的發光效率。
亦可進一步包括下述步驟:於已露出的n型半導體層上形成n側接觸電極;以及於形成有傾斜面之p型半導體層上形成p側接觸電極。披覆層亦可以進一步披覆n側接觸電極以及p側接觸電極之方式形成。
亦可更具備:於基板與n型半導體層之間形成基底層的步驟,前述基底層係由AlGaN系半導體材料構成且n型雜質濃度為5×1017 cm-3 以下。從第二樹脂阻劑之上乾式蝕刻n型半導體層的步驟亦可包含:使位於不與第二樹脂阻劑重疊的區域的基底層露出且於基底層形成相對於基板成為第二角度之傾斜面的步驟。披覆層亦可避開已露出的基底層的上表面中之以圍繞基底層的傾斜面的外周的方式而被制定的分離區域進一步地披覆基底層的傾斜面。
亦可進一步包括:在分離區域中將基板以及基底層予以切斷而進行個片化的步驟。
從第二樹脂阻劑之上進行乾式蝕刻的步驟的蝕刻深度亦可比從第一樹脂阻劑之上進行乾式蝕刻的步驟的蝕刻深度更大。 [發明功效]
依據本發明,能夠使半導體發光元件之可靠性提高。
以下,一邊參照圖式一邊對用以實施本發明之形態進行詳細說明。再者,說明中對相同要素附上相同元件符號且適當省略重複說明。而且,為了有助於理解說明,各圖式中之各構成要素之尺寸比未必與實際之發光元件之尺寸比一致。
本實施形態係以發出中心波長λ約為360nm以下之「深紫外光」的方式所構成之半導體發光元件,也就是所謂的DUV-LED(Deep Ultraviolet-Light Emitting Diode;深紫外發光二極體)晶片(chip)。為了輸出此種波長之深紫外光,使用帶隙(band gap)約為3.4 eV以上之AlGaN(氮化鋁鎵)系半導體材料。在本實施形態中,特別表示出發出中心波長λ約為240 nm至350 nm之深紫外光之情形。
本說明書中,「AlGaN系半導體材料」係指至少包含AlN(氮化鋁)以及GaN(氮化鎵)之半導體材料,且包含含有InN(氮化銦)等其他材料之半導體材料。因此,本說明書中提及之「AlGaN系半導體材料」例如可由In1-x-y Alx Gay N(0<x+y≦1;0<x<1;0<y<1)之組成來表示,包含AlGaN(氮化鋁鎵)或InAlGaN(氮化銦鋁鎵)。本說明書之「AlGaN系半導體材料」係例如AlN(氮化鋁)以及GaN(氮化鎵)之各者的莫耳分率為1%以上,較佳為5%以上、10%以上或20%以上。
而且,為了區分不含有AlN之材料,有時稱作「GaN系半導體材料」。「GaN系半導體材料」包含GaN或InGaN(氮化銦鎵)。同樣地,為了區分不含有GaN之材料,有時稱作「AlN系半導體材料」。「AlN系半導體材料」包含AlN或InAlN(氮化銦鋁)。
圖1係概略地表示實施形態之半導體發光元件10之構成之剖視圖。半導體發光元件10係具備基板20、基底層22、n型半導體層24、活性層26、p型半導體層28、保護層30、n側接觸電極32、p側接觸電極34、n側墊電極36、p側墊電極38以及披覆層40。
圖1中,有時將箭頭A所表示的方向稱作「上下方向」或「厚度方向」。另外,從基板20觀察,有時將遠離基板20之方向稱作上側,且將朝向基板20之方向稱作下側。有時將與箭頭A正交的方向稱作「橫向方向」或「水平方向」。另外,關於橫向方向,有時將朝向半導體發光元件10的中心之方向稱作內側,且將遠離半導體發光元件10的中心之方向稱作外側。
基板20係對半導體發光元件10發出之深紫外光具有透光性之基板,例如是Al2 O3 (藍寶石)基板。基板20具有第一主面20a和與第一主面20a為相反側之第二主面20b。第一主面20a係成為用以使自基底層22至p型半導體層28為止之各層成長之結晶成長面之一主面。第二主面20b係成為用以將活性層26發出之深紫外光取出至外部之光取出面之一主面。在一實施形態中,基板20既可以是AlN(氮化鋁)基板,也可以是AlGaN(氮化鋁鎵)基板。
基底層22設置於基板20之第一主面20a之上。基底層22係用以形成n型半導體層24之底層(模板(template)層)。基底層22例如是未摻雜(un-doped)之AlN層,具體而言是經高溫成長之AlN(HT-AlN;High Temperature AlN)層。基底層22亦可包含形成於AlN層上之未摻雜之AlGaN層。在一實施形態中,於基板20為AlN基板或AlGaN基板之情形中,基底層22亦可僅由未摻雜之AlGaN層構成。也就是說,基底層22包含未摻雜之AlN層及AlGaN層之至少一層。
基底層22係以Si(矽)等的n型雜質之濃度為5×1017 cm-3 以下之方式構成,且基底層22係以無助於從n側接觸電極32朝向活性層26注入電子時的導電之方式構成。也就是說,由於基底層22之n型雜質濃度比後面所描述的n型半導體層24之n型雜質濃度低的緣故,所以導電率低(也就是電阻率高)。
基底層22係具有第一上表面22a、第二上表面22b以及傾斜面22d。第一上表面22a以及第二上表面22b係實質平行於基板20之第一主面20a,第一上表面22a以及第二上表面22b係朝向基板20的厚度方向(圖1的上側)。第二上表面22b位於第一上表面22a之橫向方向外側,第二上表面22b的高度與第一上表面22a的高度不同。從基板20之第一主面20a至基底層22之第二上表面22b為止的高度(或是厚度)係比從基板20之第一主面20a至基底層22之第一上表面22a為止的高度(或是厚度)還小。傾斜面22d係設置於第一上表面22a與第二上表面22b之間且以第二角度θ2相對於基板20之第一主面20a呈傾斜。
n型半導體層24係設置於基底層22之第一上表面22a之上。n型半導體層24係n型AlGaN系半導體材料層,例如是摻雜有作為n型雜質之Si(矽)的AlGaN層。n型半導體層24係以讓活性層26發出之深紫外光透過之方式來選擇組成比,例如以AlN之莫耳分率為25%以上的方式來形成,較佳為40%以上或50%以上的方式來形成。n型半導體層24具有比活性層26發出之深紫外光之波長還大之帶隙,例如以帶隙成為4.3 eV以上之方式形成。n型半導體層24較佳為以AlN之莫耳分率為80%以下之方式形成,也就是以帶隙成為5.5 eV以下之方式形成,更理想為以AlN之莫耳分率為70%以下(也就是帶隙為5.2 eV以下)之方式形成。n型半導體層24具有1μm至3μm左右之厚度,例如具有2μm左右之厚度。
n型半導體層24係以作為雜質之Si(矽)之濃度成為1×1018 /cm3 以上至5×1019 /cm3 以下之方式形成。n型半導體層24較佳為以Si濃度為5×1018 /cm3 以上至3×1019 /cm3 以下之方式形成,較佳為以7×1018 /cm3 以上至2×1019 /cm3 以下之方式形成。在一實施例中,n型半導體層24之Si濃度為1×1019 /cm3 前後,為8×1018 /cm3 以上至1.5×1019 /cm3 以下之範圍。
n型半導體層24具有第一上表面24a、第二上表面24b、第一傾斜面24c以及第二傾斜面24d。第一上表面24a以及第二上表面24b係實質平行於基板20之第一主面20a之面,第一上表面24a以及第二上表面24b係朝向基板20的厚度方向(圖1的上側)。第一上表面24a的高度以及第二上表面24b的高度相互不同,從基板20至第一上表面24a為止的高度係比從基板20至第二上表面24b為止的高度還大。第一傾斜面24c係以圍繞第一上表面24a之橫向方向外側的方式設置,且以第一角度θ1相對於基板20之第一主面20a呈傾斜。第二傾斜面24d係以圍繞第二上表面24b之橫向方向外側的方式設置,且以第二角度θ2相對於基板20之第一主面20a呈傾斜。
活性層26係設置於n型半導體層24之第一上表面24a之上。活性層26係由AlGaN系半導體材料構成,被夾在n型半導體層24與p型半導體層28之間而形成雙異質接合(double-hetero junction)構造。為了輸出波長355 nm以下之深紫外光,活性層26係以帶隙成為3.4eV以上之方式所構成,例如以能夠輸出波長310 nm以下之深紫外光之方式來選擇AlN組成比。活性層26具有以第一角度θ1相對於基板20之第一主面20a呈傾斜之傾斜面26c。活性層26的厚度例如係100 nm以下或50 nm以下。
活性層26例如具有單層或多層之量子井構造,且由障蔽層與井層之積層體所構成,前述障蔽層係由未摻雜之AlGaN系半導體材料所形成,前述井層係由未摻雜之AlGaN系半導體材料所形成。活性層26例如包含與n型半導體層24直接接觸的第一障蔽層以及設置於第一障蔽層之上的第一井層。第一障蔽層與第一井層之間亦可追加地設置井層以及障蔽層之一層以上的一對。障蔽層以及井層係具有1 nm至20 nm左右之厚度,例如具有2 nm至10 nm左右之厚度。
活性層26亦可進一步包含與p型半導體層28直接接觸的電子阻擋層(electron block layer)。電子阻擋層係未摻雜之AlGaN系半導體材料層,例如以AlN之莫耳分率為40%以上之方式形成,較佳為以AlN之莫耳分率為50%以上之方式形成。電子阻擋層既可以AlN之莫耳分率成為80%以上的方式形成,亦可由實質不含有GaN之AlN系半導體材料形成。電子阻擋層係具有1 nm至10 nm左右之厚度,例如具有2 nm至5 nm左右之厚度。
p型半導體層28係形成於活性層26之上。p型半導體層28係p型AlGaN系半導體材料層,例如是摻雜作為p型雜質之Mg(鎂)的AlGaN層。p型半導體層28係具有300 nm至700 nm左右之厚度,例如具有400 nm至600 nm左右之厚度。p型半導體層28可由實質不含有AlN之p型GaN系半導體材料形成。p型半導體層28係具有以第一角度θ1相對於基板20之第一主面20a呈傾斜之傾斜面28c。
保護層30係設置於p型半導體層28之上。保護層30由SiO2 (氧化矽)或SiON(氮氧化矽)構成。保護層30之厚度為50 nm以上,例如能設為100 nm以上至500 nm以下。保護層30具有上表面30a以及傾斜面30c。傾斜面30c係以第一角度θ1相對於基板20之第一主面20a呈傾斜。於保護層30係設置有用以形成p側接觸電極34之第一p側開口44。第一p側開口44係設置於p型半導體層28上,且以貫通保護層30而使p型半導體層28露出之方式形成。
保護層30係由對從活性層26所輸出之深紫外光之折射率較p型半導體層28還低之材料所構成。構成p型半導體層28之AlGaN系半導體材料之折射率係取決於組成比,為2.1至2.56左右。另一方面,構成保護層30之SiO2 之折射率為1.4左右,SiON之折射率為1.4至2.1左右。藉由設置低折射率之保護層30,能夠在p型半導體層28與保護層30之界面處使來自活性層26之更多的紫外光全反射並朝向作為光取出面之基板20之第二主面20b。尤其SiO2 (氧化矽)與p型半導體層28之折射率差大,因而可更提高反射特性。
n側接觸電極32係設置於n型半導體層24之第二上表面24b之上。n側接觸電極32係設置於與第一區域W1不同的第二區域W2,前述第一區域W1係設置有活性層26。n側接觸電極32係包含直接接觸n型半導體層24之Ti(鈦)層以及直接接觸Ti層之Al(鋁)層。Ti層之厚度為1nm至10nm左右,較佳為5nm以下,更佳為2nm以下。藉由縮小Ti層之厚度,能提高從n型半導體層24觀察時之n側接觸電極32之紫外光反射率。Al層之厚度為100 nm至1000 nm左右,較佳為200nm以上,更佳為300nm以上。藉由加大Al層之厚度能提高n側接觸電極32之紫外光反射率。n側接觸電極32也作為使來自n型半導體層24之紫外光反射並朝向基板20之第二主面20b之反射電極而發揮作用。n側接觸電極32中較佳為不含有可能造成紫外光反射率下降的原因的Au(金)。
p側接觸電極34係設置於p型半導體層28之上。p側接觸電極34係通過貫通保護層30之第一p側開口44而與p型半導體層28直接接觸。p側接觸電極34係由SnO2 (氧化錫)、ZnO(氧化鋅)、ITO(Indium Tin Oxide;銦錫氧化物)等之透明導電性氧化物(TCO;Transparent conductive oxide)所構成。p側接觸電極34之厚度為20 nm至500 nm左右,較佳為50nm以上,更佳為100nm以上。
n側墊電極36以及p側墊電極38(亦總稱為墊電極)係於將半導體發光元件10安裝在封裝基板等時用於打線(bonding)接合的部分。n側墊電極36係設置於n側接觸電極32之上,且n側墊電極36係通過貫通披覆層40之n側開口46而與n側接觸電極32電連接。p側墊電極38係設置於p側接觸電極34之上,且p側墊電極38係通過貫通披覆層40之第二p側開口48而與p側接觸電極34電連接。
從耐腐蝕性的觀點來看,n側墊電極36以及p側墊電極38係以包含Au(金)的方式構成,例如以 Ni(鎳)/Au、Ti(鈦)/Au或Ti/Pt(鉑)/Au之積層構造來構成。在n側墊電極36以及p側墊電極38以AuSn(金錫)來接合的情況下,n側墊電極36以及p側墊電極38亦可包含成為金屬接合材的AuSn層。
披覆層40由SiO2 (氧化矽)或Al2 O3 (氧化鋁)等的誘電體材料所構成。於一例中,披覆層40係由SiO2 所構成。披覆層40之厚度例如為100 nm以上、200 nm以上、300 nm以上或500 nm以上。披覆層40之厚度例如為2μm以下、1μm以下或800nm以下。藉由加大披覆層40的厚度,能適當地披覆形成於基板20之第一主面20a之上的各層的表面。
披覆層40係至少披覆半導體發光元件10之第一台面12以及第二台面14。第一台面12係以第一角度θ1相對於基板20呈傾斜,且第一台面12係由n型半導體層24之第一傾斜面24c、活性層26之傾斜面26c、p型半導體層28之傾斜面28c以及保護層30之傾斜面30c所構成。第二台面14係以第二角度θ2相對於基板20呈傾斜,且第二台面14係由n型半導體層24之第二傾斜面24d以及基底層22之傾斜面22d所構成。
第一台面12所傾斜的第一角度θ1為40度以上至未滿55度,例如為45度至50度左右。第二台面14所傾斜的第二角度θ2係大於第一角度θ1,且第二角度θ2為55度以上至未滿70度,例如為60度至65度左右。形成有第二台面14之部分的厚度t2係比形成有第一台面12之部分的厚度t1還大。形成有第二台面14的部分之厚度t2係與n型半導體層24的厚度大致相同,厚度t2例如為1μm至3μm左右。形成有第一台面12的部分之厚度t1係與活性層26、p型半導體層28以及保護層30的厚度的合計大致相同,厚度t1例如為0.5μm至1.5μm左右。
披覆層40進一步披覆n型半導體層24之第二上表面24b、保護層30之上表面30a、n側接觸電極32以及p側接觸電極34。披覆層40進一步披覆作為基底層22之第二上表面22b之一部分的第四區域W4。再者,披覆層40並未設置於半導體發光元件10之橫向方向之最外側的第五區域W5。因此,披覆層40係以在基底層22之外周中不與基底層22於厚度方向上重疊的方式來設置。
圖2係概略地表示實施形態之半導體發光元件10之構成之俯視圖。上述圖1相當於圖2的B-B線剖面。第一區域W1為較第一台面12之外周12a更為內側的區域。在第一區域W1中藉由披覆層40來披覆除了p側墊電極38以外的整體。第二區域W2為n型半導體層24之第二上表面24b所佔據的區域。在第二區域W2中藉由披覆層40來披覆除了n側墊電極36以外的整體。第三區域W3為第二台面14所佔據的區域,藉由披覆層40來披覆第三區域W3的整體。
第四區域W4為鄰接於第二台面14之外周14a的框狀區域,且第四區域W4係基底層22之第二上表面22b中之被披覆層40所披覆的區域。第五區域W5係基底層22之第二上表面22b中之未被披覆層40所披覆之框狀區域。於圖2之俯視中,未設置有披覆層40之第五區域W5係設置為遍及披覆層40之外周40a的全周圍。披覆層40之外周40a係位於較基底層22之外周22e更內側。於基底層22之外周22e與披覆層40之外周40a之間係存在有用於設置外周面22c之間隔(clearance),前述外周面22c係不與披覆層40重疊。
然後,對半導體發光元件10的製造方法進行說明。圖3至圖13係概略地表示半導體發光元件10之製造步驟之圖,且圖3至圖13表示從一片基板製造兩個半導體發光元件10的步驟。在圖3中,首先,於基板20之第一主面20a之上依序形成基底層22、n型半導體層24、活性層26、p型半導體層28以及保護層30。
基板20係藍寶石(Al2 O3 )基板,且是用以形成AlGaN系半導體材料之成長基板。例如,於藍寶石基板之(0001)面上形成基底層22。基底層22例如包含經高溫成長之AlN(HT-AlN)層、未摻雜之AlGaN(u-AlGaN)層。n型半導體層24、活性層26以及p型半導體層28是由AlGaN系半導體材料、AlN系半導體材料或GaN系半導體材料形成之層,能夠使用有機金屬化學氣相成長(MOVPE;Metalorganic Vapor Phase Epitaxy)法或分子束磊晶(MBE;Molecular Beam Epitaxy)法等周知之磊晶成長法來形成。保護層30由SiO2 或SiON構成,能夠使用化學氣相沉積(CVD;Chemical Vapor Deposition)法等周知技術形成。
接下來,如圖4所示,於保護層30之上形成有第一樹脂阻劑51。第一樹脂阻劑51係用於形成圖1之第一台面12的蝕刻遮罩。第一樹脂阻劑51係設置於與圖1之第一區域W1對應之區域W11、W12。第一樹脂阻劑51之第一側面51c係以預定的傾斜角θa相對於基板20呈傾斜。第一樹脂阻劑51之第一側面51c之傾斜角θa係以形成後面接續的蝕刻步驟中之第一角度θ1之第一台面12的方式來設定。
第一樹脂阻劑51之第一側面51c之傾斜角θa係能以控制阻劑樹脂之後焙(post-bake)溫度來調整。例如,藉由降低阻劑樹脂的後焙溫度就能加大第一側面51c的傾斜角θa,藉由升高阻劑樹脂的後焙溫度就能減小第一側面51c的傾斜角θa。例如,藉由將後焙溫度調整在100℃至200℃之間,就能將第一樹脂阻劑51之第一側面51c之傾斜角θa設定在80度至20度之間。
接下來,如圖5所示,藉由從第一樹脂阻劑51之上乾式蝕刻保護層30、p型半導體層28以及活性層26,而使位於不與第一樹脂阻劑51重疊的第七區域W7(也就是與區域W11、W12不同的區域)的n型半導體層24露出。藉此形成n型半導體層24之第二上表面24b。另外,於與第一樹脂阻劑51重疊的區域W11、W12中形成以第一角度θ1傾斜的第一台面12。第一台面12係由n型半導體層24之第一傾斜面24c、活性層26之傾斜面26c、p型半導體層28之傾斜面28c以及保護層30之傾斜面30c所構成。在形成第一台面12之步驟中,例如能夠使用蝕刻氣體之電漿化所為之反應性離子蝕刻,例如能夠使用感應耦合型電漿(ICP;Inductive Coupled Plasma)蝕刻。為了形成第一台面12,從第一樹脂阻劑51之上進行乾式蝕刻的步驟之蝕刻深度(厚度t1)例如為0.5μm至1.5μm左右。
接下來,如圖6所示,於n型半導體層24之第二上表面24b之上形成n側接觸電極32。n側接觸電極32係形成於與圖1之第二區域W2對應之區域W21、W22。n側接觸電極32能夠藉由以下方式所形成:於n型半導體層24之第二上表面24b之上形成Ti層,接下來於Ti層之上形成Al層。n側接觸電極32之Ti層以及Al層較佳為藉由濺鍍法形成。雖亦能夠由電子束(EB;electron beam)蒸鍍法形成這些層,不過藉由使用濺鍍法能夠形成膜密度低之金屬層,能夠以相對低之退火(anneal)溫度實現更優良的接觸電阻。
接下來,對n側接觸電極32實施退火處理。n側接觸電極32之退火處理係以未滿Al之熔點(約660℃)之溫度所執行,較佳為以560℃以上至650℃以下之溫度退火。將Al層之膜密度設為未滿2.7g/cm3 ,退火溫度設為560℃以上至650℃以下,藉此能夠將n側接觸電極32之接觸電阻設為0.1Ω・cm2 以下。而且,藉由將退火溫度設為560℃以上至650℃以下,能夠提高退火後之n側接觸電極32之平坦性,能夠使紫外光反射率為30%以上。並且,藉由以未滿Al之熔點之溫度退火,即便進行一分鐘以上之退火處理,例如進行五分鐘至三十分鐘左右之退火處理,亦能獲得適當的接觸電阻。當於一片基板上形成複數個元件部分之情形下,藉由延長退火時間(一分鐘以上),能夠提高退火時之基板內之溫度均勻性,且能夠同時形成複數個特性不均少之半導體發光元件。
接下來,如圖7所示,去除保護層30之一部分而形成第一p側開口44,且於第一p側開口44之中形成p側接觸電極34。第一p側開口44係以貫通保護層30之方式形成,且以在第一p側開口44處露出p型半導體層28的方式去除保護層30。保護層30較佳為藉由濕式蝕刻去除。保護層30例如能夠使用作為氫氟酸(HF)與氟化銨(NH4 F)之混合液體的緩衝氫氟酸(BHF;Buffered HF)去除。藉由對保護層30進行濕式蝕刻,與進行乾式蝕刻的情形相比能夠減低對在保護層30之去除後露出之p型半導體層28之損傷影響。p側接觸電極34係以直接接觸第一p側開口44處露出之p型半導體層28之方式形成。p側接觸電極34例如為ITO層,p側接觸電極34係能以濺鍍法或電子束(EB)蒸鍍法形成。
接下來,如圖8所示,形成第二樹脂阻劑52。第二樹脂阻劑52係用於形成第二台面14的蝕刻遮罩。第二樹脂阻劑52係設置於與圖1之第六區域W6對應之區域W61、W62。第六區域W6係相當於第一區域W1、第二區域W2以及第三區域W3之合計的範圍,且第六區域W6係比圖2所表示的第二台面14的外周14a還更內側之區域。第二樹脂阻劑52係設置於n型半導體層24之第二上表面24b、活性層26、p型半導體層28、保護層30、n側接觸電極32以及p側接觸電極34之上。
第二樹脂阻劑52之第二側面52c係以預定的傾斜角θb相對於基板20呈傾斜。第二樹脂阻劑52之第二側面52c之傾斜角θb係以形成後面接續的蝕刻步驟中之第二角度θ2之第二台面14的方式來設定。第二樹脂阻劑52之第二側面52c之傾斜角θb大於第一樹脂阻劑51之第一側面51c之傾斜角θa。例如,藉由將第二樹脂阻劑52之後焙溫度降得比第一樹脂阻劑51之後焙溫度更低,就能形成具有相對大的傾斜角θb之第二側面52c之第二樹脂阻劑52。
接下來,如圖9所示,藉由從第二樹脂阻劑52之上乾式蝕刻n型半導體層24,而使位於不與第二樹脂阻劑52重疊的第八區域W8(也就是與區域W61、W62不同的區域)的基底層22露出。藉此形成基底層22之第二上表面22b。另外,於與第二樹脂阻劑52重疊的區域W61、W62中形成以第二角度θ2傾斜的第二台面14。第二台面14係由基底層22之傾斜面22d以及n型半導體層24之第二傾斜面24d構成。形成有第二台面14之區域W31、W32係與圖1的第三區域W3對應,設置有活性層26的第一區域W1(區域W11、W12)以及設置有n側接觸電極32的第二區域W2(區域W21、W22)為不同的區域。形成有第二台面14之區域W31、W32為與第二樹脂阻劑52重疊的區域W61、W62的內側,且為與區域W61、W62的外周相鄰接的框狀區域。
與形成第一台面12的步驟同樣地,在形成第二台面14之步驟中例如能夠使用蝕刻氣體之電漿化所為之反應性離子蝕刻,例如能夠使用感應耦合型電漿(ICP)蝕刻。為了形成第二台面14,從第二樹脂阻劑52之上進行乾式蝕刻的步驟之蝕刻深度(厚度t2)例如為1μm至3μm左右。用於形成第二台面14之蝕刻深度(厚度t2)係比用於形成第一台面12之蝕刻深度(厚度t1)還要大。
接下來,如圖10所示,於基底層22之第二上表面22b之一部分形成第三樹脂阻劑53,且將第三樹脂阻劑53作為遮罩而形成披覆層40。第三樹脂阻劑53係設置於避開與圖1之第四區域W4對應之區域W41以及區域W42的第九區域W9。第九區域W9係用於切斷基板20而個片化為晶粒(die)的分離區域。圖11係表示形成有第三樹脂阻劑53之第九區域W9之俯視圖,圖10相當於圖11之C-C線剖面。再者,圖11係表示披覆層40之形成前的狀態。第三樹脂阻劑53係以避開與第二台面14之外周14a相鄰接的框狀之區域W41、W42而環繞第二台面14之外周14a的方式形成。再者,第三樹脂阻劑53亦可不是樹脂,而是由金屬構成的金屬遮罩(metal mask)。
如圖10所示,披覆層40係形成於除了設置有第三樹脂阻劑53之第九區域W9以外的整體。披覆層40係形成於與圖1的第四區域W4對應的區域W41、W42以及與圖1的第六區域W6對應的區域W61、W62。披覆層40披覆第一台面12以及第二台面14,並且披覆層40披覆n側接觸電極32以及p側接觸電極34。形成披覆層40之後,去除第三樹脂阻劑53。
接下來,如圖12所示,去除披覆層40之一部分而形成貫通披覆層40的n側開口46以及第二p側開口48,且形成n側墊電極36以及p側墊電極38。n側開口46以及第二p側開口48係能藉由乾式蝕刻披覆層40而形成。n側墊電極36以及p側墊電極38係例如能藉由堆積Ni層或Ti層且於Ni層或Ti層之上堆積Au層而形成。亦可於Au層之上進一步設置其他的金屬層,例如亦可形成Sn層、AuSn層、Sn/Au之積層構造。
接下來,如圖13所示,藉由沿著第九區域(分離區域)W9中之虛線64切斷基板20以及基底層22而個片化為晶粒。在切斷基板20以及基底層22的步驟之一例中,首先,從基板20的第二主面20b對第九區域W9照射雷射,從而在基板20的內部形成用於輔助基板20的切斷的改質部。之後,藉由從基底層22之上朝向基板20壓入刀刃,從而切斷基底層22以及基板20。切斷後的第九區域W9係與圖1的第五區域W5對應。藉由以上的步驟而完成圖1所表示的半導體發光元件10。
以下說明本實施形態所能達成之功效。在本實施形態中,使從活性層26朝水平方向射出之深紫外光藉由以第一角度θ1傾斜之第一台面12進行反射並朝向基板20之第二主面20b,藉此能提高光取出效率。尤其是將活性層26之傾斜面26c所傾斜的第一角度θ1設為40度以上至未滿55度,藉此能更適當地提高光取出效率。
在本實施形態中,不使厚度大的第二台面14相對於基板20形成垂直而是使厚度大的第二台面14以第二角度θ2相對於基板20呈傾斜,藉此能夠緩和施加於用於披覆第二台面14之披覆層40的應力,從而能防止披覆層40的損傷。依據本發明者們的知識見解可以得知,當第二台面14的第二角度θ2設為70度以上的情形下,於披覆層40的外周40a附近中變得容易發生披覆層40的破裂或剝落。在本實施形態中,使第二台面14的第二角度θ2設為未滿70度,藉此能抑制披覆層40的損傷,且能適當地密封半導體發光元件10之發光時流動有電流的n型半導體層24、活性層26以及p型半導體層28。藉此,能夠使半導體發光元件10之可靠性提高。
在本實施形態中,使第二台面14所傾斜的第二角度θ2大於第一台面12所傾斜的第一角度θ1,藉此能加大n型半導體層24之第二上表面24b的面積。藉此,能加大活性層26所佔據的面積與n側接觸電極32所佔據的面積,能更提高基板20之每單位面積的發光效率。
在本實施形態中,直至基底層22之第二上表面22b露出為止來形成第二台面14,藉此能以披覆層40披覆n型半導體層24所露出之表面整體(第二上表面24b、第一傾斜面24c以及第二傾斜面24d)。藉此,能抑制伴隨半導體發光元件10之使用所帶來的n型半導體層24的劣化,從而能適當地防止發光效率的降低。
在本實施形態中,在基底層22之外周中披覆層40設置成不與的基底層22於厚度方向上重疊且使基底層22之外周面22c露出,藉此能適當地防止在基板20的切斷步驟中披覆層40的損傷。假設將披覆層40設置為直至基底層22的外周為止,則在圖13的分離步驟中就不得不將披覆層40一起切斷,因而在披覆層40的切斷時容易在披覆層40的外周中產生破裂或剝落。依據本實施形態,由於在個片化為晶粒時不切斷披覆層40的緣故,因此能提供可靠性高的披覆層40。
以上,基於實施例對本發明進行了說明。所屬技術領域中具有通常知識者應理解本發明不限定於上述實施形態,能夠進行各種設計變更,各種變形例亦為可能,且這種變形例亦處於本發明之範圍。
10:半導體發光元件 12:第一台面 12a,14a,22e,40a:外周 14:第二台面 20:基板 20a:第一主面 20b:第二主面 22:基底層 22a,24a:第一上表面 22b,24b:第二上表面 22c:外周面 22d,26c,28c,30c:傾斜面 24:n型半導體層 24c:第一傾斜面 24d:第二傾斜面 26:活性層 28:p型半導體層 30:保護層 30a:上表面 32:n側接觸電極 34:p側接觸電極 36:n側墊電極 38:p側墊電極 40:披覆層 44:第一p側開口 46:n側開口 48:第二p側開口 51:第一樹脂阻劑 51c:第一側面 52:第二樹脂阻劑 52c:第二側面 53:第三樹脂阻劑 64:虛線 A:箭頭 t1,t2:厚度 W1:第一區域 W2:第二區域 W3:第三區域 W4:第四區域 W5:第五區域 W6:第六區域 W7:第七區域 W8:第八區域 W9:第九區域 W11,W12,W21,W22,W31,W32,W41,W42,W61,W62:區域 θ1:第一角度 θ2:第二角度 θa,θb:傾斜角
[圖1]係概略地表示實施形態之半導體發光元件之構成之剖視圖。 [圖2]係概略地表示實施形態之半導體發光元件之構成之俯視圖。 [圖3]係概略地表示半導體發光元件之製造步驟之圖。 [圖4]係概略地表示半導體發光元件之製造步驟之圖。 [圖5]係概略地表示半導體發光元件之製造步驟之圖。 [圖6]係概略地表示半導體發光元件之製造步驟之圖。 [圖7]係概略地表示半導體發光元件之製造步驟之圖。 [圖8]係概略地表示半導體發光元件之製造步驟之圖。 [圖9]係概略地表示半導體發光元件之製造步驟之圖。 [圖10]係概略地表示半導體發光元件之製造步驟之圖。 [圖11]係概略地表示半導體發光元件之製造步驟之圖。 [圖12]係概略地表示半導體發光元件之製造步驟之圖。 [圖13]係概略地表示半導體發光元件之製造步驟之圖。
10:半導體發光元件
12:第一台面
14:第二台面
20:基板
20a:第一主面
20b:第二主面
22:基底層
22a,24a:第一上表面
22b,24b:第二上表面
22c:外周面
22d,26c,28c,30c:傾斜面
24:n型半導體層
24c:第一傾斜面
24d:第二傾斜面
26:活性層
28:p型半導體層
30:保護層
30a:上表面
32:n側接觸電極
34:p側接觸電極
36:n側墊電極
38:p側墊電極
40:披覆層
44:第一p側開口
46:n側開口
48:第二p側開口
A:箭頭
t1,t2:厚度
W1:第一區域
W2:第二區域
W3:第三區域
W4:第四區域
W5:第五區域
W6:第六區域
θ1:第一角度
θ2:第二角度

Claims (10)

  1. 一種半導體發光元件,係具備: 由n型氮化鋁鎵系半導體材料構成之n型半導體層,係設置於基板上; 由氮化鋁鎵系半導體材料構成之活性層,係設置於前述n型半導體層上; p型半導體層,係設置於前述活性層上;以及 由誘電體材料構成之披覆層,係披覆前述n型半導體層、前述活性層以及前述p型半導體層; 前述活性層以及前述p型半導體層係分別具有以第一角度相對於前述基板呈傾斜且被前述披覆層披覆之傾斜面; 前述n型半導體層係具有以比前述第一角度更大的第二角度相對於前述基板呈傾斜且被前述披覆層披覆之傾斜面。
  2. 如請求項1所記載之半導體發光元件,其中前述第一角度為40度以上至未滿55度,前述第二角度為55度以上至未滿70度。
  3. 如請求項1或2所記載之半導體發光元件,其中前述n型半導體層之以前述第二角度傾斜的部分的厚度係比前述活性層以及前述p型半導體層之分別以前述第一角度傾斜的部分的厚度的合計更大。
  4. 如請求項1或2所記載之半導體發光元件,其中更具備:由氮化鋁鎵系半導體材料構成之基底層,係設置於前述基板與前述n型半導體層之間,且n型雜質濃度為5×1017 cm-3 以下; 前述基底層係具有以前述第二角度相對於前述基板呈傾斜且被前述披覆層披覆之傾斜面。
  5. 如請求項4所記載之半導體發光元件,其中前述披覆層係於前述基底層之外周中不與前述基底層於厚度方向上重疊。
  6. 一種半導體發光元件的製造方法,具備下述步驟: 於基板上依序形成由n型氮化鋁鎵系半導體材料構成之n型半導體層、由氮化鋁鎵系半導體材料構成之活性層以及p型半導體層; 於前述p型半導體層上之一部分形成第一樹脂阻劑,前述第一樹脂阻劑具有相對於前述基板呈傾斜的第一側面; 從前述第一樹脂阻劑之上乾式蝕刻前述p型半導體層以及前述活性層,而使位於不與前述第一樹脂阻劑重疊的區域的前述n型半導體層露出,且於前述p型半導體層以及前述活性層分別形成相對於前述基板成為第一角度之傾斜面; 於前述p型半導體層、前述活性層以及已露出的前述n型半導體層之上形成第二樹脂阻劑,前述第二樹脂阻劑具有相對於前述基板呈傾斜的第二側面,且前述第二樹脂阻劑之前述第二側面的角度比前述第一側面的角度更大; 從前述第二樹脂阻劑之上乾式蝕刻前述n型半導體層,而使位於不與前述第二樹脂阻劑重疊的區域的前述n型半導體層去除,且於前述n型半導體層形成相對於前述基板成為比前述第一角度更大的第二角度之傾斜面;以及 形成由誘電體材料構成之披覆層,前述披覆層係披覆前述p型半導體層、前述活性層以及前述n型半導體層各者的前述傾斜面。
  7. 如請求項6所記載之半導體發光元件的製造方法,其中進一步包括下述步驟: 於已露出的前述n型半導體層上形成n側接觸電極;以及 於形成有前述傾斜面之前述p型半導體層上形成p側接觸電極; 前述披覆層係以進一步披覆前述n側接觸電極以及前述p側接觸電極之方式形成。
  8. 如請求項6或7所記載之半導體發光元件的製造方法,其中更具備:於前述基板與前述n型半導體層之間形成基底層的步驟,前述基底層係由氮化鋁鎵系半導體材料構成,且n型雜質濃度為5×1017 cm-3 以下; 從前述第二樹脂阻劑之上乾式蝕刻前述n型半導體層的步驟包含:使位於不與前述第二樹脂阻劑重疊的區域的前述基底層露出且於前述基底層形成相對於前述基板成為前述第二角度之傾斜面的步驟; 前述披覆層係避開已露出的前述基底層的上表面中之以圍繞前述基底層的前述傾斜面的外周的方式而被制定的分離區域進一步地披覆前述基底層的前述傾斜面。
  9. 如請求項8所記載之半導體發光元件的製造方法,其中進一步包括:前述分離區域中將前述基板以及前述基底層予以切斷而進行個片化的步驟。
  10. 如請求項6或7所記載之半導體發光元件的製造方法,其中從前述第二樹脂阻劑之上進行乾式蝕刻的步驟的蝕刻深度係比從前述第一樹脂阻劑之上進行乾式蝕刻的步驟的蝕刻深度更大。
TW109112894A 2019-04-17 2020-04-17 半導體發光元件以及半導體發光元件的製造方法 TWI734445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019078383A JP6902569B2 (ja) 2019-04-17 2019-04-17 半導体発光素子および半導体発光素子の製造方法
JP2019-078383 2019-04-17

Publications (2)

Publication Number Publication Date
TW202044614A true TW202044614A (zh) 2020-12-01
TWI734445B TWI734445B (zh) 2021-07-21

Family

ID=72830917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112894A TWI734445B (zh) 2019-04-17 2020-04-17 半導體發光元件以及半導體發光元件的製造方法

Country Status (3)

Country Link
US (2) US11227976B2 (zh)
JP (1) JP6902569B2 (zh)
TW (1) TWI734445B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664989A (zh) * 2020-12-24 2022-06-24 旭化成微电子株式会社 红外线器件以及红外线器件的制造方法
WO2023016315A1 (zh) * 2021-08-09 2023-02-16 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片、电子设备
CN117476826A (zh) * 2023-12-28 2024-01-30 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811293B1 (ja) 2019-08-21 2021-01-13 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7050250B2 (ja) * 2020-02-07 2022-04-08 日亜化学工業株式会社 発光装置
JP6995227B1 (ja) 2021-01-07 2022-01-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN113725333B (zh) * 2021-07-20 2023-05-09 华灿光电(浙江)有限公司 红光发光二极管芯片及其制备方法
JP7295924B2 (ja) * 2021-11-12 2023-06-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2023104321A1 (en) * 2021-12-10 2023-06-15 Ams-Osram International Gmbh Method of processing an optoelectronic device and optoelectronic device
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
KR20240140989A (ko) * 2023-03-15 2024-09-25 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 표시 장치 및 표시 장치 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344015A (ja) 2001-05-17 2002-11-29 Nichia Chem Ind Ltd 窒化物半導体発光素子
US7492801B2 (en) * 2003-11-11 2009-02-17 Sharp Kabushiki Kaisha Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system
JP2005286098A (ja) 2004-03-30 2005-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子のおよびその製造方法
KR20060077801A (ko) 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP2008021705A (ja) * 2006-07-11 2008-01-31 Nec Electronics Corp 自励発振型半導体レーザとその製造方法
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2009164506A (ja) * 2008-01-10 2009-07-23 Rohm Co Ltd 半導体発光素子
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
KR20140038785A (ko) 2012-09-21 2014-03-31 서울바이오시스 주식회사 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
JP6553541B2 (ja) 2016-05-11 2019-07-31 日機装株式会社 深紫外発光素子
KR102528386B1 (ko) * 2017-09-29 2023-05-03 엘지이노텍 주식회사 반도체 소자
KR102715924B1 (ko) * 2017-02-16 2024-10-14 엘지이노텍 주식회사 반도체 소자
US11398581B2 (en) * 2017-11-02 2022-07-26 Lg Innotek Co., Ltd. Semiconductor device
JP6570702B1 (ja) * 2018-05-29 2019-09-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664989A (zh) * 2020-12-24 2022-06-24 旭化成微电子株式会社 红外线器件以及红外线器件的制造方法
WO2023016315A1 (zh) * 2021-08-09 2023-02-16 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片、电子设备
CN117476826A (zh) * 2023-12-28 2024-01-30 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法
CN117476826B (zh) * 2023-12-28 2024-04-16 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法

Also Published As

Publication number Publication date
JP2020177996A (ja) 2020-10-29
JP6902569B2 (ja) 2021-07-14
US20220085242A1 (en) 2022-03-17
US20200335664A1 (en) 2020-10-22
TWI734445B (zh) 2021-07-21
US11705538B2 (en) 2023-07-18
US11227976B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
TWI734445B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI741638B (zh) 半導體發光元件
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US8822976B2 (en) Nitride semiconductor ultraviolet light-emitting element
US9112115B2 (en) Nitride semiconductor ultraviolet light-emitting element
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI783475B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI720493B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP6892538B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI795820B (zh) 半導體發光裝置以及半導體發光裝置的製造方法
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
TWI583023B (zh) 用於一半導體發光裝置的接觸件
US9553238B2 (en) Method of manufacturing light emitting element
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
KR101700306B1 (ko) 반도체 발광소자
KR20160057100A (ko) 외곽 영역에 전도성 산화막이 구비된 발광소자