TW202038134A - 影像測試系統及其影像擷取卡 - Google Patents

Abstract

本發明係提供一種影像測試系統，包含:針測機及影像擷取卡。針測機包含用以放置待測物件的載台；影像擷取卡用以取得包含時脈訊號及資料訊號的影像資料，並包含資料轉換單元、時脈轉換單元、邏輯處理單元及第一延遲單元。其中，第一延遲單元用以調整時脈訊號的時序，使時脈訊號的時序與資料訊號的時序相對應。

Description

影像測試系統及其影像擷取卡

本發明關於一種測試系統及其介面卡，特別是一種影像測試系統及其影像擷取卡。

現有的半導體裝置測試裝置所搭配的影像擷取卡通常具有邏輯處理單元，可對影像資料進行預先解碼，之後再將解碼後的影像資料傳輸至後端的影像處理裝置進行處理。在一些影像傳輸協定的規範下，影像資料的時脈訊號與資料訊號經常需透過不同訊號走線來進行傳輸，而在不同測試裝置的不同配線方式下，訊號走線的長度可能不一致，此時就有可能使得影像擷取卡所接收到的時脈訊號與資料訊號無法相對應，因而造成解碼時訊號完整性不足的問題。

此外，目前市面的影像擷取卡的邏輯處理單元具有工作頻率上的限制，也因此輸入至影像擷取卡的影像資料的工作頻率亦不能太高，如此也造成使用上的不方便及拘限。

有鑑於此，本發明提供一種改良的影像測試系統及其影像擷取卡，來解決上述的問題。

本發明的一目的係提供一種影像測試系統，包含：針測機以及影像擷取卡。針測機包含載台，用於放置待測物件；影像擷取卡用以取得待測物件的影像資料，其中影像資料包含第一時脈訊號及至少一資料訊號，且影像擷取卡包含資料轉換單元、時脈轉換單元、邏輯處理單元及第一延遲單元。資料轉換單元用以取得資料訊號；時脈轉換單元用以取得第一時脈訊號；邏輯處理單元與資料轉換單元及時脈轉換單元連接，以對影像資料進行處理；第一延遲單元用以調整第一時脈訊號的時序位置，使第一時脈訊號形成第二時脈訊號，其中第二時脈訊號的時序位置與資料訊號的時序位置相對應。

在影像測試系統的一實施例中，影像擷取卡更可包含除頻單元，用以對第二時脈訊號進行降頻處理，以使第二時脈訊號形成一第三時脈訊號。進一步地，除頻單元可整合於邏輯處理單元之中。

進一步地，邏輯處理單元可以是一電場可程式化邏輯閘陣列晶片，且邏輯處理單元的系統時脈是採用第三時脈訊號。

在影像測試系統的一實施例中，影像擷取卡更可包含第二延遲單元，設置於資料轉換單元及邏輯處理單元之間，用以調整資料訊號的時序位置。

在影像測試系統的一實施例中 ，邏輯處理單元更可儲存時序校正資訊，且第一延遲單元係根據時序校正資訊對第一時脈訊號的時序位置進行調整。

在影像測試系統的一實施例中 ，測試系統更包含第一調節晶片及第二調節晶片，第一調節晶片用以將影像資料的資料訊號傳輸至資料轉換單元，第二調節晶片用以將影像資料的第一時脈訊號傳輸至時脈轉換單元。進一步地，第一調節晶片及第二調節晶片可設置於影像擷取卡之中。

在影像測試系統的一實施例中 ，測試系統更包含客製化調節晶片，用以將影像資料的資料訊號傳輸至資料轉換單元，並將影像資料的第一時脈訊號傳輸至時脈轉換單元。進一步地，客製化調節晶片可設置於影像擷取卡之中。

本發明的另一目的係提供一種影像擷取卡，用於影像測試系統，包含:資料轉換單元、時脈轉換單元、邏輯處理單元及第一延遲單元。資料轉換單元用以接收待測物件的影像資料的至少一資料訊號；時脈轉換單元用以接收影像資料的第一時脈訊號；邏輯處理單元與資料轉換單元及時脈轉換單元連接，以對影像資料進行處理；第一延遲單元用以調整第一時脈訊號的時序位置，使第一時脈訊號形成第二時脈訊號，其中第二時脈訊號的時序位置與資料訊號的時序位置相對應。

在影像擷取卡的一實施例中，其更包含除頻單元，用以對第二時脈訊號進行降頻處理，以使第二時脈訊號形成第三時脈訊號。進一步地，除頻單元可整合於邏輯處理單元之中。

進一步地，邏輯處理單元可以是一電場可程式化邏輯閘陣列晶片，且邏輯處理單元的系統時脈是採用第三時脈訊號。

在影像擷取卡的一實施例中，其更可包含第二延遲單元，設置於資料轉換單元及邏輯處理單元之間，用以調整資料訊號的時序位置。

在影像擷取卡的一實施例中 ，邏輯處理單元更可儲存時序校正資訊，且第一延遲單元係根據時序校正資訊對第一時脈訊號的時序位置進行調整。

在影像擷取卡的一實施例中，其更可包含第一調節晶片及第二調節晶片，第一調節晶片用以將影像資料的資料訊號傳輸至資料轉換單元，第二調節晶片用以將影像資料的第一時脈訊號傳輸至時脈轉換單元。

在影像擷取卡的一實施例中，其更可包含客製化調節晶片，用以將影像資料的資料訊號傳輸至資料轉換單元，並將影像資料的第一時脈訊號傳輸至時脈轉換單元。且進一步地，客製化調節晶片可設置於影像擷取卡之中。

以下將透過多個實施例說明本發明的影像測試系統與影像擷取卡的實施態樣及運作原理。本發明所屬技術領域中具有通常知識者，透過上述實施例可理解本發明的特徵及功效，而可基於本發明的精神，進行組合、修飾、置換或轉用。

本文所指的“連接”一詞係包括直接連接或間接連接等態樣，且並非限定。本文中關於”當…”、”…時”的一詞係表示”當下、之前或之後”，且並非限定。

本文中所使用的序數例如“第一”、 “第二”等之用詞，是用於修飾請求元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。

圖1是本發明一實施例的影像測量系統1及影像擷取卡4的基本架構示意圖。如圖1所示，影像測量系統1包含一針測機3及一影像擷取卡4。針測機3可用以與一待測物件7接觸，其中待測物件7可以是晶圓或其它需要進行電性測試的物件。影像擷取卡4可用以取得來自待測物件7的影像資料，舉例來說，假如待測物件7為鏡頭裝置，則影像擷取卡4可取得待測物件7所拍攝的影像資料，並將影像資料轉換為後端的一影像處理元件9(例如外部的電腦)所適用的資料格式，又假如待測物件7為顯示器的處理晶片，則影像擷取卡4可取得顯示器正播放的影像資料，並將影像資料轉換為後端的影像處理元件9(例如電腦的處理器)所適用的資料格式；換言之，影像擷取卡4可視為待測物件7的影像資料與一影像處理元件9之間的媒介，用以轉換影像資料的資料格式，並將其傳送至影像處理單元9進行處理，上述範例僅是舉例而非限定。在一實施例中，影像擷取卡4與影像處理單元9之間可透過光纖纜線或無線傳輸8的方式進行資料傳輸，但並非限定。本發明的特色之一在於，影像擷取卡4包含一第一延遲單元42，用以調整影像資料的時脈訊號。

為使本發明的影像測量系統1更加清楚，以下以一實施例進行說明，須注意此實施例並非限定。圖2是本發明一實施例的影像測試系統的細部結構示意圖。如圖2所示，影像測量系統1可包含一測試頭2、一針測機3、複數個影像擷取卡4及複數個轉接板41。

測試頭2可包含一測試載板21及複數個可插設於測試載板21的測試卡221~228，其中測試卡221~228可以是各種提供必要測試程序的介面卡，例如電子集成卡(PE card)、裝置電源供應卡(DPS card)、序列測試卡(SEQ card)等，且不限於此。針測機3可包含一測試介面板31、連接測試介面板31的探針卡32及一載台34。探針卡32上可設置有複數個探針33，載台34上可放置待測物件7(例如晶圓)。探針33可接觸待測物件7的接腳(pin)，藉此測試頭2可對待測物件7進行電性測試。此外，影像測試裝置1亦組設有一光源供應裝置6a。光源供應裝置6a可為管徑式光源供應裝置且設置於測試頭2上。在一實施例中，光源供應裝置6a是以一光源控制器61a控制啟動時機，並通過一長柱狀之空心管徑62a，將光源聚焦至待測物件7(例如晶圓)上，用以測試待測物件7內之影像感測器之實際接收範圍，以進行全面性之影像檢測。

在一實施例中，複數轉接板41圍繞著測試載板21進行設置，且每一轉接板41可插設多張影像擷取卡4，建構出序列式之轉接架構。如圖所示，每一轉接板41可包括一第一端部411及一第二端部412，第一端部411係直接插設於測試載板21上，第二端部412係直接插設於測試介面板31上。需注意的是，影像擷取卡4亦可以別種方法進行裝設，本發明沒有限定；由於此部分並非本發明的重點，在此不進行詳述。。

在一實施例中，影像擷取卡4可選用行動產業處理器介面(Mobile Industry Processor Interface, MIPI)之傳輸介面卡，其具有高性能表現、低功耗、低電磁干擾之特性，可提供大量影像資料的處理能力及傳輸效率。

本發明的特色之一在於影像擷取卡4的改良。圖3(A)是本發明第一實施例的影像擷取卡4的細部結構示意圖。如圖3(A)所示，影像擷取卡4可包含一時脈轉換單元40、一第一延遲單元42、一資料轉換單元43、一除頻單元44及一邏輯處理單元45。其中，時脈轉換單元40用以取得影像資料的一第一時脈訊號Clk，並可將第一時脈訊號Clk的資料格式轉換為邏輯處理單元45適用的資料格式。資料轉換單元43用以取得影像資料的至少一資料訊號Data，並可將至少一資料訊號Data轉換為邏輯處理單元45適用的資料格式。時脈轉換單元40與第一延遲單元42連接，其中第一延遲單元42用以調整第一時脈訊號Clk的時序位置，使第一時脈訊號Clk形成一第二時脈訊號Clk2，其中第二時脈訊號Clk2的時序位置與至少一資料訊號Data的時序位置相對應；此處「調整時序位置」意指使訊號在時間軸或頻率軸上產生位移。除頻單元44與第一延遲單元42相連接，以對第二時脈訊號Clk2進行降頻處理，使得第二時脈訊號Clk2形成一第三時脈訊號Clk3，其中第三時脈訊號Clk3的頻率不大於邏輯處理單元45所能負荷的工作頻率最大值。在一實施例中，資料轉換單元43可與邏輯處理單元45連接，以將至少一資料訊號Data傳送至邏輯處理單元45。在一實施例中，邏輯處理單元45更包含一系統時脈451及一訊號解碼器452，其中訊號解碼器452可根據系統時脈451的頻率對接收到的至少一資料訊號Data進行解碼，以將至少一資料訊號Data轉換為影像處理單元9所適用的資料格式；換言之，訊號解碼器452是以系統時脈451作為工作頻率。

在一實施例中，時脈轉換單元40、第一延遲單元42、資料轉換單元43及除頻單元44可透過電路、晶片等形式來實現其功能，需注意的是，本發明並沒有限定時脈轉換單元40、第一延遲單元42、資料轉換單元43及除頻單元44的電路結構，只要能實現本文中記載的功能，即屬於本發明所涵蓋的範圍。在一實施例中，邏輯處理單元45可以是電場可程式化邏輯閘陣列(field programmable gate array，FPGA)晶片，影像資料可採用MIPI D-PHY協定的資料格式，影像擷取卡4可為MIPI影像擷取卡，為方便說明，以下皆以此為舉例，但本發明不限於此。

需注意的是，在MIPI D-PHY協議的架構下，影像資料通常會被分為一個時脈訊號(例如第一時脈訊號Clk)及四個資料訊號Data(需注意的是，當使用不同的協議時，影像資料可能有不同數量的資料訊號)，並透過不同的訊號走線路徑被傳送至影像擷取卡4，也因此資料轉換單元43通常會接收到四個資料訊號。然而，由於每個測試系統1中的佈線(layout)方式不一定相同，其訊號走線路徑長短亦不一定相同，因此影像擷取卡4所接收到的第一時脈訊號Clk及該等資料訊號Data的時序可能不一致，如此將導致邏輯處理單元45在進行訊號解碼時發生問題。本發明的第一延遲單元42可解決此問題，第一延遲單元42可調整時脈訊號Clk的時序位置，使時脈訊號Clk與該等資料訊號Data的時序位置相對應；需注意的是，在本實施例中，「時脈訊號Clk與該等資料訊號Data的時序相對應」可定義為時脈訊號Clk的高電位期間與每個資料訊號Data的高電位期間大致重疊或完全重疊。

圖3(B)是圖3(A)之第一實施例的訊號時序圖，其中圖3(B)的左半部是第一時脈訊號Clk及複數個資料訊號Data1~Data4的訊號時序，右半部是表示經由第一延遲單元42調整時序位置後的時脈訊號(第二時脈訊號Clk2)及複數個資料訊號Data1~Data4的訊號時序。如圖3(B)左半部所示，在未調整時序位置時，雖第一時脈訊號Clk與部分資料訊號Data1及Data4的時序位置可完全或大致對應(亦即兩者的高電位期間實質上可完全重疊)，但第一時脈訊號Clk與其餘資料訊號Data2及Data3的時序位置並無法相對應(亦即時脈訊號Clk的高電位期間與資料訊號Data2及Data3的高電位期間的重疊期間過少，如此可能會使得訊號完整性受影響，進而導致邏輯處理單元45在進行訊號解碼時產生問題，例如訊號扭曲(skew)等問題。又如圖3(B)右半部所示，在透過第一延遲單元42調整時脈訊號Clk的時序之後，時脈訊號Clk的高電位期間與所有資料訊號Data1~Data4的高電位期間皆大致重疊或完整重疊，也因此邏輯處理單元45在進行訊號解碼時仍可維持一定程度的訊號完整性。藉此，訊號扭曲等問題將可被解決。

此外，本發明的另一特色是具備了除頻單元44，且邏輯處理單元45的系統時脈451是採用降頻處理後的時脈訊號(第三時脈訊號Clk3)。藉此，即便影像擷取卡4所取得的影像資料的時脈頻率高於邏輯處理單元45所能負荷的工作頻率，除頻單元44依舊可以將影像資料的時脈頻率降頻至所能負荷的工作頻率。藉此，本發明的影像擷取卡4可適用目前各種MIPI D-PHY規範的工作頻率，例如1.5Gbps、2.5Gbps、4.5Gbps等，相較之下，現今市面上的影像擷取卡皆僅能適用1.5Gbps的頻率規格。

另外，第一實施例亦可具備不同的改良。圖3(C)是本發明第一實施例的影像擷取卡4的改良結構示意圖。如圖3(C)所示，除頻單元44是整合於邏輯處理單元45之中，亦即邏輯處理單元45本身可內建除頻單元44的功能。在一實施例中，邏輯處理單元45中的除頻單元44可以是一電腦程式產品，使邏輯處理單元45執行訊號降頻之處理，但並非限定。在此改良結構下，藉由第一延遲單元42調整時序位置後的第二時脈訊號Clk2是直接輸入至邏輯處理單元45，並在邏輯處理單元45之中進行降頻處理而形成第三時脈訊號Clk3，其中第三時脈訊號Clk3可做為邏輯處理單元45的系統時脈451。本發明亦可具備不同的實施態樣。圖4(A)是本發明第二實施例的影像擷取卡4的細部結構示意圖。如圖4(A)所示，影像擷取卡4可包含一時脈轉換單元40、一第一延遲單元42、一資料轉換單元43、一除頻單元44、一邏輯處理單元45及一第二延遲單元46，其中時脈轉換單元40、第一延遲單元42、資料轉換單元43、除頻單元44及邏輯處理單元45可適用第一實施例的內容，故不再詳述。第二延遲單元46與資料轉換單元43連接，用以調整資料轉換單元43所取得的資料訊號Data的時序位置，換言之，相較於第一實施例僅有時脈訊號Clk會進行時序位置的調整，第二實施例中的時脈訊號Clk及資料訊號Data皆會進行時序位置的調整。此外，在一實施例中，第二延遲單元46可透過電路、晶片等形式來實現其功能。

圖4(B)是圖4(A)之第二實施例的訊號時序圖，其中圖4(B)的左半部是第一時脈訊號Clk及複數個資料訊號Data1~Data4的訊號時序，右半部是表示經由第一延遲單元42調整後的時脈訊號(第二時脈訊號Clk2)及經由第二延遲單元46調整後的資料訊號Data1’~Data4’的訊號時序。如圖4(B)左半部所示，雖第一時脈訊號Clk與部分資料訊號Data1及Data4的時序位置可完全或大致對應，但第一時脈訊號Clk與其餘資料訊號Data2及Data3的時序位置並無法相對應，如此可能導致邏輯處理單元45在進行訊號解碼時發生問題。又如圖4(B)右半部所示，在透過第一延遲單元42調整第一時脈訊號Clk的時序位置以及透過第二延遲單元46調整資料訊號Data1~Data4的時序位置之後，第二時脈訊號Clk2的高電位期間與所有資料訊號Data1’~Data4’的高電位期間完全或大致對應。藉此，訊號扭曲等問題將可被解決。

如圖4(B)所示，由於具備第二延遲單元46，資料訊號Data1~Data4的時序位置亦可被調整，因此第二時脈訊號Clk2與資料訊號Data1’~Data4’的時序位置可精準地相對應，進而提升訊號解碼時的訊號完整性。

請再次參考圖4(A)及4(B)。第一延遲單元42及第二延遲單元46可透過各種可實現的方法使得時脈訊號Clk及資料訊號Data1~Data4的時序位置一致。舉例來說，影像擷取卡4可更包含一儲存單元47，用以儲存一時脈校正資料，而第一延遲單元42及第二延遲單元46可根據時脈校正資料來調整時脈訊號Clk及資料訊號Data1~Data4的時序位置。在一實施例中，儲存單元47可預先儲存一測試用影像資料(例如一測試圖片)，並且在接收實際的影像資料之前，影像資料來源可透過該等訊號走線傳送該測試圖片至影像擷取卡4，而影像擷取卡4可將接收到的測試圖片與儲存單元47中所儲存的測試圖片進行比較，進而產生時序校正資訊。在一實施例中，第一實施例中的第一延遲單元42亦可藉由上述方法來取得時序校正資訊，並根據時序校正資訊調整時脈訊號Clk的時序位置。需注意的是，本發明亦可透過其它方式進行時序位置的校正。

另外，第二實施例亦可具備不同的改良。圖4(C)是本發明第二實施例的影像擷取卡4的改良結構示意圖。如圖4(C)所示，除頻單元44是整合於邏輯處理單元45之中，亦即邏輯處理單元45本身可內建除頻單元44的功能。在一實施例中，邏輯處理單元45中的除頻單元44可以是一電腦程式產品，使邏輯處理單元45執行訊號降頻之處理，但並非限定。 在此改良結構下，藉由第一延遲單元42調整時序位置後的第二時脈訊號Clk2是直接輸入至邏輯處理單元45，並在邏輯處理單元45之中進行降頻處理而形成第三時脈訊號Clk3，其中第三時脈訊號Clk3可做為邏輯處理單元45的系統時脈451。

此外，藉由上述第一實施例及第二實施例的架構(亦即第一延遲單元42進行時脈訊號Clk的時序調整以及除頻單元44對第二時脈訊號Clk2進行降頻處理)，影像資料與影像擷取卡4之間可搭配任意傳輸介面。圖5及圖6分別是本發明不同實施例的影像擷取卡的應用示意圖，需注意的是，雖圖5及圖6是搭配圖3(A)的影像擷取卡4來舉例，但實際上圖5及圖6亦可搭配圖3(C)、圖4(A)或圖4(C)的影像擷取卡4來實施，且並非限制。如圖5所示，影像資料與影像擷取卡4之間可搭配訊號調節晶片來進行資料傳輸，其中影像資料的資料訊號Data可搭配的一第一調節晶片92而傳輸至資料轉換單元43，而影像資料的時脈訊號Clk可搭配第二調節晶片94而傳輸至時脈轉換單元40，但並非限定。在一實施例中，第一調節晶片92及第二調節晶片94可例如是緩衝器積體電路晶片(buffer IC)，用以對訊號進行緩衝或放大之調節，進而達成訊號延遲或增加訊號強度之效果。在一實施例中，第一調節晶片92及第二調節晶片94亦可例如是收發器晶片(transceiver chip)，用以保持或緩衝訊號。在一實施例中，第一調節晶片92及第二調節晶片94亦可以是其它各種調節晶片。此外，第一調節晶片92及第二調節晶片94彼此可為不同的晶片。又如圖6所示，影像資料與影像擷取卡4之間亦可搭配第三調節晶片96來進行資料傳輸，其中資料訊號Data及時脈訊號Clk可搭配相同的第三調節晶片96而各自傳輸至資料轉換單元43及時脈轉換單元40，但並非限定。在一實施例中，第三調節晶片96可為一客製化調節晶片，例如是特殊應用積體電路(application specific integrated circuit，ASIC)晶片，用以依照產品需求不同而對訊號進行客製化的處理；但第三調節晶片96亦可為其它各種調節晶片。根據圖5及圖6的實施例可知，不論輸入的訊號採用何種傳輸協定，第一延遲單元42及除頻單元44皆可對訊號進行調整，使其得以適用於邏輯處理單元45。藉此，本發明的影像擷取卡4具備廣泛的適應性，可適用各種傳輸協定的訊號。

此外，圖5的結構亦可調整。圖7是本發明又一實施例的影像擷取卡4的應用示意圖，其是由圖5的結構改變而成。圖7實施例與圖5實施例相似，兩者差異在於，圖7實施例中的第一調節晶片92及第二調節晶片94是設置於影像擷取卡4之中。因此，當MIPI訊號傳送至影像擷取卡4後，第一調節晶片92再對MIPI訊號的資料部分進行調節，並將調節後的資料訊號傳送至資料轉換單元43；此外，當MIPI訊號傳送至影像擷取卡4後，第二調節晶片94再對MIPI訊號的時脈部分進行調節，並將調節後的時脈訊號傳送至時脈轉換單元40。

另外，圖6的結構亦可調整。圖8是本發明又一實施例的影像擷取卡4的應用示意圖，其是由圖6的結構改變而成。圖8實施例與圖6實施例相似，兩者差異在於，圖8實施例中的第三調節晶片96是設置於影像擷取卡4之中。因此，當MIPI訊號傳送至影像擷取卡4後，第三調節晶片96再對MIPI訊號的資料部分及時脈部分進行調節，並將調節後的資料訊號傳送至資料轉換單元43以及將調節後的時脈訊號傳送至時脈轉換單元40。

藉此，本發明的影像擷取卡可解決因為訊號走線路徑長度不一所造成的訊號扭曲等問題，並可以適用各種工作頻率的影像訊號，可大幅解決現有技術之缺失。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

1:影像測試裝置 7:待測物件 2:測試頭 8:光纖纜線或無線傳輸 21:測試載板 9:影像處理單元 221~228:測試卡 40:時脈轉換單元 3:針測機 42:第一延遲單元 31:測試介面板 43:資料轉換單元 32:探針卡 44:除頻單元 33:探針 45:邏輯處理單元 34:載台 451:系統時脈 4:影像擷取卡 452:訊號解碼器 41:轉接板 Data、Data1~4、Data1’~4’:資料訊號 411:第一端部 Clk:第一時脈訊號 412:第二端部 Clk2:第二時脈訊號 5:彈簧插針塔 Clk3:第三時脈訊號 6a:光源供應裝置 92:第一調節晶片 61a:光源控制器 94:第二調節晶片 62a:空心管徑 96:第三調節晶片

圖1是本發明一實施例的影像測試系統與影像擷取卡的基本架構示意圖； 圖2是本發明一實施例的影像測試系統的細部結構示意圖； 圖3(A)是本發明第一實施例的影像擷取卡的結構示意圖； 圖3(B)是本發明第一實施例的訊號時序圖； 圖3(C)是本發明第一實施例的影像擷取卡的改良結構示意圖； 圖4(A)是本發明第二實施例的影像擷取卡的結構示意圖； 圖4(B)是本發明第二實施例的訊號時序圖； 圖4(C)是本發明第二實施例的影像擷取卡的改良結構示意圖。 圖5係本發明一實施例的影像擷取卡的應用示意圖； 圖6係本發明另一實施例的影像擷取卡的應用示意圖； 圖7是本發明又一實施例的影像擷取卡的應用示意圖； 圖8是本發明又一實施例的影像擷取卡的應用示意圖

1:影像測試系統

4:影像擷取卡

40:時脈轉換單元

42:第一延遲單元

43:資料轉換單元

44:除頻單元

45:邏輯處理單元

451:系統時脈

452:訊號解碼器

8:光纖纜線或無線傳輸

9:影像處理單元

Data:資料訊號

Clk:第一時脈訊號

Clk2:第二時脈訊號

Clk3:第三時脈訊號

Claims (18)

1. 一種影像測試系統，包含： 一針測機，包含一載台，用以放置一待測物件；以及 一影像擷取卡，用以取得該待測物件的一影像資料，其中該影像資料包含一第一時脈訊號及至少一資料訊號，且該影像擷取卡包含: 一資料轉換單元，用以取得該資料訊號； 一時脈轉換單元，用以取得該第一時脈訊號； 一邏輯處理單元，與該資料轉換單元及該時脈轉換單元連接，以對該影像資料進行處理；以及 一第一延遲單元，用以調整該第一時脈訊號的時序位置，使該第一時脈訊號形成一第二時脈訊號，其中該第二時脈訊號的時序位置與該資料訊號的時序位置相對應。
2. 如請求項1所述的測試系統，其中該影像擷取卡更包含一除頻單元，用以對該第二時脈訊號進行降頻處理，以使該第二時脈訊號形成一第三時脈訊號。
3. 如請求項2所述的測試系統，其中該邏輯處理單元是一電場可程式化邏輯閘陣列(field programmable gate array，FPGA)晶片，且該邏輯處理單元的一系統時脈是採用該第三時脈訊號。
4. 如請求項1所述的測試系統，其中該影像擷取卡更包含一第二延遲單元，設置於該資料轉換單元及該邏輯處理單元之間，用以調整該資料訊號的時序位置。
5. 如請求項1所述的測試系統，其中該邏輯處理單元更用以儲存一時序校正資訊，且該第一延遲單元係根據該時序校正資訊對該第一時脈訊號的時序位置進行調整。
6. 如請求項1所述的測試系統，其中更包含一第一調節晶片及一第二調節晶片，該第一調節晶片用以將該影像資料的該資料訊號傳輸至該資料轉換單元，該第二調節晶片用以將該影像資料的該第一時脈訊號傳輸至該時脈轉換單元。
7. 如請求項6所述的測試系統，其中該第一調節晶片及該第二調節晶片是設置於該影像擷取卡之中。
8. 如請求項1所述的測試系統，其中更包含一客製化調節晶片，用以將該影像資料的該資料訊號傳輸至該資料轉換單元，並將該影像資料的該第一時脈訊號傳輸至該時脈轉換單元。
9. 如請求項8所述的測試系統，其中該客製化調節晶片是設置於該影像擷取卡之中。
10. 如請求項1所述的測試系統，其中該影像擷取卡更包含一除頻單元，用以對該第二時脈訊號進行降頻處理，以使該第二時脈訊號形成一第三時脈訊號，且該除頻單元是整合於該邏輯處理單元之中。
11. 一種影像擷取卡，用於一影像測試系統，並包含: 一資料轉換單元，用以取得一待測物件的一影像資料的至少一資料訊號； 一時脈轉換單元，用以取得該影像資料的一第一時脈訊號； 一邏輯處理單元，與該資料轉換單元及該時脈轉換單元連接，以對該影像資料進行處理；以及 一第一延遲單元，用以調整該第一時脈訊號的時序位置，使該第一時脈訊號形成一第二時脈訊號，其中該第二時脈訊號的時序位置與該資料訊號的時序位置相對應。
12. 如請求項11所述的影像擷取卡，其中更包含一除頻單元，用以對該第二時脈訊號進行降頻處理，以使該第二時脈訊號形成一第三時脈訊號。
13. 如請求項12所述的影像擷取卡，其中該邏輯處理單元是一電場可程式化邏輯閘陣列晶片，且該邏輯處理單元的一系統時脈是採用該第三時脈訊號。
14. 如請求項11所述的影像擷取卡，其中更包含一第二延遲單元，設置該資料轉換單元及該邏輯處理單元之間，以調整該資料訊號的時序位置。
15. 如請求項11所述的影像擷取卡，其中該邏輯處理單元更用以儲存一時序校正資訊，且該第一延遲單元係根據該時序校正資訊對該第一時脈訊號的時序位置進行調整。
16. 如請求項11所述的影像擷取卡，其中更包含一第一調節晶片及一第二調節晶片，該第一調節晶片用以將該影像資料的該資料訊號傳輸至該資料轉換單元，該第二調節晶片用以將該影像資料的該第一時脈訊號傳輸至該時脈轉換單元。
17. 如請求項11所述的影像擷取卡，其中更包含一客製化調節晶片，用以將該影像資料的該資料訊號傳輸至該資料轉換單元，並將該影像資料的該第一時脈訊號傳輸至該時脈轉換單元。
18. 如請求項1所述的測試系統，其中更包含一除頻單元，用以對該第二時脈訊號進行降頻處理，以使該第二時脈訊號形成一第三時脈訊號，且該除頻單元是整合於該邏輯處理單元之中。

Images