[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201816837A - 半導體裝置及該半導體裝置的製造方法 - Google Patents

半導體裝置及該半導體裝置的製造方法 Download PDF

Info

Publication number
TW201816837A
TW201816837A TW106124007A TW106124007A TW201816837A TW 201816837 A TW201816837 A TW 201816837A TW 106124007 A TW106124007 A TW 106124007A TW 106124007 A TW106124007 A TW 106124007A TW 201816837 A TW201816837 A TW 201816837A
Authority
TW
Taiwan
Prior art keywords
metal oxide
insulating film
film
transistor
conductive film
Prior art date
Application number
TW106124007A
Other languages
English (en)
Inventor
山崎舜平
中澤安孝
半田拓哉
渡邊正寛
Original Assignee
半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源硏究所股份有限公司 filed Critical 半導體能源硏究所股份有限公司
Publication of TW201816837A publication Critical patent/TW201816837A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明的一個實施方式的目的之一是使半導體裝置具有良好的電特性。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。一種包含金屬氧化物的半導體裝置，該半導體裝置包括閘極電極、閘極電極上的第一絕緣膜、第一絕緣膜上的金屬氧化物、金屬氧化物上的一對電極、以及與金屬氧化物接觸的第二絕緣膜，金屬氧化物包括第一金屬氧化物、以及與第一金屬氧化物的頂面接觸的第二金屬氧化物，第一金屬氧化物及第二金屬氧化物都包含In、元素M(M是鎵、鋁、矽等)及Zn，第一金屬氧化物具有其結晶性低於第二金屬氧化物的區域，第二絕緣膜具有其厚度小於第二金屬氧化物的區域。

Description

半導體裝置及該半導體裝置的製造方法
本發明的一個實施方式係關於一種包含金屬氧化物的半導體裝置。此外，本發明的一個實施方式係關於一種上述半導體裝置的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、運算裝置、記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機 薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
作為可用於電晶體的半導體材料，氧化物受到矚目。例如，專利文獻1公開了包括In-Zn-Ga-O類氧化物、In-Zn-Ga-Mg-O類氧化物、In-Zn-O類氧化物、In-Sn-O類氧化物、In-O類氧化物、In-Ga-O類氧化物和Sn-In-Zn-O類氧化物中的任一個非晶氧化物的場效應電晶體。
另外，在非專利文獻1中探討了作為電晶體的活性層包含In-Zn-O類氧化物和In-Ga-Zn-O類氧化物的兩層疊層的金屬氧化物的結構。
[專利文獻1]日本專利第5118810號公報
[非專利文獻1]John F. Wager，“Oxide TFTs：A Progress Report”，Information Display 1/16，SID 2016，Jan/Feb 2016，Vol.32，No.1，p.16-21
在專利文獻1中使用In-Zn-Ga-O類氧化物、In-Zn-Ga-Mg-O類氧化物、In-Zn-O類氧化物、In-Sn-O類氧化物、In-O類氧化物、In-Ga-O類氧化物和Sn-In-Zn-O類氧化物中的任一個非晶氧化物形成電晶體的活性層。換言之， 電晶體的活性層包括上述氧化物中的任一個非晶氧化物。在電晶體的活性層由上述非晶氧化物中的任一個構成的情況下，發生電晶體的電特性之一的通態電流(on-state current)變小的問題。或者，在電晶體的活性層由上述非晶氧化物中的任一個構成的情況下，發生電晶體的可靠性變低的問題。
在非專利文獻1中，作為通道保護型的底閘極電晶體的活性層使用In-Zn氧化物和In-Ga-Zn氧化物的兩層疊層，並且將形成通道的In-Zn氧化物的厚度設定為10nm，由此實現高場效移動率(μ=62cm2V-1s-1)。另一方面，電晶體特性之一的S值(Subthreshold Swing，SS)較大，為0.41V/decade。另外，電晶體特性之一的臨界電壓(Vth)為-2.9V，示出所謂的常導通的電晶體特性。
鑒於上述問題，本發明的一個實施方式的目的之一是使半導體裝置具有良好的電特性。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種具有新穎結構的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種具有新穎結構的半導體裝置的製造方法。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的從說明書、圖式、申請專利範圍等的記載看來是顯而易見的，並可以從說明書、圖式、申請專利範圍等中抽取上述目的以外的目的。
本發明的一個實施方式是一種包含金屬氧化物的半導體裝置，該半導體裝置包括閘極電極、閘極電極上的第一絕緣膜、第一絕緣膜上的金屬氧化物、金屬氧化物上的一對電極、以及與金屬氧化物接觸的第二絕緣膜，金屬氧化物包括第一金屬氧化物、以及與第一金屬氧化物的頂面接觸的第二金屬氧化物，第一金屬氧化物和第二金屬氧化物都包含In、元素M(M是鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂)及Zn，第一金屬氧化物具有其結晶性低於第二金屬氧化物的區域，第二絕緣膜具有其厚度小於第二金屬氧化物的區域。
另外，本發明的另一個實施方式是一種包含金屬氧化物的半導體裝置，該半導體裝置包括閘極電極、閘極電極上的第一絕緣膜、第一絕緣膜上的金屬氧化物、金屬氧化物上的一對電極、以及與金屬氧化物接觸的第二絕緣膜，金屬氧化物包括第一金屬氧化物、與第一金屬氧化物的頂面接觸的第二金屬氧化物、以及與第一金屬氧化物的底面接觸的第三金屬氧化物，第一金屬氧化物、第二金屬氧化物和第三金屬氧化物都包含In、元素M(M是鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂)及Zn，第一金屬氧化物具有其結晶性低於第二金屬氧化物的區域，第二絕緣膜具有其厚度小於第二金屬氧化物的區域。
在上述方式中，較佳的是，第二絕緣膜包含氮和氧中的一個或兩個與 矽。此外，在上述方式中，較佳的是，第二絕緣膜包括含有矽及氧的第一層、以及含有矽及氮的第二層。此外，在上述方式中，較佳的是，第二絕緣膜具有厚度為0.3nm以上且10nm以下的區域。
此外，在上述方式中，較佳的是，半導體裝置在第二絕緣膜上還包括第三絕緣膜，第三絕緣膜包含樹脂材料。
此外，在上述方式中，較佳的是，第一金屬氧化物和第二金屬氧化物都具有在In、M和Zn的原子個數的總和中In含量為40%以上且50%以下的區域、以及在In、M和Zn的原子個數的總和中M含量為5%以上且30%以下的區域。
此外，在上述方式中，較佳的是，在In的原子個數比為4的情況下，第一金屬氧化物和第二金屬氧化物中的對於In、M和Zn的原子個數的總和的M的原子個數比為1.5以上且2.5以下，並且Zn的原子個數比為2以上且4以下。
此外，在上述方式中，較佳的是，在In的原子個數比為5的情況下，第一金屬氧化物和第二金屬氧化物中的對於In、M和Zn的原子個數的總和的M的原子個數比為0.5以上且1.5以下，並且Zn的原子個數比為5以上且7以下。
此外，在上述方式中，較佳的是，在利用XRD分析對金屬氧化物進行測量時，在第一金屬氧化物中觀察不到2θ=31°附近的峰值，在第二金屬氧 化物中觀察到2θ=31°附近的峰值。
此外，在上述方式中，較佳的是，在In的原子個數比為4的情況下，第一金屬氧化物、第二金屬氧化物和第三金屬氧化物中的對於In、M和Zn的原子個數的總和的M的原子個數比為1.5以上且2.5以下，並且Zn的原子個數比為2以上且4以下。
此外，在上述方式中，較佳的是，在In的原子個數比為5的情況下，第一金屬氧化物、第二金屬氧化物和第三金屬氧化物中的對於In、M和Zn的原子個數的總和的M的原子個數比為0.5以上且1.5以下，並且Zn的原子個數比為5以上且7以下。
此外，在上述方式中，較佳的是，在利用XRD分析對金屬氧化物進行測量時，在第一金屬氧化物中觀察不到2θ=31°附近的峰值，在第二金屬氧化物及第三金屬氧化物中觀察到2θ=31°附近的峰值。
此外，本發明的另一個實施方式是一種包含金屬氧化物的半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在基板及閘極電極上形成第一絕緣膜；在第一絕緣膜上形成金屬氧化物；在金屬氧化物上形成一對電極；以及在金屬氧化物上形成第二絕緣膜。形成第二絕緣膜的製程在CVD設備的真空處理室中進行，並包括如下步驟：對真空處理室中供應源氣體，將源氣體附著於金屬氧化物的第一步驟；排出源氣體的第二步 驟；以及對真空處理室中供應氮氣體和氧氣體中的一個或兩個，在金屬氧化物上產生電漿的第三步驟。
此外，本發明的另一個實施方式是一種包含金屬氧化物的半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；在基板及閘極電極上形成第一絕緣膜；在第一絕緣膜上形成金屬氧化物；在金屬氧化物上形成一對電極；以及在金屬氧化物上形成第二絕緣膜。形成第二絕緣膜的製程在CVD設備的真空處理室中進行，並包括如下步驟：對真空處理室中供應源氣體，將源氣體附著於金屬氧化物的第一步驟；排出源氣體的第二步驟；對真空處理室中供應氧氣體，在金屬氧化物上產生電漿，來在金屬氧化物上形成包含矽及氧的第一層的第三步驟；對真空處理室中供應氧氣體來對第一層添加氧的第四步驟；對真空處理室中供應源氣體，將源氣體附著於第一層的第五步驟；排出源氣體的第六步驟；對真空處理室中供應氮氣體，在第一層上產生電漿，來在第一層上形成包含矽及氮的第二層的第七步驟。
在上述方式中，較佳的是，源氣體包含矽烷。
藉由本發明的一個實施方式，可以使半導體裝置具有良好的電特性。此外，藉由本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種具有新穎結構的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種具有新穎結構的 半導體裝置的製造方法。
注意，上述效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要實現所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯得知上述以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生上述以外的效果。
001‧‧‧區域
002‧‧‧區域
003‧‧‧區域
100A‧‧‧電晶體
100B‧‧‧電晶體
100C‧‧‧電晶體
100D‧‧‧電晶體
100E‧‧‧電晶體
100F‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
108‧‧‧金屬氧化物
108_1‧‧‧金屬氧化物
108_1_0‧‧‧金屬氧化物
108_2‧‧‧金屬氧化物
108_2_0‧‧‧金屬氧化物
108_3‧‧‧金屬氧化物
112‧‧‧導電膜
112a‧‧‧導電膜
112a_1‧‧‧導電膜
112a_2‧‧‧導電膜
112a_3‧‧‧導電膜
112b‧‧‧導電膜
112b_1‧‧‧導電膜
112b_2‧‧‧導電膜
112b_3‧‧‧導電膜
112c‧‧‧導電膜
113a‧‧‧絕緣膜
113b‧‧‧絕緣膜
114‧‧‧絕緣膜
115‧‧‧絕緣膜
115_1‧‧‧絕緣膜
115_2‧‧‧絕緣膜
116‧‧‧絕緣膜
120‧‧‧導電膜
120a‧‧‧導電膜
120b‧‧‧導電膜
151‧‧‧開口
152a‧‧‧開口
152b‧‧‧開口
191‧‧‧靶材
192‧‧‧電漿
193‧‧‧靶材
194‧‧‧電漿
195‧‧‧源氣體
196‧‧‧電漿
600‧‧‧顯示面板
601‧‧‧電晶體
604‧‧‧連接部
605‧‧‧電晶體
606‧‧‧電晶體
607‧‧‧連接部
612‧‧‧液晶層
613‧‧‧導電膜
617‧‧‧絕緣膜
620‧‧‧絕緣膜
621‧‧‧絕緣膜
623‧‧‧導電膜
631‧‧‧彩色層
632‧‧‧遮光膜
633a‧‧‧配向膜
633b‧‧‧配向膜
634‧‧‧彩色層
635‧‧‧導電膜
640‧‧‧液晶元件
641‧‧‧黏合層
642‧‧‧黏合層
643‧‧‧導電膜
644‧‧‧EL層
645a‧‧‧導電膜
645b‧‧‧導電膜
646‧‧‧絕緣膜
647‧‧‧絕緣膜
648‧‧‧導電膜
649‧‧‧連接層
651‧‧‧基板
652‧‧‧導電膜
653‧‧‧半導體膜
654‧‧‧導電膜
655‧‧‧開口
656‧‧‧偏光板
659‧‧‧電路
660‧‧‧發光元件
661‧‧‧基板
662‧‧‧顯示部
663‧‧‧導電膜
664‧‧‧電極
665‧‧‧電極
666‧‧‧佈線
667‧‧‧電極
672‧‧‧FPC
673‧‧‧IC
681‧‧‧絕緣膜
682‧‧‧絕緣膜
683‧‧‧絕緣膜
684‧‧‧絕緣膜
685‧‧‧絕緣膜
686‧‧‧連接器
687‧‧‧連接部
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封劑
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
773‧‧‧絕緣膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容器
791‧‧‧觸控面板
792‧‧‧絕緣膜
793‧‧‧電極
794‧‧‧電極
795‧‧‧絕緣膜
796‧‧‧電極
797‧‧‧絕緣膜
7000‧‧‧顯示模組
7001‧‧‧上蓋
7002‧‧‧下蓋
7003‧‧‧FPC
7004‧‧‧觸控面板
7005‧‧‧FPC
7006‧‧‧顯示面板
7007‧‧‧背光
7008‧‧‧光源
7009‧‧‧框架
7010‧‧‧印刷電路板
7011‧‧‧電池
8000‧‧‧照相機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧操作按鈕
8004‧‧‧快門按鈕
8006‧‧‧鏡頭
8100‧‧‧取景器
8101‧‧‧外殼
8102‧‧‧顯示部
8103‧‧‧按鈕
8200‧‧‧頭戴顯示器
8201‧‧‧安裝部
8202‧‧‧鏡頭
8203‧‧‧主體
8204‧‧‧顯示部
8205‧‧‧電纜
8206‧‧‧電池
8300‧‧‧頭戴顯示器
8301‧‧‧外殼
8302‧‧‧顯示部
8304‧‧‧固定工具
8305‧‧‧鏡頭
9000‧‧‧外殼
9001‧‧‧顯示部
9003‧‧‧揚聲器
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9050‧‧‧操作按鈕
9051‧‧‧資訊
9052‧‧‧資訊
9053‧‧‧資訊
9054‧‧‧資訊
9055‧‧‧鉸鏈
9100‧‧‧電視機
9101‧‧‧可攜式資訊終端
9102‧‧‧可攜式資訊終端
9200‧‧‧可攜式資訊終端
9201‧‧‧可攜式資訊終端
在圖式中：圖1A至圖1C是半導體裝置的俯視圖及剖面圖；圖2A至圖2C是半導體裝置的俯視圖及剖面圖；圖3A至圖3C是半導體裝置的俯視圖及剖面圖；圖4A至圖4C是半導體裝置的俯視圖及剖面圖；圖5A至圖5C是半導體裝置的俯視圖及剖面圖；圖6A至圖6C是半導體裝置的俯視圖及剖面圖；圖7A至圖7C是說明半導體裝置的製造方法的剖面圖；圖8A至圖8C是說明半導體裝置的製造方法的剖面圖；圖9A至圖9C是說明半導體裝置的製造方法的剖面圖；圖10A至圖10C是說明半導體裝置的製造方法的剖面圖；圖11A和圖11B是說明半導體裝置的製造方法的剖面圖；圖12是說明絕緣膜的形成方法的流程圖； 圖13是說明絕緣膜的形成方法的流程圖；圖14A和圖14B是說明能帶的圖；圖15是說明金屬氧化物的構成的概念圖；圖16是說明金屬氧化物的構成的概念圖；圖17是示出顯示裝置的一個實施方式的俯視圖；圖18是示出顯示裝置的一個實施方式的剖面圖；圖19是示出顯示裝置的一個實施方式的剖面圖；圖20是說明顯示面板的結構實例的圖；圖21是示出顯示面板的結構實例的圖；圖22是說明顯示模組的圖；圖23A至圖23E是說明電子裝置的圖；圖24A至圖24G是說明電子裝置的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。 因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠藉由通道區域流過汲極與源極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連 接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時是指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指：當Vgs為預定的值時的關閉狀態；當Vgs為預定的範圍內的值時的關閉狀態；或者當Vgs為能夠獲得充分低的關態電流的值時的關閉狀態等。
作為一個例子，設想一種n通道電晶體，該n通道電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在使該電晶體的汲極電流成為1×10-22A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的次元的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示在室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示在保證包括該電晶體的半導體裝置等的可靠性的 溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I以下”有時是指在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的Vds時或者包括該電晶體的半導體裝置等被使用的Vds時的關態電流。“電晶體的關態電流為I以下”有時是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保證包括該電晶體的半導體裝置的可靠性的Vds或包括該電晶體的半導體裝置等被使用的Vds下存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指在電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，電晶體的臨界電壓是指在電晶體中形成通道時的閘極電壓(Vg)。明確而言，電晶體的臨界電壓有時是指：在以橫軸表示閘極電壓(Vg)且以縱軸表示汲極電流(Id)的平方根，而標繪出的曲線(Vg-Id特性)中，在將具有最大傾斜度的切線外推時的直線與汲極電流(Id)的平方根為0(Id為0A)處的交叉點的閘極電壓(Vg)。或者，電晶體的臨界電壓有時是指在以L為通道長度且以W為通道寬度，Id[A]×L[μm]/W[μm]的值為1×10-9[A]時的閘極電壓(Vg)。
注意，在本說明書等中，例如在導電性充分低時，有時即便在表示為“半導體”時也具有“絕緣體”的特性。此外，“半導體”與“絕緣體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。或者，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
另外，在本說明書等中，例如在導電性充分高時，有時即便在表示為“半導體”時也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化 物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的半導體層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，在金屬氧化物具有放大作用、整流作用和開關作用中的至少一個的情況下，可以將該金屬氧化物稱為金屬氧化物半導體(metal oxide semiconductor)，或者可以將其簡稱為OS。另外，可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
在本說明書等中，有時將包含氮的金屬氧化物稱為金屬氧化物(metal oxide)。另外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
實施方式1
在本實施方式中，參照圖1A至圖14B說明本發明的一個實施方式的半導體裝置以及該半導體裝置的製造方法。
〈1-1.半導體裝置的結構實例1〉
圖1A是作為本發明的一個實施方式的半導體裝置的電晶體100A的俯視圖，圖1B相當於沿著圖1A所示的點劃線X1-X2的剖面圖，圖1C相當於沿著圖1A所示的點劃線Y1-Y2的剖面圖。注意，在圖1A中，為了方便起見，省略電晶體100A的組件的一部分(被用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2 方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖1A同樣地省略組件的一部分。
電晶體100A包括基板102上的導電膜104、基板102及導電膜104上的絕緣膜106、絕緣膜106上的金屬氧化物108、金屬氧化物108上的導電膜112a、以及金屬氧化物108上的導電膜112b。在電晶體100A上，明確而言，在金屬氧化物108、導電膜112a、及導電膜112b上形成有絕緣膜115。
電晶體100A是所謂通道蝕刻型電晶體。
較佳的是，絕緣膜115包含氮和氧中的一個或兩個與矽，並具有厚度為0.3nm以上且10nm以下的區域。例如，作為絕緣膜115，較佳為使用層疊含有矽及氧的第一層、以及含有矽及氮的第二層而成的膜。絕緣膜115較佳為使用PA ALD(Plasma Assisted Atomic Layer Deposition：電漿輔助原子層沉積)法形成。藉由使用PA ALD法，可以形成覆蓋性高的絕緣膜115。
藉由使用PA ALD法形成絕緣膜115，可以利用a-Si(非晶矽)的生產線形成絕緣膜115。例如，當將電晶體的半導體層從a-Si替換為金屬氧化物時，可以使用習知的生產線用裝置，而追加的設備投資等也少。
在PA ALD法中，例如，對PECVD設備的真空處理室作為源氣體導入SiH4氣體，以原子級將SiH4氣體附著於金屬氧化物108及導電膜112a、112b 的表面，排出源氣體，然後使用氮氣體或氧氣體進行電漿處理，由此可以形成絕緣膜115。
當利用PA ALD法在金屬氧化物108上形成絕緣膜時，換言之，當作為金屬氧化物108的背後通道一側的絕緣膜的形成方法利用PA ALD法時，可以降低成膜損傷，所以是較佳的。
金屬氧化物108包括絕緣膜106上的金屬氧化物108_1、與金屬氧化物108_1的頂面接觸的金屬氧化物108_2。
金屬氧化物108_1和金屬氧化物108_2都包含In、元素M(M是鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂)及Zn。尤其是，元素M較佳為鎵。
金屬氧化物108_1和金屬氧化物108_2都包括在In、M和Zn的原子個數的總和中In含量為40%以上且50%以下的區域、以及在In、M和Zn的原子個數的總和中M含量為5%以上且30%以下的區域。在金屬氧化物108_1及金屬氧化物108_2包括上述區域時，可以提高載子密度。
明確而言，金屬氧化物108_1及金屬氧化物108_2的In、M和Zn的原子個數比較佳為In：M：Zn=4：2：3或其附近或者In：M：Zn=5：1：6或其附近。在此，4：2：3或其附近是指如下情況：在In的原子個數比為4的情況下，對於In、M和Zn 的原子個數的總和的M的原子個數比為1.5以上且2.5以下，並且Zn的原子個數比為2以上且4以下的情況。5：1：6或其附近是指如下情況：在In的原子個數比為5的情況下，對於In、M和Zn的原子個數的總和的M的原子個數比為0.5以上且1.5以下，並且Zn的原子個數比為5以上且7以下的情況。
金屬氧化物108_1較佳為包括其結晶性低於金屬氧化物108_2的區域。當金屬氧化物108_1包括其結晶性低於金屬氧化物108_2的區域時，可以提高載子密度，且可以實現可靠性高的半導體裝置。例如，因為電晶體100A是通道蝕刻型電晶體，所以藉由使金屬氧化物108_2的結晶性比金屬氧化物108_1高，金屬氧化物108_2被用作金屬氧化物108_1的蝕刻停止膜。
藉由將金屬氧化物108_2中的In、M及Zn的原子個數比設定為上述範圍，可以降低金屬氧化物108_2與導電膜112a、112b之間的接觸電阻。
當比較金屬氧化物108_2的厚度和絕緣膜115的厚度時，絕緣膜115的厚度較佳為比金屬氧化物108_2小。當絕緣膜115的厚度比金屬氧化物108_2小時，可以降低絕緣膜115的應力給金屬氧化物108_2帶來的影響。因此，可以提供一種電特性的變動少的電晶體。
藉由使金屬氧化物108具有上述結構，可以提高電晶體100A的場效移動率。明確而言，電晶體100A的場效移動率可以超過50cm2/Vs，較佳的是，電晶體100A的場效移動率可以超過100cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。
對金屬氧化物108_1及金屬氧化物108_2的結晶結構沒有特別的限制。金屬氧化物108_1及金屬氧化物108_2可以具有單晶結構和非單晶結構中的一個或兩個。
非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構及非晶結構。另外，作為結晶結構，可以舉出方鐵錳礦型結晶結構、層狀結晶結構等。此外，也可以具有包含方鐵錳礦型結晶結構和層狀結晶結構的兩者的混晶結構。
另外，金屬氧化物108_2較佳為採用層狀結晶結構，尤其較佳為採用具有c軸配向性的結晶結構。換言之，金屬氧化物108_2較佳為CAAC-OS。
例如，較佳的是，金屬氧化物108_1具有微晶結構，金屬氧化物108_2 具有c軸配向性的結晶結構。換言之，金屬氧化物108_1包括其結晶性低於金屬氧化物108_2的區域。此外，金屬氧化物108的結晶性例如可以藉由X射線繞射(XRD：X-Ray Diffraction)或穿透式電子顯微鏡(TEM：Transmission Electron Microscope)進行分析。
例如，在利用XRD分析對金屬氧化物108進行測量時，在金屬氧化物108_1中不容易觀察到2θ=31°附近的峰值，在金屬氧化物108_2中觀察到2θ=31°附近的峰值。
在金屬氧化物108_1包括結晶性低的區域的情況下，發揮如下優異的效果。
首先，對在金屬氧化物108_1中可能形成的氧空位進行說明。
另外，形成在金屬氧化物108_1中的氧空位對電晶體特性造成影響而引起問題。例如，當在金屬氧化物108_1中形成有氧空位時，該氧空位與氫鍵合，而成為載子供應源。當在金屬氧化物108_1中產生載子供應源時，具有金屬氧化物108_1的電晶體100A的電特性發生變動，典型為臨界電壓的漂移。因此，在金屬氧化物108_1中，氧空位越少越好。
於是，在本發明的一個實施方式中，在金屬氧化物108_1上形成金屬氧化物108_2。金屬氧化物108_2包含多於金屬氧化物108_1的氧。當在形成金 屬氧化物108_2時或形成金屬氧化物108_2之後，氧或過量氧從金屬氧化物108_2移動到金屬氧化物108_1時，可以降低金屬氧化物108_1中的氧空位。
藉由在包含較多的氧的氛圍下形成金屬氧化物108_2，可以提高金屬氧化物108_2的結晶性。
藉由提高金屬氧化物108_2的結晶性，可以抑制可能混入到金屬氧化物108_1中的雜質。尤其是，藉由提高金屬氧化物108_2的結晶性，可以抑制對導電膜112a、112b進行加工時金屬氧化物108_1所受的損傷。當對導電膜112a、112b進行加工時，金屬氧化物108的表面，亦即金屬氧化物108_2的表面暴露於蝕刻劑或蝕刻氣體。但是，因為金屬氧化物108_2包括結晶性高的區域，所以其蝕刻耐性高於結晶性低的金屬氧化物108_1。因此，金屬氧化物108_2被用作蝕刻停止膜。
藉由作為金屬氧化物108使用雜質濃度低且缺陷態密度低的金屬氧化物，可以製造具有優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧空位少)的狀態稱為“高純度本質”或“實質上高純度本質”。作為金屬氧化物中的雜質，典型地可以舉出水、氫等。另外，在本說明書等中，有時將降低或去除金屬氧化物中的水及氫的處理稱為脫水化、脫氫化。另外，有時將對金屬氧化物添加氧的處理稱為加氧化，有時將被加氧化且包含超過化學計量組成的氧的狀態稱為過氧化狀態。
因為高純度本質或實質上高純度本質的金屬氧化物的載子發生源較少，所以可以降低載子密度。因此，在該金屬氧化物中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的金屬氧化物的關態電流顯著小，即便是通道寬度W為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測量極限以下，亦即1×10-13A以下。
此外，在金屬氧化物108_1具有其結晶性低於金屬氧化物108_2的區域時，載子密度有時得到提高。此外，當金屬氧化物108_1的載子密度較高時，費米能階有時相對地高於金屬氧化物108_1的導帶。由此，金屬氧化物108_1的導帶底變低，金屬氧化物108_1的導帶底與可能形成在閘極絕緣膜(在此，絕緣膜106)中的陷阱能階的能量差有時變大。當該能量差變大時，在閘極絕緣膜中被俘獲的電荷變少，有時可以減少電晶體的臨界電壓變動。此外，當金屬氧化物108_1的載子密度得到提高時，可以提高金屬氧化物108的場效移動率。
另外，在圖1A至圖1C所示的電晶體100A中，絕緣膜106具有作為電晶體100A的閘極絕緣膜的功能，絕緣膜115具有作為電晶體100A的保護絕緣膜的功能。此外，在電晶體100A中，導電膜104具有作為閘極電極的功能，導電膜112a具有作為源極電極的功能，導電膜112b具有作為汲極電極的功 能。注意，在本說明書等中，有時將絕緣膜106稱為第一絕緣膜，將絕緣膜115稱為第二絕緣膜。
(1-2.半導體裝置的組件〉
以下，對本實施方式的半導體裝置所包括的組件進行詳細的說明。
[基板]
雖然對基板102的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將設置有半導體元件的上述基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm)、第十代(2950mm×3400mm)等大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100A。或者，也可以在基板102與電晶體100A之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體100A轉置到耐熱性低的基板或撓性基板上。
[導電膜]
被用作閘極電極的導電膜104、被用作源極電極的導電膜112a及被用作汲極電極的導電膜112b可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
另外，作為導電膜104、112a、112b，也可以使用包含銦和錫的氧化物(In-Sn氧化物)、包含銦和鎢的氧化物(In-W氧化物)、包含銦、鎢及鋅的氧化物(In-W-Zn氧化物)、包含銦和鈦的氧化物(In-Ti氧化物)、包含銦、鈦及錫的氧化物(In-Ti-Sn氧化物)、包含銦和鋅的氧化物(In-Zn氧化物)、包含銦、錫及矽的氧化物(In-Sn-Si氧化物)、包含銦、鎵及鋅的氧化物(In-Ga-Zn氧化物)等氧化物導電體或氧化物半導體。
在此，說明氧化物導電體。在本說明書等中，也可以將氧化物導電體稱為OC(Oxide Conductor)。例如，在氧化物半導體中形成氧空位，對該氧空位添加氫而在導帶附近形成施體能階。其結果，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，在氧化物導電體中，起因於施體能階的吸收的影響小，而對可見光具 有與氧化物半導體大致相同的透光性。
另外，作為導電膜104、112a、112b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以以濕蝕刻製程進行加工，從而可以抑制製造成本。
此外，導電膜112a、112b尤其較佳為包含上述金屬元素中的銅、鈦、鎢、鉭和鉬中的一個或多個。尤其是，作為導電膜112a、112b，較佳為使用氮化鉭膜。該氮化鉭膜具有導電性且具有對銅或氫的高阻擋性。此外，因為從氮化鉭膜本身釋放的氫少，所以可以作為與金屬氧化物108接觸的導電膜或金屬氧化物108附近的導電膜最適合地使用氮化鉭膜。此外，當作為導電膜112a、112b使用銅膜時，可以降低導電膜112a、112b的電阻，所以是較佳的。
可以藉由無電鍍法形成導電膜112a、112b。作為藉由該無電鍍法可形成的材料，例如可以使用選自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一個或多個。尤其是，由於在使用Cu或Ag時，可以降低導電膜的電阻，所以是較佳的。
[被用作閘極絕緣膜的絕緣膜]
作為被用作電晶體100A的閘極絕緣膜的絕緣膜106，可以藉由電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化 鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意，絕緣膜106也可以具有疊層結構或三層以上的疊層結構。
此外，較佳的是，與被用作電晶體100A的通道區域的金屬氧化物108接觸的絕緣膜106為氧化物絕緣膜，更佳的是，該氧化物絕緣膜具有氧含量超過化學計量組成的區域(過量氧區域)。
注意，不侷限於上述結構，作為接觸於金屬氧化物108的絕緣膜也可以使用氮化物絕緣膜。例如，可以舉出藉由形成氮化矽膜並對該氮化矽膜的表面進行氧電漿處理等來使氮化矽膜的表面氧化的結構。注意，在對氮化矽膜的表面進行氧電漿處理等的情況下，氮化矽膜的表面有可能在原子級上被氧化，因此有時藉由電晶體的剖面觀察等觀察不到氧。換言之，當觀察電晶體的剖面時，有時觀察到氮化矽膜接觸於金屬氧化物。
與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量所需要的厚度較大，因此，藉由使電晶體的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的厚度。因此，可以藉由抑制電晶體的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體的靜電破壞。
[金屬氧化物]
作為金屬氧化物108可以使用上述材料。
當金屬氧化物108_1及金屬氧化物108_2為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In>M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。
注意，所形成的金屬氧化物108_1及金屬氧化物108_2的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內。例如，在被用於金屬氧化物108_1及金屬氧化物108_2的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物108_1及金屬氧化物108_2的組成有時為In：Ga：Zn=4：2：3[原子個數比]或其附近。
金屬氧化物108_1及金屬氧化物108_2的能隙為2.5eV以上，較佳為3.0eV以上。如此，藉由使用能隙較寬的金屬氧化物，可以降低電晶體100A的關態電流。
[被用作保護絕緣膜的絕緣膜]
絕緣膜115具有作為電晶體100A的保護絕緣膜的功能和對金屬氧化物108供應氧的功能中的一個或兩個。
例如，絕緣膜115較佳為包含氮和氧中的一個或兩個與矽。絕緣膜115 較佳為包括含有矽及氧的第一層、以及含有矽及氮的第二層。
絕緣膜115可以利用PA ALD法形成。
當利用PA ALD法形成絕緣膜115時，以0.3nm以上且10nm以下、較佳為0.3nm以上且5nm以下、更佳為0.3nm以上且3nm以下的厚度形成絕緣膜115。換言之，絕緣膜115具有厚度為0.3nm以上且10nm以下的區域。
當絕緣膜115的厚度為上述範圍時，在電晶體的剖面觀察中，有時觀察不到絕緣膜115。例如，藉由利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)進行分析，可以評價絕緣膜115。例如，當絕緣膜115包含矽及氮時，觀察到起因於矽和氮的鍵合的峰。當絕緣膜115包含矽及氧時，觀察到起因於矽和氮的鍵合的峰。
作為絕緣膜115較佳為使用起因於氮氧化物(NOx，x大於0且為2以下，較佳為1以上且2以下，典型的是NO或NO2)的態密度低的絕緣膜。
氮氧化物在絕緣膜115等中形成能階。該能階位於金屬氧化物108的能隙中。例如，該起因於氮氧化物的態密度有時會形成在金屬氧化物108的價帶頂的能量(EV_OS)與金屬氧化物108的導帶底的能量(EC_OS)之間。由此，當氮氧化物擴散到絕緣膜115與金屬氧化物108的介面時，有時該能階在絕緣膜115一側俘獲電子。其結果，被俘獲的電子留在絕緣膜115與金屬 氧化物108的介面附近，由此使電晶體的臨界電壓向正方向漂移。
藉由作為絕緣膜115使用起因於氮氧化物的態密度低的絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性變動。
雖然上述所記載的導電膜、絕緣膜、金屬氧化物等各種膜可以利用濺射法或PECVD法形成，但是例如也可以利用其它方法，例如熱CVD(Chemical Vapor Deposition：化學氣相沉積)法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷引起的缺陷的優點。此外，可以以如下方法進行熱CVD法：將源氣體供應到處理室內，將處理室內的壓力設定為大氣壓或減壓而在基板上沉積膜。
此外，可以以如下方法進行ALD法：將源氣體供應到處理室內，將處理室內的壓力設定為大氣壓或減壓而在基板上沉積膜。
〈1-3.半導體裝置的結構實例2〉
接著，使用圖2A至圖2C說明圖1A至圖1C所示的電晶體100A的變形例子。
此外，圖2A是本發明的一個實施方式的半導體裝置的電晶體100B的俯視圖，圖2B相當於沿著圖2A所示的點劃線X1-X2的剖面圖，圖2C相當於沿著圖2A所示的點劃線Y1-Y2的剖面圖。
電晶體100B包括：基板102上的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的金屬氧化物108；金屬氧化物108上的導電膜112a；金屬氧化物108上的導電膜112b；金屬氧化物108、導電膜112a、112b上的絕緣膜115；絕緣膜115上的絕緣膜116；絕緣膜116上的導電膜120a；以及絕緣膜116上的導電膜120b。
絕緣膜106具有開口151，在絕緣膜106上形成有藉由開口151與導電膜104電連接的導電膜112c。絕緣膜115及絕緣膜116具有到達導電膜112b的開口152a及到達導電膜112c的開口152b。
另外，在電晶體100B中，絕緣膜106具有電晶體100B的第一閘極絕緣膜的功能，絕緣膜115、116具有電晶體100B的第二閘極絕緣膜的功能。此外，在電晶體100B中，導電膜104具有第一閘極電極的功能，導電膜112a具有源極電極的功能，導電膜112b具有汲極電極的功能。此外，在電晶體100B中，導電膜120a具有第二閘極電極的功能，導電膜120b具有顯示裝置的像素電極的功能。
此外，如圖2C所示，導電膜120a藉由開口152b、151與導電膜104電連 接。因此，導電膜104和導電膜120a被供應相同的電位。
此外，如圖2C所示，金屬氧化物108位於與導電膜104及導電膜120a相對的位置，且夾在被用作閘極電極的兩個導電膜之間。導電膜120a的通道長度方向上的長度及導電膜120a的通道寬度方向上的長度大於金屬氧化物108的通道長度方向上的長度及金屬氧化物108的通道寬度方向上的長度，金屬氧化物108的整體隔著絕緣膜115、116被導電膜120a覆蓋。
換言之，導電膜104與導電膜120a在形成於絕緣膜106、115、116中的開口連接，並且導電膜104及導電膜120a都包括位於金屬氧化物108的側端部的外側的區域。
藉由採用上述結構，利用導電膜104及導電膜120a的電場電圍繞電晶體100B所包括的金屬氧化物108。可以將如電晶體100B那樣的利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的金屬氧化物的電晶體的裝置結構稱為Surrounded channel(S-channel：圍繞通道)結構。
因為電晶體100B具有S-channel結構，所以可以使用被用作第一閘極電極的導電膜104對金屬氧化物108有效地施加用來引起通道的電場，由此，電晶體100B的電流驅動能力得到提高，從而可以得到較大的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體100B微型化。另外，由於電晶體100B具有金屬氧化物108由被用作第一閘極電極的導電膜104及 被用作第二閘極電極的導電膜120a圍繞的結構，所以可以提高電晶體100B的機械強度。
〈被用作第二閘極絕緣膜的絕緣膜〉
在此，對可用於被用作第二閘極絕緣膜的絕緣膜116的材料進行說明。絕緣膜116可以是絕緣材料，可以使用無機材料和有機材料中的一個或兩個。作為無機材料，可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁等。作為有機材料，可以使用聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的樹脂材料。當作為絕緣膜116使用有機材料，例如使用丙烯酸樹脂時，可以提高平坦性且生產率也高，所以是較佳的。
此外，作為導電膜120a、120b，可以使用與上述導電膜104、112a、112b的材料同樣的材料。尤其是，作為導電膜120a、120b，較佳為使用氧化物導電膜(OC)。藉由作為導電膜120a、120b使用氧化物導電膜，可以對絕緣膜115、116中添加氧。
此外，電晶體100B的其他結構與上述電晶體100A同樣，發揮同樣的效果。
〈1-4.半導體裝置的結構實例3〉
接著，使用圖3A至圖3C說明圖2A至圖2C所示的電晶體100B的變形例 子。
圖3A是本發明的一個實施方式的半導體裝置的電晶體100C的俯視圖，圖3B相當於沿著圖3A所示的點劃線X1-X2的剖面圖，圖3C相當於沿著圖3A所示的點劃線Y1-Y2的剖面圖。
在電晶體100C中，上述電晶體100B所包括的金屬氧化物108具有三層結構。電晶體100C的金屬氧化物108包括絕緣膜106上的金屬氧化物108_3、金屬氧化物108_3上的金屬氧化物108_1、以及金屬氧化物108_1上的金屬氧化物108_2。
〈1-5.能帶結構〉
接著，參照圖14A和圖14B對金屬氧化物108具有疊層結構時的能帶結構進行說明。
圖14A是包括絕緣膜106、金屬氧化物108_1、108_2、108_3及絕緣膜115的疊層結構的膜厚度方向的能帶結構的例子。此外，圖14B是包括絕緣膜106、金屬氧化物108_1、108_2及絕緣膜115的疊層結構的膜厚度方向的能帶結構的例子。在能帶圖中，為了容易理解，示出絕緣膜106、金屬氧化物108_1、108_2、108_3及絕緣膜115的導帶底能階(Ec)。
如圖14A所示，在金屬氧化物108_1、108_2、108_3中，導帶底能階平 緩地變化。此外，如圖14B所示，在金屬氧化物108_1、108_2中，導帶底能階平緩地變化。換言之，導帶底能階連續地變化或連續接合。為了實現這種能帶結構，使在金屬氧化物108_1與金屬氧化物108_2之間的介面處或金屬氧化物108_1與金屬氧化物108_3之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在金屬氧化物108_1、108_2、108_3中形成連續接合，需要使用具備負載鎖定室的多室方式的成膜裝置(濺射裝置)在不使各膜暴露於大氣的情況下連續地層疊。
藉由採用圖14A和圖14B所示的結構，金屬氧化物108_1成為井(well)，並且在使用上述疊層結構的電晶體中，通道區域形成在金屬氧化物108_1中。
藉由設置金屬氧化物108_2、108_3，可以使有可能形成在金屬氧化物108_1中的陷阱能階形成在金屬氧化物108_2或金屬氧化物108_3。因此，在金屬氧化物108_1中不容易形成陷阱能階。
有時與用作通道區域的金屬氧化物108_1的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而電子容易積累在陷阱能階中。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比金屬氧化物108_1的導帶底能階(Ec)更接近於 真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠提高電晶體的通態電流，並且還能夠提高場效移動率。
金屬氧化物108_2、108_3與金屬氧化物108_1相比導帶底的能階更接近於真空能階，典型的是，金屬氧化物108_1的導帶底能階與金屬氧化物108_2、108_3的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，金屬氧化物108_2、108_3的電子親和力與金屬氧化物108_1的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，金屬氧化物108_1成為主要電流路徑。就是說，金屬氧化物108_1被用作通道區域。此外，金屬氧化物108_2、108_3較佳為使用形成通道區域的金屬氧化物108_1所包含的金屬元素中的一種以上。藉由採用上述結構，在金屬氧化物108_1與金屬氧化物108_2之間的介面處或在金屬氧化物108_1與金屬氧化物108_3之間的介面處不容易產生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
在金屬氧化物108_2、108_3中較佳為不具有尖晶石型結晶結構。在金屬氧化物108_2、108_3中具有尖晶石型結晶結構時，導電膜120a、120b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到金屬氧化物108_1中。注意，在金屬氧化物108_2、108_3為CAAC-OS的情況下， 阻擋導電膜120a、120b的構成元素如銅元素的性質得到提高，所以是較佳的。
金屬氧化物108_2、108_3可以使用In：Ga：Zn=1：1：1[原子個數比]的金屬氧化物靶材、In：Ga：Zn=1：3：4[原子個數比]的金屬氧化物靶材或In：Ga：Zn=1：3：6[原子個數比]的金屬氧化物靶材等形成。用於金屬氧化物108_2、108_3的金屬氧化物靶材不侷限於上述金屬氧化物靶材，可以使用其組成與金屬氧化物108_1相同的金屬氧化物靶材。
〈1-6.半導體裝置的結構實例4〉
接著，使用圖4A至圖6C說明圖2A至圖2C所示的電晶體100B的變形例子。
圖4A是作為本發明的一個實施方式的半導體裝置的電晶體100D的俯視圖，圖4B相當於沿著圖4A所示的點劃線X1-X2的剖面圖，圖4C相當於沿著圖4A所示的點劃線Y1-Y2的剖面圖。
電晶體100D與上述電晶體100B之間的不同之處在於：在電晶體100D中，導電膜112a、112b、112c都具有三層結構。
電晶體100D的導電膜112a包括：導電膜112a_1；導電膜112a_1上的導電膜112a_2；以及導電膜112a_2上的導電膜112a_3。此外，電晶體100D的 導電膜112b包括：導電膜112b_1；導電膜112b_1上的導電膜112b_2；以及導電膜112b_2上的導電膜112b_3。另外，電晶體100D的導電膜112c包括：導電膜112c_1；導電膜112c_1上的導電膜112c_2；以及導電膜112c_2上的導電膜112c_3。
例如，導電膜112a_1、導電膜112b_1、導電膜112a_3及導電膜112b_3較佳為包含鈦、鎢、鉭、鉬、銦、鎵、錫和鋅中的一個或多個。此外，導電膜112a_2及導電膜112b_2較佳為包含銅、鋁和銀中的一個或多個。
明確而言，作為導電膜112a_1、導電膜112b_1、導電膜112a_3及導電膜112b_3可以使用鈦，作為導電膜112a_2及導電膜112b_2可以使用銅。
藉由採用上述結構，可以降低導電膜112a、112b的佈線電阻，且抑制對金屬氧化物108的銅的擴散，所以是較佳的。此外，藉由採用上述結構，可以降低導電膜112b與導電膜120b的接觸電阻，所以是較佳的。另外，電晶體100D的其他結構與上述電晶體100B同樣，發揮同樣的效果。
圖5A是本發明的一個實施方式的半導體裝置的電晶體100E的俯視圖，圖5B相當於沿著圖5A所示的點劃線X1-X2的剖面圖，圖5C相當於沿著圖5A所示的點劃線Y1-Y2的剖面圖。
電晶體100E與上述電晶體100B之間的不同之處在於：在電晶體100E 中，導電膜112a、112b都具有三層結構。此外，電晶體100E與上述電晶體100D之間的不同之處在於導電膜112a、112b的形狀。
電晶體100E的導電膜112a包括：導電膜112a_1；導電膜112a_1上的導電膜112a_2；以及導電膜112a_2上的導電膜112a_3。此外，電晶體100E的導電膜112b包括：導電膜112b_1；導電膜112b_1上的導電膜112b_2；以及導電膜112b_2上的導電膜112b_3。此外，作為導電膜112a_1、導電膜112a_2、導電膜112a_3、導電膜112b_1、導電膜112b_2及導電膜112b_3，可以使用上述材料。
此外，導電膜112a_1的端部具有位於導電膜112a_2的端部的外側的區域，導電膜112a_3覆蓋導電膜112a_2的頂面及側面且包括與導電膜112a_1接觸的區域。此外，導電膜112b_1的端部具有位於導電膜112b_2的端部的外側的區域，導電膜112b_3覆蓋導電膜112b_2的頂面及側面且包括與導電膜112b_1接觸的區域。
藉由採用上述結構，可以降低導電膜112a、112b的佈線電阻，且抑制對金屬氧化物108的銅的擴散，所以是較佳的。另外，從適當地抑制銅的擴散的方面來看，與上述電晶體100D相比，電晶體100E所示的結構是更佳的。此外，藉由採用上述結構，可以降低導電膜112b與導電膜120b的接觸電阻，所以是較佳的。此外，電晶體100E的其他結構與上述電晶體100B同樣，發揮同樣的效果。
此外，圖6A是本發明的一個實施方式的半導體裝置的電晶體100F的俯視圖，圖6B相當於沿著圖6A所示的點劃線X1-X2的剖面圖，圖6C相當於沿著圖6A所示的點劃線Y1-Y2的剖面圖。
電晶體100F與上述電晶體100B之間的不同之處在於：導電膜112a、112b的結構、絕緣膜115的結構，並且電晶體100F包括絕緣膜113a、113b。
電晶體100F所包括的導電膜112a包括導電膜112a_1、導電膜112a_1上的導電膜112a_2。導電膜112a_2被絕緣膜113a覆蓋。電晶體100F所包括的導電膜112b包括導電膜112b_1、導電膜112b_1上的導電膜112b_2。導電膜112b_2被絕緣膜113b覆蓋。
絕緣膜113a、113b例如可以利用PA ALD法形成。明確而言，在形成導電膜112a_2、導電膜112b_2之後，利用PA ALD法將矽烷氣體等附著於導電膜112a_2、導電膜112b_2的頂面及側面，由此可以形成絕緣膜113a、113b。絕緣膜113a、113b有時包含導電膜112a_2及導電膜112b_2的組件的一部分。例如，導電膜112a_2及導電膜112b_2包含銅時，絕緣膜113a、113b有時包括包含銅的矽化物。
電晶體100F所包括的絕緣膜115包括絕緣膜115_1、絕緣膜115_1上的絕緣膜115_2。作為絕緣膜115_1可以使用包含矽及氧的層，作為絕緣膜115_2 可以使用包含矽及氮的層。當作為絕緣膜115_1使用包含矽及氧的層時，可以對金屬氧化物108供應氧。藉由在絕緣膜115_1上設置絕緣膜115_2，可以抑制絕緣膜115_1所包含的氧釋放到外部或者抑制來自外部的雜質進入絕緣膜115_1及金屬氧化物108。
此外，電晶體100F的其他結構與上述電晶體100B同樣，並發揮同樣的效果。此外，根據本實施方式的電晶體可以自由地組合上述結構的電晶體。
〈1-7.半導體裝置的製造方法〉
下面，參照圖7A至圖13對本發明的一個實施方式的半導體裝置的電晶體100B的製造方法進行說明。
此外，圖7A至圖7C、圖8A至圖8C、圖9A至圖9C、圖10A至圖10C以及圖11A和圖11B是說明半導體裝置的製造方法的剖面圖。此外，在圖7A至圖7C、圖8A至圖8C、圖9A至圖9C、圖10A至圖10C以及圖11A和圖11B中，左側是通道長度方向上的剖面圖，右側是通道寬度方向上的剖面圖。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成用作第一閘極電極的導電膜104。接著，在導電膜104上形成被用作第一閘極絕緣膜的絕緣膜106(參照圖7A)。
在本實施方式中，作為基板102使用玻璃基板。作為被用作第一閘極電 極的導電膜104，藉由濺射法形成厚度為50nm的鈦膜和厚度為200nm的銅膜。作為絕緣膜106，藉由PECVD法形成厚度為400nm的氮化矽膜和厚度為50nm的氧氮化矽膜。
另外，上述氮化矽膜具有包括第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層結構。該三層結構例如可以如下所示那樣形成。
可以在如下條件下形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃以下。
藉由作為氮化矽膜採用上述三層結構，例如在作為導電膜104使用包含銅的導電膜的情況下，能夠發揮如下效果。
第一氮化矽膜可以抑制銅元素從導電膜104擴散。第二氮化矽膜具有釋放氫的功能，可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫擴散的膜。
在形成上述第二氮化矽膜之前及之後，也可以進行利用PA ALD法的處理，例如進行供應矽烷氣體，然後排出該矽烷氣體，進行產生利用氮氣體的電漿的處理，由此省略上述形成第一氮化矽膜、第三氮化矽膜的製程。
接著，在絕緣膜106上形成金屬氧化物108_1_0(參照圖7B)。
圖7B是在絕緣膜106上形成金屬氧化物108_1_0時的成膜裝置內的剖面示意圖。圖7B示意性地示出：作為成膜裝置的濺射裝置；在該濺射裝置中設置的靶材191；在靶材191的下方產生的電漿192。
此外，在圖7B中，以虛線的箭頭示意性地表示添加到絕緣膜106的氧或過量氧。例如，在形成金屬氧化物108_1_0時使用氧氣體的情況下，可以對 絕緣膜106添加氧。
金屬氧化物108_1_0的厚度可以為1nm以上且50nm以下，較佳為5nm以上且30nm以下。此外，金屬氧化物108_1_0使用惰性氣體(典型的是，Ar氣體)和氧氣體中的任一個或兩個形成。此外，形成金屬氧化物108_1_0時的沉積氣體整體中氧氣體所佔的比率(以下，也稱為氧流量比)為0%以上且小於30%，較佳為5%以上且15%以下。
藉由以上述範圍的氧流量比形成金屬氧化物108_1_0，可以使金屬氧化物108_1_0的結晶性低。
在本實施方式中，金屬氧化物108_1_0使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])並利用濺射法形成。此外，將形成金屬氧化物108_1_0時的基板溫度設定為室溫，作為沉積氣體使用流量為180sccm的氬氣體及流量為20sccm的氧氣體(氧流量比為10%)。
接著，在金屬氧化物108_1_0上形成金屬氧化物108_2_0(參照圖7C)。
圖7C是在金屬氧化物108_1_0上形成金屬氧化物108_2_0時的成膜裝置內的剖面示意圖。圖7C示意性地示出：作為成膜裝置的濺射裝置；在該濺射裝置中設置的靶材193；在靶材193的下方產生的電漿194。
此外，在圖7C中，以虛線的箭頭示意性地表示添加到金屬氧化物108_1_0的氧或過量氧。例如，在形成金屬氧化物108_2_0時使用氧氣體的情況下，可以對金屬氧化物108_1_0添加氧。
金屬氧化物108_2_0的厚度可以大於10nm且100nm以下，較佳為20nm以上且50nm以下。此外，當形成金屬氧化物108_2_0時，較佳為在包含氧氣體的氛圍下進行電漿放電。在包含氧氣體的氛圍下進行電漿放電時，對成為金屬氧化物108_2_0的被形成面的金屬氧化物108_1_0添加氧。此外，形成金屬氧化物108_2_0時的氧流量比為30%以上且100%以下，較佳為50%以上且100%以下，更佳為70%以上且100%以下。
藉由以上述範圍的氧流量比形成金屬氧化物108_2_0，可以使金屬氧化物108_2_0的結晶性低。
在本實施方式中，金屬氧化物108_2_0使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])並利用濺射法形成。此外，將形成金屬氧化物108_2_0時的基板溫度設定為室溫，作為沉積氣體使用流量為200sccm的氧氣體(氧流量比為100%)。
此外，如上所述，用來形成金屬氧化物108_2_0的氧流量比較佳為高於用來形成金屬氧化物108_1_0的氧流量比。換言之，金屬氧化物108_1_0較佳為在比金屬氧化物108_2_0低的氧分壓下形成。
藉由使形成金屬氧化物108_1_0時的氧流量比和形成金屬氧化物108_2_0時的氧流量比不同，可以形成結晶性不同的疊層膜。
此外，形成金屬氧化物108_1_0及金屬氧化物108_2_0時的基板溫度可以為室溫(25℃)以上且200℃以下，較佳為室溫以上且130℃以下。上述範圍內的基板溫度適合於使用大面積的玻璃基板(例如，上述第8世代至第10世代的玻璃基板)的情況。尤其是，當將形成金屬氧化物108_1_0及金屬氧化物108_2_0時的基板溫度設定為室溫時，可以抑制基板的變形或彎曲。注意，在本說明書等中，室溫包括不進行意圖性的加熱的溫度。
此外，在想要提高金屬氧化物108_2_0的結晶性的情況下，較佳為提高形成金屬氧化物108_2_0時的基板溫度(例如，100℃以上且200℃以下，較佳為130℃)。
此外，藉由在真空中連續地形成金屬氧化物108_1_0及金屬氧化物108_2_0，可以防止雜質混入到各介面，所以是更佳的。
另外，需要進行濺射氣體的高度純化。例如，作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入金屬氧化物。
另外，在藉由濺射法形成金屬氧化物的情況下，較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對金屬氧化物來說是雜質的水等。尤其是，在濺射裝置的待機時處理室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。
接著，藉由將金屬氧化物108_1_0及金屬氧化物108_2_0加工為所希望的形狀，形成島狀的金屬氧化物108_1及島狀的金屬氧化物108_2。此外，在本實施方式中，由金屬氧化物108_1、金屬氧化物108_2構成島狀的金屬氧化物108(參照圖8A)。
此外，較佳的是，在形成金屬氧化物108之後進行加熱處理(以下，稱為第一加熱處理)。藉由進行第一加熱處理，可以降低包含在金屬氧化物108中的氫、水等。另外，以氫、水等的降低為目的的加熱處理也可以在將金屬氧化物108加工為島狀之前進行。注意，第一加熱處理是金屬氧化物的高度純化處理之一。
第一加熱處理的溫度例如為150℃以上且小於基板的應變點，較佳為200℃以上且450℃以下，更佳為250℃以上且350℃以下。
此外，第一加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置， 可只在短時間內以基板的應變點以上的溫度進行加熱處理。由此，可以縮短加熱時間。第一加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。此外，在氮或稀有氣體氛圍下進行加熱處理之後，也可以在氧或超乾燥空氣氛圍下進行加熱。其結果是，在可以使金屬氧化物中的氫、水等脫離的同時，可以將氧供應到金屬氧化物中。其結果是，可以減少金屬氧化物中的氧空位。
接著，在絕緣膜106中形成開口151(參照圖8B)。
藉由利用濕蝕刻法和乾蝕刻法中的一個或兩個可以形成開口151。開口151以到達導電膜104的方式形成。
接著，在導電膜104、絕緣膜106及金屬氧化物108上形成導電膜112(參照圖8C)。
在本實施方式中，作為導電膜112，藉由濺射法依次形成厚度為30nm的鈦膜、厚度為200nm的銅膜。
接著，藉由將導電膜112加工為所希望的形狀，形成島狀的導電膜112a、島狀的導電膜112b、島狀的導電膜112c(參照圖9A)。
此外，在本實施方式中，使用濕蝕刻裝置對導電膜112進行加工。但是，導電膜112的加工方法不侷限於此，例如也可以使用乾蝕刻裝置。
此外，也可以在形成導電膜112a、112b、112c後洗滌金屬氧化物108(更明確而言，金屬氧化物108_2)的表面(背後通道一側)。作為洗滌方法，例如可以舉出使用磷酸等化學溶液的洗滌。藉由使用磷酸等化學溶液進行洗滌，可以去除附著於金屬氧化物108_2表面的雜質(例如，包含在導電膜112a、112b、112c中的元素等)。注意，不一定必須進行該洗滌，根據情況可以不進行該洗滌。
另外，在導電膜112a、112b、112c的形成製程和/或上述洗滌製程中，有時金屬氧化物108的從導電膜112a、112b露出的區域有時變薄。
此外，在本發明的一個實施方式的半導體裝置中，從導電膜112a、112b露出的區域，就是說，金屬氧化物108_2是其結晶性得到提高的金屬氧化物。結晶性高的金屬氧化物具有雜質，尤其是用於導電膜112a、112b的構成元素不容易擴散到膜中的結構。因此，可以提供一種可靠性高的半導體裝置。
此外，在圖9A中，雖然示出從導電膜112a、112b露出的金屬氧化物108的表面，亦即金屬氧化物108_2的表面具有凹部的情況，但是不侷限於此， 從導電膜112a、112b露出的金屬氧化物108的表面也可以不具有凹部。
接著，在金屬氧化物108、導電膜112a、112b上形成絕緣膜115(參照圖9B、圖9C及圖10A)。
[絕緣膜的形成方法1(利用PA ALD法的形成方法)]
在此，參照圖12說明絕緣膜115的形成方法。圖12是說明絕緣膜115的形成方法的流程圖。
[第一步驟]
絕緣膜115較佳為使用PECVD設備形成。首先，將形成有金屬氧化物108、導電膜112a、112b等的基板102導入PECVD設備的真空處理室中。然後，將源氣體供應到真空處理室中，將源氣體附著於被形成面，這裡是金屬氧化物108、導電膜112a、112b的表面(參照圖9B、圖12中的步驟S101)。
圖9B示意性地示出形成有金屬氧化物108、導電膜112a、112b等的基板102、以及將源氣體195供應到PECVD設備的真空處理室中的情況。另外，也可以混合供應源氣體195和惰性氣體(典型的是氬、氮等)。
當將源氣體195供應到真空處理室中時，源氣體195以原子級附著到金屬氧化物108、導電膜112a、112b的表面。在PECVD設備的真空處理室中，將基板102的溫度設定為150℃以上且450℃以下，較佳為設定為200℃以上 且350℃以下。
在本實施方式中，將基板溫度設定為220℃，作為源氣體195使用矽烷(SiH4)氣體，將矽烷氣體的流量設定為300sccm且將氮氣體的流量設定為500sccm來將矽烷氣體和氮氣體的混合氣體導入真空處理室中。在導入混合氣體時，以真空處理室中的壓力設定為40Pa的方式進行調整。在將混合氣體導入真空處理室中之後，保持基板102五分鐘。
[第二步驟]
接著，排出源氣體(參照圖12中的步驟S201)。
如果沒有排出源氣體而產生電漿，則有時導致PECVD設備的真空處理室中的微粒等的增加，所以排出源氣體的製程是重要的。
[第三步驟]
接著，將氮氣體和氧氣體中的一個或兩個供應到真空處理室中，產生電漿(參照圖9C、圖12中的步驟S301)。
圖9C示意性地示出形成有金屬氧化物108、導電膜112a、112b等的基板102、以及將氮氣體和氧氣體中的一個或兩個供應到PECVD設備的真空處理室中而產生電漿196的情況。
例如，當使用氮氣體產生電漿196時，附著於金屬氧化物108、導電膜112a、112b的表面的作為源氣體195的矽烷氣體與氮氣體起反應，氮化矽膜沉積在金屬氧化物108、導電膜112a、112b的表面上。或者，當使用氧氣體產生電漿196時，附著於金屬氧化物108、導電膜112a、112b的表面的作為源氣體195的矽烷氣體與氧氣體起反應，氧化矽膜沉積在金屬氧化物108、導電膜112a、112b的表面上。另外，當使用氮氣體和氧氣體的混合氣體產生電漿196時，附著於金屬氧化物108、導電膜112a、112b的表面的作為源氣體195的矽烷氣體與混合氣體起反應，氧氮化矽膜或氮氧化矽膜沉積在金屬氧化物108、導電膜112a、112b的表面上。
在PECVD設備的真空處理室中，較佳為連續地進行上述第一步驟至第三步驟。可以多次進行上述第一步驟至第三步驟。例如，當以第一步驟至第三步驟為1週期時，可以進行上述步驟1週期以上且20週期以下，較佳為1週期以上且10週期以下。
藉由進行上述第一步驟至第三步驟，在金屬氧化物108、導電膜112a、112b的表面上形成絕緣膜115(參照圖10A)。
絕緣膜115的厚度較佳為0.1nm以上且10nm以下，更佳為2nm以上且小於10nm。
[絕緣膜的形成方法2(利用PA ALD法的形成方法)]
在此，參照圖13說明與圖12所示的流程圖不同的絕緣膜115的形成方法。圖13是說明絕緣膜115的形成方法的流程圖。
[第一步驟]
首先，將形成有金屬氧化物108、導電膜112a、112b等的基板102導入PECVD設備的真空處理室中。然後，將源氣體供應到真空處理室中，將源氣體附著於被形成面，這裡是金屬氧化物108、導電膜112a、112b的表面(參照圖13中的步驟S101)。
當將源氣體195供應到真空處理室中時，源氣體195以原子級附著於金屬氧化物108、導電膜112a、112b的表面。
在本實施方式中，將基板溫度設定為220℃，作為源氣體195使用矽烷(SiH4)氣體，將矽烷氣體的流量設定為300sccm且將氮氣體的流量設定為500sccm來將矽烷氣體和氮氣體的混合氣體導入真空處理室中。在導入混合氣體時，以真空處理室中的壓力設定為40Pa的方式進行調整。在將混合氣體導入真空處理室中之後，保持基板102五分鐘。
[第二步驟]
接著，排出源氣體(參照圖13中的步驟S201)。
[第三步驟]
接著，將氧氣體供應到真空處理室中，產生電漿來形成第一層(參照圖13中的步驟S311)。
當使用氧氣體產生電漿時，附著於金屬氧化物108、導電膜112a、112b的表面的作為源氣體195的矽烷氣體與氧氣體起反應，作為第一層氧化矽膜沉積在金屬氧化物108、導電膜112a、112b的表面上。
[第四步驟]
接著，將氧氣體供應到PECVD設備的真空處理室中，對上述所形成的第一層添加氧(參照圖13中的步驟S401)。
藉由對第一層添加氧，第一層包含超過化學計量組成的氧。作為氧添加處理，可以在包含氧的氣體氛圍下產生電漿。
[第五步驟]
接著，將源氣體供應到PECVD設備的真空處理室中，將源氣體附著於被形成面，這裡是上述所形成的第一層的表面上(參照圖13中的步驟S501)。
當將源氣體195供應到真空處理室中時，源氣體195以原子級附著於第一層的表面。
在本實施方式中，將基板溫度設定為220℃，作為源氣體195使用矽烷 (SiH4)氣體，將矽烷氣體的流量設定為300sccm且將氮氣體的流量設定為500sccm來將矽烷氣體和氮氣體的混合氣體導入真空處理室中。在導入混合氣體時，以真空處理室中的壓力設定為40Pa的方式進行調整。在將混合氣體導入真空處理室中之後，保持基板102五分鐘。
[第六步驟]
接著，排出源氣體(參照圖13中的步驟S601)。
[第七步驟]
接著，將氮氣體供應到真空處理室中，產生電漿，來在第一層上形成第二層(參照圖13中的步驟S701)。
當使用氮氣體產生電漿時，附著於第一層的表面的作為源氣體195的矽烷氣體與氮氣體起反應，作為第二層，氮化矽膜沉積在第一層的表面上。
藉由進行第一步驟至第七步驟，可以形成層疊有第一層和第二層的絕緣膜115。
以上是絕緣膜115的形成方法的說明。
接著，在絕緣膜115上形成絕緣膜116(參照圖10B)。
例如，作為絕緣膜116，可以利用旋塗機、狹縫式塗佈機等形成丙烯酸樹脂等的平坦化絕緣膜。
較佳為在形成絕緣膜116之後進行加熱處理(以下，稱為第二加熱處理)。藉由第二加熱處理，可以將絕緣膜115中的氧的一部分移動到金屬氧化物108中以降低金屬氧化物108中的氧空位的量。
將第二加熱處理的溫度典型地設定為低於400℃，較佳為低於375℃，進一步較佳為150℃以上且350℃以下。第二加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。在該加熱處理中，較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。在該加熱處理中，可以使用電爐、RTA裝置等。
接著，在絕緣膜115、116中的所希望的區域中形成開口152a、152b(參照圖10C)。
藉由利用濕蝕刻法和乾蝕刻法中的一個或兩個，可以形成開口152a、152b。開口152a以到達導電膜112b的方式形成，開口152b以到達導電膜112c的方式形成。
接著，以覆蓋開口152a、152b的方式在絕緣膜116上形成導電膜120(參 照圖11A)。
作為導電膜120，可以利用濺射法形成氧化物導電膜等。作為氧化物導電膜，可以使用In-Sn氧化物、In-Sn-Si氧化物、In-Zn氧化物或In-Ga-Zn氧化物等。
接著，藉由將導電膜120加工為所希望的形狀，形成島狀的導電膜120a、島狀的導電膜120b(參照圖11B)。
在本實施方式中，使用濕蝕刻裝置對導電膜120進行加工。
此外，也可以在形成導電膜120a、120b之後進行與上述第一加熱處理及第二加熱處理同等的加熱處理(以下，稱為第三加熱處理)。
藉由進行第三加熱處理，絕緣膜115所包含的氧移動到金屬氧化物108中，填補金屬氧化物108中的氧空位。
藉由上述製程，可以製造圖2A至圖2C所示的電晶體100B。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，說明可用於本發明的一個實施方式的半導體膜的金屬氧化物。
〈2-1.金屬氧化物〉
以下，說明金屬氧化物之一的氧化物半導體。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體，例如可以舉出CAC-OS(Cloud-Aligned Composite-Oxide Semiconductor)、CAAC-OS(C-axis Aligned Crystalline-Oxide Semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。此外，在本說明書等中，CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide 具有開關功能(開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，在本說明書等中，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
首先，使用圖15和圖16說明金屬氧化物之一的CAC-OS的構成。圖15 和圖16是示出CAC-OS的概念的剖面示意圖。
〈2-2.CAC-OS的構成〉
例如，如圖15所示，在CAC-OS中包含在金屬氧化物中的元素不均勻地分佈，以各元素為主要成分的區域001、區域002及區域003混合而成為馬賽克(mosaic)狀。換言之，CAC-OS是包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
金屬氧化物較佳為至少包含銦。尤其是，較佳為包含銦及鋅。除此之外，也可以還包含元素M(M為鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂)。
例如，具有CAC-OS的構成的In-M-Zn氧化物是材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及元素M的氧化物(以下，稱為MOX3(X3為大於0的實數))或元素M的鋅氧化物(以下，稱為MX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2分佈在膜中的構成(以下，也稱為雲狀的構成)。
在此，假設圖15示出具有CAC-OS構成的In-M-Zn氧化物的概念。此時，可以說：區域001為以MOX3為主要成分的區域，區域002為以InX2ZnY2OZ2或InOX1為主要成分的區域，區域003為至少包含Zn的區域。此時，以MOX3為主要成分的區域、以InX2ZnY2OZ2或InOX1為主要成分的區域及至少包含Zn的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
換言之，具有CAC-OS構成的In-M-Zn氧化物為其中以MOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的金屬氧化物。因此，有時將金屬氧化物記為複合金屬氧化物。在本說明書中，例如，當區域002的In與元素M的原子個數比大於區域001的In與元素M的原子個數比時，區域002的In濃度高於區域001。
具有CAC-OS構成的金屬氧化物不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
明確而言，對In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，可以將In-Ga-Zn氧化物特別稱為CAC-IGZO)進行說明。In-Ga-Zn氧化物中的CAC-OS是材料分成InOX1或InX2ZnY2OZ2以及鎵氧化物(以下，稱為GaOX5(X5為大於0的實數))或鎵鋅氧化物(以下，稱為GaX6ZnY6OZ6(X6、Y6及Z6為大於0的實數))等而成為馬賽克狀的金屬氧化物。並且，馬賽克狀 的InOX1或InX2ZnY2OZ2是雲狀金屬氧化物。
換言之，In-Ga-Zn氧化物中的CAC-OS為具有以GaOX5為主要成分的區域以及以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合金屬氧化物。以GaOX5為主要成分的區域以及以InX2ZnY2OZ2或InOX1為主要成分的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
區域001至區域003的尺寸可以利用EDX面分析測定。例如，區域001的尺寸在剖面照片的EDX面分析影像中被觀察為0.5nm以上且10nm以下或者1nm以上且2nm以下。另外，主要成分的元素的密度從區域的中心部向邊緣部逐漸降低。例如，當在EDX面分析影像中可數的元素的個數(以下，也稱為存在量)從中心部向邊緣部逐漸變化時，在剖面照片的EDX面分析影像中，區域的邊緣部不清楚(模糊)。例如，在以GaOX5為主要成分的區域中，Ga原子從中心部向邊緣部逐漸減少，而Zn原子逐漸增加，因此分階段地變為以GaX6ZnY6OZ6為主要成分的區域。因此，在EDX面分析影像中，以GaOX5為主要成分的區域的邊緣部不清楚(模糊)。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1x01，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC(c-axis aligned crystalline)結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的層狀結晶結構。
在本說明書等中，可以將CAC-IGZO定義為：在包含In、Ga、Zn及O的金屬氧化物中，以Ga為主要成分的多個區域以及以In為主要成分的多個區域都以馬賽克狀無規律地分散的狀態下的金屬氧化物。
例如，在圖15所示的概念圖中，區域001相當於以Ga為主要成分的區域，區域002相當於以In為主要成分的區域。另外，在圖15所示的概念圖中，區域003相當於包含鋅的區域。可以將以Ga為主要成分的區域及以In為主要成分的區域稱為奈米粒子。該奈米粒子的粒徑為0.5nm以上且10nm以下，典型地為1nm以上且2nm以下。上述奈米粒子的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
圖16是圖15所示的概念圖的變形例子。如圖16所示，區域001、區域002及區域003的形狀或密度有時根據金屬氧化物的形成條件而不同。
可以利用電子束繞射對In-Ga-Zn氧化物中的CAC-OS的結晶性進行評價。例如，在電子束繞射圖案中，有時觀察到環狀的亮度高的區域。此外，有時觀察到環狀的區域內的多個斑點。
如上所述，In-Ga-Zn氧化物中的CAC-OS的結構與金屬元素均勻地分佈 的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，In-Ga-Zn氧化物中的CAC-OS具有以GaOX5等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在CAC-OS中包含鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該金屬元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性高於以GaOX5等為主要成分的區域。換言之，導電性高的區域是In的比率相對高的區域。在以下的說明中，為了方便起見，有時將In的比率相對高的區域記載為In-Rich區域。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在金屬氧化物中以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaOX5等為主要成分的區域的絕緣性高於以InX2ZnY2OZ2或InOX1為主要成分的區域。換言之，絕緣性高的區域是Ga的比率相對高的區域。在以下的說明中，為了方便起見，有時將Ga的比率相對高的區域記載為Ga-Rich區域。換言之，當以GaOX5等為主要成分的區域在金屬氧化物 中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將In-Ga-Zn氧化物中的CAC-OS用於半導體元件時，藉由起因於GaOX5等的絕緣性及起因於InX2ZnY2OZ2或InOX1的導電性的互補作用可以實現大通態電流(Ion)、高場效移動率(μ)及小關態電流(Ioff)。
另外，使用In-Ga-Zn氧化物中的CAC-OS的半導體元件具有高可靠性。因此，In-Ga-Zn氧化物中的CAC-OS適用於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，使用圖17至圖19說明包括在上述實施方式中例示的電晶體的顯示裝置的一個例子。
圖17是示出顯示裝置的一個例子的俯視圖。圖17所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封劑712密封第一基板701及第二基 板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意，雖然在圖17中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：軟性印刷電路板)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)形成於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體，作為該電晶體可以適用本發明的一個實施方式的半導體裝置的電晶體。
另外，顯示裝置700可以包括各種元件。作為該元件，例如可以舉出電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體元件(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示面板(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、干涉調變(IMOD)元件等)、壓電陶瓷顯示器等。
此外，作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等， 即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏 色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
此外，作為彩色化的方式，除了經過濾色片將來自上述白色光的發光的一部分轉換為紅色、綠色及藍色的方式(濾色片方式)之外，還可以使用分別使用紅色、綠色及藍色的發光的方式(三色方式)以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式(顏色轉換方式或量子點方式)。
在本實施方式中，使用圖18及圖19說明作為顯示元件使用EL元件及液晶元件的結構。圖18是沿著圖17所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。另外，圖19是沿著圖17所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。
下面，首先說明圖18及圖19所示的共同部分，接著說明不同的部分。
〈3-1.顯示裝置的共同部分的說明〉
圖18及圖19所示的顯示裝置700包括：引線配線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引線配線部711包括信號線710。另外，像素部702包括電晶體750及電容器790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752具有與上述電晶體100E同樣的結構。電晶體750及電晶體752也可以採用使用上述實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧空位的形成被抑制的金屬氧化物。該電晶體可以降低關態電流。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容器790包括：藉由對與電晶體750所包括的被用作第一閘極電極的導電膜相同的導電膜進行加工而形成的下部電極；以及藉由對與電晶體750所包括的被用作源極電極及汲極電極的導電膜進行加工而形成的上部電極。另外，在下部電極與上部電極之間設置有藉由形成與電晶體750所包括的被用作第一閘極絕緣膜的絕緣膜相同的絕緣膜而形成的絕緣膜。就是說，電容器790具有將用作電介質膜的絕緣膜夾在一對電極之間的疊層型結構。
另外，在圖18及圖19中，在電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
作為平坦化絕緣膜770，可以使用聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，也可以藉由層疊多個使用上述材料形成的絕緣膜形成平坦化絕緣膜770。此外，也可以採用不設置平坦化絕緣膜770的結構。
在圖18及圖19中示出像素部702所包括的電晶體750及源極驅動電路部704所包括的電晶體752使用相同的結構的電晶體的結構，但是不侷限於此。例如，像素部702及源極驅動電路部704也可以使用不同電晶體。明確而言，可以舉出像素部702使用交錯型電晶體，且源極驅動電路部704使用實施方式1所示的反交錯型電晶體的結構，或者像素部702使用實施方式1所示的反交錯型電晶體，且源極驅動電路部704使用交錯型電晶體的結構等。此外，也可以將上述源極驅動電路部704換稱為閘極驅動電路部。
信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。 連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
〈3-2.顯示裝置所包括的輸入輸出裝置的結構實例〉
在圖18及圖19所示的顯示裝置700中作為輸入輸出裝置設置有觸控面板791。此外，也可以在顯示裝置700中不設置觸控面板791。
圖18及圖19所示的觸控面板791是設置在第二基板705與彩色膜736之間的所謂In-Cell型觸控面板。觸控面板791在形成遮光膜738及彩色膜736之 前形成在第二基板705一側即可。
觸控面板791包括遮光膜738、絕緣膜792、電極793、電極794、絕緣膜795、電極796、絕緣膜797。例如，藉由接近手指或觸控筆等檢測物件，可以檢測出電極793與電極794之間的互電容的變化。
此外，在圖18及圖19所示的電晶體750的上方示出電極793、電極794的交叉部。電極796藉由設置在絕緣膜795中的開口與夾住電極794的兩個電極793電連接。此外，在圖18及圖19中示出設置有電極796的區域設置在像素部702中的結構，但是不侷限於此，例如也可以形成在源極驅動電路部704中。
電極793及電極794設置在與遮光膜738重疊的區域。此外，如圖18所示，電極793較佳為以不與發光元件782重疊的方式設置。此外，如圖19所示，電極793較佳為以不與液晶元件775重疊的方式設置。換言之，電極793在與發光元件782及液晶元件775重疊的區域具有開口。也就是說，電極793具有網格形狀。藉由採用這種結構，電極793可以具有不遮斷發光元件782所發射的光的結構。或者，電極793也可以具有不遮斷透過液晶元件775的光的結構。因此，由於因配置觸控面板791而導致的亮度下降極少，所以可以實現可見度高且功耗得到降低的顯示裝置。此外，電極794也可以具有相同的結構。
電極793及電極794由於不與發光元件782重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。或者，電極793及電極794由於不與液晶元件775重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。
因此，與使用可見光的穿透率高的氧化物材料的電極相比，可以降低電極793及電極794的電阻，由此可以提高觸控面板的感測器靈敏度。
例如，電極793、794、796也可以使用導電奈米線。該奈米線的直徑平均值可以為1nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。此外，作為上述奈米線可以使用Ag奈米線、Cu奈米線、Al奈米線等金屬奈米線或碳奈米管等。例如，在作為電極793、794、796中的任一個或全部使用Ag奈米線的情況下，能夠實現89%以上的可見光穿透率及40Ω/平方以上且100Ω/平方以下的片電阻值。
雖然在圖18及圖19中示出In-Cell型觸控面板的結構，但是不侷限於此。例如，也可以採用形成在顯示裝置700上的所謂On-Cell型觸控面板或貼合於顯示裝置700而使用的所謂Out-Cell型觸控面板。如此，本發明的一個實施方式的顯示裝置700可以與各種方式的觸控面板組合而使用。
〈3-3.使用發光元件的顯示裝置〉
圖18所示的顯示裝置700包括發光元件782。發光元件782包括導電膜 772、EL層786及導電膜788。圖18所示的顯示裝置700藉由發光元件782所包括的EL層786發光，可以顯示影像。此外，EL層786具有有機化合物或量子點等無機化合物。
作為可以用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。此外，作為可以用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。另外，也可以使用包含第12族與第16族、第13族與第15族或第14族與第16族的元素群的材料。或者，可以使用包含鎘(Cd)、硒(Se)、鋅(Zn)、硫(S)、磷(P)、銦(In)、碲(Te)、鉛(Pb)、鎵(Ga)、砷(As)、鋁(Al)等元素的量子點材料。
在圖18所示的顯示裝置700中，在平坦化絕緣膜770及導電膜772上設置有絕緣膜730。絕緣膜730覆蓋導電膜772的一部分。發光元件782採用頂部發射結構。因此，導電膜788具有透光性且使EL層786發射的光透過。注意，雖然在本實施方式中例示出頂部發射結構，但是不侷限於此。例如，也可以應用於向導電膜772一側發射光的底部發射結構或向導電膜772一側及導電膜788一側的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置上設置有彩色膜736，並在與絕緣膜730重疊的位置、引線配線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意，雖然例示出在圖18所示的顯示裝置700中設置 彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗佈來形成EL層786時，也可以採用不設置彩色膜736的結構。
〈3-4.使用液晶元件的顯示裝置的結構實例〉
圖19所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、絕緣膜773、導電膜774及液晶層776。導電膜774具有共用電極的功能，可以由隔著絕緣膜773在導電膜772與導電膜774之間產生的電場控制液晶層776的配向狀態。圖19所示的顯示裝置700可以藉由由施加到導電膜772與導電膜774之間的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電膜772電連接到電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極，亦即顯示元件的一個電極。
另外，作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。在本實施方式中，作為導電膜772使用對可見光具有反射性的導電膜。
此外，雖然圖19示出將導電膜772與被用作電晶體750的汲極電極的導 電膜連接的結構，但是不侷限於此。例如，也可以採用將導電膜藉由被用作連接電極的導電膜與被用作電晶體750的汲極電極的導電膜電連接的結構。
注意，雖然在圖19中未圖示，但是也可以在與液晶層776接觸的位置上設置配向膜。此外，雖然在圖19中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。由此，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。另外，因不需要設置配向膜而 不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。此外，呈現藍相的液晶材料的視角依賴性小。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，顯示裝置也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：超視覺)模式等。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，參照圖20和圖21說明可以用於使用本發明的一個實施方式的半導體裝置的顯示裝置的顯示部等的顯示面板的例子。下面例示的顯示面板是包括反射型液晶元件及發光元件的兩種元件且能夠以透過模式和反射模式的兩種模式進行顯示的顯示面板。
〈4-1.顯示面板的結構實例〉
圖20是本發明的一個實施方式的顯示面板600的立體示意圖。顯示面板600包括將基板651與基板661貼合在一起的結構。在圖20中，以虛線表示基板661。
顯示面板600包括顯示部662、電路659及佈線666等。基板651例如設置有電路659、佈線666及被用作像素電極的導電膜663等。另外，圖20示出在基板651上安裝有IC673及FPC672的例子。由此，圖20所示的結構可以說是包括顯示面板600、FPC672及IC673的顯示模組。
作為電路659，例如可以使用被用作掃描線驅動電路的電路。
佈線666具有對顯示部及電路659供應信號或電力的功能。該信號或電力從外部經由FPC672或者從IC673輸入到佈線666。
圖20示出利用COG(Chip On Glass：晶粒玻璃接合)方式等對基板651 設置IC673的例子。例如，可以對IC673適用用作掃描線驅動電路或信號線驅動電路等的IC。另外，當顯示面板600具備用作掃描線驅動電路或信號線驅動電路的電路，或者將用作掃描線驅動電路或信號線驅動電路的電路設置在外部且藉由FPC672輸入用來驅動顯示面板600的信號時，也可以不設置IC673。另外，也可以將IC673利用COF(Chip On Film：薄膜覆晶封裝)方式等安裝於FPC672。
圖20示出顯示部662的一部分的放大圖。在顯示部662中以矩陣狀配置有多個顯示元件所包括的導電膜663。在此，導電膜663具有反射可見光的功能且被用作下述液晶元件640的反射電極。
此外，如圖20所示，導電膜663包括開口。再者，在導電膜663的基板651一側包括發光元件660。來自發光元件660的光透過導電膜663的開口發射到基板661一側。
〈4-2.剖面結構實例〉
圖21示出圖20所例示的顯示面板中的包括FPC672的區域的一部分、包括電路659的區域的一部分及包括顯示部662的區域的一部分的剖面的例子。
顯示面板在基板651與基板661之間包括絕緣膜620。另外，在基板651與絕緣膜620之間包括發光元件660、電晶體601、電晶體605、電晶體606及 彩色層634等。另外，在絕緣膜620與基板661之間包括液晶元件640、彩色層631等。另外，基板661隔著黏合層641與絕緣膜620黏合，基板651隔著黏合層642與絕緣膜620黏合。
電晶體606與液晶元件640電連接，而電晶體605與發光元件660電連接。因為電晶體605和電晶體606都形成在絕緣膜620的基板651一側的面上，所以它們可以藉由同一製程製造。
基板661設置有彩色層631、遮光膜632、絕緣膜621及被用作液晶元件640的共用電極的導電膜613、配向膜633b、絕緣層617等。絕緣層617被用作用來保持液晶元件640的單元間隙的間隔物。
在絕緣膜620的基板651一側設置有絕緣膜681、絕緣膜682、絕緣膜683、絕緣膜684、絕緣膜685等絕緣層。絕緣膜681的一部分被用作各電晶體的閘極絕緣層。絕緣膜682、絕緣膜683及絕緣膜684以覆蓋各電晶體等的方式設置。此外，絕緣膜685以覆蓋絕緣膜684的方式設置。絕緣膜684及絕緣膜685具有平坦化層的功能。此外，這裡示出作為覆蓋電晶體等的絕緣層包括絕緣膜682、絕緣膜683及絕緣膜684的三層的情況，但是絕緣層不侷限於此，也可以為四層以上、單層或兩層。如果不需要，則可以不設置用作平坦化層的絕緣膜684。
另外，電晶體601、電晶體605及電晶體606包括其一部分用作閘極的導 電膜654、其一部分用作源極或汲極的導電層652、半導體膜653。在此，對經過同一導電膜的加工而得到的多個層附有相同的陰影線。
液晶元件640是反射型液晶元件。液晶元件640包括層疊有導電膜635、液晶層612及導電膜613的疊層結構。另外，設置有與導電膜635的基板651一側接觸的反射可見光的導電膜663。導電膜663包括開口655。另外，導電膜635及導電膜613包含使可見光透過的材料。此外，在液晶層612和導電膜635之間設置有配向膜633a，並且在液晶層612和導電膜613之間設置有配向膜633b。此外，在基板661的外側的面上設置有偏光板656。
在液晶元件640中，導電膜663具有反射可見光的功能，導電膜613具有透過可見光的功能。從基板661一側入射的光被偏光板656偏振，透過導電膜613、液晶層612，且被導電膜663反射。而且，再次透過液晶層612及導電膜613而到達偏光板656。此時，由施加到導電膜663和導電膜613之間的電壓控制液晶的配向，從而可以控制光的光學調變。也就是說，可以控制經過偏光板656發射的光的強度。此外，由於特定的波長區域之外的光被彩色層631吸收，因此被提取的光例如呈現紅色。
發光元件660是底部發射型發光元件。發光元件660具有從絕緣膜620一側依次層疊有導電膜643、EL層644及導電膜645b的結構。另外，設置有覆蓋導電膜645b的導電膜645a。導電膜645b包含反射可見光的材料，導電膜643及導電膜645a包含使可見光透過的材料。發光元件660所發射的光經過 彩色層634、絕緣膜620、開口655及導電膜613等射出到基板661一側。
在此，如圖21所示，開口655較佳為設置有透過可見光的導電膜635。由此，液晶在與開口655重疊的區域中也與其他區域同樣地配向，從而可以抑制因在該區域的邊境部產生液晶的配向不良而產生非意圖的漏光。
在此，作為設置在基板661的外側的面的偏光板656，可以使用直線偏光板，也可以使用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。由此，可以抑制外光反射。此外，藉由根據偏光板的種類調整用於液晶元件640的液晶元件的單元間隙、配向、驅動電壓等來實現所希望的對比度，即可。
在覆蓋導電膜643的端部的絕緣膜646上設置有絕緣膜647。絕緣膜647具有抑制絕緣膜620與基板651之間的距離過近的間隙物的功能。另外，當使用陰影遮罩(金屬遮罩)形成EL層644及導電膜645a時，絕緣膜647可以具有抑制該陰影遮罩接觸於被形成面的功能。另外，如果不需要則可以不設置絕緣膜647。
電晶體605的源極和汲極中的一個藉由導電膜648與發光元件660的導電膜643電連接。
電晶體606的源極和汲極中的一個藉由連接部607與導電膜663電連 接。導電膜635與導電膜663接觸，它們彼此電連接。在此，連接部607是使設置在絕緣膜620的雙面上的導電層藉由形成在絕緣膜620中的開口彼此電連接的部分。
在基板651與基板661不重疊的區域中設置有連接部604。連接部604藉由連接層649與FPC672電連接。連接部604具有與連接部607相同的結構。在連接部604的頂面上露出對與導電膜635同一的導電膜進行加工來獲得的導電層。因此，藉由連接層649可以使連接部604與FPC672電連接。
在設置有黏合層641的一部分的區域中設置有連接部687。在連接部687中，藉由連接器686使對與導電膜635同一的導電膜進行加工來獲得的導電層和導電膜613的一部分電連接。由此，可以將從連接於基板651一側的FPC672輸入的信號或電位藉由連接部687供應到形成在基板661一側的導電膜613。
例如，連接器686可以使用導電粒子。作為導電粒子，可以採用表面覆蓋有金屬材料的有機樹脂或二氧化矽等的粒子。作為金屬材料，較佳為使用鎳或金，因為其可以降低接觸電阻。另外，較佳為使用由兩種以上的金屬材料以層狀覆蓋的粒子諸如由鎳以及金覆蓋的粒子。另外，連接器686較佳為採用能夠彈性變形或塑性變形的材料。此時，有時導電粒子的連接器686成為圖21所示那樣的在縱向上被壓扁的形狀。藉由具有該形狀，可以增大連接器686與電連接於該連接器的導電層的接觸面積，從而可以降低接觸 電阻並抑制接觸不良等問題發生。
連接器686較佳為以由黏合層641覆蓋的方式配置。例如，可以將連接器686分散在固化之前的黏合層641。
在圖21中，作為電路659的例子，示出設置有電晶體601的例子。
在圖21中，作為電晶體601及電晶體605的例子，應用由兩個閘極夾著形成有通道的半導體膜653的結構。一個閘極由導電膜654構成，而另一個閘極由隔著絕緣膜682與半導體膜653重疊的導電膜623構成。藉由採用這種結構，可以控制電晶體的臨界電壓。此時，也可以藉由連接兩個閘極並對該兩個閘極供應同一信號來驅動電晶體。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流。其結果是，可以製造能夠進行高速驅動的電路。再者，能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體，即使在使顯示面板大型化或高解析度化時佈線數增多，也可以降低各佈線的信號延遲，並且可以抑制顯示的不均勻。
電路659所包括的電晶體與顯示部662所包括的電晶體也可以具有相同的結構。此外，電路659所包括的多個電晶體可以都具有相同的結構或不同的結構。另外，顯示部662所包括的多個電晶體可以都具有相同的結構或不同的結構。
覆蓋各電晶體的絕緣膜682和絕緣膜683中的至少一個較佳為使用水或氫等雜質不容易擴散的材料。亦即，可以將絕緣膜682或絕緣膜683用作障壁膜。藉由採用這種結構，可以有效地抑制雜質從外部擴散到電晶體中，從而能夠實現可靠性高的顯示面板。
在基板661一側設置有覆蓋彩色層631、遮光膜632的絕緣膜621。絕緣膜621可以具有平坦化層的功能。藉由使用絕緣膜621可以使導電膜613的表面大致平坦，可以使液晶層612的配向狀態成為均勻。
對製造顯示面板600的方法的例子進行說明。例如，在包括剝離層的支撐基板上依次形成導電膜635、導電膜663及絕緣膜620，形成電晶體605、電晶體606及發光元件660等，然後使用黏合層642貼合基板651和支撐基板。之後，藉由在剝離層與絕緣膜620的介面及剝離層與導電膜635的介面進行剝離，去除支撐基板及剝離層。此外，另外準備預先形成有彩色層631、遮光膜632、導電膜613等的基板661。而且，對基板651或基板661滴下液晶，並由黏合層641貼合基板651和基板661，從而可以製造顯示面板600。
作為剝離層，可以適當地選擇在與絕緣膜620與導電膜635的介面產生剝離的材料。特別是，作為剝離層，使用包含鎢等的高熔點金屬材料的層和包含該金屬材料的氧化物的層的疊層，並且較佳為作為剝離層上的絕緣膜620使用層疊有多個氮化矽、氧氮化矽、氮氧化矽等的層。當將高熔點金屬材料用於剝離層時，可以提高在形成剝離層之後形成的層的形成溫度， 從而可以降低雜質濃度並實現可靠性高的顯示面板。
作為導電膜635，較佳為使用金屬氧化物、金屬氮化物。
〈4-3.各組件〉
下面，說明上述各組件。此外，省略具有與上述實施方式所示的功能同樣的功能的結構的說明。
[黏合層]
作為黏合層，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)那樣的藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質進入元件，從而顯示面板的可靠性得到提高，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高光提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
[連接層]
作為連接層，可以使用異方性導電膜(ACF：Anisotropic Conductive Film)、異方性導電膏(ACP：Anisotropic Conductive Paste)等。
[彩色層]
作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
[遮光層]
作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以對遮光層使用包含彩色層的材料的膜的疊層膜。例如，可以採用包含用於使某個顏色的光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的裝置以外，還可以簡化製程，因此是較佳的。
以上是關於各組件的說明。
〈4-4.製造方法實例〉
在此，對使用具有撓性的基板的顯示面板的製造方法的例子進行說明。
在此，將包括顯示元件、電路、佈線、電極、彩色層及遮光層等光學構件以及絕緣層等的層總稱為元件層。例如，元件層包括顯示元件，除此以外還可以包括與顯示元件電連接的佈線、用於像素或電路的電晶體等元件。
另外，在此，將在顯示元件完成(製程結束)的階段中支撐元件層且具有撓性的構件稱為基板。例如，基板在其範圍中也包括其厚度為10nm以上且300μm以下的極薄的薄膜等。
作為在具有撓性且具備絕緣表面的基板上形成元件層的方法，典型地有如下兩種方法。一個方法是在基板上直接形成元件層的方法。另一個方法是在與基板不同的支撐基板上形成元件層之後分離元件層與支撐基板而將元件層轉置於基板的方法。另外，在此沒有詳細的說明，但是除了上述兩個方法以外，還有如下方法：在沒有撓性的基板上形成元件層，藉由拋光等使該基板變薄而使該基板具有撓性的方法。
當構成基板的材料對元件層的形成製程中的加熱具有耐熱性時，若在基板上直接形成元件層，則可使製程簡化，所以是較佳的。此時，若在將 基板固定於支撐基板的狀態下形成元件層，則可使裝置內及裝置之間的傳送變得容易，所以是較佳的。
另外，當採用在將元件層形成在支撐基板上後將其轉置於基板的方法時，首先在支撐基板上層疊剝離層和絕緣層，在該絕緣層上形成元件層。 接著，將元件層與支撐基板之間進行剝離並將元件層轉置於基板。此時，選擇在支撐基板與剝離層的介面、剝離層與絕緣層的介面或剝離層中發生剝離的材料即可。在上述方法中，藉由將高耐熱性材料用於支撐基板及剝離層，可以提高形成元件層時所施加的溫度的上限，從而可以形成包括更高可靠性的元件的元件層，所以是較佳的。
例如，較佳的是，作為剝離層使用包含鎢等高熔點金屬材料的層與包含該金屬材料的氧化物的層的疊層，作為剝離層上的絕緣層使用層疊多個氧化矽、氮化矽、氧氮化矽、氮氧化矽等的層。
作為在元件層與支撐基板之間進行剝離的方法，例如可以舉出如下方法：施加機械力量的方法；對剝離層進行蝕刻的方法；使液體滲透到剝離介面的方法；等。另外，可以藉由利用形成剝離介面的兩層的熱膨脹係數的差異，進行加熱或冷卻而進行剝離。
另外，當能夠在支撐基板與絕緣層的介面進行剝離時，可以不設置剝離層。
例如，也可以作為支撐基板使用玻璃，作為絕緣層使用聚醯亞胺等有機樹脂。此時，也可以藉由使用雷射等對有機樹脂的一部分局部性地進行加熱，或者藉由使用銳利的構件物理性地切斷或打穿有機樹脂的一部分等來形成剝離的起點，由此在玻璃與有機樹脂的介面進行剝離。當作為上述有機樹脂使用感光材料時，容易形成開口等的形狀，所以是較佳的。上述雷射例如較佳為可見光線至紫外線的波長區域的光。例如，可以使用波長為200nm以上且400nm以下，較佳為250nm以上且350nm以下的光。尤其是，當使用波長為308nm的準分子雷射，生產率得到提高，所以是較佳的。另外，也可以使用作為Nd：YAG雷射的第三諧波的波長為355nm的UV雷射等固體UV雷射(也稱為半導體UV雷射)。
另外，也可以在支撐基板與由有機樹脂構成的絕緣層之間設置發熱層，藉由對該發熱層進行加熱，由此在該發熱層與絕緣層的介面進行剝離。作為發熱層，可以使用藉由電流流過發熱的材料、藉由吸收光發熱的材料、藉由施加磁場發熱的材料等各種材料。例如，作為發熱層的材料，可以使用選自半導體、金屬及絕緣體中的材料。
在上述方法中，可以在進行剝離之後將由有機樹脂構成的絕緣層用作基板。
以上是對撓性顯示面板的製造方法的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，參照圖22至圖24G對包括本發明的一個實施方式的半導體裝置的顯示模組、電子裝置進行說明。
〈5-1.顯示模組〉
圖22所示的顯示模組7000在上蓋7001與下蓋7002之間包括連接於FPC7003的觸控面板7004、連接於FPC7005的顯示面板7006、背光7007、框架7009、印刷電路板7010、電池7011。
例如可以將本發明的一個實施方式的半導體裝置用於顯示面板7006。
上蓋7001及下蓋7002可以根據觸控面板7004及顯示面板7006的尺寸適當地改變形狀或尺寸。
觸控面板7004能夠是電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板7006重疊。此外，也可以使顯示面板7006的相對基板 (密封基板)具有觸控面板的功能。另外，也可以在顯示面板7006的各像素內設置光感測器，而形成光學觸控面板。
背光7007具有光源7008。注意，雖然在圖22中例示出在背光7007上配置光源7008的結構，但是不侷限於此。例如，可以在背光7007的端部設置光源7008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射型面板等時，可以採用不設置背光7007的結構。
框架7009除了具有保護顯示面板7006的功能以外還具有用來遮斷因印刷電路板7010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架7009也可以具有散熱板的功能。
印刷電路板7010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用利用另行設置的電池7011的電源。當使用商業電源時，可以省略電池7011。
此外，在顯示模組7000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈5-2.電子裝置1〉
此外，圖23A至圖23E示出電子裝置的例子。
圖23A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。另外，照相機8000安裝有可裝卸的鏡頭8006。
在此，照相機8000具有能夠從外殼8001拆卸下鏡頭8006而交換的結構，鏡頭8006和外殼也可以被形成為一體。
藉由按下快門按鈕8004，照相機8000可以進行成像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行成像。
照相機8000的外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的嵌入器的嵌入器，可以將取景器8100安裝到照相機8000。另外，該嵌入器包括電極，可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102 的顯示或非顯示。
本發明的一個實施方式的顯示裝置可以適用於照相機8000的顯示部8002及取景器8100的顯示部8102。
另外，在圖23A中，照相機8000與取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機8000的外殼8001中內置有具備顯示裝置的取景器。
此外，圖23B是示出頭戴顯示器8200的外觀的圖。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作，並根據該資訊算出使用者的視點的座標，可以利用使用者的視點作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，識別使用者的視點的功能。此外，主體8203可以具有藉由檢測出流過 該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以對顯示部8204適用本發明的一個實施方式的顯示裝置。
圖23C、圖23D及圖23E是示出頭戴顯示器8300的外觀的圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀的固定工具8304以及一對鏡頭8305。
使用者可以藉由鏡頭8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。藉由彎曲配置顯示部8302，使用者可以感受高真實感。注意，在本實施方式中，例示出設置一個顯示部8302的結構，但是不侷限於此，例如也可以採用設置兩個顯示部8302的結構。此時，在將每個顯示部配置在使用者的每個眼睛一側時，可以進行利用視差的三維顯示等。
可以將本發明的一個實施方式的顯示裝置適用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度，所以即使如圖23E那樣地使用鏡頭8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。
〈5-3.電子裝置2〉
接著，圖24A至圖24G示出與圖23A至圖23E所示的電子裝置不同的電子裝置的例子。
圖24A至圖24G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖24A至圖24G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖24A至圖24G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。另外，雖然在圖24A至圖24G中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態 影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖24A至圖24G所示的電子裝置。
圖24A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型的顯示部9001組裝到電視機9100。
圖24B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。另外，可攜式資訊終端9101可以設置有揚聲器、連接端子、感測器等。另外，可攜式資訊終端9101可以將文字及影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或只稱為圖示)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電量；以及天線接收強度等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖24C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有 將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖24D是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子9006。
圖24E、圖24F和圖24G是示出能夠折疊的可攜式資訊終端9201的立體圖。另外，圖24E是展開狀態的可攜式資訊終端9201的立體圖，圖24F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的立體圖，圖24G是折疊狀態的可攜式資訊終端9201的立體 圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎折，可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如，可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
本實施方式所示的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個實施方式的半導體裝置也可以應用於不包括顯示部的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。

Claims (18)

  1. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣膜上形成金屬氧化物；在該金屬氧化物上形成源極電極及汲極電極；以及形成在該金屬氧化物、該源極電極和該汲極電極上並與該金屬氧化物、該源極電極和該汲極電極接觸的第二絕緣膜，其中，該第二絕緣膜在化學氣相沉積裝置的真空處理室中藉由如下步驟形成：對該真空處理室中供應源氣體，將該源氣體附著於該金屬氧化物；排出該源氣體；以及對該真空處理室中供應氮氣體和氧氣體中的至少一個，並在該金屬氧化物上產生電漿。
  2. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該金屬氧化物是電晶體的半導體膜。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該金屬氧化物是包含銦及鋅的氧化物半導體。
  4. 根據申請專利範圍第1項之半導體裝置的製造方法，還包括如下步驟：在基板上形成閘極電極；以及在該閘極電極上形成該第一絕緣膜。
  5. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該源氣體包含矽烷。
  6. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣膜上形成金屬氧化物；在該金屬氧化物上形成源極電極及汲極電極；以及形成在該金屬氧化物、該源極電極和該汲極電極上並與該金屬氧化物、該源極電極和該汲極電極接觸的第二絕緣膜，其中，該第二絕緣膜在化學氣相沉積裝置的真空處理室中藉由如下步驟形成：對該真空處理室中供應源氣體，將該源氣體附著於該金屬氧化物；排出該源氣體；對該真空處理室中供應氧氣體，並在該金屬氧化物上產生電漿，來形成該第二絕緣膜的第一層；以及對該真空處理室中供應氮氣體，並在該第一層上產生電漿，來形成該第二絕緣膜的第二層，該第一層包含矽及氧，並且，該第二層包含矽及氮。
  7. 根據申請專利範圍第6項之半導體裝置的製造方法，還包括如下步驟：對該真空處理室中供應該源氣體，將該源氣體附著於該第一層；以及在形成該第二層的製程之前排出該源氣體。
  8. 根據申請專利範圍第6項之半導體裝置的製造方法，還包括對該第一層添加氧的步驟。
  9. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該金屬氧化物是電晶體的半導體膜。
  10. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該金屬氧化物是包含銦及鋅的氧化物半導體。
  11. 根據申請專利範圍第6項之半導體裝置的製造方法，還包括如下步驟：在基板上形成閘極電極；以及在該閘極電極上形成該第一絕緣膜。
  12. 根據申請專利範圍第6項之半導體裝置的製造方法，其中該源氣體包含矽烷。
  13. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣膜上形成第一金屬氧化物；在該第一金屬氧化物上形成第二金屬氧化物；在該第二金屬氧化物上形成源極電極和汲極電極；以及形成在該第二金屬氧化物、該源極電極和該汲極電極上並與該第二金屬氧化物、該源極電極和該汲極電極接觸的第二絕緣膜，其中，該第二絕緣膜藉由電漿輔助原子層沉積法形成。
  14. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第二絕緣膜的厚度小於該第二金屬氧化物的厚度。
  15. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第一金屬氧化物的結晶性低於該第二金屬氧化物。
  16. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第一 金屬氧化物和該第二金屬氧化物都是電晶體的半導體膜。
  17. 根據申請專利範圍第13項之半導體裝置的製造方法，其中該第一金屬氧化物和該第二金屬氧化物都是包含銦及鋅的氧化物半導體。
  18. 根據申請專利範圍第13項之半導體裝置的製造方法，還包括如下步驟：在基板上形成閘極電極；以及在該閘極電極上形成該第一絕緣膜。
TW106124007A 2016-07-25 2017-07-18 半導體裝置及該半導體裝置的製造方法 TW201816837A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-145096 2016-07-25
JP2016145096 2016-07-25

Publications (1)

Publication Number Publication Date
TW201816837A true TW201816837A (zh) 2018-05-01

Family

ID=60990139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124007A TW201816837A (zh) 2016-07-25 2017-07-18 半導體裝置及該半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20180025905A1 (zh)
JP (1) JP7016630B2 (zh)
KR (1) KR20180011713A (zh)
CN (1) CN107658229A (zh)
TW (1) TW201816837A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937812B2 (en) * 2017-04-07 2021-03-02 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
JP2021088727A (ja) * 2018-03-20 2021-06-10 日新電機株式会社 成膜方法
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
CN112126896A (zh) * 2020-09-27 2020-12-25 吉林大学 一种低温制备c轴结晶igzo薄膜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP5258229B2 (ja) 2006-09-28 2013-08-07 東京エレクトロン株式会社 成膜方法および成膜装置
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105051907A (zh) 2013-03-19 2015-11-11 应用材料公司 多层钝化或蚀刻终止tft

Also Published As

Publication number Publication date
JP2018022890A (ja) 2018-02-08
KR20180011713A (ko) 2018-02-02
CN107658229A (zh) 2018-02-02
US20180025905A1 (en) 2018-01-25
JP7016630B2 (ja) 2022-02-07

Similar Documents

Publication Publication Date Title
TWI829746B (zh) 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法
TW201903967A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
JP7118973B2 (ja) 半導体装置
JP7534190B2 (ja) 表示装置の作製方法
KR102506007B1 (ko) 트랜지스터의 제작 방법
JP6975562B2 (ja) 表示装置
KR102671922B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
TW201816837A (zh) 半導體裝置及該半導體裝置的製造方法
WO2019220246A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
JP2022107807A (ja) 半導体装置
US10504924B2 (en) Semiconductor device and display device including the semiconductor device
JP2023016820A (ja) 半導体装置
KR20210098981A (ko) 표시 장치 및 표시 장치의 제작 방법
US20240057402A1 (en) Display device
JP6799405B2 (ja) 表示装置の作製方法
WO2022167894A1 (ja) 表示装置
JP2018072462A (ja) 表示装置
JP2022115080A (ja) 表示装置
JP2024160281A (ja) 表示装置
KR20230127224A (ko) 표시 장치의 제작 방법
JP2018049208A (ja) 表示装置