[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW201611273A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201611273A
TW201611273A TW104125320A TW104125320A TW201611273A TW 201611273 A TW201611273 A TW 201611273A TW 104125320 A TW104125320 A TW 104125320A TW 104125320 A TW104125320 A TW 104125320A TW 201611273 A TW201611273 A TW 201611273A
Authority
TW
Taiwan
Prior art keywords
pattern
region
forming
substrate
mask
Prior art date
Application number
TW104125320A
Other languages
English (en)
Other versions
TWI661557B (zh
Inventor
白尙訓
朴在浩
梁雪雲
宋泰中
吳祥奎
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201611273A publication Critical patent/TW201611273A/zh
Application granted granted Critical
Publication of TWI661557B publication Critical patent/TWI661557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種製造具有第一區、第二區以及所述第一區與所述第二區之間的第三區的半導體裝置的方法包含：分別在所述第一區以及所述第二區中形成自基板凸起的第一初步主動圖案以及第二初步主動圖案，在所述基板上形成暴露所述第三區的遮罩圖案，將所述遮罩圖案蝕刻遮罩來執行第一蝕刻製程以分別形成第一主動圖案以及第二主動圖案，以及在所述基板上形成閘極結構。

Description

半導體裝置及其製造方法
本發明概念的代表性實施例是關於半導體裝置以及其製造方法。特定言之，是關於鰭式場效電晶體以及其製造方法。
為了實現高度整合式半導體裝置，形成精細圖案其有必要的。舉例而言，每一圖案應形成為具有儘可能小之面積或佔據面積，使得每給定面積可提供愈來愈多的裝置。特定言之，應採用以最小化圖案間距或最小化圖案寬度以及圖案的鄰近者之間的間隙的總和的這種方式形成圖案。然而，通常使用光微影形成此等圖案。由於半導體裝置的設計規則已大幅度變得更小，因此就可達成的解析度而言光微影已到了極限。因此，隨著半導體裝置的圖案間距變得較細以滿足較小設計規則，愈來愈難以形成圖案。
根據本發明概念，提供一種製造半導體裝置的方法的代表性實施例，所述方法包含：提供跨越裝置的第一區、第二區以及第三區的基板；在基板上形成第一初步主動圖案以及第二初步主動圖案，使得第一初步主動圖案以及第二初步主動圖案自基板凸起，第一初步主動圖案自第一區延伸至第三區以便在第三區中與基板重疊，且第二初步主動圖案自第二區延伸至第三區以便亦在第三區中與基板重疊；在第一以及第二區但並不在第三區中的基板上形成遮罩圖案，藉此暴露第三區中的基板；執行第一蝕刻製程，其包括將遮罩圖案用作蝕刻遮罩來蝕刻第一初步主動圖案以及第二初步主動圖案以分別自第一初步主動圖案以及第二初步主動圖案形成第一主動圖案以及第二主動圖案；以及形成與第一主動圖案交叉的第一閘極結構並形成與第二主動圖案交叉的第二閘極結構。第一主動圖案形成為在第一方向上縱向延伸且以便在與第一方向交叉的第二方向上彼此間隔開。第二主動圖案形成為在第一方向上延伸且以便在第二方向上彼此間隔開。第一方向為橫跨第一區、第二區以及第三區延伸的一個方向。此外，在第二方向上，第一主動圖案中的鄰近者之間的距離不同於第二主動圖案中的鄰近者之間的彼等距離。
根據本發明概念，亦提供一種製造半導體裝置的方法的代表性實施例，所述方法包含：圖案化基板以形成界定第一初步主動圖案以及第二初步主動圖案的第一溝槽，第一初步主動圖案在第一方向上縱向延伸且在與第一方向交叉的第二方向上彼此間隔開，第二初步主動圖案在第一方向上縱向延伸且在第一方向上與第一初步主動圖案間隔開並在第二方向上彼此間隔開；在基板上形成暴露第一初步主動圖案以及第二初步主動圖案的末端部分的遮罩圖案；執行蝕刻製程，其中將遮罩圖案用作蝕刻遮罩，所述製程移除第一初步主動圖案以及第二初步主動圖案的末端部分並分別自其形成第一主動圖案以及第二主動圖案；以及在基板上形成與第一主動圖案交叉的第一閘極結構以及與第二主動圖案交叉的第二閘極結構。又，形成主動圖案，使得第一初步主動圖案中的鄰近者之間在第二方向上的距離不同於第二初步主動圖案中的鄰近者之間在第二方向上的距離。此外，第一初步主動圖案的末端部分集體地在第一方向上與第二初步主動圖案的末端部分間隔開。再者，蝕刻製程形成第二溝槽，其具有安置於低於第一溝槽的底部的層面處的底部，且使得第二溝槽在第一方向上的寬度等於所有第一主動圖案的集合與所有第二主動圖案的集合之間在第一方向上的距離。
根據本發明概念，亦提供一種製造半導體裝置的方法的代表性實施例，所述方法包含：在基板上形成犧牲層；執行光微影製程以在犧牲層上形成包括第一光阻圖案以及第二光阻圖案的經圖案化光阻層，其中第一光阻圖案中的至少一者自記憶體單元區延伸至第三區且第二光阻圖案中的至少一者自周邊電路區延伸至第三區；將經圖案化光阻層用作蝕刻遮罩來蝕刻犧牲層以在記憶體單元區、周邊電路區以及第三區中形成經圖案化犧牲材料層；形成沿著經圖案化犧牲材料層的側表面的側壁表面間隔物；移除經圖案化犧牲材料層並將間隔物用作蝕刻遮罩來蝕刻基板以在記憶體單元區、周邊電路區以及第三區中圖案化基板；在基板上形成覆蓋在記憶體單元區以及周邊電路區兩者中所圖案化的基板的部分而暴露在第三區中所圖案化的基板的部分；將遮罩用作蝕刻遮罩來蝕刻第三區中的基板以移除第三區中所圖案化的基板的部分，且藉此在記憶體單元區中形成基板的多個第一主動區並在周邊電路區中形成基板的多個第二主動區；形成橫跨第一主動區延伸的第一閘極以及形成橫跨第二主動區延伸的第二閘極。
根據本發明概念，亦提供一種半導體裝置的代表性實施例，所述半導體裝置包含：在第一區、第二區以及第一區與第二區之間的第三區中延伸的基板；自基板的第一區朝上凸起、在與第一至第三區交叉的第一方向上延伸，且在與第一方向交叉的第二方向上彼此間隔開的第一主動圖案；自基板的第二區朝上凸起、在第一方向上延伸，且在第二方向上彼此間隔開的第二主動圖案，第一主動圖案中的鄰近者之間在第二方向上的距離不同於第二主動圖案中的鄰近者之間的彼等距離；與第一主動圖案交叉的第一閘極結構以及與第二主動圖案交叉的第二閘極結構。第三區由在第一區與第二區之間的基板中的溝槽界定。第一主動圖案的側壁表面沿著第二方向在第一區與第三區之間的邊界處對準，且第二主動圖案的側壁表面沿著第二方向在第二區與第三區之間的邊界處對準。
現將參考其中繪示代表性實施例的隨附圖式更全面地描述本發明概念的代表性實施例。然而，本發明概念的代表性實施例可以許多不同形式體現且不應理解為限於本文中所闡述的實施例；實情為，提供此等實施例以使得本揭露內容將透徹且完整，且將代表性實施例的概念完全傳達給一般熟習此項技術者。在圖式中，為清楚起見而放大層以及區的厚度。在圖式中類似參考數字表示類似元件，且因此將省略其描述。
應理解，當一元件被稱作「連接」或「耦接」至另一元件時，其可直接地連接或耦接至另一元件，或可存在介入元件。相反地，當將元件稱為「直接連接」或「直接耦接」至另一元件時，不存在介入元件。類似數字始終指示類似元件。如本文中所使用，術語「以及/或」包含相關聯所列項目中的一或多者的任何以及所有組合。用以描述元件或層之間的關係的其他詞應按類似方式來解釋（例如，「在……之間」對「直接在……之間」、「鄰近」對「直接鄰近」、「在……上」對「直接在……上」）。
將理解，儘管術語「第一」、「第二」等可在本文中使用以描述各種元件、組件、區、層以及/或區段，但此等元件、組件、區、層以及/或區段不應受此等術語限制。此等術語僅用以將一個元件、組件、區、層或區段與另一元件、組件、區、層或區段區分。因此，可在不脫離代表性實施例的教示的情況下將下文論述的第一元件、組件、區、層或區段稱為第二元件、組件、區、層或區段。
為了易於描述，諸如「在……下」、「在……下方」、「下部」、「在……上方」、「上部」以及其類似者的空間相對術語可在本文中用以描述如在圖中所說明的一個元件或特徵與另一（多個）元件或特徵的關係。應理解，空間相對術語意欲涵蓋在使用或操作裝置時除圖中描繪的定向之外的不同定向。舉例而言，若將圖中的裝置翻轉，則描述為「在其他元件或特徵下方」或「在其他元件或特徵下」的元件將定向「在其他元件或特徵上方」。因此，例示性術語「在……下方」可涵蓋「在……上方」以及「在……下方」的兩個定向。裝置可以其他方式定向（旋轉90度或處於其他定向），且相應地進行解釋本文中所使用的空間相對描述詞。
本文中所使用的術語僅出於描述特定實施例的目的，且並不意欲限制代表性實施例。如本文中所使用，單數形式「一」以及「所述」意欲亦包含複數形式，除非上下文另外明確指示。將進一步理解，術語「包括」以及/或「包含」若在本文中使用，則指定所陳述特徵、整數、步驟、操作、元件以及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件以及/或其群組的存在或添加。
本發明概念的代表性實施例在本文中參考為代表性實施例的理想化實施例（以及中間結構）的示意性說明的橫截面圖示來描述。因而，預期圖示的形狀因（例如）製造技術以及/或公差所致的變化。因此，本發明概念的代表性實施例不應被理解為限於本文中所說明的特定區形狀，而是包含因（例如）製造引起的形狀偏差。舉例而言，說明為矩形的植入區可具有圓形或彎曲特徵以及/或植入物濃度在其邊緣上的梯度，而非自植入區至非植入區的二進位改變。同樣地，藉由植入而形成的埋入區可在埋入區與發生植入所在的表面之間的區中引起一些植入。因此，圖中所說明的區本質上為示意性的，且其形狀不意欲說明裝置的區的實際形狀，且不意欲限制代表性實施例的範疇。
如由本發明實體所瞭解，根據本文中所描述的各種實施例的裝置以及形成裝置的方法可體現於諸如積體電路的微電子裝置中，其中根據本文中所描述的各種實施例的多個裝置整合到相同微電子裝置中。因此，可在微電子裝置中在無需正交的兩個不同方向上複製本文中所說明的橫截面圖。因此，體現根據本文中所描述的各種實施例的裝置的微電子裝置的平面圖可包含基於微電子裝置的功能性而呈陣列以及/或二維圖案的多個裝置。
取決於微電子裝置的功能性，根據本文中所描述的各種實施例的裝置可散置於其他裝置當中。此外，可在可正交於兩個不同方向的第三方向上複製根據本文中所描述的各種實施例的微電子裝置以提供三維積體電路。
因此，本文中所說明的橫截面圖為在平面圖中沿著兩個不同方向以及/或在透視圖中沿著三個不同方向延伸的根據本文中所描述的各種實施例的多個裝置提供支援。舉例而言，當裝置/結構的橫截面圖中說明單一主動區時，裝置/結構可包含多個主動區以及其上的電晶體結構（按狀況需要，或為記憶體單元結構、閘極結構等），如將由裝置/結構的平面圖所說明。
除非另外界定，否則本文中所使用的所有術語（包含技術以及科學術語）具有與由一般熟習本發明概念的代表性實施例屬於的技術者通常所理解相同的意義。將進一步理解，諸如常用詞典中所界定的彼等術語的術語應被解釋為具有與其在相關技術的上下文中的意義一致的意義，且將不按理想化或過度形式化意義來解釋，除非本文中明確地如此界定。舉例而言，術語「圖案」可指由如上下文將清楚說明的圖案化製程形成的單一特徵或元件或可指整個特徵或元件系列。又，術語「大小」將大體上理解為參看特定特徵或元件的表面面積或佔據面積。
現將參考圖1A至圖8B詳細地描述根據本發明概念的半導體裝置的製造方法的代表性實施例。
首先參看圖1A以及圖1B，可提供跨越裝置的第一至第三區R1至R3的基板100。第一區R1可與第二區R2間隔開且第三區R3可插入於第一區R1與第二區R2之間。基板100可由半導體材料形成或包含半導體材料。舉例而言，基板100可為半導體晶圓或包含磊晶層。作為一實例，基板100可包含矽、鍺或矽-鍺的單晶、多晶或非晶形層。
在例示性實施例中，第一區R1可為提供用於儲存資料的記憶體單元電晶體的單元陣列區。舉例而言，SRAM(靜態隨存取記憶體)單元（其中的每一者包含六個或八個電晶體）可提供於第一區R1中。但本發明概念的代表性實施例可不限於此。第二區R2可為提供周邊電路的周邊電路區的部分。舉例而言，行解碼器或感測放大器可提供於第二區R2中。電連接至第一區R1的記憶體單元電晶體的周邊電路電晶體可形成於第二區R2中。第三區R3可充當將第一區R1以及第二區R2的電晶體彼此分離的緩衝區，且當操作第一區R1以及第二區R2的電晶體時，歸因於第三區R3，有可能防止第一區R1以及第二區R2的電晶體彼此擾亂或干擾。
硬式遮罩125以及犧牲層130可依序形成於基板100上。在例示性實施例中，硬式遮罩125可包含基板100上的下部遮罩層110以及下部遮罩層110上的上部遮罩層120。下部遮罩層110可由相對於基板100具有蝕刻選擇性的材料形成。作為一實例，下部遮罩層110可包含氧化矽、氮化矽以及氮氧化矽中的至少一者。上部遮罩層120可由相對於下部遮罩層110具有蝕刻選擇性的材料形成。作為一實例，上部遮罩層120可由多晶矽形成或包含多晶矽。犧牲層130可由相對於上部遮罩層120具有蝕刻選擇性的材料形成。作為一實例，犧牲層130可由旋塗式硬式遮罩（SOH）層或非晶形碳層（ACL）形成或包含旋塗式硬式遮罩（SOH）層或非晶形碳層（ACL）。在本實施例中，儘管硬式遮罩125說明為兩個層的堆疊，但本發明概念的代表性實施例可不限於此。舉例而言，在其他代表性實施例中，硬式遮罩125可包含三個層。儘管未繪示，但蝕刻終止層可形成於犧牲層130上以便插入於上部遮罩層120與犧牲層130之間。蝕刻終止層可由（例如）SiON層形成或包含SiON層。
可執行光微影製程以在犧牲層130上形成光阻圖案。在代表性實施例中，光阻圖案可包含形成於第一區R1中的第一光阻圖案142以及形成於第二區R2中的第二光阻圖案144。第一光阻圖案142以及第二光阻圖案144的形成可包含用抗蝕劑材料塗佈犧牲層130以形成光阻層並在光阻層上執行曝光以及顯影製程。儘管未繪示，但在形成光阻層之前，抗反射層（未繪示）可形成於犧牲層130上。抗反射層可包括（例如）有機抗反射塗層（ARC）。可實質上在相同時間形成第一光阻圖案142以及第二光阻圖案144。
在例示性實施例中，第一光阻圖案142以及第二光阻圖案144可反覆地安置於基板100上以具有線與間隙配置。舉例而言，第一光阻圖案142中的每一者可為平行於第一方向D1延伸且在第二方向D2上量測時，具有第一寬度W1的線圖案。此處，第一方向D1以及第二方向D2並不彼此平行（例如，可彼此垂直）。此外，第一光阻圖案142可在第二方向D2上彼此間隔開大於第一寬度W1的距離。在下文中，第二寬度W2將表示第一光阻圖案142之間的距離。類似地，第二光阻圖案144中的每一者可為平行於第一方向D1延伸且在第二方向D2上量測時，具有第三寬度W3的線圖案。第二光阻圖案144可在第二方向D2上彼此間隔開大於第三寬度W3的距離。在下文中，第四寬度W4將表示第二光阻圖案144之間的距離。此處，第一寬度W1可不同於第三寬度W3（例如，W1＜W3），且第二寬度W2可不同於第四寬度W4（例如，W2＜W4）。換言之，第一光阻圖案142可形成為其所具有的間距不同於第二光阻圖案144的間距。儘管第一光阻圖案142以及第二光阻圖案144說明為具有均勻間距，但本發明概念的代表性實施例可不限於此。
根據本發明概念的代表性實施例，第一光阻圖案142與第二光阻圖案144之間的距離dp可小於在用於形成第一光阻圖案142以及第二光阻圖案144的曝光製程中所使用的光的波長（λ）（亦即，dp＜λ）。在此狀況下，歸因於難以控制諸如光學近接效應的光學現象，第一光阻圖案142以及第二光阻圖案144的末端部分可不具有圖1A中所繪示的精確形狀，亦即，可經塑形不同於光阻圖案142以及144的主要部分。
在代表性實施例的一些狀況下，第一光阻圖案142以及第二光阻圖案144形成為在第一方向D1上彼此間隔開。舉例而言，第一光阻圖案142以及第二光阻圖案144可具有第三區R3中的末端部分，且第一光阻圖案142以及第二光阻圖案144的一對對向末端部分可在第一方向D1上彼此間隔開距離dp。然而，歸因於上文所提及的光學現象，第一光阻圖案142的末端部分可具有大於或小於第一寬度W1的寬度，且第二光阻圖案144的末端部分可具有大於或小於第三寬度W3的寬度。此外，第一光阻圖案142與第二光阻圖案144之間的距離可並不均勻。在此狀況下，距離dp可界定為在第一方向D1上彼此鄰近的第一光阻圖案142以及第二光阻圖案144的末端部分之間在第一方向D1上的最大距離值。
在代表性實施例的其他狀況下，如圖9A以及圖9B中所繪示，第一光阻圖案142以及第二光阻圖案144彼此連接。特定言之，當具有不同間距的第一光阻圖案142以及第二光阻圖案144形成為彼此鄰近時，可發生光學近接效應。結果，連接光阻圖案146可形成於第一光阻圖案142以及第二光阻圖案144的末端部分之間以將第一光阻圖案142以及第二光阻圖案144彼此連接。亦即，光學近接效應可在第一光阻圖案142以及第二光阻圖案144的末端部分之間帶來非預期連接，且此非預期連接圖案可構成連接光阻圖案146。又，儘管連接光阻圖案146說明為鄰接另一者（亦即，所有第一光阻圖案142以及第二光阻圖案144）以便與此構成單一主體，但連接光阻圖案146可呈其他形式。舉例而言，每一連接光阻圖案146可僅將第一光阻圖案142中的各別一者與第二光阻圖案144中的各別一者彼此連接。
後續製程中將形成的犧牲圖案、間隔物、硬式遮罩的圖案以及初步主動圖案的形狀可取決於光阻圖案的形狀，但根據本發明概念的代表性實施例，光阻圖案的形狀可並不帶來主動圖案的最後形狀差異。此外，可無需取決於光阻圖案的形狀而以相同方式執行將執行以形成主動圖案的製造步驟。在下文中，為簡單起見，以下描述將參看第一以及第二光阻圖案具有圖1A以及圖1B中所繪示的形狀的本實施例的實例。
參看圖2A以及圖2B，可圖案化由第一光阻圖案142以及第二光阻圖案144暴露的犧牲層130以形成第一犧牲圖案132以及第二犧牲圖案134。可使用（例如）各向異性乾式蝕刻製程執行犧牲層130的圖案化，在所述製程中第一光阻圖案142以及第二光阻圖案144用作蝕刻遮罩。因此，當在平面圖中檢視時，第一犧牲圖案132可形成為具有實質上相同於第一光阻圖案142的彼等形狀的形狀且第二犧牲圖案134可形成為具有實質上相同於第二光阻圖案144的彼等形狀的形狀。換言之，類似於第一光阻圖案142以及第二光阻圖案144的情況，第一犧牲圖案132以及第二犧牲圖案134可反覆地安置於基板100上以具有線與間隙配置。第一犧牲圖案132可形成為具有實質上等於對應第一光阻圖案142的彼等寬度以及間隔或間距的寬度以及間隔或間距。類似地，第二犧牲圖案134可形成為具有實質上等於對應第二光阻圖案144的彼等寬度以及間隔或間距的寬度以及間隔或間距。亦即，第一犧牲圖案132可形成為具有第一寬度W1且一對鄰近第一犧牲圖案132可彼此間隔開第二寬度W2。第二犧牲圖案134可形成為具有第三寬度W3且一對鄰近第二犧牲圖案134可彼此間隔開第四寬度W4。
隨後，可形成第一間隔物152以覆蓋第一犧牲圖案132的側壁表面且可形成第二間隔物154以覆蓋第二犧牲圖案134的側壁表面。在例示性實施例中，側壁表面間隔物（亦即，第一間隔物152以及第二間隔物154）的形成可包含在基板100上形成分隔層以共形地覆蓋第一犧牲圖案132以及第二犧牲圖案134，並在分隔層上執行各向異性蝕刻製程（例如，無需任何其他遮罩圖案）以暴露上部遮罩層120。因此，第一間隔物152以及第二間隔物154可形成為分別圍繞第一犧牲圖案132以及第二犧牲圖案134整體。分隔層可由（例如）氧化矽形成或包含氧化矽。分隔層可藉由原子層沈積（ALD）製程形成。當以第二方向D2量測時，第一間隔物152中的鄰近者之間的距離可被界定為第五寬度W5且第二間隔物154中的鄰近者之間的距離可被界定為第六寬度W6。亦即，第五寬度W5可指在第二方向D2上面向彼此的第一間隔物152的側壁表面之間的最短距離，且第六寬度W6可指在第二方向D2上面向彼此的第二間隔物154的側壁表面之間的最短距離。在代表性實施例的實例中，第五寬度W5實質上等於第一寬度W1且第六寬度W6實質上等於第三寬度W3。因此，第五寬度W5可取決於第一寬度W1、第二寬度W2以及分隔層的厚度。類似地，第六寬度W6可取決於第三寬度W3、第四寬度W4以及分隔層的厚度。
參看圖3A以及圖3B，可移除第一犧牲圖案132以及第二犧牲圖案134。在例示性實施例中，可藉由（例如）灰化以及/或剝離製程移除第一犧牲圖案132以及第二犧牲圖案134。
隨後，可藉由第一間隔物152以及第二間隔物154用作蝕刻遮罩的蝕刻製程蝕刻上部遮罩層120，且結果，第一上部遮罩圖案122以及第二上部遮罩圖案124可形成於下部遮罩層110上。當在平面圖中檢視時，第一上部遮罩圖案122以及第二上部遮罩圖案124可分別形成為具有實質上相同於第一間隔物152以及第二間隔物154的彼等形狀的形狀。同時，儘管圖3A僅說明第一上部遮罩圖案122以及第二上部遮罩圖案124中的每一者的末端部分中的一者，但對向末端部分可形成為具有實質上相同於所說明者的形狀。此情況意謂第一上部遮罩圖案122中的每一者可具有封閉迴路形狀，包含在第二方向D2上細長且彼此連接的一對線圖案。在例示性實施例中，第一上部遮罩圖案122中的每一者的內側壁表面之間的距離可實質上相同於第一犧牲圖案132中的對應一者的第一寬度W1。此外，在第二方向D2上彼此鄰近的第一上部遮罩圖案122之間的距離可實質上相同於第五寬度W5。
類似地，第二上部遮罩圖案124中的每一者可包含在第二方向D2上細長且彼此連接的一對線圖案且藉此具有封閉迴路形狀。在代表性實施例的實例中，第二上部遮罩圖案124中的每一者的內側壁表面之間的距離可實質上相同於第二犧牲圖案134中的對應一者的第三寬度W3。此外，在第二方向D2上彼此鄰近的第二上部遮罩圖案124之間的距離可實質上相同於第六寬度W6。在某些實施例中，用於形成第一上部遮罩圖案122以及第二上部遮罩圖案124的蝕刻製程可在第一上部遮罩圖案122以及第二上部遮罩圖案124上留下第一間隔物152以及第二間隔物154。
參看圖4A以及圖4B，可藉由蝕刻製程蝕刻下部遮罩層110以形成第一下部遮罩圖案112以及第二下部遮罩圖案114，在所述製程中第一上部遮罩圖案122以及第二上部遮罩圖案124用作蝕刻遮罩。當在平面圖中檢視時，第一下部遮罩圖案112以及第二下部遮罩圖案114可分別形成為具有實質上相同於第一上部遮罩圖案122以及第二上部遮罩圖案124的形狀。第一上部遮罩圖案122以及第一下部遮罩圖案112可構成第一硬式遮罩圖案127且第二上部遮罩圖案124以及第二下部遮罩圖案114可構成第二硬式遮罩圖案129。在例示性實施例中，可在用於形成第一下部遮罩圖案112以及第二下部遮罩圖案114的蝕刻製程期間或之前移除第一間隔物152以及第二間隔物154。
參看圖5A以及圖5B，可藉由蝕刻製程蝕刻基板100的上部部分以形成界定第一初步主動圖案AP1a以及第二初步主動圖案AP2a的第一溝槽T1，在所述製程中第一硬式遮罩圖案127以及第二硬式遮罩圖案129用作蝕刻遮罩。第一初步主動圖案AP1a可形成於第一區R1中，且第二初步主動圖案AP2a可形成於第二區R2中。第一初步主動圖案AP1a以及第二初步主動圖案AP2a自基板表面100向上地凸起。可在已形成第一初步主動圖案AP1a以及第二初步主動圖案AP2a之後移除第一上部遮罩圖案122以及第二上部遮罩圖案124以及/或第一下部遮罩圖案112以及第二下部遮罩圖案114的任何剩餘部分。
當在平面圖中檢視時，第一初步主動圖案AP1a可具有實質上相同於第一上部遮罩圖案122以及第一下部遮罩圖案112的形狀。舉例而言，第一初步主動圖案AP1a中的每一者可包含平行於第一方向D1延伸的一對第一線圖案L1以及將第一線圖案L1的末端彼此連接的第一連接圖案C1。第一線圖案L1以及第一連接圖案C1的一部分可位於第三區R3中。所述對第一線圖案L1之間的距離可實質上等於第一犧牲圖案132的第一寬度W1。此外，在第二方向D2上彼此鄰近的第一初步主動圖案AP1a之間的距離可實質上等於第五寬度W5。在代表性實施例的實例中，第一寬度W1實質上等於第五寬度W5。
類似地，當在平面圖中檢視時，第二初步主動圖案AP2a可具有實質上相同於第二上部遮罩圖案124以及第二下部遮罩圖案114的形狀。舉例而言，第二初步主動圖案AP2a中的每一者可包含平行於第一方向D1延伸的一對第二線圖案L2以及將第二線圖案L2的末端彼此連接的第二連接圖案C2。第二線圖案L2以及第二連接圖案C2的一部分可位於第三區R3中。所述對第二線圖案L2之間的距離可實質上等於第二犧牲圖案132的第三寬度W3。此外，在第二方向D2上彼此鄰近的第二初步主動圖案AP2a之間的距離可實質上等於第六寬度W6。在代表性實施例的實例中，第三寬度W3實質上等於第六寬度W6。
參看圖6A以及圖6B，第一遮罩圖案160可形成於基板100上。第一遮罩圖案160可形成為暴露第三區R3的整個面積。換言之，當在平面圖中檢視時，第一遮罩圖案160並不與第三區R3重疊。因此，在此實例中，第一遮罩圖案160可形成為暴露第一初步主動圖案AP1a的一部分（例如，第一線圖案L1的部分以及第一連接圖案C1）以及第二初步主動圖案AP2a的一部分（例如，第二線圖案L2的部分以及第二連接圖案C2）。第一遮罩圖案160可由（例如）SOH材料形成或包含SOH材料。第一遮罩圖案160亦可暴露圖中未繪示的第一初步主動圖案AP1a以及第二初步主動圖案AP2a的對向末端部分。
參看圖7A以及圖7B，可執行將第一遮罩圖案160用作蝕刻遮罩的蝕刻製程以形成第二溝槽T2。第二溝槽T2可形成為具有大於第一溝槽T1的深度的深度。換言之，第二溝槽T2可具有低於第一溝槽T1的底表面的底表面。在某些實施例中，可執行蝕刻製程以移除在第三區R3中的第一初步主動圖案AP1a的部分（例如，第一線圖案L1的部分以及第一連接圖案C1）以及第二初步主動圖案AP2a的部分（例如，第二線圖案L2的部分以及第二連接圖案C2）。結果，第一主動圖案AP1b以及第二主動圖案AP2b分別由第一初步主動圖案AP1a以及第二初步主動圖案AP2a形成。在下文中，用於移除第一初步主動圖案AP1a以及第二初步主動圖案AP2a的部分的步驟系列將被稱作「鰭切割製程」。
第一主動圖案AP1b可各自具有在第一方向D1上縱向延伸的線性結構且可在第二方向D2上彼此間隔開。類似地，第二主動圖案AP2b可各自具有在第一方向D1上縱向延伸的線性結構且可在第二方向D2上彼此間隔開。當在第二方向D2上量測時，第一主動圖案AP1b之間的距離可對應於第一初步主動圖案AP1a的第一寬度W1以及第五寬度W5。在第一寬度W1以及第五寬度W5實質上彼此相等的狀況下，第一主動圖案AP1b之間在第二方向D2上的距離可為均勻的（例如，第一距離d1）。當在第二方向D2上量測時，第二主動圖案AP2b之間的距離可對應於第二初步主動圖案AP2a的第三寬度W3以及第六寬度W6。在第三寬度W3以及第六寬度W6實質上彼此相等的狀況下，第二主動圖案AP2b之間在第二方向D2上的距離可為均勻的（例如，第二距離d2）。在本實施例中，第一距離d1不同於第二距離d2。舉例而言，第二距離d2可大於第一距離d1。
可在已形成第二溝槽T2之後移除第一遮罩圖案160。可藉由（例如）灰化以及/或剝離製程移除第一遮罩圖案160。在代表性實施例的一些實例中，移除第一主動圖案AP1b的不必要部分（在下文中為第一不必要部分AP1b'）。舉例而言，第一不必要部分AP1b'的移除可包含形成暴露第一不必要部分AP1b'的遮罩圖案（未繪示）以及將遮罩圖案用作蝕刻遮罩來蝕刻第一不必要部分AP1b'。
接下來，裝置隔離圖案ST可形成於第一溝槽T1以及第二溝槽T2中。舉例而言，裝置隔離圖案ST的形成可包含在基板100上形成裝置隔離層以填充第一溝槽T1以及第二溝槽T2並平坦化裝置隔離層以暴露基板100。可蝕刻裝置隔離圖案ST的上部部分以暴露第一主動圖案AP1b以及第二主動圖案AP2b的上部部分。在下文中，第一主動圖案AP1b以及第二主動圖案AP2b的所暴露上部部分（亦即，相對於裝置隔離圖案ST向上地凸起的第一主動圖案AP1b以及第二主動圖案AP2b的上部部分）將分別被稱作「第一主動鰭AF1以及第二主動鰭AF2」。
由於上文所描述的製程，第一主動圖案AP1b可具有沿著第二方向D2在第一區R1以及第三區R3的邊界處對準的末端表面。又，基板100在第一區R1中的頂表面可相接在第一區R1以及第三區R3的邊界處界定第二溝槽T2的側面的基板的側壁表面。類似地，第二主動圖案AP2b可具有沿著第二方向D2在第二區R2以及第三區R3的邊界處對準的末端表面。又，基板100在第二區R2中的頂表面可相接在第二區R2以及第三區R3之間的邊界處界定第二溝槽T2的側面的基板的側壁表面。換言之，第三區R3的寬度（第三區R3在第一方向D1上的尺寸）可為第一主動圖案AP1b以及第二主動圖案AP2b的對置末端表面之間的距離‘dap’。此處，距離dap可實質上等於第二溝槽T2的寬度。換言之，第二溝槽T2的寬度可等於第三區R3的寬度。此外，儘管第二溝槽T2在圖式中繪示為具有垂直側面，但第二溝槽T2可具有朝下逐漸變小的輪廓。因此，第二溝槽T2的最大寬度可被視為第二溝槽T2的寬度。第三區R3可經設計以儘可能窄，同時仍能夠實質上防止第一區R1以及第二區R2的電晶體（亦即，FET）之間的電干擾或擾亂。
更具體而言，在半導體裝置的第一主動圖案以及第二主動圖案具有彼此不同的間距的狀況下，歸因於用於形成主動圖案的光微影製程的解析度限制，總體而言，第一主動圖案以及第二主動圖案將通常必須彼此間隔開大於提供可靠裝置所要求的距離。此情況帶來晶片面積開銷的額外消耗。相反地，在根據本發明概念的代表性實施例中，第一主動圖案AP1b以及第二主動圖案AP2b的群組可形成為彼此儘可能接近，而無需受限於用於形成圖案的方法中所使用的光微影製程中可達成的解析度。儘管第一以及第二光阻圖案中的圖案缺陷（例如，如參看圖9A以及圖9B所描述的連接圖案146的形成）可在第一初步主動圖案AP1a以及第二初步主動圖案AP2a中帶來類似或部分缺陷，但可通過圖7A以及圖7B的鰭切割製程移除第一初步主動圖案AP1a以及第二初步主動圖案AP2a的此等缺陷。結果，有可能在第一區R1以及第二區R2中形成電晶體，這些電晶體將在其間並不發生電干擾情況下操作同時最小化分離形成於第一區R1中的電晶體與形成於第二區R2中的電晶體的第三區R3的面積。換言之，有可能在晶片的最小面積量中提供處於不同間距的電晶體。
圖8A以及圖8B說明在第一區R1以及第二區R2中完成形成電晶體的步驟。
參看此等圖，第一閘極結構GS1以及第二閘極結構GS2可形成於基板100上以分別交叉第一主動圖案AP1b以及第二主動圖案AP2b。第一閘極結構GS1中的每一者可包含依序堆疊於基板100上的第一閘極介電圖案GD1以及第一閘極電極GE1。第二閘極結構GS2中的每一者可包含依序堆疊於基板100上的第二閘極介電圖案GD2以及第二閘極電極GE2。在代表性實施例的實例中，第一閘極結構GS1以及第二閘極結構GS2的形成包含形成具有開口的第一間層絕緣層170以及在開口中依序形成閘極介電層以及閘極電極層。在代表性實施例的另一實例中，第一閘極結構GS1以及第二閘極結構GS2的形成包含在基板100上依序形成閘極介電層以及閘極電極層且接著圖案化閘極介電層以及閘極電極層。在此實例中，可在已形成第一閘極結構GS1以及第二閘極結構GS2之後形成第一間層絕緣層170。第一閘極介電圖案GD1以及第二閘極介電圖案GD2可由氧化矽層、氮氧化矽層以及其介電常數高於氧化矽層的介電常數的高k介電材料中的至少一者形成或包含所述材料。第一閘極電極GE1以及第二閘極電極GE2可包含選自由以下各者組成的群組的至少一個材料：經摻雜半導體材料、金屬以及導電金屬氮化物。第一間層絕緣層170可包含（例如）氧化矽層、氮化矽層以及氮氧化矽層中的至少一者。儘管未繪示，但閘極間隔物可形成於第一閘極結構GS1以及第二閘極結構GS2中的每一者的兩側上。又，應注意，在第一閘極結構GS1以及第二閘極結構GS2的形成期間，虛擬圖案（亦即，虛擬閘極結構）不必形成於第三區R3中。
第一源極/汲極區可形成於第一主動圖案AP1b中以及每一第一閘極結構GS1的兩側處，且第二源極/汲極區可形成於第二主動圖案AP2b中以及每一第二閘極結構GS2的兩側處。第一閘極結構GS1以及第一源極/汲極區可構成參看圖1A以及圖1B所描述的單元陣列的記憶體單元電晶體。安置於第一閘極結構GS1下方的第一有效鰭AF1的區可充當記憶體單元電晶體的通道區。類似地，第二閘極結構GS2以及第二源極/汲極區可構成參看圖1A以及圖1B所描述的周邊電路的周邊電路電晶體。安置於第二閘極結構GS2下方的第二有效鰭AF2的區可充當周邊電路電晶體的通道區。
隨後，可形成第一觸點CT1以及第二觸點CT2以將電壓分別施加至第一以及第二源極/汲極區。第一觸點CT1以及第二觸點CT2可形成為穿透可提供以覆蓋第一閘極結構GS1以及第二閘極結構GS2的頂表面的第二間層絕緣層180。第二間層絕緣層180可包含（例如）氧化矽層、氮化矽層以及氮氧化矽層中的至少一者。
在由代表性實施例形成的圖8A以及圖8B的裝置中，如上文所提及，第一區R1可為其中安置用於儲存資料的多個記憶體單元電晶體的單元陣列區。舉例而言，SRAM單元（其中的每一者包含六個或八個電晶體）安置於第一區R1中。第二區R2可為安置周邊電路的周邊電路區的一部分。舉例而言，行解碼器或感測放大器安置於第二區R2中。電連接至第一區R1的記憶體單元電晶體的周邊電路電晶體安置於第二區R2中。第三區R3充當將第一區R1以及第二區R2的電晶體彼此分離的緩衝區，且當操作第一區R1以及第二區R2的電晶體時，第三區R3防止第一區R1以及第二區R2的電晶體彼此擾亂或干擾。然而，第三區R3可相對較窄。此外，虛擬圖案並不在第三區R3中插入於基板100與第一間層絕緣層170之間。
圖10說明包含根據本發明概念所製造的半導體裝置的電子系統的實例。
參看圖10，電子系統1100可包含控制器1110、輸入輸出（I/O）單元1120、記憶體裝置1130、介面1140以及充當資料通信路徑的匯流排1150。控制器1110、輸入輸出單元1120、記憶體裝置1130以及/或介面1140可經由匯流排1150彼此連接或耦接。
控制器1110可包含（例如）微處理器、數位信號處理器、微控制器或具有類似於微處理器、數位信號處理器或微控制器的功能的物質的任何其他邏輯裝置。輸入輸出單元1120可包含小鍵盤、鍵盤以及顯示裝置中的至少一者。記憶體裝置1130可經組態以儲存資料以及/或命令。介面單元1140可將電資料傳輸至通信網路或可自通信網路接收電資料。介面單元1140可以有線或無線方式操作。舉例而言，介面單元1140可包含用於無線通信的天線或用於有線通信的收發器。儘管圖式中未繪示，但電子系統1100可更包含充當用於改良控制器1110的操作的快取記憶體的快速DRAM裝置以及/或快速SRAM裝置。根據本發明概念所製造的半導體裝置可提供於記憶體裝置1130中或提供為控制器1110以及/或I/O單元1120的部分。
電子系統1100可由諸如個人數位助理（PDA）、攜帶型電腦、網路平板電腦、無線電話、行動電話、數位音樂播放器或記憶卡或可以無線方式傳輸/接收資料的任何其他類型的產品的電子產品利用。可應用圖10的電子系統1100的產品的其他實例包含MP3播放器、導航器（GPS）、固態磁碟機（SSD）、汽車以及家庭電氣設備。
圖11說明可利用圖10的電子系統1100的電子產品的一個此實例。亦即，如圖11中所繪示，圖10的電子系統1100可為行動電話1200。
最後，上文已詳細描述本發明概念的實施例以及實例。然而，本發明概念可以許多不同形式體現且不應被理解為限於上文所描述的實施例。實情為，描述此等實施例使得本揭露內容透徹且完整，且向熟習此項技術者充分傳達本發明概念。因此，本發明概念的真正精神以及範疇並不限於上文所描述的實施例以及實例而是限於以下申請專利範圍。
100‧‧‧基板/基板表面
110‧‧‧下部遮罩層
112‧‧‧第一下部遮罩圖案
114‧‧‧第二下部遮罩圖案
120‧‧‧上部遮罩層
122‧‧‧第一上部遮罩圖案
124‧‧‧第二上部遮罩圖案
125‧‧‧硬式遮罩
127‧‧‧第一硬式遮罩圖案
129‧‧‧第二硬式遮罩圖案
130‧‧‧犧牲層
132‧‧‧第一犧牲圖案
134‧‧‧第二犧牲圖案
142‧‧‧第一光阻圖案
144‧‧‧第二光阻圖案
146‧‧‧連接光阻圖案
152‧‧‧第一間隔物
154‧‧‧第二間隔物
160‧‧‧第一遮罩圖案
170‧‧‧第一間層絕緣層
180‧‧‧第二間層絕緣層
1100‧‧‧電子系統
1110‧‧‧控制器
1120‧‧‧輸入輸出（I/O）單元
1130‧‧‧記憶體裝置
1140‧‧‧介面
1150‧‧‧匯流排
1200‧‧‧行動電話
AF1‧‧‧第一有效鰭
AF2‧‧‧第二有效鰭
AP1a‧‧‧第一初步主動圖案
AP1b‧‧‧第一主動圖案
AP1b'‧‧‧第一不必要部分
AP2a‧‧‧第二初步主動圖案
AP2b‧‧‧第二主動圖案
C1‧‧‧第一連接圖案
C2‧‧‧第二連接圖案
CT1‧‧‧第一觸點
CT2‧‧‧第二觸點
d1‧‧‧第一距離
d2‧‧‧第二距離
dp、dap‧‧‧距離
D1‧‧‧第一方向
D2‧‧‧第二方向
GD1‧‧‧第一閘極介電圖案
GD2‧‧‧第二閘極介電圖案
GE1‧‧‧第一閘極電極
GE2‧‧‧第二閘極電極
GS1‧‧‧第一閘極結構
GS2‧‧‧第二閘極結構
I-I’、II-II'、III-III’、IV-IV’、V-V’、VI-VI’‧‧‧線
L1‧‧‧第一線圖案
L2‧‧‧第二線圖案
R1‧‧‧第一區
R2‧‧‧第二區
R3‧‧‧第三區
ST‧‧‧裝置隔離圖案
T1‧‧‧第一溝槽
T2‧‧‧第二溝槽
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
W5‧‧‧第五寬度
W6‧‧‧第六寬度
自結合隨附圖式的以下詳細描述將較清晰地理解本發明概念以及其目標、特徵以及優勢。隨附圖式說明非限制性（亦即，代表性）實施例。 圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A以及圖8A說明根據本發明概念的代表性實施例的半導體裝置的製造方法，且每一圖為其製造過程期間裝置的平面圖。 圖1B、圖2B、圖3B、圖4B、圖5B、圖6B、圖7B以及圖8B各自為分別沿著圖1A至圖8A的線I-I'、II-II'以及III-III'截得的複合剖視圖。 圖9A為可形成於根據本發明概念的半導體裝置的製造方法的代表性實施例中的第一以及第二光阻圖案的平面圖。 圖9B為沿著圖9A的線IV-IV'、V-V'以及VI-VI'截得的複合剖視圖。 圖10為包含根據本發明概念製造的半導體裝置的電子系統的實例的示意性方塊圖。 圖11為電子系統可應用於的行動電話的透視圖。 應注意，此等圖意欲說明某些代表性實施例中利用的方法、結構以及/或材料的一般特性並補充下文所提供的書面描述。然而，此等圖式並未按比例繪製且可並不精確地反映任何給定實施例的精確結構或效能特性，且不應解釋為界定或限制由代表性實施例所涵蓋的值或性質的範圍。舉例而言，為清楚起見，可減少或放大分子、層、區以及/或結構元件的相對厚度以及定位。各種圖式中的類似或相同參考數字的使用意欲指示類似或相同元件或特徵的存在。
180‧‧‧第二間層絕緣層
AP1b‧‧‧第一主動圖案
AP2b‧‧‧第二主動圖案
CT1‧‧‧第一觸點
CT2‧‧‧第二觸點
d1‧‧‧第一距離
d2‧‧‧第二距離
D1‧‧‧第一方向
D2‧‧‧第二方向
GS1‧‧‧第一閘極結構
GS2‧‧‧第二閘極結構
I-I’、II-II'、III-III’‧‧‧線
R1‧‧‧第一區
R2‧‧‧第二區
R3‧‧‧第三區

Claims (25)

  1. 一種製造半導體裝置的方法，所述半導體裝置具有第一區、第二區以及所述第一區與所述第二區之間的第三區，所述方法包括： 提供跨越所述第一區、第二區以及第三區的基板； 在所述基板上形成第一初步主動圖案以及第二初步主動圖案，使得所述第一初步主動圖案以及所述第二初步主動圖案自所述基板凸起，所述第一初步主動圖案自所述第一區延伸至所述第三區以便在所述第三區中與所述基板重疊，且所述第二初步主動圖案自所述第二區延伸至所述第三區以便亦在所述第三區中與所述基板重疊； 在所述基板上於所述第一區以及所述第二區而非所述第三區中形成遮罩圖案，藉此使所述基板暴露於所述第三區中； 執行第一蝕刻製程，所述第一蝕刻製程包括將所述遮罩圖案用作蝕刻遮罩來蝕刻所述第一初步主動圖案以及所述第二初步主動圖案，以分別自所述第一初步主動圖案以及所述第二初步主動圖案形成第一主動圖案以及第二主動圖案；以及 在所述基板上形成閘極結構，所述閘極結構包括與所述第一主動圖案交叉的第一閘極結構以及與所述第二主動圖案交叉的第二閘極結構， 其中所述第一主動圖案在第一方向上縱向延伸且在與所述第一方向交叉的第二方向上彼此間隔開， 所述第二主動圖案在所述第一方向上延伸且在所述第二方向上彼此間隔開， 所述第一方向橫跨所述第一區、第二區以及第三區延伸，且 在所述第二方向上，所述第一主動圖案中的鄰近者之間的距離不同於所述第二主動圖案中的鄰近者之間的距離。
  2. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述第一初步主動圖案中的每一者的形成包括形成各自在所述第一方向上縱向延伸的一對第一線圖案，以及形成在所述第三區中將所述第一線圖案的鄰近末端彼此連接的第一連接圖案，且 所述第二初步主動圖案中的每一者的形成包括形成各自在所述第一方向上縱向延伸的一對第二線圖案，以及第二連接圖案，形成在所述第三區中將所述第二線圖案的鄰近末端彼此連接的第二連接圖案。
  3. 如申請專利範圍第2項所述的製造半導體裝置的方法，其中所述第一蝕刻製程移除所述第一連接圖案以及所述第二連接圖案。
  4. 如申請專利範圍第2項所述的製造半導體裝置的方法，其中所述對第一線圖案之間在所述第二方向上的距離不同於所述對第二線圖案之間的距離。
  5. 如申請專利範圍第4項所述的製造半導體裝置的方法，其中形成所述第一初步主動圖案以及所述第二初步主動圖案，使得所述第一初步主動圖案中的鄰近者之間在所述第二方向上的距離實質上等於所述第一線圖案之間的所述距離，且 所述第二初步主動圖案中的鄰近者之間在所述第二方向上的距離實質上等於所述第二線圖案之間的所述距離。
  6. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述第一初步主動圖案以及所述第二初步主動圖案的形成包括： 在包含於所述第一區、第二區中的所述基板上形成硬式遮罩； 在所述第一區中的所述硬式遮罩上形成第一犧牲圖案並在所述第二區中的所述硬式遮罩上形成第二犧牲圖案； 分別在所述第一犧牲圖案以及所述第二犧牲圖案的側壁表面上形成第一間隔物以及第二間隔物； 移除所述第一犧牲圖案以及所述第二犧牲圖案； 蝕刻由所述第一間隔物以及所述第二間隔物所暴露的所述硬式遮罩以分別在所述第一區以及所述第二區中形成第一硬式遮罩圖案以及第二硬式遮罩圖案；以及 將所述第一硬式遮罩圖案以及所述第二硬式遮罩圖案用作蝕刻遮罩來蝕刻所述基板的上部部分以形成界定所述第一初步主動圖案以及所述第二初步主動圖案的第一溝槽。
  7. 如申請專利範圍第6項所述的製造半導體裝置的方法，其中所述第一犧牲圖案以及所述第二犧牲圖案的形成包括： 在所述硬式遮罩上形成犧牲層； 分別在所述第一區以及所述第二區中於所述犧牲層上形成第一光阻圖案以及第二光阻圖案；以及 將所述第一光阻圖案以及所述第二光阻圖案用作蝕刻遮罩來蝕刻所述犧牲層。
  8. 如申請專利範圍第7項所述的製造半導體裝置的方法，其中所述第一光阻圖案以及所述第二光阻圖案的形成包括將所述犧牲層上的光阻層暴露於具有給定波長的光，並使所暴露的所述光阻層顯影， 所述第一光阻圖案包括處於第一間距的多個第一線性光阻圖案，且所述第二光阻圖案包括處於第二間距且集體地在所述第一方向上與所述第一線性光阻圖案間隔開第一距離的多個第二線性光阻圖案， 所述第二間距不同於所述第一間距，且 所述第一距離小於用於形成所述光阻圖案的所述光的所述給定波長。
  9. 如申請專利範圍第6項所述的製造半導體裝置的方法，其中所述第一蝕刻製程在所述第三區中形成第二溝槽，所述第三區中的所述第二溝槽的底部安置於低於所述第一溝槽的底部的層面處，且所述第二溝槽的最寬部分具有分別在所述第三區與所述第一區之間以及所述第三區與所述第二區之間的邊界處的側面。
  10. 一種製造半導體裝置的方法，其包括： 圖案化基板以形成界定第一初步主動圖案以及第二初步主動圖案的第一溝槽，所述第一初步主動圖案在第一方向上縱向延伸且在與所述第一方向交叉的第二方向上彼此間隔開，所述第二初步主動圖案在所述第一方向上縱向延伸且在所述第一方向上與所述第一初步主動圖案間隔開並在所述第二方向上彼此間隔開，所述第一初步主動圖案中的鄰近者之間在所述第二方向上的距離不同於所述第二初步主動圖案中的鄰近者之間在所述第二方向上的距離； 在所述基板上形成暴露所述第一初步主動圖案以及所述第二初步主動圖案的末端部分的遮罩圖案，所述第一初步主動圖案的所述末端部分集體地在所述第一上與所述第二初步主動圖案的所述末端部分間隔開； 執行蝕刻製程，其中所述遮罩圖案用作蝕刻遮罩，所述蝕刻製程移除所述第一初步主動圖案以及所述第二初步主動圖案的所述末端部分且分別自其形成第一主動圖案以及第二主動圖案；以及 在所述基板上形成與所述第一主動圖案交叉的第一閘極結構以及與所述第二主動圖案交叉的第二閘極結構， 其中所述蝕刻製程形成第二溝槽，所述第二溝槽具有安置於低於所述第一溝槽的底部的層面處的底部，且使得所述第二溝槽在所述第一方向上的寬度等於所有所述第一主動圖案的集合與所有所述第二主動圖案的集合之間在所述第一方向上的距離。
  11. 如申請專利範圍第10項所述的製造半導體裝置的方法，其中所述第一初步主動圖案中的每一者的形成包括形成一對第一線圖案以及第一連接圖案，所述第一線性圖案在所述第一方向上縱向延伸，所述第一連接圖案連接所述第一線圖案的鄰近末端部分， 所述第二初步主動圖案中的每一者的形成包括形成一對第二線圖案以及第二連接圖案，所述第二線圖案在所述第一方向上縱向延伸，所述第二連接圖案連接所述第二線圖案的鄰近末端部分，且 所述第一連接圖案以及所述第二連接圖案分別構成所述第一初步主動圖案以及所述第二初步主動圖案的所述末端部分。
  12. 如申請專利範圍第11項所述的製造半導體裝置的方法，其中形成所述第一初步主動圖案以及所述第二初步主動圖案，使得所述第一初步主動圖案中的鄰近者之間在所述第二方向上的距離實質上等於所述第一線圖案之間的距離，且 所述第二初步主動圖案中的鄰近者之間在所述第二方向上的距離實質上等於所述第二線圖案之間的距離。
  13. 如申請專利範圍第10項所述的製造半導體裝置的方法，其中所述第一溝槽的形成包括： 在所述基板上依序形成下部遮罩層以及上部遮罩層； 在第一區上形成第一犧牲圖案並在第二區上形成第二犧牲圖案； 分別在所述第一犧牲圖案以及所述第二犧牲圖案的側壁表面上形成第一間隔物以及第二間隔物； 將所述第一間隔物以及所述第二間隔物用作蝕刻遮罩來蝕刻所述上部遮罩層以分別在所述第一區以及所述第二區上形成第一上部遮罩圖案以及第二上部遮罩圖案； 將所述第一上部遮罩圖案以及所述第二上部遮罩圖案用作蝕刻遮罩來蝕刻所述下部遮罩層以分別在所述第一區以及所述第二區上形成第一下部遮罩圖案以及第二下部遮罩圖案；以及 將所述第一下部遮罩圖案以及所述第二下部遮罩圖案用作蝕刻遮罩來蝕刻所述基板的上部部分。
  14. 如申請專利範圍第13項所述的製造半導體裝置的方法，其中所述第一犧牲圖案以及所述第二犧牲圖案的形成包括： 在所述上部遮罩層上形成犧牲層； 對所述犧牲層執行光微影製程以在所述第一區上形成第一光阻圖案並在所述第二區上形成第二光阻圖案，所述光微影製程包括將光阻層暴露於具有給定波長的光的暴露製程；以及 將所述第一光阻圖案以及所述第二光阻圖案用作蝕刻遮罩來蝕刻所述犧牲層。
  15. 如申請專利範圍第14項所述的製造半導體裝置的方法，其中所述第一光阻圖案的形成包括形成在所述第一方向上縱向延伸且在所述第二方向上彼此間隔開第一距離的第一線性光阻圖案， 所述第二光阻圖案的形成包括形成在所述第一方向上縱向延伸且在所述第二方向上彼此間隔開不同於所述第一距離的第二距離的第二線性光阻圖案，且 所有所述第二線性光阻圖案的集合與所有所述第一光阻圖案的集合在所述第一方向上間隔開一距離，所述距離小於用於所述暴露製程中的光的所述波長。
  16. 如申請專利範圍第10項所述的製造半導體裝置的方法，其中所述第一閘極結構用作記憶體單元電晶體的部分，且 所述第二閘極結構用作周邊電路電晶體的部分。
  17. 一種製造半導體裝置的方法，其包括： 在基板上形成犧牲層； 執行光微影製程以在所述犧牲層上形成經圖案化光阻層，所述經圖案化光阻層包括第一光阻圖案以及第二光阻圖案， 所述第一光阻圖案中的至少一者自待形成記憶單元的記憶體單元區延伸至毗鄰所述記憶體單元區以及待形成周邊電路的周邊電路區的第三區，且 所述第二光阻圖案中的至少一者自所述周邊電路區延伸至所述第三區； 將所述經圖案化光阻層用作蝕刻遮罩來蝕刻所述犧牲層以在所述記憶體單元區、所述周邊電路區以及所述第三區中形成經圖案化犧牲材料層； 沿著所述經圖案化犧牲材料層的側表面形成側壁表面間隔物； 移除所述經圖案化犧牲材料層並將所述間隔物用作蝕刻遮罩來蝕刻所述基板以在所述記憶體單元區、所述周邊電路區以及所述第三區中圖案化所述基板； 在所述基板上形成遮罩，所述遮罩覆蓋所述基板在所述記憶體單元區以及所述周邊電路區兩者中所圖案化的部分，同時暴露所述基板的在所述第三區中所圖案化的部分； 將所述遮罩用作蝕刻遮罩來蝕刻所述第三區中的所述基板以移除所述基板的在所述第三區中所圖案化的部分，且藉此在所述記憶體單元區中形成所述基板的多個第一主動區並在所述周邊電路區中形成所述基板的多個第二主動區； 形成橫跨所述第一主動區延伸的第一閘極；以及 形成橫跨所述第二主動區延伸的第二閘極。
  18. 如申請專利範圍第17項所述的製造半導體裝置的方法，其中將所述間隔物用作蝕刻遮罩以對所述基板的蝕刻在所述記憶體單元區以及所述周邊電路區於所述基板中形成第一溝槽，且 在所述第三區中對所述基板的所述蝕刻在所述第三區於所述基板中形成第二溝槽， 所述第二溝槽具有大於所述第一溝槽的深度的深度。
  19. 如申請專利範圍第18項所述的製造半導體裝置的方法，更包括在所述第一溝槽以及所述第二溝槽中形成填充所述第二溝槽且僅部分填充所述第一溝槽的絕緣材料的隔離層，使得所述基板的主動圖案在所述記憶體單元區以及所述周邊電路區中的每一者中自所述隔離層向上凸起，且 其中所述第一閘極以及所述第二閘極形成於所述隔離層上。
  20. 如申請專利範圍第17項所述的製造半導體裝置的方法，更包括在所述基板上形成下部硬式遮罩層並在形成所述犧牲層之前在所述下部硬式遮罩層上形成上部硬式遮罩層，且 將所述間隔物用作蝕刻遮罩以對所述基板的蝕刻包括將所述間隔物用作蝕刻遮罩來蝕刻所述上部硬式遮罩層以形成上部遮罩圖案，將所述上部遮罩圖案用作蝕刻遮罩來蝕刻所述下部硬式遮罩層以形成下部遮罩圖案，以及將所述上部遮罩圖案以及所述下部遮罩圖案用作蝕刻遮罩來蝕刻所述基板。
  21. 如申請專利範圍第17項所述的製造半導體裝置的方法，其中所述光微影製程包括將光阻層暴露於具有給定波長的光的暴露製程， 在第一方向上，延伸至所述第三區的所有所述第一光阻圖案的集合與延伸至所述第三區的所有所述第二光阻圖案的集合之間的距離小於所述給定波長，所述第一方向為在所述記憶體單元區與所述周邊電路區之間延伸而直接橫跨所述第三區的一個方向。
  22. 一種半導體裝置，其包括： 基板，其具有第一區、第二區以及所述第一區與所述第二區之間的第三區； 第一主動圖案，自所述基板的所述第一區朝上凸起，在與所述第一區至所述第三區交叉的第一方向上延伸且在與所述第一方向交叉的第二方向上彼此間隔開； 第二主動圖案，自所述基板的所述第二區朝上凸起，在所述第一方向上延伸且在所述第二方向上彼此間隔開，當在所述第二方向上量測時，所述第一主動圖案中的鄰近者之間的距離不同於所述第二主動圖案中的鄰近者之間的彼等距離； 第一閘極結構，其與所述第一主動圖案交叉；以及 第二閘極結構，其與所述第二主動圖案交叉， 其中所述第三區由溝槽界定，所述溝槽提供於所述基板上且在所述第一區與所述第二區之間， 所述第一主動圖案的側壁表面沿著所述第二方向在所述第一區與所述第三區之間的邊界處對準，且 所述第二主動圖案的側壁表面沿著所述第二方向在所述第二區與所述第三區之間的邊界處對準。
  23. 如申請專利範圍第22項所述的半導體裝置，其中當在所述第一方向上量測時，所述溝槽的最大寬度實質上等於所述第一主動圖案以及所述第二主動圖案的所述側壁表面之間的距離。
  24. 如申請專利範圍第22項所述的半導體裝置，其中當以剖視圖檢視時，所述基板的所述第一區的頂表面相接在所述第一區與所述第三區的所述邊界處的所述溝槽的側壁，且所述基板的所述第二區的頂表面相接在所述第二區與所述第三區的所述邊界處的所述溝槽的相對側壁。
  25. 如申請專利範圍第22項所述的半導體裝置，其中所述第一閘極結構作為記憶體單元電晶體的部分，且 所述第二閘極結構作為周邊電路電晶體的部分。
TW104125320A 2014-08-25 2015-08-05 半導體裝置及其製造方法 TWI661557B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462041473P 2014-08-25 2014-08-25
US62/041,473 2014-08-25
??10-2015-0014806 2015-01-30
KR1020150014806A KR102290460B1 (ko) 2014-08-25 2015-01-30 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201611273A true TW201611273A (zh) 2016-03-16
TWI661557B TWI661557B (zh) 2019-06-01

Family

ID=55534432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125320A TWI661557B (zh) 2014-08-25 2015-08-05 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP6677464B2 (zh)
KR (1) KR102290460B1 (zh)
TW (1) TWI661557B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785429A (zh) * 2016-08-30 2018-03-09 台湾积体电路制造股份有限公司 在基板上形成鳍片的方法
TWI767844B (zh) * 2021-09-29 2022-06-11 華邦電子股份有限公司 半導體結構及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637621B1 (ko) * 2016-05-25 2024-02-20 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
JP4704015B2 (ja) * 2004-11-29 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体記憶装置の製造方法
US7750416B2 (en) * 2006-05-03 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Modifying work function in PMOS devices by counter-doping
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8198655B1 (en) * 2009-04-27 2012-06-12 Carnegie Mellon University Regular pattern arrays for memory and logic on a semiconductor substrate
JP2010153899A (ja) * 2010-02-22 2010-07-08 Toshiba Corp 半導体メモリ
KR20120041558A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 반도체 소자의 제조 방법
JP2013197533A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 記憶装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785429A (zh) * 2016-08-30 2018-03-09 台湾积体电路制造股份有限公司 在基板上形成鳍片的方法
CN107785429B (zh) * 2016-08-30 2022-03-25 台湾积体电路制造股份有限公司 在基板上形成鳍片的方法
TWI767844B (zh) * 2021-09-29 2022-06-11 華邦電子股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
JP2016046535A (ja) 2016-04-04
JP6677464B2 (ja) 2020-04-08
KR20160025436A (ko) 2016-03-08
KR102290460B1 (ko) 2021-08-19
TWI661557B (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
CN105390399B (zh) 半导体装置及其制造方法
US9761593B2 (en) Semiconductor device
KR100731334B1 (ko) 반도체장치의 제조방법
US9257444B2 (en) Method of fabricating semiconductor devices having vertical cells
CN105336584B (zh) 细微图案化方法以及利用该方法制造半导体器件的方法
US9590034B2 (en) Methods of forming semiconductor devices to include single body interconnection patterns using fine patterning techniques, and semiconductor device so formed
EP2959505B1 (en) Finfets and fin isolation structures
US20060216922A1 (en) Integrated circuit fabrication
US20110256723A1 (en) Method for forming semiconductor device
US20150333059A1 (en) Semiconductor devices including isolation gate lines between active patterns and methods of manufacturing the same
KR102366804B1 (ko) 반도체 소자의 제조 방법
KR101096907B1 (ko) 반도체 소자 및 그 형성방법
TWI661557B (zh) 半導體裝置及其製造方法
KR20090077511A (ko) 콘택홀 형성 방법 및 이를 포함하는 반도체 소자의 제조방법.
JP2007165413A (ja) 強誘電体記憶装置および電子機器
KR20110101678A (ko) 반도체 소자 및 그의 형성 방법
US9390214B2 (en) Methods of preparing layouts for semiconductor devices, photomasks formed using the layouts, and semiconductor devices fabricated using the photomasks
US20130228892A1 (en) Semiconductor device and method of manufacturing the same
US8836074B2 (en) Semiconductor memory device
JP5524167B2 (ja) 半導体装置の製造方法
CN108281423A (zh) 制作半导体元件的方法
JP2010225993A (ja) 半導体装置の製造方法および半導体装置
KR20060135241A (ko) 반도체 소자의 정렬키 형성 방법
KR20070000156A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
KR20060136126A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법