TW201513754A - 封裝載板及其製作方法 - Google Patents
封裝載板及其製作方法 Download PDFInfo
- Publication number
- TW201513754A TW201513754A TW102135031A TW102135031A TW201513754A TW 201513754 A TW201513754 A TW 201513754A TW 102135031 A TW102135031 A TW 102135031A TW 102135031 A TW102135031 A TW 102135031A TW 201513754 A TW201513754 A TW 201513754A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- intermediate substrate
- pads
- package carrier
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種封裝載板,包括一介電層、一中介基材以及一增層結構。中介基材具有彼此相對的第一表面、第二表面以及多個分別位於第一表面上、第二表面上的第一接墊、第二接墊。介電層具有彼此相對的第三表面、第四表面,中介基材內埋於介電層中。中介基材的第二表面未被介電層的第四表面所覆蓋且與第四表面之間具有一高低差。增層結構配置於介電層的第三表面上,且與中介基材的第一接墊電性連接。
Description
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種封裝載板及其製作方法。
晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式而安裝至一封裝載板,以使晶片上的接點可電性連接至封裝載板。因此,晶片的接點分佈可藉由封裝載板重新配置,以符合下一層級的外部元件的接點分佈。
本發明提供一種封裝載板,適於承載至少一晶片。
本發明還提供一種封裝載板的製作方法,其可製作出上述的封裝載板。
本發明的封裝載板,其包括一介電層、一中介基材以及
一增層結構。中介基材具有彼此相對的第一表面、第二表面以及多個分別位於第一表面上、第二表面上的第一接墊、第二接墊。介電層具有彼此相對的第三表面、第四表面,中介基材內埋於介電層中。中介基材的第二表面未被介電層的第四表面所覆蓋且與第四表面之間具有一高低差。增層結構配置於介電層的第三表面上,且與中介基材的第一接墊電性連接。
在本發明的一實施例中,上述的增層結構包括一第一線路層、至少一絕緣層、至少一第二線路層、多個第一導電孔以及多個第二導電孔。第一線路層配置於介電層的第三表面上,且第一線路層透過第一導電孔與中介基材的第一接墊電性連接。絕緣層覆蓋第一線路層與介電層的第三表面。第二線路層配置於絕緣層相對遠離第三表面的一表面上。第二導電孔貫穿絕緣層且電性連接第一線路層與第二線路層。
在本發明的一實施例中,上述的中介基材具有多個直通穿孔,而每一直通穿孔內填充有一導電材料,以電性連接對應的第一接墊與對應的第二接墊,且中介基材的材質包括矽晶、玻璃或陶瓷。
在本發明的一實施例中,上述的中介基材包括一第一中介基材層、一第二中介基材層以及一第三中介基材層,第一中介基材層位於第二中介基材層與第三中介基材層之間,且第二中介基材層與第三中介基材層分別具有第一表面與第二表面,而第一中介基材層的材質包括矽晶、玻璃或陶瓷,當第一中介基材層的
材質為矽晶時,第二中介基材層與第三中介基材層的材質可選自玻璃、陶瓷、聚醯亞胺(polyimide,PI)、聚苯并噁唑纖維(polybenzoxazole,PBO)、雙-苯環丁烷(bis-benzocyclobuten,BCB)、矽樹脂(silicones)、丙烯酸酯(Acrylates)或環氧樹脂(epoxy)等絕緣材料。
在本發明的一實施例中,上述的封裝載板更包括:一黏著層,配置於中介基材的第二表面上,其中黏著層覆蓋第二表面且暴露出第二接墊。
本發明的封裝載板的製作方法,其包括以下步驟。提供一金屬基材。將一已形成有一黏著層的中介基材接合於金屬基材上。中介基材具有彼此相對的一第一表面與一第二表面以及多個分別位於第一表面上與第二表面上的第一接墊與第二接墊。黏著層形成於中介基材的第二表面上且覆蓋第二接墊。壓合一介電層於金屬基材及中介基材的第一表面上。介電層包覆中介基材與黏著層的周圍。形成一增層結構於介電層相對遠離金屬基材的一第三表面上。移除金屬基材,而暴露出介電層相對於第三表面的一第四表面。中介基材的第二表面未被介電層的第四表面所覆蓋且與第四表面之間具有一高低差。
在本發明的一實施例中,上述的裝載板的製作方法更包括:於移除金屬基材之後,完全移除黏著層而暴露出第二接墊。
在本發明的一實施例中,上述的裝載板的製作方法更包括:於移除金屬基材之後,以形成開孔方式移除部分黏著層而暴
露出部分第二接墊。
在本發明的一實施例中,上述的封裝載板的製作方法更包括:於移除金屬基材之後,以減薄厚度方式移除部分黏著層,其中黏著層覆蓋第二表面且暴露出第二接墊。
基於上述,由於本發明的中介基材是內埋於介電層內,且增層結構是配置於介電層上,因此本發明的封裝載板可視為一高佈線密度的封裝載板。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100a、100b、100c‧‧‧封裝載板
110‧‧‧介電層
112‧‧‧第三表面
114‧‧‧第四表面
120‧‧‧中介基材
120a‧‧‧第一中介基材層
120b‧‧‧第二中介基材層
120c‧‧‧第三中介基材層
121‧‧‧第一表面
122‧‧‧第一接墊
123‧‧‧第二表面
124‧‧‧第二接墊
125‧‧‧直通穿孔
127‧‧‧導電材料
130、130b、130c‧‧‧黏著層
132‧‧‧開孔
140‧‧‧增層結構
141、202‧‧‧表面
142‧‧‧絕緣層
144‧‧‧第一線路層
145‧‧‧第一導電孔
146‧‧‧第二線路層
147‧‧‧第三接墊
148‧‧‧第二導電孔
150‧‧‧防焊層
160、170‧‧‧表面處理層
200‧‧‧金屬基材
210‧‧‧定位圖案
H‧‧‧高低差
圖1繪示為本發明的一實施例的一種封裝載板的剖面示意圖。
圖2A至圖2G”繪示為本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。
圖1繪示為本發明的一實施例的一種封裝載板的剖面示意圖。請參考圖1,在本實施例中封裝載板100a包括一介電層110、一中介基材120以及一增層結構140。中介基材120具有彼此相對的第一表面121、第二表面123以及多個分別位於第一表面
121上與第二表面123上的第一接墊122及第二接墊124。介電層110具有彼此相對的第三表面112與第四表面114,而中介基材120內埋於介電層110中。特別是,中介基材120的第二表面123未被介電層110的第四表面114所覆蓋且與第四表面114之間具有一高低差H。增層結構140配置於介電層110的第三表面112上,且與中介基材120的第一接墊122電性連接。
詳細來說,本實施例之介電層110的材質例如是ABF(Ajinomoto build-up film)樹脂、苯並環丁烯(benzocyclobutene,簡稱BCB)樹脂、光阻材料(例如是Shin-Etsu Chemical Co.,Ltd公司研發出來的材料,簡稱SINR)、聚苯噁唑(polybenzoxazole,簡稱PBO)、甲基系矽膠、乙基系矽膠,環苯系矽膠、環氧樹脂或高分子樹脂。
在本實施例中,中介基材120具體化為具有多個直通穿孔125,而每一直通穿孔125內填充有一導電材料127,以電性連接對應的第一接墊122與對應的第二接墊124。此處,中介基材120是由一第一中介基材層120a、一第二中介基材層120b以及一第三中介基材層120c所組成,其中第一中介基材層120a位於第二中介基材層120b與第三中介基材層120c之間,且第二中介基材層120b與第三中介基材層120c分別具有第一表面121與第二表面123。
第一中介基材層120a的材質包括矽晶、玻璃或陶瓷。當第一中介基材層120a的材質為矽晶,而第二中介基材層120b與
第三中介基材層120c的材質為玻璃或陶瓷等絕緣材料時,直通穿孔125的孔壁亦須覆蓋一層玻璃或陶瓷等絕緣材料,以避免與導電材料127相互導電。當然,於其他實施例中,第二中介基材層120b的材質與第三中介基材層120c的材質亦可選自聚醯亞胺(polyimide,PI)、聚苯并噁唑纖維(polybenzoxazole,PBO)、雙-苯環丁烷(bis-benzocyclobuten,BCB)、矽樹脂(silicones)、丙烯酸酯(Acrylates)或環氧樹脂(epoxy)等絕緣材料。於其他未繪示的實施例中,中介基材120可為單一基材層,材質包括矽晶、玻璃或陶瓷,但並不以此為限。簡言之,本實施例並不限定中介基材的結構型態,上述兩種中介基材皆仍屬於本發明可採用的技術方案,不脫離本發明所欲保護的範圍。
此外,本實施例的增層結構140具體化是由一第一線路層144、至少一絕緣層142、至少一第二線路層146、多個第一導電孔145以及多個第二導電孔148所構成。第一線路層144配置於介電層110的第三表面112上,且第一線路層144透過第一導電孔145與中介基材120的第一接墊122電性連接。此處,部分第一線路層144在介電層110的第三表面112上的正投影不重疊於第一接墊122於介電層110的第三表面112上的正投影。也就是說,第一線路層144與第二線路層146可將中介基材120的第一接墊122的接點扇出(fan-out),而使增層結構140的表面可具有較大的接點分佈面積,以供接合外部電子裝置(未繪示)。絕緣層142覆蓋第一線路層144與介電層110的第三表面112。第二線
路層146配置於絕緣層142相對遠離第三表面112的一表面141上。第二導電孔148貫穿絕緣層142且電性連接第一線路層144與第二線路層146。
再者,本實施例的封裝載板100a中更包括設置一防焊層150於增層結構140上,其中防焊層150暴露出部分增層結構140,意即防焊層150暴露出增層結構140之最外層第二線路層146的部分以供成為多個第三接墊147。為了使中介基材120的第二接墊124以及增層結構140的第三接墊147具有較佳的接點信賴度,本實施例的封裝載板100a可更包括一表面處理層160以及一表面處理層170。表面處理層160是配置於中介基材120的第二接墊124上,而表面處理層170是配置於增層結構140的第三接墊147上,其中表面處理層160、170可以避免第二接墊124及第三接墊147氧化或受到外界污染。表面處理層160、170的材質例如是鎳、鈀、金以及其組合之合金,但並不以此為限。
由於本實施例的中介基材120是內埋於介電層110內,且增層結構140是配置於介電層110上,因此,本實施例之封裝載板100a可視為一高佈線密度的封裝載板。此外,由於本實施例的中介基材120的第二表面123與介電層110的第四表面114之間具有高低差H,因此後續本實施例的封裝載板100a與晶片(未繪示)組裝成一晶片封裝結構(未繪示)時,可降低整體晶片封裝結構的封裝厚度。
以上僅介紹本發明的封裝載板100a的結構,並未介紹本
發明的封裝載板100a的製作方法。對此,以下將以圖1中的封裝載板100a的結構作為舉例說明,並配合圖2A至圖2G”對本發明的封裝載板100a、100b、100c的製作方法進行詳細的說明。
圖2A至圖2G”繪示為本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。請先參考圖2A,依照本實施例的封裝載板100a的製作方法,首先,提供一具有多個定位圖案210的金屬基材200。舉例來說,定位圖案210是透過於金屬基材200的表面202上形成圖案化光阻層(未繪示),且以此圖案化光阻層為電鍍罩幕電鍍一金屬所形成。於形成定位圖案210之後,即可移除圖案化光阻層,而形成如圖2A之具有定位圖案210的金屬基材200。
接著,請參考圖2B,將一已形成有一黏著層130的中介基材120接合於金屬基材200的表面202上。中介基材120具有彼此相對的第一表面121與第二表面123以及多個分別位於第一表面121上與第二表面123上的第一接墊122與第二接墊124。黏著層130形成於中介基材120的第二表面123上且覆蓋第二接墊124。更詳細來說,在本實施例中,第二接墊124上可選擇性地形成有一表面處理層160,而黏著層130是形成於中介基材120的第二表面123上且覆蓋第二接墊124或覆蓋位於第二接墊124上的表面處理層160,其中黏著層130完全包覆第二接墊124的周圍與表面處理層160的周圍。中介基材120具有多個直通穿孔125,而每一直通穿孔125內填充有一導電材料127,以電性連接對應的第
一接墊122與對應的第二接墊124。此處,中介基材120是由一第一中介基材層120a、一第二中介基材層120b以及一第三中介基材層120c所組成,其中第一中介基材層120a位於第二中介基材層120b與第三中介基材層120c之間,且第二中介基材層120b與第三中介基材層120c分別具有第一表面121與第二表面123。第一中介基材層120a的材質包括矽晶、玻璃或陶瓷。當第一中介基材層120a的材質為矽晶,而第二中介基材層120b與第三中介基材層120c的材質為玻璃或陶瓷等絕緣材料時,直通穿孔125的孔壁亦須覆蓋一層玻璃或陶瓷等絕緣材料,以避免與導電材料127相互導電。當然,於其他實施例中,第二中介基材層120b的材質與第三中介基材層120c的材質亦可選自聚醯亞胺(polyimide,PI)、聚苯并噁唑纖維(polybenzoxazole,PBO)、雙-苯環丁烷(bis-benzocyclobuten,BCB)、矽樹脂(silicones)、丙烯酸酯(Acrylates)或環氧樹脂(epoxy)等絕緣材料。於其他未繪示的實施例中,中介基材120可為單一基材層,材質包括矽晶、玻璃或陶瓷,但並不以此為限。更具體來說,已形成有黏著層130的中介基材120是透過壓合的方式而接合於金屬基材200上。本實施例的定位圖案210可視為一對準標靶,由於金屬基材200的尺寸大於中介基材120的尺寸,故中介基材120可透過定位圖案210而定位於金屬基材200上。
接著,請參考圖2C,壓合一介電層110於金屬基材200的表面202及中介基材120的第一表面121上。此時,介電層110
包覆中介基材120與黏著層130的周圍,且介電層110覆蓋中介基材120的第一表面121與第一接墊122。
接著,請參考圖2D,形成一增層結構140於介電層110相對遠離金屬基材200的一第三表面112上。詳細來說,本實施例的增層結構140具體化是由一第一線路層144、至少一絕緣層142、至少一第二線路層146、多個第一導電孔145以及第二導電孔148所構成。第一線路層144形成於介電層110的第三表面112上,且第一線路層144透過導電孔145與中介基材120的第一接墊122電性連接。此處,部分第一線路層144在介電層110的第三表面112上的正投影不重疊於第一接墊122於介電層110的第三表面112上的正投影。也就是說,第一線路層144以及第二線路層146可將中介基材120的第一接墊122的接點扇出(fan-out),而使增層結構140的表面可具有較大的接點分佈面積,以供接合外部電子裝置(未繪示)。絕緣層142覆蓋第一線路層144與介電層110的第三表面112。第二線路層146配置於絕緣層142相對遠離第三表面112的一表面141上。第二導電孔148貫穿絕緣層142且電性連接第一線路層144與第二線路層146。
接著,請參考圖2E,形成一防焊層150於增層結構140上,其中防焊層150暴露出部分增層結構140,意即防焊層150暴露出增層結構140之最外層第二線路層146的部分以供成為多個第三接墊147。為了使第三接墊147具有較佳的接點信賴度,可形成一表面處理層170於第三接墊147上,以避免第三接墊147
氧化或受到外界污染。
之後,請同時參考圖2E與圖2F,移除金屬基材200及可選擇性地移除定位圖案210,而暴露出介電層110相對於第三表面112的一第四表面114。特別是,介電層110的第四表面114與中介基材120的第二表面123具有一高低差H。
最後,請同時參考圖2F與圖2G,完全移除黏著層130而暴露出位於中介基材120的第二接墊124或者暴露出第二接墊124上的表面處理層160。此時,移除黏著層130的方法包括電漿處理、噴砂處理、蝕刻處理或雷射處理,但並不以此為限。至此,以完成封裝載板100a的製作。
於另一實施例中,於圖2F的步驟之後,接著,請參考圖2G’,以形成開孔132方式移除部分黏著層130,而形成暴露出部分第二接墊124的黏著層130b。此時,黏著層130b的設置可視一種保護層與/或防焊層,其可保護中介基材120的第二接墊124以避免損壞。至此,以完成封裝載板100b的製作。
於又一實施例中,於圖2F的步驟之後,接著,請參考圖2G”,以減薄厚度方式移除部分黏著層130,而形成覆蓋中介基材120的第二表面123且暴露出第二接墊124的黏著層130c。此處,黏著層130c實質上是暴露出位於第二接墊124上的表面處理層160。至此,以完成封裝載板100c的製作。
需說明的是,於後續的製程中,亦可將焊球(未繪示)配置於表面處理層160上,而晶片(未繪示)可透過焊球而與位
於中介基材120的第二接墊124上方的表面處理層160電性連接,而構成一晶片封裝結構(未繪示)。此處,晶片可以是一積體電路晶片,其例如為一中央處理器、一繪圖處理器、一記憶體等半導體晶片之單一晶片或是一晶片模組;或者是一光電處理器,例如是一發光二極體(LED)晶片或一雷射二極體晶片等,於此並不加以限制。由於此晶片封裝結構是採用本實施例的封裝載板100a、100b、100c,因此此晶片封裝結構可具有較薄的封裝厚度,可符合現今輕、薄、短、小的趨勢。
綜上所述,由於本發明之中介基材是內埋於介電層內,且增層結構是配置於介電層上,因此本發明之封裝載板可視為一高佈線密度的封裝載板。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a‧‧‧封裝載板
110‧‧‧介電層
112‧‧‧第三表面
114‧‧‧第四表面
120‧‧‧中介基材
120a‧‧‧第一中介基材層
120b‧‧‧第二中介基材層
120c‧‧‧第三中介基材層
121‧‧‧第一表面
122‧‧‧第一接墊
123‧‧‧第二表面
124‧‧‧第二接墊
125‧‧‧直通穿孔
127‧‧‧導電材料
140‧‧‧增層結構
141‧‧‧表面
142‧‧‧絕緣層
144‧‧‧第一線路層
145‧‧‧第一導電孔
146‧‧‧第二線路層
147‧‧‧第三接墊
148‧‧‧第二導電孔
150‧‧‧防焊層
160、170‧‧‧表面處理層
H‧‧‧高低差
Claims (9)
- 一種封裝載板,包括:一中介基材,具有彼此相對的一第一表面與一第二表面、多個分別位於該第一表面上與該第二表面上的第一接墊與第二接墊;一介電層,具有彼此相對的一第三表面與一第四表面,其中該中介基材內埋於該介電層中,該中介基材的該第二表面未被該介電層的該第四表面所覆蓋且與該第四表面之間具有一高低差;以及一增層結構,配置於該介電層的該第三表面上,且與該中介基材的該些第一接墊電性連接。
- 如申請專利範圍第1項所述的封裝載板,其中該增層結構包括一第一線路層、至少一絕緣層、至少一第二線路層、多個第一導電孔以及多個第二導電孔,該第一線路層配置於該介電層的該第三表面上,且該第一線路層透過該些第一導電孔與該中介基材的該些第一接墊電性連接,該絕緣層覆蓋該第一線路層與該介電層的該第三表面,該第二線路層配置於該絕緣層相對遠離該第三表面的一表面上,該些第二導電孔貫穿該絕緣層且電性連接該第一線路層與該第二線路層。
- 如申請專利範圍第1項所述的封裝載板,其中該中介基材具有多個直通穿孔,而各該直通穿孔內填充有一導電材料,以電性連接對應的該第一接墊與對應的該第二接墊,且該中介基材的 材質包括矽晶、玻璃或陶瓷。
- 如申請專利範圍第3項所述的封裝載板,其中該中介基材包括一第一中介基材層、一第二中介基材層以及一第三中介基材層,該第一中介基材層位於該第二中介基材層與該第三中介基材層之間,且該第二中介基材層與該第三中介基材層分別具有該第一表面與該第二表面,而該第一中介基材層的材質包括矽晶、玻璃或陶瓷,當該第一中介基材層的材質為矽晶時,該第二中介基材層與該第三中介基材層的材質可選自玻璃、陶瓷、聚醯亞胺、聚苯并噁唑纖維、雙-苯環丁烷、矽樹脂、丙烯酸酯或環氧樹脂。
- 如申請專利範圍第1項所述的封裝載板,更包括:一黏著層,配置於該中介基材的該第二表面上,其中該黏著層覆蓋該第二表面且暴露出該些第二接墊。
- 一種封裝載板的製作方法,包括:提供一金屬基材;將一已形成有一黏著層的中介基材接合於該金屬基材上,該中介基材具有彼此相對的一第一表面與一第二表面以及多個分別位於該第一表面上與該第二表面上的第一接墊與第二接墊,而該黏著層形成於該中介基材的該第二表面上且覆蓋該些第二接墊;壓合一介電層於該金屬基材及該中介基材的該第一表面上,該介電層包覆該中介基材與該黏著層的周圍;形成一增層結構於該介電層相對遠離該金屬基材的一第三表面上;以及 移除該金屬基材,而暴露出該介電層相對於該第三表面的一第四表面,其中該中介基材的該第二表面未被該介電層的該第四表面所覆蓋且與該第四表面之間具有一高低差。
- 如申請專利範圍第6項所述封裝載板的製作方法,更包括:於移除該金屬基材之後,完全移除該黏著層而暴露出該些第二接墊。
- 如申請專利範圍第6項所述封裝載板的製作方法,更包括:於移除該金屬基材之後,以形成開孔方式移除部分該黏著層而暴露出部分該些第二接墊。
- 如申請專利範圍第6項所述封裝載板的製作方法,更包括:於移除該金屬基材之後,以減薄厚度方式移除部分該黏著層,其中該黏著層覆蓋該第二表面且暴露出該些第二接墊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102135031A TWI544846B (zh) | 2013-09-27 | 2013-09-27 | 封裝載板及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102135031A TWI544846B (zh) | 2013-09-27 | 2013-09-27 | 封裝載板及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201513754A true TW201513754A (zh) | 2015-04-01 |
TWI544846B TWI544846B (zh) | 2016-08-01 |
Family
ID=53437335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102135031A TWI544846B (zh) | 2013-09-27 | 2013-09-27 | 封裝載板及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI544846B (zh) |
-
2013
- 2013-09-27 TW TW102135031A patent/TWI544846B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI544846B (zh) | 2016-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI543307B (zh) | 封裝載板與晶片封裝結構 | |
TWI425896B (zh) | 具有內埋式導電線路之電路板及其製造方法 | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
TWI496254B (zh) | 嵌埋半導體元件之封裝結構及其製法 | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
TWI649845B (zh) | 半導體封裝結構及其製造方法 | |
KR20190091751A (ko) | 반도체 패키지 | |
TWI557855B (zh) | 封裝載板及其製作方法 | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
JP2008166824A (ja) | マルチチップパッケージおよびその形成方法 | |
KR20080093909A (ko) | 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지 | |
JP2008160084A (ja) | ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法 | |
KR20080103473A (ko) | 다이 수용 스루홀을 갖는 cmos 이미지 센서 칩 스케일패키지 및 그 방법 | |
JP2010219121A (ja) | 半導体装置及び電子装置 | |
US9324580B2 (en) | Process for fabricating a circuit substrate | |
US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
TW201444432A (zh) | 承載基板及其製作方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
KR20200135758A (ko) | 반도체 패키지 및 그 형성 방법 | |
TW201513280A (zh) | Ic載板、具有該ic載板的半導體器件及製作方法 | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
TWI624011B (zh) | 封裝結構及其製法 | |
TW201507564A (zh) | 電路板及其製作方法 | |
US20210296260A1 (en) | Semiconductor packaging substrate, fabrication method and packaging process thereof |