TW201322233A - 影像顯示系統與閘極驅動電路 - Google Patents

Abstract

一種影像顯示系統，包括一閘極驅動電路，用以產生複數閘極驅動信號以驅動位於一基板上之一畫素矩陣之複數畫素。閘極驅動電路包括具有複數級串接之移位暫存器之一移位暫存器模組，該等移位暫存器之至少一者包括一輸出電路，接收一高電壓信號與一時脈信號，用以根據高電壓信號於一信號傳遞端點產生一傳遞信號，以及根據時脈信號於一輸出端點產生該級移位暫存器之該閘極驅動信號。傳遞信號用以提供至後級之移位暫存器作為該級移位暫存器之一輸入信號，並且高電壓信號之一電壓位準高於時脈信號之一高電壓位準。

Description

影像顯示系統與閘極驅動電路

本發明係關於一種閘極驅動電路，特別關於一種可有效降低功率消耗並進一步提高電路之驅動能力以及提升電路之信賴性之閘極驅動電路。

移位暫存器(shift register)被廣泛應用於資料驅動電路與閘極驅動電路，用以分別控制各資料線取樣資料信號之時序，以及為各閘極線產生掃描信號。在資料驅動電路中，移位暫存器用以輸出一取樣信號至各資料線，使得影像資料可依序被寫入各資料線。另一方面，在閘極驅動電路中，移位暫存器用以產生一掃描信號至各閘極線，用以依序將供應至各資料線之影像信號寫入一畫素矩陣之畫素。

近年來，發展出非晶矽整合型閘極驅動器(Amorphous Silicon Gate driver，簡稱ASG)技術。ASG技術係在非晶矽的製程中直接將閘極驅動電路整合於顯示面板上，以取代閘極驅動器晶片的使用，此技術統稱為面板上之閘極驅動器(Gate driver On Panel，簡稱GOP)。因此，應用ASG技術，可減少液晶顯示器的元件，進而可降低製造成本並縮短製造週期。

然而，GOP電路的功率消耗會比傳統的顯示面板電路高約20%至30%。因此，需要一種全新的閘極驅動電路設計，可有效降低電路的功率消耗，並進一步提高驅動能力，以及提升電路之信賴性。

根據本發明之一實施例，一種影像顯示系統，包括一閘極驅動電路，用以產生複數閘極驅動信號以驅動位於一基板上之一畫素矩陣之複數畫素。閘極驅動電路包括一移位暫存器模組，移位暫存器模組包括複數級串接之移位暫存器，用以產生閘極驅動信號。該等移位暫存器之至少一者包括一輸出電路，接收一高電壓信號與一時脈信號，用以根據高電壓信號於一信號傳遞端點產生一傳遞信號，以及根據時脈信號於一輸出端點產生該級移位暫存器之該閘極驅動信號。傳遞信號用以提供至後級之移位暫存器作為該級移位暫存器之一輸入信號，並且高電壓信號之一電壓位準高於時脈信號之一高電壓位準。

根據本發明之另一實施例，一種閘極驅動電路，製作於一基板上，用以產生複數閘極驅動信號以驅動位於該基板上之一畫素矩陣之複數畫素，包括一移位暫存器模組，其具有複數級串接之移位暫存器，用以產生閘極驅動信號。該等移位暫存器之至少一者包括一輸出電路，接收一高電壓信號與一時脈信號，用以根據高電壓信號於一信號傳遞端點產生一傳遞信號，以及根據時脈信號於一輸出端點產生該級移位暫存器之閘極驅動信號。其中高電壓信號具有一第一高電壓位準，傳遞信號包括具有第一高電壓位準之一脈衝，用以提供至後級之移位暫存器作為該級移位暫存器之一輸入信號，而閘極驅動信號包括具有一第二高電壓位準之一脈衝，第一高電壓位準高於第二高電壓位準。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第1圖係顯示根據本發明之一實施例所述之影像顯示系統的多種實施方式。如圖所示，影像顯示系統可包括一顯示器面板101，其中顯示器面板101包括閘極驅動電路110-1與110-2、一資料驅動電路120、一畫素矩陣130以及一控制晶片140。閘極驅動電路110-1與110-2用以產生複數閘極驅動信號以驅動畫素矩陣130之複數畫素。資料驅動電路120用以產生複數資料驅動信號以提供資料至畫素矩陣130之複數畫素。控制晶片140用以產生複數控制信號，包括時脈信號與起始脈波等。根據本發明之一實施例，畫素矩陣130位於一基板上，閘極驅動電路110-1與110-2係以非晶矽整合型閘極驅動器(Amorphous Silicon Gate driver，簡稱ASG)技術製作於該基板上，以形成面板上之閘極驅動器(Gate driver On Panel，簡稱GOP)。

此外，根據本發明之影像顯示系統可能包括於一電子裝置100。電子裝置100可包括上述顯示器面板101與一輸入單元102。輸入單元102用於接收影像信號，以控制顯示器面板101顯示影像。根據本發明之實施例，電子裝置100有多種實施方式，包括：一行動電話、一數位相機、一個人數位助理、一行動電腦、一桌上型電腦、一電視機、一汽車用顯示器、一可攜式光碟撥放器、或任何包括影像顯示功能的裝置。

根據本發明之一實施例，閘極驅動電路110-1與110-2可分別包括一移位暫存器模組(以下段落將作詳細的介紹)，移位暫存器模組包括複數級移位暫存器，依序輸出閘極驅動信號至各閘極線，用以將供應至各資料線之影像信號依序寫入畫素矩陣130之畫素中。值得注意的是，本發明所提出之閘極驅動電路110-1與110-2可同時運作，用以雙邊驅動畫素矩陣130，以提升驅動能力。然而，本發明並不受限於雙邊驅動的設計。例如，於本發明之其它實施例中，閘極驅動電路也可僅實施於畫素矩陣130之一邊，例如，第1圖之畫素矩陣130僅包含單邊的閘極驅動電路110-1或110-2，用以單邊驅動畫素矩陣130。因此，本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

第2圖係顯示根據本發明之第一方面之一實施例所述之移位暫存器模組示意圖。移位暫存器模組200包括X級串接之移位暫存器，如圖所示之移位暫存器SR[1]、SR[2]、SR[3]、...SR[X-2]、SR[X-1]與SR[X]，用以依序輸出閘極驅動信號G(1)、G(2)、G(3)...G(X-2)、G(X-1)以及G(X)，其中X為一正整數。各移位暫存器分別包括用以接收輸入信號之輸入端點IN、用以輸出閘極驅動信號之輸出端點OUT、用以接收時脈信號之複數個時脈信號輸入端點CK、兩個分別用以接收具有不同電壓位準之低電壓信號VSSA與VSSG之低電壓信號輸入端點VGL1與VGL2、用以接收高電壓信號之高電壓信號輸入端VGH、用以輸出傳遞信號之信號傳遞端點N與用以接收重置信號之重置信號輸入端點RSET。其中信號傳遞端點N耦接於兩級移位暫存器之間(例如，移位暫存器SR[1]與SR[3]之間)，用以提供前級移位暫存器(例如，移位暫存器SR[1])之傳遞信號作為後級移位暫存器(例如，移位暫存器SR[3])之輸入信號。此外，重置信號輸入端點RSET同樣耦接於兩級移位暫存器之間(例如，移位暫存器SR[1]與SR[3]之間)，用以提供後級移位暫存器(例如，移位暫存器SR[3])所輸出之閘極驅動信號作為前級移位暫存器(例如，移位暫存器SR[1])之重置信號。

移位暫存器模組200自控制晶片140接收複數控制信號，包括時脈信號CK1、CK2、CK3、CK4、CK5與CK6、起始脈波STV、以及定電壓信號VGH1、VSSA與VSSG。一般而言，時脈信號CK1、CK2、CK3、CK4、CK5與CK6兩兩具有半個脈衝週期重疊，例如，參考第8圖之波形圖，時脈信號CK2的前半個脈衝與時脈信號CK1的後半個脈衝重疊，而時脈信號CK2的後半個脈衝與時脈信號CK3的前半個脈衝重疊，並且通常時脈信號CK1、CK3與CK5提供至奇(偶)數級的移位暫存器，而時脈信號CK2、CK4與CK6提供至偶(奇)數級的移位暫存器。

起始脈波STV用以起始移位暫存器模組200，如圖所示，移位暫存器模組200之第一級與第二級移位暫存器SR[1]與SR[2]於輸入端點IN接收起始脈波STV作為輸入信號。此外，移位暫存器SR[3]-SR[X]分別於輸入端點IN接收前兩級移位暫存器SR[1]-SR[X-2]於所輸出之傳遞信號作為輸入信號。

值得注意的是，本發明並不限於上述的實施方法。例如，移位暫存器亦可接收前一或數級移位暫存器所輸出之傳遞信號作為輸入信號，以及接收後一或數級移位暫存器所輸出之閘極驅動信號作為重置信號。此外，值得注意的是，雙向移位暫存器模組中頭尾的一或多個移位暫存器的輸入信號及重置信號耦接方法也可作特殊的設計，以避免產生時序錯誤。相關的設計方法可參考本技術領域之其它文獻，於此不贅述。

第3圖係顯示根據本發明之第二方面之一實施例所述之移位暫存器模組示意圖。第3圖所示的移位暫存器模組300與第2圖所示的移位暫存器模組200具有大體相同的結構，因此相關的描述可參考至第2圖的說明，於此不再贅述。其中值得注意的是，暫存器模組300之各級移位暫存器僅有一個低電壓信號輸入端點VGL，用以接收低電壓信號VSSA，這樣的設計可減少一個電壓信號輸入(出)針腳的使用，並進一步降低移位暫存器模組的功率耗損。以下段落作將進一步針對移位暫存器模組200與300的操作作詳細的介紹。

第4圖係顯示根據本發明之第一方面之一實施例所述之移位暫存器電路圖。移位暫存器400包括控制電路401與輸出電路402。控制電路401接收前級之移位暫存器所輸出之傳遞信號做為輸入信號，以及接收後級之移位暫存器所輸出之閘極驅動信號作為重置信號，並且根據輸入信號與重置信號控制控制端點P之電壓位準。於本發明之實施例中，只要於各信號之輸入端點輸入對應之信號，移位暫存器400可實施於移位暫存器模組中任一級移位暫存器SR[1]-SR[X]。舉例而言，以第4圖所示之信號為例，在此實施例中移位暫存器400可代表移位暫存器模組中的第3級移位暫存器，其中控制電路401接收第1級移位暫存器所輸出之傳遞信號N(1)做為輸入信號，並且接收第5級移位暫存器所輸出之閘極驅動信號G(5)作為重置信號。此外，控制電路401更接收時脈信號(例如圖中所示之CK3)，並根據時脈信號控制控制端點Q之電壓位準。

控制電路401包括開關411、412、413與414。開關411根據輸入信號(例如圖中所示之傳遞信號N(1))切換其導通狀態。開關412根據重置信號(例如圖中所示之閘極驅動信號G(5))切換其導通狀態。開關413根據時脈信號(例如圖中所示之時脈信號CK3)切換其導通狀態。開關414根據N點之傳遞信號N(3)切換其導通狀態。

輸出電路402接收高電壓信號VGH1、時脈信號CK3以及重置信號，並且用以根據高電壓信號VGH1於信號傳遞端點產生一傳遞信號N(3)、根據時脈信號CK3於輸出端點產生該級移位暫存器之閘極驅動信號G(3)、以及根據重置信號G(5)重置閘極驅動信號G(3)。值得注意的是，在低電壓信號部分，輸出電路402除了接收低電壓信號VSSA之外，更接收低電壓信號VSSG，其中低電壓信號VSSA與VSSG分別具有不同的電壓位準。

輸出電路402包括開關421、422、423、424與425。開關421耦接於用以接收高電壓信號VGH1之電壓信號輸入端點與信號傳遞端點N之間，並根據控制端點P之電壓位準切換其導通狀態。開關422耦接於信號傳遞端點N與用以接收低電壓信號VSSG之電壓信號輸入端點之間，並根據控制端點Q之電壓位準切換其導通狀態。開關423耦接於時脈信號輸入端點CLK與輸出端點OUT之間，並根據控制端點P之電壓位準切換其導通狀態。開關424耦接於輸出端點OUT與用以接收低電壓信號VSSA之電壓信號輸入端點之間，並根據控制端點Q之電壓位準切換其導通狀態。開關425同樣耦接於輸出端點OUT與用以接收低電壓信號VSSA之電壓信號輸入端點之間，並根據重置信號(例如圖中所示之閘極驅動信號G(5))切換其導通狀態。

根據本發明之一實施例，由控制晶片140所產生低電壓信號VSSA與VSSG分別具有低電壓位準V_ssa與V_ssg，高電壓信號VGH1具有高電壓位準V_gh1，而時脈信號CK1-CK6係由控制晶片140根據系統高電壓信號以及低電壓信號VSSG(本發明之第一方面之實施例)或VSSA(本發明之第二方面之實施例)產生，其中系統高電壓信號具有高電壓位準V_gh。因此，時脈信號CK1-CK6可以是具有高電壓位準V_gh與低電壓位準V_ssg(於本發明之第一方面之實施例)或V_ssa(於本發明之第二方面之實施例)之信號。

值得注意的是，在本發明之實施例中，低電壓位準V_ssg通常低於低電壓位準V_ssa，高電壓位準V_gh1通常高於系統高電壓之電壓位準V_gh，而系統高電壓之電壓位準V_gh係根據顯示器面板之畫素矩陣130所需之充電時間決定。例如，系統高電壓之電壓位準V_gh必須夠高，使得各畫素可在既定的閘極線開啟時間(例如，第8圖所示之時間Tgw)內快速充電至一既定電壓位準。

與傳統的閘極驅動電路不同，本發明之開關421並不接收時脈信號，而改為接收具有更高電壓位準之高電壓信號VGH1，使得信號傳遞端點N的電壓位準可高於輸出端點OUT的電壓位準，用以增加閘極驅動電路的驅動能力，並且提升閘極驅動電路之信賴性。

第5圖係顯示根據本發明之第一方面之另一實施例所述之移位暫存器電路圖。在此實施例中，移位暫存器的開關係以電晶體實施，例如，NMOS電晶體M1-M9，其中電晶體M1、M3、M6與M8為上拉電晶體，電晶體M2、M4、M5、M7與M9為下拉電晶體。移位暫存器500的操作與移位暫存器400大體相同，因此相關的描述可參考至第4圖的說明，於此不再贅述。

第6圖係顯示根據本發明之第二方面之一實施例所述之移位暫存器電路圖。移位暫存器600包括控制電路601與輸出電路602。控制電路601以及輸出電路602的結構大體與控制電路401與輸出電路402相同，因此相關的描述可參考至第4圖的說明，於此不再贅述。值得注意的是，於在第二方面之實施例中，移位暫存器模組僅接收一低電壓信號VSSA，因此移位暫存器600與移位暫存器400的差別在於輸出電路602的開關622改為耦接於信號傳遞端點N與用以接收低電壓信號VSSA之電壓信號輸入端點之間。

第7圖係顯示根據本發明之第二方面之另一實施例所述之移位暫存器電路圖。在此實施例中，移位暫存器的開關係以電晶體實施，例如，NMOS電晶體M1、M2’、以及M3-M9，其中電晶體M1、M3、M6與M8為上拉電晶體，電晶體M2’、M4、M5、M7與M9為下拉電晶體。移位暫存器700的操作與移位暫存器500大體相同，差別在於電晶體M2’耦接於信號傳遞端點N與用以接收低電壓信號VSSA之電壓信號輸入端點之間，因此相關的描述可參考至第5圖的說明，於此不再贅述。

第8圖係顯示根據本發明之第一與第二方面之實施例所述之移位暫存器信號波形圖。為了突顯出第一與第二方面之實施例的差異，第8圖一併顯示出第一與第二方面實施例之信號波形圖。更具體的說，圖中所示的時脈信號CK1-CK6以及傳遞信號N(1)與N(3)分別具有兩個不同的低電壓位準V_ssg與V_ssa，其中於本發明之第一方面之實施例中，CK1-CK6以及傳遞信號N(1)與N(3)的低電壓位準為V_ssg，而於本發明之第二方面之實施例中，CK1-CK6以及傳遞信號N(1)與N(3)的低電壓位準為V_ssa。至於CK1-CK6以及傳遞信號N(1)與N(3)的高電壓位準，以及其它信號的波形於第一方面與第二方面之實施例中均相同。

如圖所示，P(k)代表第k級移位暫存器於控制端點P的信號，Q(k)代表第k級移位暫存器於控制端點Q的信號，N(k)代表第k級移位暫存器於信號傳遞端點N的信號，而G(k)代表第k級移位暫存器所輸出之閘極驅動信號。時脈信號CK1-CK6的脈衝寬度通常為兩倍的閘極線開啟時間(2*Tgw)，而各級移位暫存器於控制端點P與信號傳遞端點N的信號的脈衝具有兩部分。在本發明之實施例中，除第1級移位暫存器以外，其它級移位暫存器於控制端點P與信號傳遞端點N的信號的脈衝的第一部分與第二部分的脈衝寬度均為兩倍的閘極線開啟時間(2*Tgw)。

根據本發明之第一方面之實施例，時脈信號CK1-CK6於邏輯高時具有高電壓位準V_gh，於邏輯低時具有低電壓位準V_ssg。參考回第4圖或第5圖，由於開關421與422或電晶體M1與M2耦接於高電壓信號VGH1與低電壓信號VSSG之間，輸出電路根據控制端點P與Q的電壓位準選擇性輸出高電壓信號VGH1或低電壓信號VSSG作為傳遞信號N(3)。此外，由於開關423與424或電晶體M3與M4耦接於時脈信號CK3與低電壓信號VSSA之間，輸出電路根據控制端點P與Q之電壓位準選擇性輸出時脈信號CK3或低電壓信號VSSA作為閘極驅動信號G(3)。

值得注意的是，如上述，各級移位暫存器於傳遞端點N的信號的脈衝具有兩部分，因此傳遞信號N(1)、N(2)、N(3)...等的脈衝具有二階高電壓位準。參考至第8圖，信號傳遞端點N會先被充電至接近高電壓位準V_gh之一電壓位準(參考至傳遞信號之脈衝之第一部分)，接著，信號傳遞端點N會被進一步充電至接近高電壓位準V_gh1之一電壓位準(參考至傳遞信號之脈衝之第二部分)，其中電壓位準V_gh1高於時脈信號之高電壓位準V_gh(如圖中之虛線所示)。相較於閘極驅動信號G(1)、G(2)、G(3)...等，其脈衝僅具有高電壓位準V_gh，傳遞信號N(1)、N(2)、N(3)...等的脈衝可被充電到更高的電壓位準V_gh1。由於傳遞信號係用以將脈衝傳遞於各級移位暫存器之間，具有更高電壓位準的脈衝可提升閘極驅動電路的驅動能力。

另一方面，根據本發明之第二方面之實施例，由於影像顯示系統僅使用一個低電壓信號VSSA，因此時脈信號CK1-CK6於邏輯高時具有高電壓位準V_gh，於邏輯低時改為具有低電壓位準V_ssa。參考回第6圖或第7圖，由於開關421與622或電晶體M1與M2’耦接於高電壓信號VGH1與低電壓信號VSSA之間，輸出電路根據控制端點P與Q的電壓位準選擇性輸出高電壓信號VGH1或低電壓信號VSSA作為傳遞信號N(3)。此外，由於開關423與424或電晶體M3與M4耦接於時脈信號CK3與低電壓信號VSSA之間，輸出電路根據控制端點P與Q之電壓位準選擇性輸出時脈信號CK3或低電壓信號VSSA作為閘極驅動信號G(3)。

同樣地，於本發明之第二方面之實施例中，傳遞信號N(1)、N(2)、N(3)...等的脈衝也具有二階高電壓位準。如圖所示，信號傳遞端點N首先被充電至接近高電壓位準V_gh之一電壓位準(參考至傳遞信號之脈衝之第一部分)，接著，信號傳遞端點N會被進一步充電至接近高電壓位準V_gh1之一電壓位準(參考至傳遞信號之脈衝之第二部分)，其中電壓位準V_gh1高於時脈信號之高電壓位準V_gh(如圖中之虛線所示)。相較於閘極驅動信號G(1)、G(2)、G(3)...等，其脈衝僅具有高電壓位準V_gh，傳遞信號N(1)、N(2)、N(3)...等的脈衝可被充電到更高的電壓位準V_gh1。由於傳遞信號係用以將脈衝傳遞於各級移位暫存器之間，具有更高電壓位準的脈衝可提升閘極驅動電路的驅動能力。

值得注意的是，由於在本發明之第二方面實施例中，減少一個低電壓信號VSSG的使用，因此可節省一個針腳。此外，因應低電壓信號的改變，時脈信號CK1-CK6的邏輯低電壓位準由V_ssg提高為V_ssa，使得時脈信號的電壓擺盪幅度(swing)縮小。由於功率耗損與電壓大小成正比，這樣的設計不僅有利於節省針腳，更可更進一步降低移位暫存器模組的功率耗損。綜觀所述，本發明提出之面板上之閘極驅動器(GOP)電路不僅可比傳統的GOP電路具有更強的驅動能力，更能有效降低電路的功率消耗，改善傳統的GOP電路的缺陷。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．電子裝置

101．．．顯示器面板

102．．．輸入單元

110-1、110-2．．．閘極驅動電路

120．．．資料驅動電路

130．．．畫素矩陣

140．．．控制晶片

200、300．．．移位暫存器模組

400、500、600、700、SR[1]、SR[2]、SR[3]、SR[X-2]、SR[X-1]、SR[X]．．．移位暫存器

401、601．．．控制電路

402、602．．．輸出電路

411、412、413、414、421、422、423、424、425、622．．．開關

CK、IN、N、OUT、P、Q、RSET、VGH、VGL、VGL1、VGL2．．．端點

CK1、CK2、CK3、CK4、CK5、CK6、G(1)、G(2)、G(3)、G(5)、G(X-2)、G(X-1)、G(X)、N(1)、N(3)、P(1)、P(3)、Q(1)、Q(3)、VSSA、VSSG、VGH1．．．信號

M1、M2、M2’、M3、M4、M5、M6、M7、M8、M9．．．電晶體

STV．．．起始脈波

Tgw．．．時間

V_gh、V_gh1、V_ssa、V_ssg．．．電壓位準

第1圖係顯示根據本發明之一實施例所述之影像顯示系統的多種實施方式。

第2圖係顯示根據本發明之第一方面之一實施例所述之移位暫存器模組示意圖。

第3圖係顯示根據本發明之第二方面之一實施例所述之移位暫存器模組示意圖。

第4圖係顯示根據本發明之第一方面之一實施例所述之移位暫存器電路圖。

第5圖係顯示根據本發明之第一方面之另一實施例所述之移位暫存器電路圖。

第6圖係顯示根據本發明之第二方面之一實施例所述之移位暫存器電路圖。

第7圖係顯示根據本發明之第二方面之另一實施例所述之移位暫存器電路圖。

第8圖係顯示根據本發明之第一與第二方面之實施例所述之移位暫存器信號波形圖。

700．．．移位暫存器

CK3、G(3)、G(5)、N(1)、N(3)、VSSA、VGH1．．．信號

M1、M2’、M3、M4、M5、M6、M7、M8、M9．．．電晶體

P、Q．．．端點

Claims (16)

1. 一種影像顯示系統，包括：一閘極驅動電路，用以產生複數閘極驅動信號以驅動位於一基板上之一畫素矩陣之複數畫素，該閘極驅動電路包括一移位暫存器模組，該移位暫存器模組包括複數級串接之移位暫存器，用以產生該等閘極驅動信號，其中該等移位暫存器之至少一者包括：一輸出電路，接收一高電壓信號與一時脈信號，用以根據該高電壓信號於一信號傳遞端點產生一傳遞信號，以及根據該時脈信號於一輸出端點產生該級移位暫存器之該閘極驅動信號，其中該傳遞信號用以提供至後級之移位暫存器作為該級移位暫存器之一輸入信號，並且該高電壓信號之一電壓位準高於該時脈信號之一高電壓位準。
2. 如申請專利範圍第1項所述之影像顯示系統，更包括一顯示器面板，其中該顯示器面板包括：該閘極驅動電路；該畫素矩陣；一資料驅動電路，用以產生複數資料驅動信號以提供資料至該畫素矩陣之該等畫素；以及一控制晶片，產生該時脈信號與一起始脈波，其中該起使脈波用以起始該移位暫存器模組。
3. 如申請專利範圍第1項所述之影像顯示系統，其中該閘極驅動電路係以非晶矽整合型閘極驅動器(Amorphous Silicon Gate driver，簡稱ASG)技術製作於該基板上。
4. 如申請專利範圍第1項所述之影像顯示系統，其中該等移位暫存器之至少一者更包括：一控制電路，接收前級之移位暫存器所輸出之該傳遞信號做為該輸入信號以及接收後級之移位暫存器所輸出之該閘極驅動信號作為一重置信號，並且根據該輸入信號與該重置信號控制一控制端點之一電壓位準，其中該輸出電路更接收一第一低電壓信號，並且根據該控制端點之該電壓位準選擇性輸出該高電壓信號或該第一低電壓信號作為該傳遞信號，以及根據該控制端點之該電壓位準選擇性輸出該時脈信號或該第一低電壓信號作為該閘極驅動信號。
5. 如申請專利範圍第1項所述之影像顯示系統，其中該等移位暫存器之至少一者更包括：一控制電路，接收前級之移位暫存器所輸出之該傳遞信號做為該輸入信號以及接收後級之移位暫存器所輸出之該閘極驅動信號作為一重置信號，並且根據該輸入信號與該重置信號控制一控制端點之一電壓位準，其中該輸出電路更接收一第一低電壓信號與一第二低電壓信號，該第一低電壓信號與該第二低電壓信號具有不同之電壓位準，該輸出電路根據該控制端點之該電壓位準選擇性輸出該高電壓信號或該第二低電壓信號作為該傳遞信號，以及根據該控制端點之該電壓位準選擇性輸出該時脈信號或該第一低電壓信號作為該閘極驅動信號。
6. 如申請專利範圍第1項所述之影像顯示系統，其中該輸出電路包括：一第一開關，耦接於用以接收該高電壓信號之一第一電壓信號輸入端點與該信號傳遞端點之間；一第二開關，耦接於該信號傳遞端點與用以接收一第一低電壓信號之一第二電壓信號輸入端點之間；一第三開關，耦接於用以接收該時脈信號之一時脈信號輸入端點與該輸出端點之間；一第四開關，耦接於該輸出端點與該第二電壓信號輸入端點之間；以及一第五開關，耦接於該輸出端點與該第二電壓信號輸入端點之間。
7. 如申請專利範圍第1項所述之影像顯示系統，其中該輸出電路包括：一第一開關，耦接於用以接收該高電壓信號之一第一電壓信號輸入端點與該信號傳遞端點之間；一第二開關，耦接於該信號傳遞端點與一第二電壓信號輸入端點之間；一第三開關，耦接於用以接收該時脈信號之一時脈信號輸入端點與該輸出端點之間；一第四開關，耦接於該輸出端點與一第三電壓信號輸入端點之間；以及一第五開關，耦接於該輸出端點與該第三電壓信號輸入端點之間，其中該第三電壓信號輸入端點用以接收一第一低電壓信號，該第二電壓信號輸入端點用以接收一第二低電壓信號，並且該第一低電壓信號與該第二低電壓信號具有不同之電壓位準。
8. 如申請專利範圍第1項所述之影像顯示系統，其中該傳遞信號之一高電壓位準高於該閘極驅動信號之一高電壓位準。
9. 如申請專利範圍第5項所述之影像顯示系統，其中該第二低電壓信號之一電壓位準低於該第一低電壓信號之一電壓位準。
10. 一種閘極驅動電路，製作於一基板上，用以產生複數閘極驅動信號以驅動位於該基板上之一畫素矩陣之複數畫素，包括：一移位暫存器模組，包括複數級串接之移位暫存器，用以產生該等閘極驅動信號，其中該等移位暫存器之至少一者包括：一輸出電路，接收一高電壓信號與一時脈信號，用以根據該高電壓信號於一信號傳遞端點產生一傳遞信號，以及根據該時脈信號於一輸出端點產生該級移位暫存器之該閘極驅動信號，其中該高電壓信號具有一第一高電壓位準，該傳遞信號包括具有該第一高電壓位準之一脈衝，用以提供至後級之移位暫存器作為該級移位暫存器之一輸入信號，該閘極驅動信號包括具有一第二高電壓位準之一脈衝，該第一高電壓位準高於該第二高電壓位準。
11. 如申請專利範圍第10項所述之閘極驅動電路，其中該等移位暫存器之至少一者更包括：一控制電路，接收前級之移位暫存器所輸出之該傳遞信號做為該輸入信號以及接收後級之移位暫存器所輸出之該閘極驅動信號作為一重置信號，並且根據該輸入信號與該重置信號控制一控制端點之一電壓位準，其中該輸出電路更接收一第一低電壓信號，並且根據該控制端點之該電壓位準選擇性輸出該高電壓信號或該第一低電壓信號作為該傳遞信號，以及根據該控制端點之該電壓位準選擇性輸出該時脈信號或該第一低電壓信號作為該閘極驅動信號。
12. 如申請專利範圍第10項所述之閘極驅動電路，其中該等移位暫存器之至少一者更包括：一控制電路，接收前級之移位暫存器所輸出之該傳遞信號做為該輸入信號以及接收後級之移位暫存器所輸出之該閘極驅動信號作為一重置信號，並且根據該輸入信號與該重置信號控制一控制端點之一電壓位準，其中該輸出電路更接收一第一低電壓信號與一第二低電壓信號，該第一低電壓信號與該第二低電壓信號具有不同之電壓位準，該輸出電路根據該控制端點之該電壓位準選擇性輸出該高電壓信號或該第二低電壓信號作為該傳遞信號，以及根據該控制端點之該電壓位準選擇性輸出該時脈信號或該第一低電壓信號作為該閘極驅動信號。
13. 如申請專利範圍第10項所述之閘極驅動電路，其中該輸出電路包括：一第一開關，耦接於用以接收該高電壓信號之一第一電壓信號輸入端點與該信號傳遞端點之間；一第二開關，耦接於該信號傳遞端點與用以接收一第一低電壓信號之一第二電壓信號輸入端點之間，其中該第一低電壓信號具有一第一低電壓位準；一第三開關，耦接於用以接收該時脈信號之一時脈信號輸入端點與該輸出端點之間；一第四開關，耦接於該輸出端點與該第二電壓信號輸入端點之間；以及一第五開關，耦接於該輸出端點與該第二電壓信號輸入端點之間。
14. 如申請專利範圍第13項所述之閘極驅動電路，其中該傳遞信號具有該第一低電壓位準與該第一高電壓位準，並且該閘極驅動信號具有該第一低電壓位準與該第二高電壓位準。
15. 如申請專利範圍第10項所述之閘極驅動電路，其中該輸出電路包括：一第一開關，耦接於用以接收該高電壓信號之一第一電壓信號輸入端點與該信號傳遞端點之間；一第二開關，耦接於該信號傳遞端點與一第二電壓信號輸入端點之間；一第三開關，耦接於用以接收該時脈信號之一時脈信號輸入端點與該輸出端點之間；一第四開關，耦接於該輸出端點與一第三電壓信號輸入端點之間；以及一第五開關，耦接於該輸出端點與該第三電壓信號輸入端點之間，其中該第三電壓信號輸入端點用以接收具有一第一低電壓位準之一第一低電壓信號，該第二電壓信號輸入端點用以接收具有一第二低電壓位準之一第二低電壓信號，並且該第一低電壓位準與該第二低電壓位準不同。
16. 如申請專利範圍第15項所述之閘極驅動電路，其中該傳遞信號具有該第二低電壓位準與該第一高電壓位準，該閘極驅動信號具有該第一低電壓位準與該第二高電壓位準，並且該第二低電壓位準低於該第一低電壓位準。