[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW200928662A - Current mode logic circuit and control apparatus therefor - Google Patents

Current mode logic circuit and control apparatus therefor Download PDF

Info

Publication number
TW200928662A
TW200928662A TW097141697A TW97141697A TW200928662A TW 200928662 A TW200928662 A TW 200928662A TW 097141697 A TW097141697 A TW 097141697A TW 97141697 A TW97141697 A TW 97141697A TW 200928662 A TW200928662 A TW 200928662A
Authority
TW
Taiwan
Prior art keywords
type mos
mos transistor
substrate bias
transistor
mode logic
Prior art date
Application number
TW097141697A
Other languages
English (en)
Inventor
Min-Hwahn Kim
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW200928662A publication Critical patent/TW200928662A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200928662 九、發明說明: 【發明所屬之技術領域】 * 本發明係關於一種電流模式邏輯電路’尤其係關於一種允許 ' 作業速度之動態控制之電流模式邏輯電路及其控制裝置。 【先前技術】 ' 「第1圖」所示係為電流模式邏輯電路之第一實例之電路圖。 ^ 「第1圖」之實例中,參考標號N1和N2分別表示第一和第二N 型金氧半導體電晶體,參考標號R1和R2表示電阻器,參考標號 . 1表示恒流源(constant-current source)。此外,參考標號取表示 連接第一 N型金氧半導體電晶體N1之閘極之輸入終端,參考標 號OUT表示連接第一 N型金氧半導體電晶體N1之源極之輸出終 端。參考標號REF表示參考電壓之輸入終端,參考標號d表示節 點。參考標號B1和B2分別表示第一和第二N型金氧半導體電晶 Ο 體见和N2之主體終端。電流模式邏輯電路之第一實例依照以下 '方式被配置,第一和第二N型金氧半導體電晶體N1和N2之主體 -終端B1和B2耦合它們對應之閘極終端。透過如此配置,透過降 低N型金氧半導體電晶體之閥值電壓,可完成低電壓作業。其間, 因為作為電壓差值Vsb之基板偏壓比較小,第一 N型金氧半導體 電晶體N1之閥值電壓被降低。因此,在電流模式邏輯電路中,降 低N型金氧半導體電晶體之閥值電壓可以允許電源供應電壓之降 低。就是說,透過分職合第一和第二N型金氧半導體電晶體m 6 200928662 和N2之主體終端B1和B2,n型金氧半導體電晶體之閥值電壓可 以被減少’從而實現低輕作業和高速度作業。 第2圖」所不係為另—電流模式邏輯電路之第二實例之電 路圖。第2圖」之實例中,參考標號ρι和p2分別表示第一和第 - P型金氧半導體電晶體,參考標號肥*肥分別表示第一和 第二型金氧半導體電晶體P1和p2之主體終端。參考標號⑴和 汜表不卽點。此外’參考標號m和N2分別表示第三和第四n 型金氧半導體電晶體。其他元件與「第i圖」所示之第一實例相 同。 如「第2圖」實例所示’電流模式邏輯電路之第二實例中, 第-實例之電雜式麟電路之電阻器R1和Μ分職p型金氧 半導體電晶體P1和P2替代。此外,第—和第二p型金氧半導體 電晶體P1和P2之主體終端BP1和Bp2齡於它們對應之汲極, 第一和第二P型金氧半導體電晶體ρι和?2之閘極被接地。電流 模式邏輯之第二實例賴以下被配置,這樣第—和第二p型 金氧半導體電晶體P1和P2之主體終端BP1和BP2耦合它們之對 應沒極,透過控制第一和第二P型金氧半導體電晶體P1和P2之 主體電壓,可控制導通電阻。這樣可以獲得高速作業。作業中, 如果低位準電壓被輸入至輸入終端IN,N型金氧半導體電晶體 N1變為處於關狀態,N型金氧半導體電晶體N2變為處於開狀 態。然後’節點dl處的電壓升高,而節點d2處的電壓降低。因 7 200928662 此,受基板偏壓之影響,第一 Ρ型金氧半導體電晶體Ρ1之主體電 壓下降,並且第一 ρ型金氧半導體電晶體P1之閥值電壓下降。因 此,第- ρ型金氧半導體電晶體P1之導通電阻下降,而輸出終端 OUT之電壓升高至電源供應電壓。 Ο Φ 另一方面,如果高位準電壓被供應至輸入終端m,N型金氧 半導體電晶體N1變為處於開狀態,N型金氧半導體電晶體犯變 為處於關狀態。然後’ P型金氧半導體電晶體?1之主體終端肥 處之主體電Μ升高,因此P型金氧半導體電晶體ρι之_電壓升 高,這樣P型金氧半導體電晶體P1之導通電阻升高。這使得輸出 終端響之輸出電壓降低。如上所述,電流模式邏輯電路之第二 實例依照以下方式被配置,P型金氧半導體電晶體ρι㈣之主 體終端肥和肥輕合於它們之對應沒極。透過此配置,ρ型金 氧半導體電晶體!^和1>2之閥值電壓升高,輸出終端⑽之輸 電壓降低,從而實現高作業速度。換言之,為了獲得高速作業, ::以下配置’作為負载之p型金氧半導體電晶體ρ;、 P2之主體終細和肥分別交讀合於輸出節點也和 而根據輸触S㈣ρ型錄铸㈣雜ρι和P2 壓。上述電流模式邏輯電路中,降低的閥電 但是因為雜之控制取祕輪 了實心速作業’ 作業速度之動態控制。輪入和輪出電壓’所以無法獲得 8 200928662 【發明内容】 實施例係關於一種電流模式邏輯電路。實施例係關於一種允 許作業速度之絲控制之電麟式賴電路及其控制裝置。 實施例係關於一種電流模式邏輯電路,透過控制電流模式邏 輯電路之組成電晶體之基體偏壓(基體偏壓)而控制泄露電流,
並且當其應用需要高速作業而非泄露電流時,還可以控制基體偏 壓’從而實現此高速作業。 依照實施例,電流模式邏輯電路包含至少以下其一。第一 n 型金氧半導體電晶體之祕輕合第—負載,第—N型金氧半導體 電晶體之閘_合輸轉端,其巾龍透過此輸人終端被輸入。 第二N型金氧半導體電晶體之汲極輕合第二負載,第二N型金氧 半導體電晶體之閘絲合輸人終端,其巾貞參考電壓透過此輸入 終端被應用。第三_金氧半導體電晶體之汲極耗合第一和第二 N型金乳半導體電晶體之每—源極,第三n型金氧半導體電晶體 之閘極輕合輪入終端’其中參考電壓透過此輸入終端被應用。依 照實施例,第-、第二以及第三N型金氧半導體電晶體之基體偏 壓被調整以控制N型金氧半導體電晶體之泄露電流和/或作業速 度。 μ 依照實施例’電流模式邏輯電路包含複數個電晶體並且控制 電晶體之絲碰啸魏晶體之城電流和/雜業速产,此 電流模式邏輯之控繼置包含至知下其―。魏模二邏輯 9 200928662 單兀電路’此測試電路驗減化電晶體之基體偏壓並 且_電雜式频電路之戦細峨。電縣理單元應用基 體偏壓至1體以回應電壓控制訊號。控㈣比較接收自測試電 路之測雄纽號無定性能參考值’並且據此提供電壓控制訊 號至電源管理單元,細比較結果_性能為止。 依照實施例,組成電流模式邏輯電路之電晶體之基體偏壓被
Z以控輸露電流,並且該财轉高勒#_泄露電流 #實現作業速度之動態控制, 【實施方式】 幻圖」表示實施例之電流模式邏輯電路之電路圖。請來 考第3圖」之例子’參考標號N1、N_3分別表示第一、第 一以及第三N型金氧半導體電晶體。參考標號RWR2表示第- 電關。參考職1合於第—N型金氧半導體電晶 ❹’體之閘極之輸入終端。參考標號細表示第三Ν型金氧半導 :體電晶體Ν3之參考電壓輸入終端。參考標號驗表示第二_ 金氧半導體電晶㈣之參考電壓輸入終端。參考標靠 Ρ well-ι之基體偏壓,參考標號 照實施例,電阻㈣和κ;^^2之基體雜。依 犯為電流源。 “载第^型金氧半導體電晶體 Ν1 200928662 R1 ’第一 N型金氧半導體電晶體N1之閘極耦合輸入終端以,其 中資料透過輸入終端IN被輸入。第二N型金氧半導體電晶體N2 之汲極耦合第二負載電阻器R2 ’第二N型金氧半導體電晶體N2 之閘極耦合輸入終端Refii ’其中負參考電壓透過輸入終端Refc被
輸入。第三N型金氧半導體電晶體N3之汲極耦合第一和第二N 型金氧半導體電晶體N1和N2之每一源極,第三n型金氧半導 體電晶體N3之閘極耦合輸入終端Ref,其中參考電壓透過輸入終 〇 端Ref被輸入。此配置中,基體偏壓VB2被應用至第一 N型金氧 半導體電晶體N1和第二N型金氧半導體電晶體N2之主體終端, 基體偏壓VB3被應用至第三N型金氧半導體電晶體N3之主體終 端。 依照實施例’ P well-〗和P well-2單獨且獨立地控制第一 N型 金氧半導體電晶體N1和第二N型金氧半導體電晶體N2之基體 ❹偏壓VB2以及第三N型金氧半導體電晶體N3之基體偏壓娜。 ••依照實施例,可以依照以下被設計,#由每一 p你咖和p 之獨立控制,透過控制第一 N型金氧半導體電晶體Νι、第二n 型金氧半導體電晶體犯和第j型金氧半導體電晶體犯之每一 閥值電壓,從而實現期望的速度作業。依照實施例,第—N型金 氧半導體電晶體m、第二N型金氧半導體電晶體N2和第三N 型金氧半導體電晶體N3之每一閥值電壓透過基體偏壓電壓之控 制而被控制為下降或升高。這可控制電路之作業速度。 11 200928662 「第4圖」表示實施例之電流模式邏輯電路之電路圖。「第4 ®」之例子中’參考標號N卜N2和N3分別表示第一、第二和第 三N型金氧半導體電晶體。參考標號ρι和p2分絲示第一和第 二P型金氧半導體電晶體。參考標號IN表示耦合第一 金氧半 導體電晶體N1之閘極之輸人終端。參考標號Ref表示參考電壓輸 _入終端。參考標號Refil表示第二N型金氧半導體f晶體N2之參 考龟壓輸入終%。參考標號表示第一和第二p型金氧半導體 ©電晶體Ρ1和1>2之參考電壓輸人終端。參考標號聰表示Nweii 之基體偏壓,參考標號VB2表示P well之基體偏壓。 依照實蝴,裝置包含第—和第^型金氧半導體電晶體ρι 和P2,第一和第二p型金氧半導體電晶體朽和p2之閘極耦合於 輸入、’、端Re^,其中正參考電壓透過輸入終端Re^被應用。第一 N里金氧半導體電晶體见之没極輕合第__p型金氧半導體電晶體 ◎ P1之源極H—N型金氧半導體電晶體见之閘極麵合輸入終端 .IN,其中資料透過輸人終端取被輪人。第二N型金氧半導體電晶 體N2之汲極耦合第二卩型金氧半導體電晶體p2之雜,第二n t金氧半導體電日日體N2之閘極輕合輸人終端Regj,負參考電壓 透過輸入終端Refo被應用。第型金氧半導體電晶體N3之没 極耦all N型金氧半導體電晶體nj和第二n型金氧半導體電 晶體N2之每-源極’第三N型金氧半導體電晶體N3之閘極耦合 輸入終端Ref ’其中參考電壓透過輸入終端Ref被應用。依照實施 12 200928662 例’基體偏壓VB1被應用至第一和第二p型金氧半導體電晶體pi 和P2之主體終端,基體偏壓VB2被輸入至第一、第二和第三N 型金氧半導體電晶體Nl、N2和N3之主體終端。 依照實施例,上述實施例之電流模式邏輯電路之負載電阻器 R1和R2 (請參考「第3圖」)分別被第一和第二P型金氧半導體 電晶體P1和P2代替。此外,負載第一和第二p型金氧半導體電 •晶體P1和P2排列於Nwell中,其基體偏壓仰1被增加以獨立地 ® 控制負載電阻。 依照實施例,N well控制第一和第二P型金氧半導體電晶體 P1和P2之基體偏壓VB1之電壓,而P wdl獨立地控制第一、第 二和第三N型金氧半導體電晶體w、N2和N3之基體偏壓聰 之電壓。依照實施例,N well和P well之各自獨立控制允許第一 和第二P型金氧半導體電晶體?1和!>2以及第一、第二和第三n ❹型金氧半導體電晶體N1、N2和N3之各自閥值電壓之控制,從 , 而獲得局速作業。 「第5圖」表示實施例之電流模式邏輯電路之電路圖。「第5 圖」之例子中’參考標號Nl、N2和N3分別表示第一、第二和第 二N型金氧轉體電晶體。參考標號ρι和p2分別表示第一和第 - P型金氧半導體電晶體。此外,參考標號μ表福合第一 n 型金氧半導體電晶體N1之閘極之輸人終端。參考標號制表示第 二Ν型金氧半導體電晶細之參考電壓輸人終端。參考標號驗 13 200928662 表不第二N型金氡半導體電晶體N2之參考電壓輸入終端。參考 標號Re§>表示第一和第二P型金氧半導體電晶體ρι和p2之參考 電壓輸入終端。參考標號VB〗表示NweU之基體偏壓。參考標號 VB2表不p wen_i之基體偏壓,參考標號表示p weU_2之基 體偏壓。 依照實施例,裝置包含第一和第二P型金氧半導體電晶體ρι 和P2 ’第一和第二P型金氧半導體電晶體P1和P2之閘極耦合於 ©· 輸入終端Re^),其中正參考電壓透過輸入終端尺6年被應用。裝置 更包含第一 N型金氧半導體電晶體N1,第一 N型金氧半導體電 晶體N1之汲極耦合第一 P型金氧半導體電晶體ρι之源極,第一 N型金氧半導體電晶體N1之閘極耦合輸入終端m,其中資料透 過輸入終端IN被輸入。 裝置還包含第二N型金氧半導體電晶體N2,第二N型金氧 ^ 半導體電晶體N2之沒極耦合第二P型金氧半導體電晶體P2之源 v極,第一 N型金氧半導體電晶體N2之閘極麵合輸入終端, 其中負參考電壓透過輸入終端Reg;!被應用。裝置更包含第三N型 金氧半導體電晶體N3,第三N型金氧半導體電晶體N3之汲極耦 合第一 N型金氧半導體電晶體N1和第二N型金氧半導體電晶體 N2之每一源極,第三N型金氧半導體電晶體N3之閘極耦合輸入 終端Ref ’其中參考電壓透過輸入終端Ref被應用。 依照實施例,基體偏壓VBi被應用至第一和第二p型金氧半 14 200928662 V體電體P1和P2之主體終端。基體偏壓γβ2被輸人第一和第 - Ν型金氧半導體電晶體N1和犯之主體終端。紐偏壓侧 被應用至第三N型金氧半導體電晶體N3之主體終端。實施例之 電抓模式邏輯電路中,上述實施例之電流模式邏輯電路之p減 被劃分為P well-Ι和p weu_2。 依照實施例’ N well控制第一和第二p型金氧半導體電晶體 P1和P2之基體偏壓簡之電壓。P well-Ι控制第一和第二㈣ 金氧半導體電晶體]ΝΠ和N2之基體偏塵VB2之電麼。1>讀_2控 制第一 N型金氧半導體電晶體N3之基體偏壓之電壓。就是 說’ N well、P wdH和p weU_2之各自獨立控制允許第一和第二p 型金氧半導體電晶體ΡΗσΙ>2以及第一、第二和第三_金氧半 導體電晶體m、Ν2和Ν3之各自閥值電壓之控制。這樣可獲得高 速作業。 μ ^ 「第6圖」表示實施例之電流模式邏輯電路之控制裝置之方 ;框圖。請參考「第6圖」,電流模式邏輯電路之控制裝置包含電流 模式邏輯單元no,電流模式邏解元⑽包含電流模式邏輯電路L ⑴和測試電路113,測試電路113初始化電流模式邏輯電路出 之基體偏壓。電流模式邏輯電路之控制裝置還包含電源管理單元 12〇 ’電源管理單元12〇應、用基體偏塵至電流模式邏輯電路出以 回應賴控綱號。錢模式邏輯電路讀崎置還包含控制器 ⑽,控制器13〇比較職電路13所制的電流模柄輯電路】11 15 200928662 之測試輸出訊號與預定的性能參數值’並且據此提供電壓控制訊 號至電源官理卓元(p〇wer management unit) 120 ’直到比較結果· 達到期望性能為止。 「第7圖」表示實施例之電流模式邏輯電路之控制裝置之作 業程序之流程圖。將參考「第6圖」和「第7圖」描述電流模式 ' 邏輯電路之控制程序。 • 依照實施例,如果電流模式邏輯電路之控制裝置進入測試模 ©* 式,測試電路113初始化電流模式邏輯電路in之n型金氧半導 體電晶體和P型金氧半導體電晶體之基體偏壓VB1、Y32及 VB3 ’以回應來自控制器13〇之控制訊號(步驟S2〇1)。或者,當 作業開始時,不考慮來自控制器13〇之控制訊號,測試電路113 完成基體偏壓之初始化。 接下來’控制器13〇比較測試電路113所偵測的電流模式邏 ❹ 輯電路Π1之測試輸出訊號與預定的性能參數值,並且據此提供 .電壓控制訊號至電源管理單元12〇,直到比較結果達到期望性能為 止。依照實施例,因為電流模式邏輯電路111之基體偏壓可以在 初始作業時被初始化,所以控制器130為電源管理單元12〇提供 用於基體偏壓應用之電壓控制訊號。 依照實施例,電源管理單元12〇透過電流模式邏輯電路m 之N型金氧半導體電晶體和p型金氧半導體電晶體之主體終端應 用基體偏壓’以回絲自控制器⑽之電壓控制訊號。然後,測 16 200928662 試電路ns _電流模式邏輯電路m之測試輪出訊號,並且將 其提供至控制器13〇。 控制器130比較測試電路113所偵測的電流模式邏輯電路出 ^測試輸出訊賴駭雜能參練,並且據此提供電壓控制訊 號至電源管理單元12G,直到比較結果翻期望性能為止。因此, 應用至電流模式邏輯電路111之基體偏壓電壓可以被調整(步驟 S203和S205)。依照實施例,透過調整基體偏壓電壓以降低或升 高閥值電壓’控制器控制組成電流模式邏輯電路iu之址成 電晶體之每電壓’從而控制電路之作業迷度。依照實施例, 步驟S203和S205重複地被完成,直到電流模式邏輯電路⑴達 到期望性能即期望時序和功率為止。 當電賴式邏輯 111之輪出特性達_雜能時,控制 器⑽發侧喊至電縣理單元m,贿持基體當前 正被制至電賴式賴· m,鎌電賴式麵電路出進 入正常模式,並且提供正常輸出(步驟S2〇7)。 依照實施例’當電流模式邏輯電路⑴之作業不被需要時, 透過電源管理單元12G之制,控制器BG最大化組成錢模式 雜電路111之每一電晶體之閥值電壓。這樣可以最小化泄露電 流。 雖然本發明之實_已_描述,但是可㈣觸是,本領 域之技術人員在本揭露原理之精神和範_,可做出多種其他的 200928662 修正和實施例。尤其地,各種更動與修正可能為本發明揭露、圖 式以及申請專利範圍之内主題組合排列之組件部和/或排列。除 了組件部和/或_之更動與修正之外,本領域技術人員明顯還 可看出其他使用方法。 【圖式簡單說明】 第1圖所示為電流模式邏輯電路之第一實例之電路圖; 第2圖所示為電流模式邏輯電路之第二實例之電路圖; 第3圖所示為實施例之電流模式邏輯電路之電路圖; 第4圖所示為實施例之電流模式邏輯電路之電路圖; 第5圖所示為實施例之電流模式邏輯電路之電路圖; 第6圖所不為實施例之電流模式邏輯電路之控制裝置之方塊 圖;以及 第7圖所示為實施例之電流模式邏輯電路之控制裝置之作業 程序之流程圖。 【主要元件符號說明】 110 111 113 120 130
Nl、N2 和]Sf3 電流模式邏輯單元 電流模式邏輯電路 測試電路 電源管理單元 控制器 N型金氧半導體電晶體 18 200928662
R1 ' R2 電阻器 I 恒流源 IN 輸入終端 OUT 輸出終端 REF 輸入終端 d 節點 B1 ' B2 主體終端 PI > P2 P型金氧半導體電晶體 BP1 和 BP2 主體終端 dl、d2 節點 Ref 參考電壓輸入終端 Refii 參考電壓輸入終端 VB1 > VB2 ' VB3 基體偏壓 Rcfp 參考電壓輸入終端
19

Claims (1)

  1. 200928662 十、申請專利範圍: 1. 一種裝置,包含有: , 一第一 N型金氧半導禮電晶體,包含搞^"一第一負載之一 . 汲極以及耦合一輸入終端之一閘極,其中該輸入終端用於接收 輸入資料; • 一第二N型金氧半導體電晶體,包含耦合一第二負載之一 汲極以及耦合一輸入終端之一閘極’其中一負參考電源透過該 0 輸入終端被應用;以及 一第三N型金氧半導體電晶體,包含耦合該第一和第二n 型金氧半導體電晶體之每一源極之一汲極以及耦合一輸入終 端之一閘極’其中一參考電壓透過該輸入終端被應用, 其中該第一、第二及第三N型金氧半導體電晶體之基體偏 壓被調整以控制該N型金氧半導體電晶體之一泄露電流和一 作業速度至少其一。 © 2·如請求項!所述之裝置,其中該第—_金氧半導體電晶體之 ^ 該汲極輕合一第一負載電阻器作為該第-負载,該第型金 氧半導體電晶體之該祕耗合—第二負载電阻器作為該第二 負載。 月求項1所述之裝置,其巾―第—基體偏壓被提供至該第一 第N里金氧半導體電晶體,並且其中一第二基體偏壓被提 供至該第三N型金氧半導體雷曰 4.如請求項3所述之裝置,其中該第一基體偏壓和該第二基體偏 20 200928662 壓獨立地被調整。 5·如請求項4所述之裝置,其中該第u型錄轉體電晶體包 含一電流源。 6. 如請求項4所述之裝置,其中該第一和第二金氧半導體電 晶體包含_第-PweU,該第三Μ金氧半導體電晶體包含一 第二 P well 〇 7. 如請求項1所述之裝置,更包含—第—p型金氧半導體電晶體 以及一第二P型金氧半導體電晶體,其中該第一 N型金氧半導 體電晶體之該汲極耗合該第一 P型金氧半導體電晶體之一源極 作為該第-貞載,鄕二]^型錄半報電晶叙該汲極耗合 該第二1>型金氧半導體電晶體之—雜作為該第二負載,該第 和該第一 P型金氧半導體電晶體之每―閘極编合一輸入終 端,該輸入終端用於提供一正參考電壓。 8. 如明求項7所述之裝置,其巾—第—基體偏壓被提供至該第一 和第一P型金氧半導體電晶體,其中一第二基體偏麼被提供至 該第一、第二以及第三N型金氧半導體電晶體。 9. 如請求項8所述之裝置,其中該第一基體偏壓和該第二基體偏 壓獨立地被調整。 10. 如明求項9所述之裝置,其中該第—和第二卩型金氧半導體電 晶體包含-Nwen,該第—、第二以及第三㈣金氧半導體電 晶體包令—P well。 21 200928662 '如,i所述之裝置,更包含一第—p型金氧半導體電晶體 σ -P型錢轉體電晶體,其巾該第—N㈣氧半導體 電晶體之該汲_合該第一 p型金氧半導體電晶體之一源極作 為該第-負载’該第二;^型金氧半導體電晶體之該沒極搞合該 第二p型金氧半導體電晶體之一源極作為該第二負載,該第一 和第二p型金氧半導體電晶體之每一閘極輕合-輸入終端,一 正參考電麼透過該輸入終端被應用,其中一第一基體偏壓被提 7至該第-和第二p型金氧半導體電晶體,—第二基體偏壓被 提供至該第-和第二N型金氧轉體電晶體,—第三基體偏壓 被提供第型金氧半導體電晶體。 1Z如請求項U所述之技,其中該第—、第二錢第三基體偏 壓獨立地被調整。 13.如請求項12所述之敍,其中該第—和第二p型金氧半導體 電曰曰體包含-Nwell,該第一和第二\型金氧半導體電晶體包 含一第一 PweU,該第三N型金氧半導體電晶體包含一第二p well 〇 14· 一種裝置,包含: 。-電流&式邏輯單元,包含—測試電路以及—電流模式邏 輯電路’該漁]試電路用於初始化至少兩健體偏壓以被提供至 複數個電晶體之指定電晶體,並且用於細該電流模式邏輯電 路之一測試輪出訊號; 22 200928662 -電源管理單元,用於細駐少兩個基體偏壓至該複數 個電晶體之該指定電晶體’以回應一電壓控制訊號;以及 一控制器’餘比健收自綱試電路之制試輸出訊號 ^狀聽參考值,並且提賴電馳做號麵電源管理 單元,直到該比較結果達到規定性能基準為止。 15.如赫項14所述之裝置,其巾#該電流模式邏輯電路之作業 不被要求時,5織制器透過該電源管理單元控制該至少兩個基 體偏壓卩最大化該複數個電晶體之每一闕值電壓,從而最小 化一泄露電流。 16·如請求項14職之裝置,其巾魏定性能基準包含期望時序 和期望功率至少其一。 17. 如請求項14所述之裝置,其巾當該比較結果達_規定性能 基準時,該控制器發送該電壓控制訊號至該電源管理單元,以 保持*則正被應用至該電流模式邏輯電路之至少兩個基體偏 壓之各自的值,並且該電流模式邏輯電路進入一正常模式。 18. 如晴求項14所述之裝置,其中該至少兩個基體偏壓包含一第 基體偏壓以及—第二基體偏壓,該第—基體偏壓以及該第二 基體偏壓獨立地被控制。 19. =請求項18所述之裝置,其中該第一基體偏壓被提供至該電 机模式邏輯電路之—P weU,該第二基體偏馳提供至該電流 模式邏輯電路之一 N well。 23 200928662 20.如請求項18所述之裝置,其中該至少兩個基體偏壓包含一第 三基體偏壓,該第三基體偏壓獨立地控制該第一基體偏壓以及 ' 該第二基體偏壓。
    24
TW097141697A 2007-12-26 2008-10-29 Current mode logic circuit and control apparatus therefor TW200928662A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137003A KR20090069363A (ko) 2007-12-26 2007-12-26 전류 모드 논리 회로 및 그 제어 장치

Publications (1)

Publication Number Publication Date
TW200928662A true TW200928662A (en) 2009-07-01

Family

ID=40797425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097141697A TW200928662A (en) 2007-12-26 2008-10-29 Current mode logic circuit and control apparatus therefor

Country Status (5)

Country Link
US (1) US20090167359A1 (zh)
JP (1) JP2009159595A (zh)
KR (1) KR20090069363A (zh)
CN (1) CN101471655A (zh)
TW (1) TW200928662A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658950B1 (ko) * 2015-10-22 2016-09-23 (주)자람테크놀로지 고속 동작을 위한 전류 모드 로직 회로
CN109309494A (zh) * 2017-07-26 2019-02-05 上海复旦微电子集团股份有限公司 可编程连接点
KR20190061292A (ko) * 2017-11-27 2019-06-05 에스케이하이닉스 주식회사 파워 게이팅 제어 시스템 및 그 제어 방법
EP4096096A1 (en) 2021-05-25 2022-11-30 Nordic Semiconductor ASA Bulk switching circuitry
CN114564069A (zh) * 2022-03-11 2022-05-31 北京国科天迅科技有限公司 基准电流产生电路和电流模式逻辑电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5113092A (en) * 1990-08-31 1992-05-12 Motorola, Inc. Differential voltage comparator
JPH05291574A (ja) * 1992-04-10 1993-11-05 Fujitsu Ltd 半導体装置
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JP3715066B2 (ja) * 1997-03-25 2005-11-09 三菱電機株式会社 電流モードロジック回路
FR2770947B1 (fr) * 1997-11-07 1999-12-24 Sgs Thomson Microelectronics Amplificateur differentiel a transistor mos
US6037808A (en) * 1997-12-24 2000-03-14 Texas Instruments Incorporated Differential SOI amplifiers having tied floating body connections
JP3655182B2 (ja) * 2000-10-04 2005-06-02 株式会社東芝 半導体集積回路
JP2006080917A (ja) * 2004-09-09 2006-03-23 Sharp Corp 入力論理ゲート回路、ラッチ回路、フリップフロップ回路、分周回路、及びそれらを備えた携帯端末
GB2431785B (en) * 2005-10-27 2008-05-07 Toumaz Technology Ltd Current mode logic digital circuits

Also Published As

Publication number Publication date
KR20090069363A (ko) 2009-07-01
CN101471655A (zh) 2009-07-01
US20090167359A1 (en) 2009-07-02
JP2009159595A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
US7429873B2 (en) High voltage digital driver with dynamically biased cascode transistors
US10305474B2 (en) High voltage output driver with low voltage devices
US8362803B2 (en) Mode latching buffer circuit
KR20010071855A (ko) 고전압 레벨 허용 트랜지스터 회로
TW200928662A (en) Current mode logic circuit and control apparatus therefor
US20190334525A1 (en) Bidirectional analog multiplexer
WO2003030360A2 (en) High voltage cmos output driver in low voltage process
US20110316610A1 (en) Transmission gate circuitry for high voltage terminal
KR100237152B1 (ko) 하이 스윙 인터페이스 단
JP3899092B2 (ja) パワーゲーティング技術、回路および集積回路装置
US6104229A (en) High voltage tolerable input buffer and method for operating same
US6359459B1 (en) Integrated circuits including voltage-controllable power supply systems that can be used for low supply voltage margin testing and related methods
US7759986B2 (en) Gate oxide protected I/O circuit
US7504870B2 (en) Power-on reset circuit
US6624687B1 (en) Method and structure for supply gated electronic components
US6552601B1 (en) Method for supply gating low power electronic devices
US7129770B2 (en) High voltage tracking bias voltage
JPH10289576A (ja) 半導体装置の内部降圧電源回路
US6388475B1 (en) Voltage tolerant high drive pull-up driver for an I/O buffer
US8063689B2 (en) Output stage system
JP4371645B2 (ja) 半導体装置
JPH06187780A (ja) 半導体メモリー装置の内部電源電圧供給装置
CN100394686C (zh) 精密容限电路
US8050112B2 (en) Internal voltage generation circuit
US7271614B2 (en) Buffer circuit with current limiting