[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW200847366A - Substrate and method for manufacturing the same - Google Patents

Substrate and method for manufacturing the same Download PDF

Info

Publication number
TW200847366A
TW200847366A TW097112124A TW97112124A TW200847366A TW 200847366 A TW200847366 A TW 200847366A TW 097112124 A TW097112124 A TW 097112124A TW 97112124 A TW97112124 A TW 97112124A TW 200847366 A TW200847366 A TW 200847366A
Authority
TW
Taiwan
Prior art keywords
substrate
hole
electrode
layer
manufacturing
Prior art date
Application number
TW097112124A
Other languages
English (en)
Inventor
Akinori Shiraishi
Kei Murayama
Masahiro Sunohara
Naoyuki Koizumi
Mitsutoshi Higashi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200847366A publication Critical patent/TW200847366A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

200847366 九、發明說明： 本申明案主張2007年3日在日本專利局所提出之 曰本專利申請案第2007_097614號之優先權。以提及方式 併入該曰本專利申請案第2007-097614號之全部。 【發明所屬之技術領域】 、本揭路係有關於-種基板及—種用以製造該基板之方 法特別地，本發明係有關於一種基板，該基板係使用於 -要被氣密密封之封裝中且包括—貫通電極，以及有關於 一種用以製造該基板之方法。 、 【先前技術】 有各種可取传之几件做為一在一基板上所形成或安 之：：：：好以在該基板上密封之方式來使用某種元件: 代機千/像LED(發光二極體）之光學功能元件或-使用 二二.(Γ下稱為_s)之元件(以下稱為-_元 件）/、有一纖細及細長結構；以及因此，者 用此元件時，在結構上最好穷田板上使 除了該光學功能元件:::二::厂^ 加速感測器、陀螺儀等做為此型態之元件。最好‘測：、 狀態中或在-減壓狀態中或在由_惰性牛J二在：真空 境中使用此型態之元件;以及最好將此型::所：：的環 -由-沒有開放空氣及在開放空氣中所‘人：牛储放在 結構所密封之空間中。 3犬塵的密封 97112124 二=τ:圓放在一起以密封-半導體元件 來做為一用以製造此型態之氣密式密封封裝的= 6 200847366 H，面見I本專利申請案公告第2005-19966號）。 』構=^該氣密式密封結構之上述封裝中，它 4 通電極’以在它們之間提供-電性連接， 糟此可縮小該封裝之尺寸及厚度。 連接 該ΐ二f t括1通電極之封襄中，當減少或降低在 :二二垃、一在該基板之通孔的内壁上所形成之絕緣 接觸特性時，擔心開放空氣會從該通孔流入一 :二’山封的工間。例如’已知一種方法可做為用以防止 在该通孔中之氣密性能的降低之手段，其中在該通孔中所 形成之貫通電極的端部上及在該基板之存在於該貫通電 虽之周圍的表面上形成—導電層，關在該導電層與該基 板之表面間的緊密接觸而確保該氣密性能(例如，見日本 專利申請案公告第2005-1 1987號）。 而在上述方法中，為了確保在導電層與該基板之表 面間的緊密接觸，必需增加該導電層在以該貫通電極為中 之I向上的尺寸，此導致該封裝本身之尺寸的增加。 又’ §彼此靠近之貫通電極間的距離隨著該等個別元件 之尺寸的縮小而減少時，會限制該導電層之安裝的空間， 於是’此很難確保充分氣密性能。 【發明内容】 本發明之示範性具體例提供一種基板及一種用以製造 此基板之方法。 本發明之示範性具體例具有下面手段。 97112124 7 200847366 200847366 一種用以製造一具有一在一通孔 之貫通電極的基板之方法包括下 特別地，依據本發明， 之至少一部分中所形成 列步驟： 形成一不平坦部於該基板之表面上，其位於該通孔所形 、或所要形成之部分的周圍中，f亥不平坦部包括一凹部及 一凸部中之至少一者；以及 形成一電極層於該不平坦部之表面上。 上可以以包圍該通孔之周圍的方式形成該不平坦部。 4不平坦料以至少包括複數個凹部錢數個凸部，以 相對於該通孔之中心的彼此不同之位置上朝該 "〇圍方向形成該複數個凹部或該複數個凸部。 :==反之方法可以進一步包括下列步驟:形 平坦部性及導電特性之緊密接觸層於該不 該用以製造一基板之方法可以 占兮I 進 V匕括下列步驟··形 成遠貝通琶極於該通孔之部分中，其中在該通孔中之_甬
電極的一端部上形成該電極層。 貝L
該用以製造一基板之方法可以進一步包括下 轭一粗化處理於該通孔之内壁上。 驟· K j用以製基板之方法可以進—步包括下列步驟形 、具有I、控接觸特性及導電特性之緊密接觸 孔之内壁及該不平坦部之表面上。 、及通 该用以製造-基板之方法可以進_步包括 成該通孔於該基板中，其中在形士兮 τ ^ ^ 形成该不平坦部前形成該通 97112124 200847366 孔。 該用以製造-基板之方法可以進_步包括 :該通孔於該基板中，其t同時形成該通孔及該不平: 成在該基板之位於該通孔之周圍的表面上形 坦部之表面上形成該電極層==，以及在該不平 凸部之开”…“ 因為可根據該凹部或 开J“貝上延伸在該基板之表 連接距離，所^僅可接 ㈣層間之 性，而且甚至在該電極層二之，圍的氣密 當氣穷性。㈣士 / 間#父小時’可確保適 可二 ，本叙明亦能處理該封裝之縮小尺寸。 知其它特徵及優點。謂式及申#專利範圍明顯易 【實施方式】 佳式以描述用以實施本發明之最 [具體例1] 圖1係使用依據本發明之且碑 100的典型縱向剖 、_ 、土板之一封裝 體裝置 ，考圖卜_ 100係-半導 光學功類所製成之基板101及-做為-之：：：：：：發光元件1〇2。該發光元件102係由一 LED 括—、=及被安裝在該基板101上。該發光元件102包 一電極^ 2G3)所製成之基底構件、—P層、一 N層、 97112124 9 200847366 順便提起，在本具體例中， ^裝該發先元件102之結構，但是它並::基板： 然，本發明亦可應用至例如一二疋用田 元件或-MEMS元件所構叙半導體^置。*衣—先接收 透==…放置之類所製成之 102又之板1〇1上提供一由一用以安裝該發光元件 之基底i〇iA盘一力兮宜泛t 101A,^^ 、在5亥基底101A上所提供且從該基底 101A所豆立之壁部1G1B所界定之儲存部丨似。以使祕 板101之上表面側打開之方向形成此儲存部101C。並且土’
依據該料100之結構，該形成用以包圍該儲存部101C 之周圍的壁部101B之上端連接至該蓋子ι〇3，藉以密封 =miQ2°在該儲存部霞中安裝該發光元件 上八5亥儲存部i〇ic係一氣密式密封閉合空間。因 此’该儲存部i〇lc可被減壓或可以惰性氣體來填充，藉 :不僅可維持該發光元# 1〇2之性能，而且可延長其壽 亚且，假設以例如陽極接合將該基板1〇1與該蓋子ι〇3 連接在=起，則當相較於以像樹脂之有機材料將它們連接 I寸"T保持一用以密封該發光元件1 〇 2之空間的乾 淨，因此該發光元件102之品質係絕佳的。
又:在一由金所製成之凸塊106上放置該發光元件 1〇2。該凸塊106經由一連接層1〇6A電性連接至一貫通電 極107。使該貫通電極ι〇7形成以穿過該基板1〇丨之下I 97112124 200847366 面。藉由依據一電解電鍍方法在該通孔12〇内之圓柱形空 間中成長銅或鎳以製造該貫通電極107。該連接層106a 包括一鎳層及一金層，其中以例如該金層提供正面之方式 使該鎳層及該金層彼此疊加。並且，該連接層106A亦可 以由一鎳/鈀/金電鍍層（金提供其正面）或另一電鍍層所 製成。 在該貫通電極107之連接有該發光元件1〇2之側的相反 側（在圖1中，下端側）上形成一連接層1〇8A，該連接層 舰包括-鎳層及—金層，其中以例如該金層提供正面 之方式使該鎳層及金層彼此疊加。在該連接層舰中形 成一焊料凸塊108。亦即，該貫通電極107之形成可有助 於該發光元件1〇2與存在於密封該發光元件1〇2之空間的 外部上所要連接之物件間的連接。並且，在該焊料凸塊 ^與該貫通電極1〇7間亦可以形成一由例如鎳/金電鍍 曰所構成之連接層H在圖丨巾省略該連接層。 膜ϋ ’ t該基板1〇1之下表面上形成一絕緣層（氧化石夕 朕)11〇。此絕緣層H0不但使該基板1〇1與該貫通 1 =此絕緣，而且使該基板101與該凸塊1〇6彼此絕緣。 在此，將描述-密封賴13G，該㈣ 穿過該基板101之基底101A的通孔120 通孔120中所形成之貫通電極 *封在5亥 :式所顯示之部分提供該貫通電極：之父結構 田~低在该貫通電極1〇7與 由 之絕緣層(氧化梦膜)110二==壁上所形成 心冢也接觸而错此造成一小的 97112124 11 200847366 空隙時’該密封結構130不僅防止開放空氣經由此空隙流 二亥儲存部mc，*且防止由該儲存部所㈣之情 ^生氣體戌漏至外部。 -该密封結構130包括-在該基底101A之下表面上所形 ‘成之不平坦部14〇、-在該不平坦部14〇之表面上所形成 之接觸層150、-電源層160及一在該電源層16〇之表面 上所形成之電極層170。 f 該不平坦部I40包括一第一凹部180及一第二凹部 19〇，其中該第-凹部180係形成於在徑向上與該貫通電 極107之外周圍或該通孔120之内壁相隔有一距離(例 如’ ΙΟμιη〜ΙΟΟμηι)之位置上，以及該第二凹部19〇係形成 於進一步與該第一凹部180相隔有一已知距離l2(例如， ΙΟμηι〜l〇〇pm)之位置上。 又，在該第一凹部180與該第二凹部19〇間形成一凸部 200 °亥凸部200之徑向寬度L3(例如，ι〇μιη 〜1〇〇μιη)等 (;，該第一凹部180與該第二凹部19〇間之間隔（分隔距 離j。在本具體例中，該等個別距離u、L2及u係設定 成彼此相等；然而’這些距離亦可以設定成彼此不同及這 些個別部亦可以以不規則間隔來配置。 ，在此方式中，因為在该基板之徑向上離該貫通電極1 〇 7 •之外周圍或離該通孔120之内壁的不同位置上形成該第 一凹部180、該凸部200及該第二凹部19〇，所以該接觸 層150相對於該不平坦部14〇之連接長度L提供一長度 (L=R+4H)，其中該長度係該電極層ι7〇之半徑R與一在徑 97112124 12 200847366 向上及垂直方向上之步階部的長度H(第一及第二凹部 180及190之深度）乘以4所獲得之乘積的總和。因此， 因為除了該電極17 0的半徑R之外以該第一及第二凹部 • 180及190之數個步階部延伸該連接距離，所以不僅增加 ▲在該基底101A與該電極170間之連接強度，而且大大地 提高該基底101A之下表面的氣密性。 該第一及第二凹部18〇及丨90之深度Η係設定為一已知 (值（例如，1_〜50_)，其對應於該電極層no之半徑R 及該通孔120之内徑。該第一及第二凹部18〇及19〇之深 度Η可以設定成彼此相等或可以設定成彼此不同。 順便一提，該第一及第二凹部18〇及19〇在徑向上之位 置及深度並非侷限於上述在該等圓括號中所示之數值，而 是它們可以個別設定為根據該貫穿電極1〇7之直徑（該通 孔120之内徑）、該基板1〇1或該基底1〇1Α之厚度之類 任意選擇之數值。 (在此，下面將參考圖2Α至2Κ以描述一用以製造在上述 封裝1〇〇中所使用之密封結構13〇的方法之範例，特別是 該製造方法之步驟（1至⑴。然而，在這些圖式中，提供 上面所已描述之部分給予相同元件符號，以及因此，在 • 些情況中，將省略其敘述。 ’、 .首先，在圖2Α所示之步驟中，蝕刻及圖案化該基板1〇1 之上表面側，其中該基板1〇1係由石夕之類所製成，藉以带 成用以安裝該發光元件102之儲存部㈣(見圖υ。順便 一提，在本具體例中，將描述—用以蝕刻該基板1〇1之上 97112124 13 200847366 in It，，藉以形成用以健存該發光元件i〇2之 儲存口P 101C，然而，當該基板10 可以使用—種製造方法， 予又係i、的日才’亦 的表面上形成一用以包圍；一以平板狀所形成之基板 以形成一儲:部包圍_元件102之周圍的壁，藉 通=朝iL 中，根據，操作以該 ，孔120朝其垂直方向穿職基板1G1之基底魏的方
式形成可用以形成該貫通電極1〇7之通孔12〇 步驟後所執行之操作，下面將描述在圖2β所示之 形成該密封結構13〇之步驟，以便不僅包圍該通孔⑽， 而且亦包圍它的周圍部分。 然後，在圖2C所示之步驟中，在該基底1〇1八之下表面 側（在圖2C中’為了方便說明，以反轉方式顯示向下方向） 的表面101D上形成一像乾膜光阻之光阻21〇。 上接下來’在圖2D所示之步驟中，圖案化(曝光及顯影) 该光阻210，以及藉此移除該光阻21 〇之對應於上述第一 及第二凹部180及19〇之形成位置的部分。根據該圖案化 操=在該光阻210中所形成之開口 212及214分別對應於 该第一及第二凹部180及19〇之輪廓形狀。並且，以包圍 该通孔120方式而以該通孔丨2〇做為其中心在徑向上與該 通孔120相隔已知距離之位置上分別以一同心圓形狀或 方形形狀形成該等開口 212及214。 然後，如圖2E所示之步驟中，在該基底1〇U2暴露於 該光阻210之經由上述圖案化處理所形成之開口 212及 97112124 14 200847366 H:=面1〇1D上實施一蝕刻處理’藉此形成分別由 面觀看時部18…90所構成之環狀溝槽(當從上 形事;？或 哕 只 因為在该基底101A之表面101D上以 類遮蔽該基底刪之下表面側的表面之方 1:及&; Π處理’所以可蝕刻及形成此第-及第二凹部 案化形狀們的形狀對應於該等開口212及214之圖 阻2W之門田 <上面觀看時之形狀）。因此，藉由改變該光 間= 214的尺寸及間隔，可以任意尺寸及 网7 "第—及第二凹部180及190。 接下來’在目2F所示之步驟中，使用—釋放溶液 該r 1Γ ::01=10 n)使該光阻21 〇膨脹及軟化及然後刷掉 Γοι，並精此移除該光阻210。此結果，產生一基板 之届^166古：基底10U之表面1〇1D上以包圍該通孔120 ° 、式形成—第—凹部180、一第二凹部190及一 凸它們分別具有—同心圓形狀或—方形框狀。 二，在圖2G所示之步驟中，在該基板1〇1之包括該 基底101A之下夹而 及該凸部200之表面二=一凹部180、該第二凹部190 孔120之内壁表面的表面:存部1〇1C之内壁表面及該通 緣請，該絕、據一熱，㈣形成-絕 膜或-熱氧化膜)所構成。係由-氧化膜(亦稱為-氧化秒 接下來，在圖 % - 斤不之步驟中，例如，將一導電帶 220(在圖2H中以單點絲么余十 早』鍵線來顯示）接合至該基板101之基 97112124 15 200847366 底101A的上表面侧。並且，以該導電帶220做為一電源 層，根據一電解電鍍法之類在該通孔12〇中成長一銅層或 一鎳層。由於此成長，在該通孔12()中形成一藉由沉積銅 '或鎳所獲得之貫通電極107。又，在該貫通電極107之形 成後，從該基底101A之上表面剝離及移除該導電帶22〇。 然後，在圖21所示之步驟中，根據一 PVD(物理氣相沉 矛貝）法或一 CVD(化學氣相沉積）法，在該基板1〇1 a之包括 f该第一凹部180、該第二凹部190、該凸部200及該貫通 電極107之整個表面101D上沉積一相對於該絕緣層ιι〇 具有良好緊密接觸特性之緊密接觸金屬（例如，鈦、纽或 鉻），藉以在該表面101D上形成一緊密接觸層15〇。 因此，該緊密接觸層150之表面具有從該通孔丨2〇之内 壁（或該貫通電極107之外周圍）至該基板之周邊部的徑 向（周圍方向）長度與該第一凹部180、該第二凹部19〇及 f凸部200在垂直方向上之深度（或高度）的總和之距 〇離。因為在此方式中該緊密接觸層15〇連接至該第一凹部 =〇、該第二凹部190及該凸部2〇〇之表面（包括該徑向及 垂直方向差面），所以提高該緊密接觸層150與該絕緣層 110間之緊密接觸，藉此可將該緊密接觸層i 5〇牢固地放 -置在該絕緣層110之上面。 •"接下來，在圖2J所示之步驟中，根據該PVD法或一無 電鍍法在忒緊密接觸層丨5〇之表面上形成一由例如銅所 ===電源層16〇。因為該電源層16〇不僅連接至該具有 门务、山接觸特性之緊密接觸層^ 5〇，而且亦連接至該第一 97112124 16 200847366 =部180、該第二凹部19〇及該凸部2〇〇之表面（包括該 等垂直方向壁面），所以當相較於連接至一平坦表面之情 況時，大大地延伸它的連接距離，藉以提高在該緊密接^ 層150與該電源層160間之緊密接觸的程度’以致於可將 該電源層160牢固地放置在該緊密接觸層15〇上。 然後，在圖2K所示之步驟中，在該電源層】6〇之表面 上形成一光阻230，以及圖案化（曝光及顯影）該光^阻 230，以移除該光阻23〇之對應於上述電極層之形成 位置的部分，藉以形成一電極形成開口 232。以暴露該第 -凹部180、該第二凹部19〇及該凸部2〇〇之方式以該貫 通電極107之軸為其中心而以一圓形或方形形狀形成該 電極形成開口 2 3 2。 接下來，在圖2L所示之步驟中，根據一半加成法藉由 從該電源層160供應電源以在該電源層16〇之表面上實施 一電解電鍍處理，藉此在該電源層16〇之表面上形成一由 一鍍銅層所製成之電極層17〇。並且，亦可以藉由除了該 半加成法之外的其它像一減成法之方法來形成該電極層 170。 因此，因為該電極層1 7 〇經由該絕緣層1 1 〇、緊密接觸 層150及電源層160連接至該第一凹部18〇、該第二凹部 190及该凸部200之表面，所以提高該電極層17〇與該基 底101A間之緊密接觸，藉此可將該電極層17〇牢固地放 置在該基底101A之上面。 後在圖2M所示之步驟中’移除該光阻23 〇，以及 97112124 17 200847366 之後’藉由钱刻移除該緊密接觸層1 50及電源層16〇之除 了存在電極層170之區域中之外的其它部分（該電極層 170之外部區域）。此完成圖1所示之密封結構130。 在此方式中，建構該密封結構13〇，以便在該第一凹部 180、該第二凹部19〇及該凸部2〇〇之表面（包括該等垂直 方向壁面）上放置該絕緣層110、緊密接觸層150、電源層 160及電極層170。目此，甚至當在該通孔120之内壁與 2貫通電極107之外周圍間產生小空隙時，不但可提高該 貝通屯極107之周圍的氣密性，而且當相較於一平坦表 結構時可提高該連接強度。 —現在，下面將參考目3AS 31卩描述一用以安裝該發光 ^ 至/、有上述铪封結構130之該基板1 〇 1的儲存部 楛供卜之程序該等步驟1〜9)。然而，在下面圖式中， 才宜、此=所已心述之部分給予相同元件符號，以及因此， 在某些h況令，將省略其敘述。 示之步驟中，在該基底1G1A2下表面 二之周Si:確:呆密封結構130於該等個別貫通電極 <母储存部101C中。 幵由t圖3β所示之步驟令，根據-電鍍方法之類， 此情況中，該等連接# 1ηβΛ 1G6A及_。在 電極107之上端側成於該等對應貫通 接層108A係分別形成於 ^侧）上。並且’該等連 、/荨對應貝通電極107之相反侧 97112124 18 200847366 (該下端側）上。 一 在圖％所示之步驟中，在該等連接層福之每 至，連^106A上’藉由接合—由金之類所製成之全屬味 及其下面圖式中，省二:塊：。順便-提’在圖3C 接下來，在圖3,:二連二層1二之說明。 之類移除在該儲存部】0】c 圍中的^據-罩幕㈣方法 '侧表面上所形成之絕緣二周圍二等壁部ioib之上端 可將玻璃製蓋子連接至^ 稍’後所執行之步驟中 除該絕緣層11〇的上端^壁部刪之在本步驟令已移 ^吏’在圖犯戶斤示之步驟中，在該等儲存_ 配置一發光元件1〇2。在此情況中，根據二 ，接法或-超音波連接法，將該 該凸塊106電性連接為一如— 什之屯極與 1〇7 _ , 之，糟此該發光元件102及該貫 4 107可經由該凸塊⑽電性連接在—起。 、 接下末，在圖3F所示之步驟φ 類所製成之平板狀透光蓋子：中㈣由；:;朋酸鹽玻璃之 ⑻之儲存部端面’藉以在該基板 社構^㈠主 一用以密封該發光元件102之 =1此情況中’在該陽極接合法中，施加 f:子103與該基板1心間，以增加該蓋子103::= 面連接在一起。 “子103與该壁部mB之上端 由於上述陽極接合之執行，將構成該基板之石夕與形成該 97112124 19 200847366 蓋子之玻離中所包含之氧結合在一起，導致稃定且… 好連接力之連接。並且… （¥致知、疋且具有良 桩嘉 不同於使用樹脂材料所獲得之遠 匕產生會污染用以密封該發光元件m之空間的；= 雜質的可能性是报小的。 ]扪虱肢或 然後’在圖3G所示夕半s取a .Η Λ| 之乂知中，在該連接層108Α中形成 一焊料凸塊108。 办烕 之後，在圖3Η所示夕牟i取+ ^ ^ _ 之步‘中，切割且切斷該基板1 〇 1 及該蓋子103成為個別片，_ i)。 稭以凡成上述封裝100(見圖 [具體例2] 現在’圖4係通常顯示在依據本發明之具體例2的-基 板中所使用之-密封結構的縱向剖面圖。下面將參考圖* 以描述在該封裝100中所使用之密封結構的具體例2。在 下面圖式中，在相同於上文中所已描述之部分給予相同元 件符號’以及因此’在某些情況中，將省略其敛述。 I.如圖4所示，依據具體例2之一密封結構咖包括一在 該基底101A之下側表面上所形成之不平坦部34〇、一在 該不平坦部340之表面上所形成之緊密接觸们5〇、一在 該緊密接觸層150上所形成之電源層16〇及—在該電源層 -160之表面上所形成之電極層170。 • 該不平坦部340包括一第一凸部38〇及一第二凸部 390，其中该第一凸部380係形成於在徑向上相對於該貫 通電極107之外周圍或該通孔12〇之内壁分隔有一已知距 離L1 (例如，ΙΟμιη〜ΙΟΟμπι)之位置上，以及該第二凸部39〇 97112124 20 200847366 形成於進一步向外地與該第一凸部38〇分隔有一已知距 離L2(例如，ΙΟμπι〜l〇〇pm)之位置上。 又，在該第一凸部380與該第二凸部39〇間形成一凹部 400。該凹部400之徑向寬度L3 (例如，1〇_〜1〇〇叫）等 於該第一凸部380與該第二凸部39〇間之間隔（分隔距 離）。順便一提，在本具體例t，該等個別距離u、12及 L3係設定成彼此相等；然而，它們亦可以設定成彼此不 同，以及因此，該等凸部及凹部亦可以不規則間隔來配置。 在此方式中，因為在徑向上離該貫通電極1〇7之外周圍 或該通孔120之内壁的不同位置上形成該第一凸部38〇、 忒凹部400及該第二凸部39〇，所以該緊密接觸層15〇相 對於該不平坦部34〇之連接長度L提供該數值（l=r+4h)， 其中該數值係該電極層170之半徑R及在徑向上及垂直方 向上之步階部（第一及第二凸部38〇及39〇)的長度H與數 字4之乘積的總和。因此，以超過該電極層17〇之半徑r 有該第一及第二凸部380及39〇之數個步階來延伸該連 接長度。此不僅增加在該基底1〇1Α與該電極層17〇間之 連接強度，而且大大地提高該基底1〇1Α之下表面的氣密 性。 該第一及第二凸部380及39〇之高度Η係分別設定為已 知值（例如，1μιη〜ι〇μπ〇，其對應於該電極層170之半徑 ^或该通孔120之内徑。該第一及第二凸部38〇及39〇之 咼度Η可以設定成彼此相等或可以設定成彼此不同。 順便一提，該第一及第二凸部380及390之徑向位置及 97112124 21 200847366 向又並非揭限於上述圓括號中戶斤述之數值，而是它們可以 根據該貫穿電極107之直徑(該通孔12〇之内徑)、該基板 或該基底10U之厚度等而設定為任意數值。 〜接下來，下面將參考圖5A至51以描述一用以製造上述 密封結構330之方法的步驟（1至9)。順便一提，圖5八至 51所不之個別步驟對應於先前在圖％至2κ中所述之步 驟的另一具體例。在下面圖式中，相同於上文中所已描述 之部分給予相同稱號’以及因此，在某些情況中，將省略 首先，在圖5Α所示之步驟中，在該基底1〇14之下表面 側（在圖5Α中，為了方便說明，以反轉方式顯示向下方向） 的表面1G1D上形成-由乾膜光阻之類所製成之光阻21〇。 接下來，在圖5Β所示之步驟中，圖案化(曝光及顯影) 光阻210及因而在5亥表面上移除該光阻之除 工對應於上述第一及第二凸部及39〇之形成位置的部 /刀之外的其它部分，藉此只在對應於該第—及第二凸部 380及390之形成位置的部分中保留該光阻。在該基 底101A之表面i〇id上所留下夕本阳也、 邊下之先阻210的圖案分別對應 於该弟-及弟二凸部38G及_之外部形狀。並且，在徑 向上與該通孔12G分隔有已知距離之位置上分別形成該 :圖它們以包圍該通孔12〇之方式具有以該通孔 2 〇做為其中心之一同心圓形狀或一方形框狀。 然後，在圖5C所示之步驟中，在該基底1〇u之由 圖案化光阻210間所分別形成之開口 216、217及^所 97112124 22 200847366 二二之表面1G1D上實施—㈣處理。由於此㈣處理， ^除該表面1G1D之沒有該等光阻2ig形成之部分。此处 丨（田伙上面硯看時之環狀）或一方形框狀凸部（當從上 觀看日t之方形形狀）及一凹部4〇〇。 貫際上’以該等光阻21G之類遮蔽該基底⑻a之上表 則的表面之狀態實施該蝕刻處理。因此，在該蝕刻處理 ’敍刻出該通孔120之周圍及位於此周圍外側之凹部 其兩者對應於該等光阻210之開口 216、217及218 ^圖案形狀（從上面觀看時）。因此，藉由改變該等光阻 =之^口 216、217*川之個別尺寸及其間隔距離， 以任思尺寸及任意間隔形成該第一及第二凸部38〇及 390。 接下來’在® 5D所示之步驟中，使用—釋放溶液
C r^asesolution)使該等光阻21〇膨服及軟化，之後刷 -亥等光阻210，藉此移除該等光阻21()。此結果，獲得 τ如下所建構之基板1〇1:在該基底101A之表面1〇1])上 =包圍該通孔120之周圍的方式形成該第一凸部38〇、該 J二凸部390及該凹部4〇〇,它們分別具有-同心圓形狀 或一方形框狀。 然後，在圖5Ε所示之步驟中，在該基底10U之下表面 (包含該第一凸部380、該第二凸部39〇及該凹部之 表面）上及在該基板101之表面（包括該儲存部i〇ic之内 壁表面及該通孔12G之内壁表面）上，根據—熱法之 97112124 23 200847366 類形成—絕緣層110，該絕緣層110 為一氧化矽膜或一熱氧化膜）所構成。 110係由一氧化膜（亦稱
中提供一經由銅或鎳之沉積所 一電解電鍍法在該通孔12〇 , 此結果，在該通孔120中提供一 獲得ί貫通電極1G7。在該通孔12G中提供該貫通電極107 後彳文忒基底101A之上表面剝離及移除該導電帶22〇。 然後，在圖5G所示之步驟中，根據一 PVD(物理氣相沉 積)+法或一 CVD(化學氣相沉積）法，在該基板1〇1A之包括 該第一凸部380、該第二凸部390、該凹部4〇〇及該貫通 電極107之整個表面上沉積一相對於該絕緣層11 〇之具有 良好緊密接觸特性之緊密接觸金屬（例如，鈦、鈕、鉻之 類）’藉以在其上形成一緊密接觸層15〇。 因此，該緊密接觸層150之表面具有對應於從該通孔 120之内壁（或該貫通電極1〇7之外周圍）至該基板之周邊 表面的徑向（周圍方向）長度與該第一凸部38〇、該第二凸 部390及該凹部400之垂直方向深度（或高度）的總和之距 離。亦即，因為在此方式中該緊密接觸層15〇連接至該第 一凸部380、該第二凸部390及該凹部400之表面（包括 該徑向及垂直方向壁面），所以提高該緊密接觸層15〇與 該絕緣層110間之氣密性，藉此可將該緊密接觸層15 〇牢 固地形成於該絕緣層11 〇上。 97112124 24 200847366 币接下來，在圖5H所示之步驟中，根據該pvD法或一盔 電鍍法，在該緊密接觸層150之表面上形成一由銅之類； 製f之電源層160。因為不僅使該電源層16〇閉緊至該具 •有咼緊密接觸特性之緊密接觸層15〇，而且亦閉緊至該第 •上，部380、該第二凸部39〇及該凹部4〇〇之表面（包括 =等垂直方向壁面），所以當相較於連接至一平坦表面之 f況時，大大地延伸該電源層16〇之連接距離。由於這 (樣，可提高在該緊密接觸層15〇與該電源層16〇間之氣密 性，以及因此，可將該電源層16〇牢固地形成於該緊宓ς 觸層150上。 μ & # 然後，在圖51所示之步驟中，在該電源層丨6〇之表面 上形成防鍍層230 ;以及然後，圖案化（曝光及顯影）該 防鍍層230,以移除該防鍍層23〇之對應於上述電極層 之形成位置的部分，藉以形成一電極層形成開口 232。以 。亥貝通包極1 0 7之軸為其中心以一圓形或方形形狀（當從 上面觀看時）形成該電極層形成開口 232，以便可暴露該 第一凸部380、該第二凸部390及該凹部4〇〇。 接下來，在圖5:所示之步驟中，根據—半加成法使用 來自該電源層160之電源實施一電解電鍍，藉此在該電源 .層I60之表面上形成一由一鍍銅層所製成之電極層170。 '在另一情況中，亦可以根據除了該半加成法之外的其它像 一減成法之方法來形成該電極層17〇。在此方式中，因為 該電極層170經由該緊密接觸層15〇及該電源層16〇連接 至该第一凸部380、該第二凸部390及該凹部4〇〇之表面， 97112124 25 200847366 所以當相較於連接至一平扭表 丁一衣甶之炀况時，大大地延伸它 的連接距離。由於這樣，裎古# 、稞kr5J§亥電極層no與該電源層 16 0間之氣途、性’以及因此， G j將忒電極層170牢固地形 成於該電源層160上。 然後’在圖5 K所示之步驟φ 梦队 ^十— < 乂 ％中，移除該光阻230，以及 接下來’藉由餘刻來移除該豎 夕丨示接觸層150及該電源層 =子在於除了在電極| 17〇下方部分之外的其它部分 /电極層170之外部）。此完成圖4所示之密封結構犯〇。 ^以上所述，在該密封結構⑽中，在該第—凸部_、 以弟一凸部39〇及該凹部4〇〇之表面(包括在該垂直方向 上之壁面）上以彼此堆疊方式形成該絕緣^ uG、緊密接 觸層150、電源層ι6〇及雷朽 、 極層170。因此，甚至當在該 =12G <内壁與該貫通電極1()7之外周圍間產生細微空 不僅可提高該貫通電極107之周圍的氣密性，而且 ::#乂於使用一平坦表面之情況時可進一步提高該連接 強度。 [具體例3] 圖6係典型地顯示在依據本發明之具體例3的一基板令 所使用之—密封結構的縱向剖面圖。現在，下面將參考圖 "描述在該封裝_中所使用之—密封結構的具體例 下面所述之圖式中，相同於上文中所已描述之部分 給予：同稱號，以及因此’在某些情況中，將省略其敘述。 圖6所不，在依據本發明之具體例3的一密封結構 中’在該通孔12G中所形成之-開π的内壁上形成- 97112124 26 200847366 由一小不平坦部所構成之粗糙表自44〇。要形成此粗糖表 面440’在依據上述具體例！之圖2β所示之步驟中，在 钱刻該基板101之基底101Α以藉此形成朝其垂直方向穿 -過該基底1G1A之通孔12G後，半韻刻該通孔12()之内壁 .的整個表面或該通孔120之内壁的一部分（開口端側），亦 即，在该基底1 〇 1Α上實施一粗化處理。 之後，經由依據上述具體例i之圖％、21、2;及儿所 r分別顯示之步驟，在該基们〇1A之整辣面及該通孔12〇 之内壁（包括該粗链表面440)上分別形成一絕緣層ιι〇、 一緊密接觸層150及-電源層16〇 ’以及在該光阻23〇之 電極層形成開口 232上形成一電極層17〇。並且，當依據 圖所不之步驟形成一貫通電極i 〇7時，以下列方式形 成该貫通電極107 :藉由縮短該電解電鑛時間’使該貫通 電極107之一端處在低於該通孔12〇之開口端，以便允許 暴露該通孔120之開口的一端侧之内壁。 I另外最好，可以在5亥粗綠表面440之表面上以一均勻 膜厚度形成該緊密接觸層15〇。最好可以根據如一 原 子層沉積）法形成此緊密接觸層15〇，其中該AL〇法能以 刀子層級形成一均勻薄膜。並且，最好在該 •⑽之包括小不平坦部的表面上形成此—具有均勻膜^
. 之電源層160。 X 再者，藉由從該電源層16〇供應電源以根據一半加成法 實施-電解電鑛處理，藉此在該電源層16〇之表面上形成 一由-鍍銅層所製成之電極層17〇。在另一情況中，亦可 97112124 27 200847366 以根據除了該半加成法之外的其它像一減成法之方法來 形成該電極層170。 於是’在本具體例中，相似於先前具體例1及2，該電 • 極層Π 0不僅根據該具體例1形成於該第一及第二凹部 • 180及190上（或根據該具體例2形成於該第一及第二凸 部380及390上），而且亦經由該緊密接觸層15〇及該電 源層160連接至該粗糙表面44〇之表面，其中該粗糙表面 < 440係形成於該通孔12〇之開口的一端侧之内壁上及包括 該小不平坦部。因此，提高該電極層17〇與該電源層16〇 間之氣密性，以及因此，可將該電極層17〇牢固地形成於 該電源層160上。 又，依據該具體例3，不僅使該粗糙表面44〇而且使依 據具體例1之第一及第二凹部180及19〇或依據具體例2 之第一及第二凸部380及390與該通孔120之内壁結合， 由於這樣，比先前所述之具體例丨及2可進一步提高該緊 1密接觸層I50、電源層丨60及電極層170之氣密性，以及 因此，可將該電極層17〇牢固地形成於該基底1〇u上。 在上文中所述之個別具體例中，已描述將該發光元件 102安裝在該基板ι〇1之儲存部1〇lc中的範例。然而， •此亚非用以做為限定用，而是不言而喻地本發明亦可應用 ，至-内部安裝不同於該發光元件1〇2之其它元件(例如， 一 MEMS元件）的基板密封結構。 亚且’在上述具體例中，已描述一種結構，其中只在續 基板101之下表面側上形成該第一及第二凹部18〇及^ 97112124 28 200847366 或該第一及第二凸部380及390。然而，此並非用以做為 限定用，而是當然亦可以在該基板101之上表面側及下表 面側上（在該貫通電極1〇7之兩側上）形成該第一及第二 凹部180及190或該第一及第二凸部380及390。又，在 另^况中’亦可以在該貫通電極1 〇 7之兩側的開口内壁 上形成依據具體例3之粗糙表面440 ;以及，亦可以經由
該絕緣層110、緊密接觸層15〇及電源層16〇在該粗糙表 面440上形成該電極層。 亚且’在上述個別具體例中，已描述在該基板1〇1上提 供該貫通電極1〇7之範例，其中在該基板ι〇1中安裝有該 發光元件102。然而，本發明並非侷限於此，而是例如亦 可以使用一種結構，其中在一包括一積體電路之矽基板上 提供該貫通電極107,在依據具體例1之密封結構13()中， 或在依據具體例2之密封結構330中，或在該通孔120之 開口的内壁中形成該粗糙表面44〇，以及在該粗糙表面 440上經由該絕緣層110、緊密接觸層15〇及電源層ι6〇 形成該電極層170。 另外，在上述個別具體例中，已描述一範例，其中在形 成該通孔120後，形成該不平坦部14〇，以及然後，形成 • 該貫通電極10 7。然而，本發明並非侷限於此。例如，亦 可以使用一種結構，其中在形成該不平坦部140後，形成 該通孔120及該貫通電極1〇7，或者使用一種結構，其中 在形成該通孔120及該貫通電極1 〇7後，形成該不平坦部 14 0。再者，亦可以使用一種結構，其中同時形成該不平 97112124 29 200847366 W 140及5亥通孔12G，以及然後，形成該貫通電極。 雖然=描述關於有限數目之具體例的本發明，但是要擁 ，揭路之利盈的H«該項技#者將體會到可設計不脫 在=所揭露之本發明的範圍之其它具體例。於是，本發 明之範圍應该只侷限於所附申請專利範 【圖式簡單說明】 封裝 圖1係使用依據本發明之具體例丨的一基板之 10 0的典型縱向剖面圖。 圖2AH用以製造依據具體例！之基板的方法之步驟 中之一（步驟1)的說明圖。 圖2B係用以製造依據具體例丨之基板的方法之步驟中 之一（步驟2)的說明圖。 圖2C係用以製造依據具體例i之基板的方法之步驟 之一（步驟3)的說明圖。 圖2D係用以製造依據具體例（之基板的方法 I之一（步驟4)的說明圖。 V驟中 圖2E係用以製造依據具體例丨之基板的方法之步 之一（步驟5)的說明圖。 夕1 f 圖2F係用以製造依據具體例丨之基板的方法之步 -之一（步驟6)的說明圖。 夕” . 圖係用以製造依據具體例1之基板的方法之步
之一（步驟7)的說明圖。 v T 圖2H係用以製造依據具體例丨之基板的方 ^ . L i步驟中 之一（步驟8)的說明圖。 97112124 30 200847366 圖21係用以製造依據具體例丨之基板的方法之步驟中 之一（步驟9)的說明圖。 乂 圖2J係用以製造依據具體例丨之基板的方法 之一（步驟10)的說明圖。 力驟中 之 圖2K係用以製造依據具體例丨之基板的方法之步驟中 一（步驟11)的說明圖。 y、 圖2L係用以製造依據具體例丨之基板的方 之一（步驟12)的說明圖。 "中 圖2Μ係用以製造依據具體^列i之基㈣方法之步驟中 之一（步驟13)的說明圖。 ^ 3八係一用以安褒一發光元件至依據具體例1之基板 方法之步驟中之—（步驟1)的說明圖。 係用以安裝—發光元件至依據具體例工之基板中 的：法之步驟中之-(步驟2)的說明圖。 的係用以安裝—發光Μ至依據具體例1之基板中 Π之步驟中之一(步驟3)的說明圖。 的:法之係^用以女裝一發光元件至依據具體例1之基板中 圖q V知中之一（步驟4)的說明圖。 圖3E係用以安妒— 的方法少止 务光元件至依據具體例1之基板中 圖3F係用以—壯~_V驟5)的說明圖。 的方法之步驟C元件至依據具體例1之基板中 圖3Γ技m (步驟6)的說明圖。 的方法之牛_丄、♦光元件至依據具體例1之基板中 乂驟中之-(步驟7)的說明圖。 97112124 31 200847366
圖3H係用以安裝一發光元件至依據具體例1之基板中 的方法之步驟中之一（步驟8)的說明圖。 圖4係在依據具體例2之一基板中所使用之一密士 的典型縱向剖面圖。 …籌 圖5A係一用以製造依據具體例2之基板的方 中之一（步驟1)的說明圖。 ^ 圖5B係用以製造依據具體例2之基板的方法之步驟中 之一（步驟2)的說明圖。 夕
圖5C係用以製造依據具體例 之一（步驟3)的說明圖。 圖5D係用以製造依據具體例 之一（步驟4 )的說明圖。 圖5E係用以製造依據具體例 之一（步驟5)的說明圖。 圖5F係用以製造依據具體例 之一（步驟6)的說明圖。 圖5G係用以製造依據具體例 之（步驟7 )的說明圖。 圖5H係用以製造依據具體例 之一（步驟8)的說明圖。 圖51係用以製造依據具體例 之一（步驟9 )的說明圖。 圖5J係用以製造依據具體例 之一（步驟10)的說明圖。 2之基板的方法之步驟中 2之基板的方法之步驟中 2之基板的方法之步驟中 2 2 之基板的方法之步 之基板的方法之步 之基板的方法之步 驟中 中 驟中 2之基板的方法 < 步 2之基板的方法之牛 驟中 中 97112124 32 200847366 圖5K係用以製造依據具體例2之基板的方法之步驟中 之一（步驟11)的說明圖。 圖6係在依據具體例3之一基板中所使用之一密封結構 的典型縱向剖面圖。 【主要元件符號說明】 "100 封裝 101 基板 101Α 基底 (101Β 壁部 101C 儲存部 101D 表面 102 發光元件 103 蓋子 106 凸塊 1 0 6 Α 連接層 107 貫通電極 I 108 焊料凸塊 108A 連接層 110 絕緣層 120 通孔 130 密封結構 140 不平坦部 150 接觸層 160 電源層 170 電極層 97112124 33 200847366 180 第一凹部 190 第二凹部 200 凸部 210 光阻 212 開口 214 開口 216 開口 217 開口 218 開口 220 導電帶 230 光阻 232 電極形成開口 330 密封結構 340 不平坦部 380 第一凸部 390 第二凸部 400 凹部 430 密封結構 440 粗链表面 Η 深度（高度） LI 距離 L2 距離 L3 徑向寬度 R 半徑 97112124 34

Claims (1)

  1. 200847366 十、申請專利範圍： 1. 一種基板之製造方法，該基板具有一在一通孔之至少 口 I5刀中所形成之貫通電極’包括下列步驟： =成；f平坦部於該基板之位於該通孔所形成或所要 .形成之部分的周圍中之表面上，該不平坦部包括一凹部及 一凸部中之至少一者；以及 形成一電極層於該不平坦部之表面上。 Γ 2.如申請專利範圍第1項之基板之製造方法，其中，以 包圍该通孔之周圍的方式形成該不平坦部。 3,_如申請專利範圍第丨項之基板之製造方法，其中，該 不平坦部包括至少複數個凹部或複數個凸部，以及在相對 2該通孔之中心的彼此不同之位置上，朝該基板之周圍方 向，形成該複數個凹部或該複數個凸部。 =申請專利範圍第丨至3射任—項之基板之製造方 法，進一步包括下列步驟··
    形成一具有緊密接觸特性及導電特性 該不平坦部之表面上。 之緊密接觸層於 5.:申：專利範圍第u 3項中任—項之基板之製造方 法，進一步包括下列步驟： I成該貝通電極於該通孔之部分中， 其中^通孔中之貫通電極的_端部上形成該電極層。 .如申請專·圍第5項之基板之製造方法 括下列步驟： ^ ^ 貫施一粗化處理於該通孔之内壁上。 97112124 35 200847366 7. 如申請專·圍第5項之基板之製造方法 牛勺 括下列步驟： ^ ^ ，：二具二緊密接觸特性及導電特性之緊密接觸層於 遠通孔之内壁及該不平坦部之表面上。 8. 如申請專利範圍第丨項之基板之製造方法，乎勺 括下列步驟： ^ ° 形成該通孔於該基板中， 其中在形成該不平坦部前，形成該通孔。 9.如申請專利範圍第丨項之基板之製造方法，進一 +勺 括下列步驟： ^匕 形成該通孔於該基板中， 其中同時形成該通孔及該不平坦部。 1 〇 · —種基板，包括： 一貫通電極，形成於一在該基板中所形成之通孔的至 一部分中； 一不平坦部，形成於該基板之在該貫通電極之周圍中的 表面上，以及包括一凹部及一凸部中之至少一者； 一電極層，形成於該不平坦部之表面上。 11·如申請專利範圍第10項之基板，其中，以包圍該貫 通電極之周圍的方式形成該不平坦部。 、 如申請專利範圍第10或n項之基板，其中，該不 平坦部包括至少複數個凹部或複數個凸部，以及在相對於 -亥貝通電極之中心的彼此不同之位置上，朝該基板之周圍 方向’形成該複數個凹部或該複數個凸部。 97112124 36 200847366 13,如申請專利範圍第1 〇或11項之基板，進一步包括： I、在接觸層，形成於該不平坦部之表面上且具有緊密 接觸特性及導電特性。 14.如申請專利範圍第]〇或η項之基板，其中，該通 孔之内壁的至少_邱八且古 七 · ^刀具有一有一小不平坦部之粗糙表 進一步包括： 及該不平坦部之表
    15 ·如申請專利範圍第14項之基板， 一緊密接觸層，形成於該通孔之内壁 面上且具有緊密接觸特性及導電特性。 97112124 37
TW097112124A 2007-04-03 2008-04-03 Substrate and method for manufacturing the same TW200847366A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007097614A JP5154819B2 (ja) 2007-04-03 2007-04-03 基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW200847366A true TW200847366A (en) 2008-12-01

Family

ID=39430083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112124A TW200847366A (en) 2007-04-03 2008-04-03 Substrate and method for manufacturing the same

Country Status (5)

Country Link
US (1) US8481863B2 (zh)
EP (1) EP1978558B1 (zh)
JP (1) JP5154819B2 (zh)
KR (1) KR20080090307A (zh)
TW (1) TW200847366A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270725A (zh) * 2010-06-01 2011-12-07 展晶科技(深圳)有限公司 发光二极管封装结构
TWI453878B (zh) * 2009-01-10 2014-09-21 Unimicron Technology Corp 封裝基板及其製法
CN110400860A (zh) * 2019-07-23 2019-11-01 华引芯（武汉）科技有限公司 一种uv led全无机密封结构及其制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5139347B2 (ja) * 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法
KR101091304B1 (ko) 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR101637581B1 (ko) * 2010-03-09 2016-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
CN102244178A (zh) * 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管的封装结构
CN102315354B (zh) * 2010-06-29 2013-11-06 展晶科技(深圳)有限公司 发光二极管的封装结构
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
JP6185415B2 (ja) 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
KR20170011366A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 반도체 칩 및 이를 가지는 반도체 패키지
US11282717B2 (en) 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
JP7469348B2 (ja) * 2022-03-16 2024-04-16 アオイ電子株式会社 配線基板および配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
JPH02324A (ja) * 1987-12-18 1990-01-05 Mitsui Mining & Smelting Co Ltd 導電膜回路およびその製造方法
JP3317193B2 (ja) * 1997-06-30 2002-08-26 株式会社村田製作所 電子部品のパッケージ構造及びその製造方法
JP4480207B2 (ja) * 1999-01-04 2010-06-16 イビデン株式会社 樹脂パッケージ基板
CN101925260A (zh) * 1999-08-12 2010-12-22 Ibiden股份有限公司 多层印刷电路板
JP2002118338A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2005019966A (ja) * 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
JP3751625B2 (ja) * 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP4782526B2 (ja) 2005-09-30 2011-09-28 Ｊｕｋｉ株式会社 ミシン
US7354799B2 (en) * 2005-11-08 2008-04-08 Intel Corporation Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453878B (zh) * 2009-01-10 2014-09-21 Unimicron Technology Corp 封裝基板及其製法
CN102270725A (zh) * 2010-06-01 2011-12-07 展晶科技(深圳)有限公司 发光二极管封装结构
CN110400860A (zh) * 2019-07-23 2019-11-01 华引芯（武汉）科技有限公司 一种uv led全无机密封结构及其制备方法

Also Published As

Publication number Publication date
KR20080090307A (ko) 2008-10-08
EP1978558B1 (en) 2017-09-13
US20080251287A1 (en) 2008-10-16
US8481863B2 (en) 2013-07-09
JP2008258322A (ja) 2008-10-23
EP1978558A1 (en) 2008-10-08
JP5154819B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
TW200847366A (en) Substrate and method for manufacturing the same
CN105977232B (zh) 在基板中安装器件的方法、安装有器件的基板结构和电子装置
TWI478392B (zh) 半導體發光裝置及其製造方法
TW201344991A (zh) 半導體發光裝置及其製造方法
TW201114003A (en) Chip package structure and method for fabricating the same
TWI517459B (zh) 半導體發光裝置及其製造方法
TWI517441B (zh) 半導體發光裝置及其製造方法
TW201133940A (en) Method for manufacturing light emitting device and light emitting device
TW200951062A (en) System and method of encapsulation
TW201003989A (en) Semiconductor devices and fabrication methods thereof
TW200816508A (en) Fabrication methods of patterned sapphire substrate and light emitting diode
JP2009238957A (ja) 基板へのビアの形成方法
JP2017163153A (ja) 発光ダイオード
TWI450345B (zh) 晶片封裝體及其形成方法
KR20170129342A (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지 및 그의 제조방법
TWI809832B (zh) 半導體元件及其製造方法
US9196811B2 (en) Optical device package having a groove in the metal layer
JP2016051829A (ja) 発光装置の製造方法
KR20110105624A (ko) Ｌｅｄ 모듈 및 그 제조 방법
TWI379444B (zh)
KR102134239B1 (ko) 반도체 발광소자 및 이의 제조방법
TW200849418A (en) Wafer lever fixture and method for packaging micro-electro-mechanical-system device
CN110854171B (zh) 一种显示基板及其制备方法、显示装置
JP2006186357A (ja) センサ装置及びその製造方法
TW201025674A (en) Method of manufacturing optoelectronic devices