SU947940A1

SU947940A1 - Device for shaping pulse train with controllable pulse duration and intervals between them

Info

Publication number: SU947940A1
Application number: SU752162919A
Authority: SU
Inventors: Владимир Ильич Турченков
Original assignee: За витель
Priority date: 1975-08-08
Filing date: 1975-08-08
Publication date: 1982-07-30

Description

Изобретение относится к импульсной технике и может быть использовано в многоканальных системах передачи и обработки данных с временным разделением сигналов.The invention relates to a pulse technique and can be used in multichannel data transmission and processing systems with time division of signals.

Известны устройства для формирования серии импульсов в течение действия управляющего сигнала, которые не позволяют раздельно регулировать длительность импульсов и интервалов между импульсами [1].Known devices for forming a series of pulses during the action of the control signal, which do not allow to separately control the duration of the pulses and the intervals between pulses [1].

Известны также мультивибраторы, обеспечивающие возможность раздельного регулирования длительности импульсов и интервалов между импульсами [2] .Multivibrators are also known that provide the ability to separately control the duration of the pulses and the intervals between pulses [2].

Недостатками этих устройств является невозможность получения серии импульсов в течение длительности управляющего сигнала, в которых появление первого импульса совпадает с появлением управляющего сигнала.The disadvantages of these devices is the inability to obtain a series of pulses during the duration of the control signal, in which the appearance of the first pulse coincides with the appearance of the control signal.

Наиболее близким к предлагаемому является многофазный мультивибратор, формирующий серию импульсов на одном выходе с раздельной регулировкой длительности импульсов и интервалов между импульсами, содержащий также каскады, каждый из которых выполнен на транзисторе, подключенном коллек тором к первому выводу конденсатора и через резистор - к шине источника напряжения, и шину запуска [3].Closest to the proposed one is a multiphase multivibrator that generates a series of pulses at one output with separate adjustment of the pulse duration and the intervals between pulses, which also contains cascades, each of which is made on a transistor connected by a collector to the first output of the capacitor and through a resistor to the bus of the voltage source , and the start bus [3].

Однако в указанном устройстве нельзя регулировать число импульсов в серии и длительность серии.However, in the specified device it is impossible to adjust the number of pulses in a series and the duration of a series.

Цель изобретения - получение серии импульсов в течение длительности 10 управляющего сигнала.The purpose of the invention is to obtain a series of pulses for a duration of 10 control signal.

Указанная цель достигается тем, что в устройство для формирования серии импульсов с регулируемыми длительностями импульсов и интервалов , _ между ними, содержащее четное число однотипных каскадов, каждый из которых выполнен на транзисторе, подключенном коллектором к. первому выводу •конденсатора и через резистор - к шине напряжения питания, и шину управляющего сигнала, введен ключ, обеспечивающий подключение шины управляющего сигнала к выходной шине, подсоединенный управляющим входом к вторым выводам конденсаторов четных кас25 кадов, при этом, вторые выводы конденсаторов нечетных каскадов соединены с общей шиной, эмиттер транзистора первого каскада через резистор соединен с шиной управляющего сигнала, база 30 транзистора предыдущего каскада сое4 динена с эмиттером транзистора последующего' каскада , а база транзистора последнего каскада соединена с общей шиной.This goal is achieved by the fact that in the device for forming a series of pulses with adjustable pulse durations and intervals, _ between them, containing an even number of similar stages, each of which is made on a transistor connected by a collector to the first output • of the capacitor and through the resistor to the bus supply voltage, and the control signal bus, a key is introduced that provides the connection of the control signal bus to the output bus, connected by the control input to the second terminals of the capacitors of an even kas25 cad, and this, the second terminals of the capacitors of the odd stages are connected to the common bus, the emitter of the transistor of the first stage is connected to the control signal bus through the resistor, the base 30 of the transistor of the previous stage is connected to the emitter of the transistor of the subsequent stage, and the base of the transistor of the last stage is connected to the common bus.

На чертеже представлена принципиальная электрическая схема устрой-' 5. ства для формирования'серии импульсов.The drawing shows a circuit diagram of a device for forming a series of pulses.

Устройство состоит из каскадов . 1-6, каждый из которых содержит транзистор 7, подсоединенный коллектором к первому выводу конденсатора 8, и через резистор 9 - к шине 10 напряжения питания. Эмиттер транзистора 7 первого каскада через резистор 11 соединен с шиной 12 управляющего сиг-j 5 нала, связанной посредством ключевого каскада 13, выполненного на транзисторе 14, с резисторами 15 и 16 в коллекторной и базовой цепях соответ-, ственно, и с выходной шиной 17. К базе транзистора 14, являющейся управляющим входом 18 ключевого каскада 13, подсоединены вторые выводы конденсаторов 8 четных каскадов, а _; вторые выводы конденсаторов 8 нечетных каскадов подсоединены к общей шине. Резисторы 19 могут отсутствовать.The device consists of cascades. 1-6, each of which contains a transistor 7 connected by a collector to the first output of the capacitor 8, and through a resistor 9 to the bus 10 of the supply voltage. The emitter of the transistor 7 of the first stage through a resistor 11 is connected to a bus 12 of the control signal 5 connected through a key stage 13 made on the transistor 14, with resistors 15 and 16 in the collector and base circuits, respectively, and with the output bus 17 . To the base of the transistor 14, which is the control input 18 of the key stage 13, connected to the second terminals of the capacitors 8 even stages, and _; the second terminals of the capacitors 8 of the odd stages are connected to a common bus. Resistors 19 may be absent.

Устройство работает следующим образом.The device operates as follows.

При отсутствии управляющего напряжения конденсаторы 8 заряжены до напряжения питания, и на выходной шине 17 напряжение U вых равно нулю.In the absence of control voltage, the capacitors 8 are charged to the supply voltage, and on the output bus 17, the voltage U o is zero.

При подаче на шину 12 управляющего сигнала положительной полярности на выходной шине 17 появляется положительный сигнал, так как ключевой, каскад 13 заперт, и напряжение с шины 12 через резистор 15 поступает на выход устройства. Одновременно в эмнттерной цепи транзистора 7 первого каскада появляется ток, величина которого определяется сопротивлением резистора 11 и пряжения управляющего не 12. В связи с тем, тера почти равен току транзистора 7, а величина сопротивления резистора 9 большая, то разряд cq конденсатора 8 первого каскада производится током, протекающим через резистор 11. Во время нахождения транзистора 7 каскада 1 в активном режиме ток его базы мал и на последующие каскада влияния не оказывает. В течение времени разряда конденсатора 8 каскада 1 формируется длительность первого выходного импульса. После разряда конденсатора 8 ток коллектора транзистора Ί становится равным нулю-, и он входит в режим насыщения, при этом ток базы становится равным току эмиттера. Этот ток втекает в эмиттер транзистора.7 каскада 2 (следующего по порядку каскада), вследст- 65 величиной насигнала на шичто ток эмитколлектора вне чего начинает разряжаться конденсатор 8 каскада 2.When applying to the bus 12 a control signal of positive polarity on the output bus 17, a positive signal appears, since the key stage 13 is locked, and the voltage from the bus 12 through the resistor 15 is supplied to the output of the device. At the same time, a current appears in the emitter circuit of the transistor 7 of the first stage, the value of which is determined by the resistance of the resistor 11 and the voltage of the control is not 12. In connection with this, the tera is almost equal to the current of the transistor 7, and the resistance value of the resistor 9 is large, then the discharge cq of the capacitor 8 of the first stage the current flowing through the resistor 11. While the transistor 7 of the cascade 1 is in the active mode, the current of its base is small and does not affect the subsequent cascades. During the discharge time of the capacitor 8 of cascade 1, the duration of the first output pulse is formed. After the discharge of the capacitor 8, the collector current of the transistor Ί becomes zero - and it enters the saturation mode, while the base current becomes equal to the emitter current. This current flows into the emitter of the transistor. 7 of cascade 2 (the next cascade in order), owing to the magnitude of the signal to the emitter collector current, outside of which the capacitor 8 of cascade 2 starts to discharge.

Ток разряда конденсатора 8 четных каскадов 2, 4 и 6 проходит через управляющий вход 18 ключевого каскада 13,' который обеспечивает отключение выходной шины от шины управляющего сигнала 12. На выходной шине напряжение υ_Β(71χ будет равно нулю в течение времени разряда конденсатора 8 каскада 2, а затем последующих конденсаторов четных каскадов . В течение времени разряда конденсаторов 8 четных каскадов Формиоуются паузы между импульсами. После разряда конденсатора 8 каскада 2 аналогичным образом начинает разряжаться конденсатор 8 каскада 3 и т.д.The discharge current of the capacitor 8 of even stages 2, 4 and 6 passes through the control input 18 of the key stage 13, which ensures that the output bus is disconnected from the control signal bus 12. The voltage υ _{Β (71} χ will be zero during the discharge time of the capacitor 8) cascade 2, and then subsequent capacitors of even cascades. During the discharge time of the capacitors of 8 even cascades, pauses between pulses are formed. After the discharge of the capacitor 8 of cascade 2, the capacitor 8 of cascade 3 starts to discharge in the same way.

После возбуждения последнего каскада формирование импульсов на выходе прекращается. Новая серия импульсов возможна только после снятия напряжения с шины 12 и его повторной подачи, через некоторое время, определяемое временем.заряда конденсаторов через резисторы 9 до напряжения питания. ,After the excitation of the last stage, the formation of pulses at the output ceases. A new series of pulses is possible only after removing the voltage from the bus 12 and re-supplying it after a certain time, determined by the time. Charge the capacitors through the resistors 9 to the supply voltage. ,

Таким образом, при подаче управляющего сигнала положительной полярности на шину 12 на выходе формируется серия импульсов, число которых равно числу каскадов, деленному на два, причем можно устанавливать любые длительности импульсов и интервалов между соседними импульсами в за.висимости от емкости конденсаторов 8 каскадов. Кроме того, изменяя (регулируя) величину сопротивления резистора 11, можно пропорционально изменять длительность импульсов и интервалов между импульсами в серии. |При снятии упрг.вляющего напряжения с шины 12 сразу же прекращается формирование выходных импульсов, а при новом появлении напряжения на шине .12, если время перерыва меньше времени заряда конденсатора каскада 1, на выходной шине формируется длительность того импульса, на котором было прекращено формирование серии при снятии управляющего напряжения с шины 1 2 .Thus, when a control signal of positive polarity is applied to bus 12, a series of pulses is formed at the output, the number of which is equal to the number of stages divided by two, and any pulse durations and intervals between adjacent pulses can be set depending on the capacitance of 8 stages. In addition, by changing (adjusting) the resistance value of the resistor 11, it is possible to proportionally change the duration of the pulses and the intervals between pulses in a series. | When the control voltage is removed from the bus 12, the formation of output pulses immediately stops, and when the voltage on the bus .12 appears again, if the break time is less than the charge time of the cascade 1 capacitor, the duration of the pulse at which the formation was stopped was formed on the output bus series when removing control voltage from bus 1 2.

Claims

dinene with the emitter of the transistor nocirie blowing cascade, and the base of the transistor of the last stage is connected to the common bus. The drawing shows a circuit diagram of a device for forming a series of pulses. The device consists of stages 1-6, each of KOTO1ZH1X contains a transistor 7 connected by a collector to the first terminal of the capacitor 8, and through a resistor 9 to the bus 10 of the supply voltage. The emitter of the transistor 7 of the first stage is connected via a resistor 11 to the control signal bus 12 connected via a key stage 13, connected to the transistor 14, to the resistor 15 and 16 in the collector and base circuits, respectively, and to the output bus 17. The base of the transistor 14, which is the control input 18 of the key stage 13, is connected to the second terminals of the capacitors of 3 even stages, and the second terminals of the capacitors 8 of the odd stages are connected to a common bus. Resistors 19 may be missing. . The device works as follows. In the absence of a control voltage, the capacitors 8 are charged before the supply voltage, and on the output bus 17 the voltage U g, |) (equal to zero. When a control signal is applied to the bus 12 of a positive polarity, the output bus 17 appears positive the signal, since the key, -cash 13 is locked, and the voltage from the bus 12 through the resistor 15 reaches the device output. At the same time, a current appears in the emitter circuit of the transistor 7 of the first stage, and the resistor 11 signaling on bus 12. Since the emitter current is almost equal to the collector of transistor 7, and the resistance value of resistor 9 is large, the discharge of capacitor 8 of the first k-ascade is produced by the current flowing through resistor 11. While transistor 7 is 1 in the active mode, its base current is small and has no effect on subsequent stages. During the discharge time of capacitor B of cascade 1, the duration of the first output pulse is formed. After ra. row of capacitor 8, the collector current of the transistor 7 becomes equal to zero and it enters the saturation mode, while the base current becomes equal to the emitter current. This current flows into the emitter of the transistor. 7 of the cascade 2 (next in order of the cascade), as a result of which the capacitor 8 of the cascade begins to discharge.

2. The discharge current of the capacitor 8 even-numbered stages 2, 4 and 6 passes through the control input 18 of the key stage 13, which ensures that the output bus is disconnected from the control signal bus 12. On the output bus, the voltage will be zero during the discharge time capacitor 8 of cascade 2, and then subsequent capacitors of even stages. During the discharge time of the capacitors of 8 even stages, the pauses between pulses are FORMED. After the discharge of the capacitor 8 of the cascade 2, the capacitor 8 of the cascade 3, etc. begins to discharge in a similar way. After excitation of the last stage, the formation of pulses at the output is canceled. A new series of pulses is possible only after removing the voltage from the bus 12 and reapplying it. After some time, determined by the charging time of the capacitors through the resistors 9 before the supply voltage. Thus, when the control signal is positive-polarity A series of pulses is formed on the bus 12 at the output, the number of cycles is equal to the number of stages divided by two, and any durations of pulses and intervals between adjacent pulses can be set depending on the capacitance of the 8-stage capacitors. In addition, by changing (adjusting) the resistance value of the resistor 11, it is possible to proportionally vary the duration of impulses and intervals between pulses in a series. | When de-energizing the bus voltage from the bus 12, the formation of output pulses immediately stops, and when the voltage on the bus reappears. 12, if the interruption time is shorter than the charge time of the capacitor of the cascade 1, the pulse duration is formed on the output bus. where the formation of a series was stopped when the control voltage was removed from the bus 12. Claim of the Invention Device for forming a series of pulses with adjustable pulse durations and intervals between them containing an even number of cascades of the same type, Kc Each of which is made on a transistor connected by a collector to the first capacitor lead and through a resistor to the supply voltage bus and control signal bus, characterized in that, in order to obtain a series of pulses for a duration