SU794752A1 - Регенератор двоичных сигналов - Google Patents

Description

ны с выходом первого элемента ИЛИ, выход коммутатора подключен к первым входам первого и второго счетчиков, вторые входы которых соединены с другими выходами коммутатора, второй выход блока синхронизации подключен к пе;)вому входу первого ключа, выход которого 11од лючен к первому входу распределител  записи и к первому входу распределител  считывани , соответствующий выход счетчика-распределител  подключен к второму входу распределител  записи, выходы которого через последовательно соединенные блок элементов записи, блок элементов буферной пам ти и блок элементов считывани  подключены к входам соответствующих второго и третьего элемептов ИЛИ, выходы которых подключены к входам выходного триггера, соответствующий выход распределител  записи подключен к второму входу первого ключа, другой выход которого подключен к второму входу распределител  считывани , выходы которого подключены к другим входам блока элемептов считывани , введепы второй и третий ключи, четвертый и п тый элементы ИЛИ, анализатор щума, анализатор входного сигнала, блок коррекции цикла записи,-.рещакэщий блок, блок проверки фазы сигнала записи, блок определени  знака и величины сдвига сигнала записи и блок определени  зиака сдвига входного сигнала, при этом выходы первого и второго счетчиков подключены к первым входам соответственно второго и третьего ключей, выходы которых через четвертый и п тый элементы ИЛИ подключены к другим входам соответственно блока добавлени  и блока вычитани , выход первого элемента ИЛИ подключен к входам анализатора шума и анализатора входного сигнала, выходы которых подключены к вторым и третьим входам второго и третьего ключей, соответствующий выход распределител  считывани  подключен к первым входам блока проверки фазы сигнала записи, блока определени  знака и величины сдвига, сигнала записи и блока определени  знака сдвига входного сигнала , выходы которых через рещающий блок подключены к первому входу блока коррекции цикла записи, выход блока проверки фазы сигнала записи подключен к второму входу блока коррекции цикла записи , выходы которого подключены к другим входам четвертого и п того элементов ИЛР1, выход первого элемента ИЛИ подключен к второму входу блока определени  знака сдвига входного сигнала, соответствующий вход блока элементов записи подключен к вторым входам блока определени  знака и величины сдвига сигнала и блока проверкн фазы сигнала записи, третий вход которого соединен с выходом анализатора шума.

Иа чертеже приведена структурна  электрическа  схема предлагаемого регенератора .

Регенератор двоичных сигналов содержит асинхронный приемник 1, блок 2 синхронизации , задающий генератор 3, первый элемент ИЛИ 4, блок 5 вычитани , блок 6 добавлени , счетчик-распределитель 7, коммутатор 8, первый 9 и второй 10 счетчики, второй 11 и третий 12 элементы ИЛИ, первый 13 и второй 14 ключи, анализатор 15 шума, анализатор 16 входного сигнала, блок 17 коррекции цикла записи, решающий блок 18, блок 19 проверки фазы сигнала записи, блок 20 определени  знака и величины сдвига сигнала записи, блок 21 определени  знака сдвига входного сигнала, третий ключ 22, распределитель 23 записи, блок 24 элементов записи, SO блок 25 элементов буферной пам ти, блок 26 элементов считывани , четвертый 27 и п тый 28 элементы ИЛИ, распределитель 29 считывани , выходной триггер 30.

25 Регенератор двоичных сигналов работает следующим образом.

Сигнал двоичной информации поступает на вход асинхронного приемника i, на выходах которого в зависимости от выход30 пого сигнала формируютс  импульсы, соответствующие границам элементарных посылок . Сформированные импульсы подаютс  в блок 24 дл  запоминани  входной информации, а также дл  подстройки си5 стемы тактовой синхронизации импульсы поступают на вход блока 2. С выхода блока 2 через блоки 5 и 6 на вход счетчикараспределител  7 поступает импульсный сигнал с частотой, превыщающей в 4 раза тактовую частоту /о. Счетчик-распределитель 7 рассчитан па четыре выхода и одиовременно выполн ет функцию обычного счетчика на четыре, поэтому сигнал с четвертого выхода счетчика-распределител  7 5 имеет тактовую частоту и управл ет работой распределител  23.

Чтобы не по вл лись ощибки, когда амплитуда качаний входного сигнала совместно с шумовыми флуктуаци ми фазы граQ ниц посылок привысит половину длительности посылок, осуществл етс  слежение за фазой входного сигнала по отношению к опорному сигналу, каковым  вл етс  сигнал четырехкратной тактовой частоты, g снимаемый с выхода блока 2, и изменение в соответствии с направлением и скоростью качаний фазы сигнала на входе счетчика-распределител  7, что автоматически приводит к изменению фазы сигнала на входе счетчика-распределител  7. При отсутствии качапий сигнала на входе регенератора фазовое положение не флуктуирующих границ посылок соответствует середине тактового периода импульсной 5 последовательности с четвертого выхода

счетчика-распределител  7. Реальные шумовые флуктуации границ посылок не велики и наход тс  в прохтежутке ±JLTo,

что соответствует второму и третьему состо ни м счетчика-распределител  7.

Это не приводит к изменению фазы сигнала на выходе счетчика-распределител  7. Сигналом с четвертого выхода счетчикараспределител  7 управл етс  распределитель 23.

При наличии качаний входного сигнала дл  того, чтобы не по вл лись ошибки При записи входной инфор.мации, осуществл етс  слежение за фазой входною сигнала по отношению к опорному сигналу, и измен етс  фаза сигнала записи на ± 1/4то в соответствии с направлением и скоростью качаний фазы входного сигнала . Это осуществл етс  с но.мощью блоков 5 и 6, счетчика-распределител  7, коммутатора 8 и счетчиков 9 и 10. Таким образом , происходит уменьшение веро тности ложного приема информанни и достигаетс  высока  циклова  устойчивость тактовой синхронизации при быстрых качани х фазы входного сигнала.

Работа регенератора при следующих возможных состо ни х входного сигнала:

смена сильнозашумленного входного сигнал а-нормальным;

незначительное (до то) качание и флуктуаци  фронта входного сигнала;

медленные значительные (более TO) сдвиги фронтов входного сигнала;

резкие за одну-две посылки скачки фазы входного сигнала величиной более 1/2 То.

Анализаторы 15 и 16, посто нно анализиру  входиой сигнал, выдают команды, сигнализирующие о поступлении на вход регенератора шума (сильнозашумленного сигнала) илн нормального входного сигнала . Анализаторы 15 и 16 представл ют собой набор счетчиков, на вход которых подаютс  фронты входного сигнала. Анализ шума илн входного сигнала основан на реальном нормальном законе распределени  фронтов входного сигиала в зоне их наиболее веро тного по влени . В случае действи  шума импульс-команда закрывает ключи 14 и 22. Этим исключаетс  хаотическа  подстройка сигнала записи фронтами шумов. Кроме того, тот же импульс сигнализирует о необходи.мости проверки фазы сигнала записи. В случае сдвига фазы сигнала записи, что определ ет блок 19, поступает команда в блок 17 дл  проведени  коррекции сигнала записи. Тем самым он подготавливаетс  дл  записи входной информации в случае ее поступлени . Блок 17 представл ет собой генератор определенного числа импульсов дл  добавлени  их в последовательность импульсов, поступающих на вход счетчика-распреде6

лител  7, или вычитани  из этой последовательности . Число их зависит от величины коррекции, необходимой дл  восстановлени  фазы сигнала записи. Величину ухода сигнала записи относительно высокостабильного сигнала считывани  посто нно определ ет блок 19. При наличии нормального входного сигнала анализатор 16 подает ко.манду на ключи 14 и 22, открыва  их и предоставл   воз.можность осуществл ть слеженне за качани ми входного снгнала, беспреп тственно пропуска  импульсы добавлени  или вычитани  на в.ходы блоков 5 и 6.

При случайных флуктуаци х фронтов входного сигнала или их незначительных медленных сдвигах происходит подстройка фазы сигнала записи с помощью счетчикараспределител  7, коммутатора 8 и счетчиков 9 и 10 путем добавлени  или вычитани  в блоках 5 и 6 одного импульса при смещении границ посылок более чем на 1/4То. Тем самым происходит слежение сигнала записи за смещающимис  входными посылками. В блоках 20 и 21 (с тактом записи) определ етс  направление смещени  фронта входного снгнала и подстройки фазы сигнала записи относительно высокостабильного сигнала считывани . А едленные качани  фазы входного сигнала могут достигнуть величины, превышающей разрешающую способность буферной пам ти, т. е. будет использовано возможное число подстроек, которое определ етс  емкостью блока 25 и пагом подстройки (емкостью счетчика-рас11редел1ггел  7). В этом случае решающий блок 18 подает команду на блок 17 па восстановление цикла записи, устран   тем самым возможные сбои по циклу.

При резких елучайных бросках фазы фронтов входного снгнала на величину больше чем 1/2 TO за одну-две посылки возможны ошибки, когда знаки сдвига фронтов входного сигнала и сигнала записи не будут совпадать в результате того, что неправильно опре/ц,елитс  критерий подстройки сигнала записи в системе коммутатор 8, счетчик-распределнтель 7, счетчики 9 и 10. Как только сигнал записи сдвинетс  на один шаг подстройки и знак подстройки не совпадет со знаком сдвига входного сигнала, сразу же по поступающим с блоков 20 и 21 импульсам-командам блок 18 определ ет направление коррекции сигнала записи и ее величину, необходимую дл  исключени  сбоев по циклу. По команде блока 18 блок 17 выдает необходимое число импульсов добавлени  или вычитани  на входы блоков 5 или 6, сразу измен   тем самым знак подстройки снгнала записи, причем изменитс  не только знак подстройки снгнала запио11 (согласно смещению входного сшпала), но и произойдет необходима  коррекци  фазового рассогласовани  сигнала записи и входного сигнала. Дальнейи1а  подстройка будет производитьс  в соответстпи с возможными состо ни ми входного сигнала .

Claims (1)

1. Формула изобретени 

   Регенератор двоичных сигналов, содержащий асинхронный приемник, выходы которого подключены к входам блока элементов записи и через первый элемент ИЛИ к первому входу блока синхронизации , выход задающего генератора подключен к входу асинхронного приемника и к второму входу блока синхронизации, первый выход которого через последовательно соединенные блок вычитани , блок добавлени  и счетчик-распределитель подключен к первым входам коммутатора, вторые входы которого соединены с выходом первого элемента ИЛИ, выход коммутатора подключен к первым входам первого и второго счетчнков, вторые входы которых соединены с другими выходами коммутатора , второй выход блока синхронизации подключен к первому входу первого ключа, выход которого подключен к первому входу распределител  записи и к первому входу распределител  считывани , соответствующий выход счетчика-распределител  подключен к второму входу распределител  записи, выходы которого через последовательно соединенные блок элементов записи, блок элементов .буферной пам ти и блок элементов считывани  подключены к входам соответствующих второго и третьего элементов ИЛИ, которых подключены к входам выходного триггера, соответствующий выход распределител  записи подключен к второму входу первого ключа, другой выход которого подключен к второму входу распределител  считывани , выходы которого подключены к другим входам блока элементов считывани , отличающийс  тем, что, с целью повышени  достоверности

   приема двоичных сигналов, введены второй и третий ключи, четвертый и п тый элементы ИЛИ, анализатор щума, анализатор входного сигнала, блок коррекции цикла записи, рещающий блок, блок проверки фазы сигнала записи, блок определени  знака и величины сдвига сигнала записи и блок определени  знака сдвига входного сигнала, при этом выходы первого и второго счетчиков подключены к первым входам соответственно второго и третьего ключей, .выходы которых через четвертый и п тый элементы ИЛИ подключены к другим входам соответственно блока добавлени  и

   блока вычитани , выход первого элемента ИЛИ подключен к входам анализатора щума и анализатора входного сигнала, выходы которых подключены к вторым и третьим входам второго и третьего ключей , соответствующий выход распределител  считывани  подключен к первым входам блока проверки фазы сигнала записи, блока определени  знака и величины сдвига сигнала записи и блока определени 

   знака сдвига входного сигнала, выходы которых через решающий блок подключены к первому входу блока коррекции цикла записи, выход блока проверки фазы сигнала записи подключен к второму

   входу блока коррекции цикла записи, выходы которого подключены к другим входам четвертого и п того элементов ИЛИ, выход первого элемента ИЛИ подключен к второму входу блока определени  знака

   сдвига входного сигнала, соответствующий вход блока элементов записи подключен к вторым входам блока определени  знака и величины сдвига сигнала записи и блока проверки фазы сигнала записи, третий

   вход которого с выходом анализатора щума.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2535144/18-09, кл. Н 04 В 3/02, 1977 (прототип).