[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SU453662A1 - - Google Patents

Info

Publication number
SU453662A1
SU453662A1 SU1816676A SU1816676A SU453662A1 SU 453662 A1 SU453662 A1 SU 453662A1 SU 1816676 A SU1816676 A SU 1816676A SU 1816676 A SU1816676 A SU 1816676A SU 453662 A1 SU453662 A1 SU 453662A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
decade
trigger
key
decoder
Prior art date
Application number
SU1816676A
Other languages
Russian (ru)
Original Assignee
Е. В. Курков, А. Ф. Белов , М. Н. Ситников
Электронные Часы
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Е. В. Курков, А. Ф. Белов , М. Н. Ситников, Электронные Часы filed Critical Е. В. Курков, А. Ф. Белов , М. Н. Ситников
Priority to SU1816676A priority Critical patent/SU453662A1/ru
Application granted granted Critical
Publication of SU453662A1 publication Critical patent/SU453662A1/ru

Links

Landscapes

  • Electric Clocks (AREA)

Description

1one

Изобретение предназначено дл  использовани  в качестве вторичного эталона времени , а так же систем единого времепи в различных област х пауки и техники.The invention is intended to be used as a secondary standard of time, as well as single time systems in various areas of spiders and technology.

Известпые электронные часы, построенные па счетных декадах с обратными св з ми, обладают недостаточной точпостью и сложны из-за большого количества оборудовани .Known electronic clocks built in counting decades with feedback have insufficient accuracy and are complicated due to the large amount of equipment.

Дл  упрощени  и повышени  падежности в предлагаемых часах схема отсчета времени выполнена на элементах пам ти, объединенных в матрицу, имеющую генераторы считывани  записи и запрета, причем вход регистра числа соединен с кварцевым генератором, а выход регистра числа подключен к индикаторам отсчитываемых единиц времепи.To simplify and improve the case in the proposed clock, a timing circuit is made on memory elements combined into a matrix having read and write read generators, the input of the number register is connected to a quartz oscillator, and the output of the number register is connected to indicators of counted time units.

На чертеже приведена блок-схема предлагаемых часов.The drawing shows a block diagram of the proposed hours.

Часы содержат задающий геператор 1, декады 2 и 3 делител  частоты, дешифраторы 4 и 5, сборку «ИЛИ 6, триггер 7, регистр 8 переполнени  числа, ключи 9, 10 и 11, триггер 12, шины матрицы 13, генератор 14 считывани  и записи, усилители 15, сборку «ИЛИ 16, ключ 17, привод ламп 18, цифровые индикаторные лампы 19 и ключевую систему привода 20.The clock contains master clock 1, decade 2 and 3 frequency divider, decoder 4 and 5, assembly OR 6, trigger 7, number overflow register 8, keys 9, 10 and 11, trigger 12, matrix 13 buses, read and write generator 14 , amplifiers 15, assembly “OR 16, key 17, lamp drive 18, digital indicator lamps 19 and key drive system 20.

Часы работают следующим образом.The clock works as follows.

Кварцевый генератор 1 вырабатывает две последовательности импульсов с частотой F иQuartz oscillator 1 produces two pulse sequences with a frequency F and

сдвинутых по отношению друг к другу на 1/2 частоты повторени . Импульсы генератора подаютс  на вход первой декады 2, котора  делит частоту повторепи  импульсов на дес ть .shifted in relation to each other by 1/2 of the repetition rate. The pulses of the generator are fed to the input of the first decade 2, which divides the repetition frequency of pulses by ten.

Состо ние четырех триггеров первой декады 2 декодируетс  дешифратором 4, имеющим дес ть выходов. Импульсы переполнени  первой декады 2, следующие с частотой-, поступают на вход декады 3 делител  частоты. Состо ние триггеров декады 3 декодируетс  дещифратором 5 состо ний, имеющим дес тьThe state of the four triggers of the first decade 2 is decoded by the decoder 4 having ten outputs. The overflow pulses of the first decade 2, following with the frequency-, are fed to the input of the decade 3 frequency divider. The state of the triggers of decade 3 is decoded by a decrypter of 5 states having ten

выходов. Выходы дешифратора 5, управл   ключом 17 и генератором 14, производ т поочередное считывание и запись запоминающих тетрад матриц в регистр 8 числа, одновременно измен   коэффициент пересчета вexits. The outputs of the decoder 5, controlling the key 17 and the generator 14, alternately read and write the storage tetrad matrices into the register of the 8th number, simultaneously changing the conversion factor to

соответствии с номером тетрады, импульс переполнени  декады 3 через сборку «ИЛИ 6 запоминаетс  в триггере 7 промежуточной пам ти и после считывани  младшей тетрады матрицы 13 подаетс  через ключ 9, управл емый выходом дешифратора 4, па счетный вход регистра 8 .according to the number of the tetrad, the overflow pulse of decade 3 through the assembly "OR 6 is stored in the trigger 7 of the intermediate memory and, after reading the lower tetrad of the matrix 13, is fed through the key 9, controlled by the output of the decoder 4, pa the counting input of the register 8.

Импульс с выхода декады 3 сбрасываетThe impulse from the output of decade 3 resets

триггер 7, а выходы дешифратора 4, управл  trigger 7, and the outputs of the decoder 4, control

.ключами 10 выборки разр дов совместно сKey 10 sample bits together with

ключами выборки, генераторами 14 записи иselection keys, generators 14 records and

ключами запрета И производ т поразр дную запись нового содержимого регистра 8 числа в соответствующую запоминающую тетраду. Сигнал переполнени  -регистра 8 числа запоминаетс  в триггере промежуточной пам ти 7 и добавл етс  в регистр 8 числа после считывани  следующей запоминающей тетрады матрицы 13.With the prohibition keys AND, one writes a new record of the contents of the register of the 8th number to the corresponding memory tetrad. The overflow signal of the 8th register is stored in the trigger of the intermediate memory 7 and is added to the 8th register after reading the next storage tetrad of the matrix 13.

Дещифраци  состо ни  триггеров регистра 8 числа и выбор нужного катода индикаторной лампы дещифрато.ром числа и ключевой системой привода ламп 18 со стороны катодов производ тс  после считывани  и добавлени  единицы и продолжаютс  до сброса триггеров регистра с помощью триггера 12.Determination of the state of the register 8 triggers and the selection of the required cathode of the indicator lamp by the number of debris and key drive system for the lamps 18 on the cathode side are made after reading and adding one and continue until the register triggers are reset by trigger 12.

Предмет изобретени Subject invention

Электронные часы, содержащие кварцевый задающий генератор, двухдекадный делитель частоты, схе.мы отсчета времени, управлени  и индикации отсчитываемого времени, отличающиес  тем, что, с целью упрощени  и повыщени  надежности, схема отсчета времени выполнена на элементах пам ти, объединенных в матрицу, имеющую генератор считывани  заниси и запрета, нричем вход регистра числа соединен с кварцевым генератором , а выход регистра числа подключен к индикаторам отсчитываемых единиц времени.An electronic clock containing a quartz oscillating master oscillator, a two-decade frequency divider, time counting, control and indication of the counting time, characterized in that, in order to simplify and increase reliability, the time counting circuit is implemented on memory elements combined into a matrix having The read and inhibit readout generator, in which the input of the number register is connected to a quartz oscillator, and the output of the number register is connected to the indicators of the time units to be counted.

SU1816676A 1972-08-04 1972-08-04 SU453662A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1816676A SU453662A1 (en) 1972-08-04 1972-08-04

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1816676A SU453662A1 (en) 1972-08-04 1972-08-04

Publications (1)

Publication Number Publication Date
SU453662A1 true SU453662A1 (en) 1974-12-15

Family

ID=20523722

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1816676A SU453662A1 (en) 1972-08-04 1972-08-04

Country Status (1)

Country Link
SU (1) SU453662A1 (en)

Similar Documents

Publication Publication Date Title
SU453662A1 (en)
SU1193812A1 (en) Phase shift-to-digital converter
SU515154A1 (en) Buffer storage device
SU1679517A1 (en) Transmitter of adaptive telemetering system
SU396839A1 (en) DEVICE OF TRANSFORMATION OF SCALE IMAGE BY LINE
SU1265975A1 (en) Device for generating time intervals
SU1675948A1 (en) Device for restoration of clock pulses
SU1007081A1 (en) Device for converting time intervals into code
SU1350508A1 (en) Photon counter
SU549754A1 (en) Frequency code converter
SU1026118A1 (en) Digital electronic timepiece
SU520703A1 (en) Device for converting parallel code to serial
SU1721586A1 (en) Clock-beacon
SU463234A1 (en) Device for dividing cycle time into fractional number of intervals
SU1277413A2 (en) Device for correcting time scale
SU720507A1 (en) Buffer memory
SU836634A1 (en) Digital squaring device
SU1297100A1 (en) Device for reproducing digital information from magnetic medium
SU1406739A1 (en) Generator of pseudorandom sequences
SU677085A1 (en) Delay device
SU1007096A1 (en) Information input device
SU1169173A1 (en) Device for translating serial code to parallel code
SU746901A1 (en) Pulse selector
RU1772890C (en) Generator-frequency meter
SU959289A1 (en) Apparatus for detecting digital signal errors in monitored codes