SU385283A1 - Аналого-цифровой коррелятор - Google Patents

Description

1

Изобретение относитс  к специализированным вычислительным устройствам, предназначенным дл  исследовани  множественных коррел ционных свойств случайных процессов и дл  моделировани  различных коррел ционных дискриминаторов.

Известны Коррел торы, содержащие оперативное заооминающее устройство, регистры, нуль-оргаиы, схемы умножени  и схемы усреднени . К недостаткам известных устройств следует отнести р д ограничений, св занных с диапазоном изменени  задержки (аргумента коррел ционной функции) и с аппаратурным усложнением при необходимости вычислени  коррел ционных моментов в произвольных комбинаци х.

В иредложенном коррел торе эти недостатки устранены за счет того, что коррел тор содержит наборное поле, выходы которого соединены со .входами логических блоков умножени , а его входы подключены к -первому регистру, к выхода1М нуль-органов и к выходам логических блоков умножени . Второй регистр соединен с нечетными разр дными входами, с нуль-органами, а четными - с выходами предыдущих .разр дов оперативного запоминающего устройства (ОЗУ).

Принцип работы системы запаздывани , примененный в описываемом коррел торе, состоит в задерл ке за счет времени обхода

заданного количества К слов оа-м ти. Так, значение, записанное в разр д слова, считываетс  через К тактов, а вместо него записываетс  новое значение, так как задержка считайного значени  относительно текущего равн етс  К интервалам квантовани . Если считанное из разр да значение сразу же записывать в другой разр д этого слова, то считыва1емые из этого разр да значени 

будут соответствовать задержке продесса на 2К интервалов квантовани  и т. д. Таким образом обеспечиваетс  возможность выбора щага задержки равным произвольному числу интервалов квантовани . При этом интервал

квантовани  равен циклу обращени  к пам ти z(Af z). При числе разр дов запоминающего устройства / можно обеспечить задержки группы одновременно опрашиваемых процессов , при этом суммарное число задерм е-к

всех .процессов группы равно /.

Дл  организации задержек Р групп .процессов необходимо за врем  между последовательными отсчетами процессов (производить обращение к Р словам ОЗУ. Задержки каждой группы процессов нолучаютс  за счет обхода соответствующих массивов слов, которые между собой не пересекаютс . Интервал квантовани  процессов в этом случае увеличиваетс  в Р раз (Д PZ) , а щаг задержки

дл  каждой f-й группы процессов равен Ati kj-Af, где ki количество слов обходимых в t-M массиве. Ввиду большото быстродействи  современных ЗУ частота .квантовани  процессов три групповой форме задержек может оставатьс  высокой. На чертеже представлена схема предлагаемого коррел тора. Источники исследуемых сигналов соединены с входами нуль-органов 1-3. Выходы нуль-органов св заны с наборным полем 4 и с входами нечетных разр дов регистра числа 5. Регистр 5 и ОЗУ 6 соединены двусторонними св з ми так, что выходы разр дов регистра 5 соединены с входами записи одноименных разр дов ОЗУ 5, а входы всех разр дов регистра 5, кроме соединенных с нульорганами , св заны с выходами предшествующих разр дов накопител . Выходы регистра 5 -соединены парафазным кодом с входами регистра 7 множителей. Генератор 8 синхронизирующих сигналов соединен с регистрами, ОЗУ 6 и счетчиком 9. Выход переполнени  счетчика 9 соединен через блок переключателей 10 с входами разр дов счетчика 9. Выходы регистра 7 множителей подсоединены к наборному полю 4. Пары входов логических блоков умножени  11-13 соединены с выходами нуль-органов и регистром 7 множителей через наборное поле. Выходы блоков умножени  соединены со схемами усреднени  14-16. Устройство работает следующим образом. Очередной отсчет входных процессов производитс  по импульсу от генератора 9, который поступает также в счетчик 9, увеличива  хран щийс  в «ем код на 1, и в накопитель 6, который Принимает из счетчика 9 адрес очередного слова и считывает хран щуюс  в нем информацию. Результаты преобразовани  входных сигналов поступают в соответствующие разр ды регистра 5, а на остальные его разр ды поступают сигналы считывани  с предшествующих разр дов накопител . Счита  каждый тактовый импульс, счетчик проходит К. состо ний, после чего по сигналу переполнени  возвращаетс  в исходное состо ние и начинает новый цикл счета. При этом из каждого разр да накопител  в каждом такте считываетс  информаци , котора  была записана на /С тактов ранее. В 1,т + 1,...,()-й разр ды записываютс  текущие отсчеты процессов, а в любой другой разр д записываетс  информаци , считанна  с предшествующего разр да. Так, на выходах 1,от + 1,.,(// +1)-го ра 3р дов регистра числа будут текущие квантованные процессы, на выходах 2,т-f 2,...,(/т + 2)-го разр дов - квантованные процессы, задержанные на 2К. тактов и т. д. На выходах m,2m,...(/+1) разр дов будут квантованные процессы, задержанные на (т -1)/г тактов, регистр 5 находитс  в нулевом (погашенном ) состо нии некоторое врем  в течение каждого интервала квантовани . Дл  исключени  св занной с этим погрешности при непрерывном выполнении ошерации перемножени , содержимое разр дов этого репистра по сигналу генератора 8 передаетс  парафазным кодом в регистр множител  7. На блоках умножени , реализующих логическую схему неравнозначности одноразр ди х кодов, образуютс  лроизведени  выбранных с ПОМОЩЬЮ наборного пол  4 сигналов с нуль-органов и сигналов с регистра 7 множителей. В результате после усреднени  а выходах схем 14-16 формируютс  сигна: гц ,, пропорциональные выбранным коррел ционным моментом. Дл  вычислени  моментов более второго пор дка выходы некоторых блоков перемножени  могут быть поданы на входы других -блоков умножени  через наборцое поле. Увеличение числа задержек и получение различных шагов задержки достигаетс  введением нескольких счетчиков с переключаемой обратной св зью и нескольких регистров множителей. При этом в каждом такте к регистру числа и адресным входам накопител  циклически подключаютс  соответствующие регистр множителей и счетчик. В результате обеспечиваетс  обходпескольких непересекающихс  массивов. iB принципе с разным числом слов, что увеличивает число получаемых задержек и дает возможность задавать в каждом контуре обхода свой шаг задержки. Устройствоможет быть .использовано вчастности , дл  получени  одновременно задержек на врем  аргумента и врем  усреднени  при анализе нестационарных процессов. Предмет изобретени  Аналого-цифровой коррел тор, содержащий оперативное запоминающее устройство, соеднненное с генератором импульсов и счетчиком адреса с переключаемой обратной св зью, нуль-органы по числу входов коррел тора, первый и вторОЙ регистры, логические блоки умножени , соединенные со схемами усреднени , отличающийс  тем, что, с целью определени  коррел ционных моментов в произвольных колебани х и увеличени  диапазона изменени  задержек, он содержит наборное поле , выходы которого соединены со входами логических блоков умножени , а его входы подключены к первому регистру, к выходам нуль-органов и к выходам логических блоков умножени ; второй регистр соединен первым и каждым т-м разр дными входами с нульрганами , а остальными - с выходами предыущих разр дов оперативного запоминающего стройства.

x,/i;