SU1727200A1 - Устройство дл преобразовани последовательного кода в параллельный - Google Patents
Устройство дл преобразовани последовательного кода в параллельный Download PDFInfo
- Publication number
- SU1727200A1 SU1727200A1 SU894729926A SU4729926A SU1727200A1 SU 1727200 A1 SU1727200 A1 SU 1727200A1 SU 894729926 A SU894729926 A SU 894729926A SU 4729926 A SU4729926 A SU 4729926A SU 1727200 A1 SU1727200 A1 SU 1727200A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- code
- shift register
- decoder
- output
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может найти применение в системах передачи информации. Изобретение обеспечивает возможность преобразовани последовательных кодов переменной длины, что расшир ет область применени устройства. Устройство содержит элемент И 1, регистр сдвига 2, генератор тактовых импульсов 3, дешифратор 4, элемент НЕ 5. 1 ил.
Description
Изобретение относитс к вычислительной технике и может найти применение в системах передачи информации.
Целью изобретени вл етс расширение области применени устройства за счет, обеспечени возможности преобразовани кодов переменной длины.
На чертеже представлена функциональна схема устройства.
Устройство содержит-элемент И 1, регистр 2 сдвига, генератор 3 тактовых импульсов , дешифратор 4 и элемент НЕ 5.
На чертеже позици ми 6,7,8 обозначены соответственно информационный вход, вход стробировани и входы управлени , позицией 9 обозначен выход сигнала ошибки .
Дешифратор 4 вл етс двоичным дешифратором .
Устройство дл преобразовани последовательного кода в параллельный работает следующим образом. Йа входы 8 задани длины кодовой последовательности подаетс параллельный код длины кодовой последовательности . При этом, с поступлением импульса на стробирующий вход 7 устройства на i-м выходе дешифратора 4 по вл етс единичный уровень, а на всех других выходах - нулевой. Дешифратор 4 двоичного кода дешифрирует поступающий на его входы двоичный код в позиционный (унитарный ) код, причем выход старшего разр да дешифратора 4 соединен со входом младшего разр да параллельной записи регистра 2 сдвига, выход младшего разр да - со входом старшего разр да, остальные выходы дешифратора 4 соединены соответственно с остальными входами параллельной записи регистра 2 сдвига.
Максимальна длина кодовой последовательности п определ етс количеством информационных разр дов регистра 2 сдвига . При поступлении импульса на стробирующий вход 7 устройства регистр 2 сдвига переводитс в режим параллельной записи и в его 1-й разр д записываетс 1, а во все
(Л
С
4
ю
vl N5 О О
остальные (в том числе дополнительные) разр ды - О. Установка (п+2)-го разр да в О обеспечивает через элемент НЕ 5 поступление Г на второй вход элемента И 1. разреша прохождение через него кодовой комбинации на вход регистра 2 сдвига и вход генератора 3 тактовых импульсов. По мере поступлени кодовой комбинации на информационный вход 6 устройства регистр 2 сдвига осуществл ет прием поступа- ющей информации. В случае приема ожидаемых m разр дов кодовой последовательности без сбо в(п+1)-м и (п+2)-м разр дах регистра 2 сдвига окажетс записанным код 10. По вление указанной комбинации свидетельствует об окончании преобразовани последовательного кода длиной m в параллельный и сопровождаетс выдачей сигнала Конец кодовой комбинации с (п+1)-го разр да регистра 2 сдвига.
Если в процессе сдвига 1, предварительно записанной в 1-й разр д регистра 2 сдвига, в последнем происходит сбой, комбинаци 10 в (п+1)-м и (п+2)-м дополнительных разр дах по вл етс преждевременно и формирует ложный сигнал Конец кодовой комбинации. При этом кодова последовательность продолжает поступать на информационный вход 6 устройства , генератор 3 тактовых импульсов продолжает вырабатывать тактовые импульсы , которые осуществл ют сдвиг информации в регистре 2 сдвига, и 1 по вл етс в (п+2)-м разр де регистра 2 сдвига, что вл етс сигналом Брак на выходе 9 устройства. Одновременно эта же 1 поступает на вход элемента Н Е 5, где инвентируетс , и О с выхода элемента НЕ 5 поступает на второй вход элемента И 1, запреща прохождение через него кодовой последовательности.
Таким образом, предлагаемое устройство позвол ет задавать длину преобразуемой кодовой последовательности в соответствии с сигналами от внешнего устройства .
Claims (1)
- Формула изобретениУстройство дл преобразовани последовательного кода в параллельный, содержащее элемент И, выход которого соединен непосредственно со входом последовательной записи регистра сдвига и через генератор тактовых импульсов с тактовым входом регистра сдвига, вход управлени которого вл етс входом стробировани устройства , первый вход элемента И вл етс информационным входом устройства, отличающеес тем, что, с целью расширени области применени устройства за счет обеспечени возможности преобразовани кодов переменной длины, в устройство введены дешифратор и элемент НЕ, выход которого соединен со вторым входом элемента И, выходы дешифратора соединены с соответствующими входами параллельной записи регистра сдвига, выход старшего разр да которого соединен со входом элемента НЕ и вл етс выходом сигнала ошибки устройства, синхровход дешифратора объединен со входом управлени регистра сдвига, информационные входы дешифратора вл ютс входами управлени устройства.9Н5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894729926A SU1727200A1 (ru) | 1989-07-03 | 1989-07-03 | Устройство дл преобразовани последовательного кода в параллельный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894729926A SU1727200A1 (ru) | 1989-07-03 | 1989-07-03 | Устройство дл преобразовани последовательного кода в параллельный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1727200A1 true SU1727200A1 (ru) | 1992-04-15 |
Family
ID=21466213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894729926A SU1727200A1 (ru) | 1989-07-03 | 1989-07-03 | Устройство дл преобразовани последовательного кода в параллельный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1727200A1 (ru) |
-
1989
- 1989-07-03 SU SU894729926A patent/SU1727200A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Мг 1305875. кл. Н 03 М 9/00, 1985. Авторское свидетельство СССР №1343554, кл. Н 03 М 9/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1651383A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
SU1302437A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
SU767751A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
SU1501282A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1343554A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1755286A2 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
SU1302267A1 (ru) | Устройство дл ввода информации | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
SU1267412A1 (ru) | Устройство микропрограммного управлени | |
SU1660175A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1196934A1 (ru) | Устройство дл приема телеметрической информации | |
SU1689948A1 (ru) | Генератор случайных чисел | |
SU1531101A1 (ru) | Устройство преобразовани информации | |
SU1200272A1 (ru) | Устройство дл ввода информации | |
SU1322344A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1262736A1 (ru) | Устройство дл двухсторонней передачи и приема информации | |
SU1709293A2 (ru) | Устройство дл ввода информации | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1213494A1 (ru) | Устройство дл приема кодовой информации | |
SU1280703A1 (ru) | Преобразователь последовательного кода переменной длины в параллельный | |
SU1661744A1 (ru) | Генератор сигналов специальной формы |