SU1647870A1 - Устройство дл обнаружени потери импульса - Google Patents

Abstract

Изобретение может быть использовано как в системах приема и обработки данных дл  обнаружени  потери импульсов в последовательности , так и дл  восстановлени  импульса при пропадании его в контролируемой последовательности. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности распознавани  одно- и многоимпульсных входных серий, а также повышение достоверности обнаружени  потери импульса путем обеспечени  возможности об- наружени  потери и восстановлени  Изобретение относитс  к импульсной технике и может быть использовано в системах приема и обработки данных дл  обнаружени  потери импульсов в последовательности , а также дл  восстановлени  импульса при пропадании его в контролируемой последовательности. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности распознавани  одно- и многоимлульсных входных серий, а также импульса, начина  со второго импульса контролируемой последовательности. Поставленна  цель достигаетс  введением в состав устройства дополнительных реверсивного счетчика 2 импульсов, дешифратора 3, третьего 7 и четвертого 8 элементов И, а также инвертора 9. Кроме того устройство содержит элемент задержки 1, асинхронный триггер 4, первый 5 и второй 6 элементы И, формирователь 10 импульсов, элемент ИЛИ 11 и входную шину 12. В качестве формировател  10 в устройстве применен формирователь длительности задержанного импульса. Устройство формирует на выходе элемента ИЛИ 11 восстановленную входную последовательность импульсов, на выходе элемента И 7 - импульсы замены пропавшего импульса входной последовательности , на выходе элемента И 5 - входную невосстановленную многоимпульсную последовательность, и на выходе элемента И 6 - одноимпульсную входную серию. Врем  задержки элемента задержки 1 и формировател  10 (длительность задержанного импульса) выбирают иэ математических выражений , приводимых в описании изобретени . 2 ил. повышение достоверности обнаружени  потери импульса путем обеспечени  возможности обнаружени  и восстановлени  импульса, начина  с второго импульса контролируемой последовательности. На фиг. 1 приведена функциональна  схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу . Устройство содержит элемент задержки 1, счетчик 2 импульсов, дешифратор 3, асинON J VI СО V О

Description

кронный триггер 4, первый 5, второй 6, третий 7 и четвертый 8 элементы И, инвертор 9, формирователь 10 импульсов, элемент ИЛИ 11 и входную шину 12.

Вход элемента задержки 1 соединен с входной шиной 12 устройства и суммирующим входом счетчика 2 импульсов, вычитающий вход которого объединен с выходом элемента задержки 1, первым входом первого элемента И 5, вторым входом второго элемента И 6, первым входом четвертого элемента И 8 и входом инвертора 9. Выходы первого 5, второго 6 и третьего 7 элементов И подключены к соответствующим входам элемента ИЛМ 11. Первый вход третьего элемента И 7 соединен с выходом инвертора 9, а второй вход через формирователь импульсов 10 - с выходом четвертого элемента И 8, соединенного своим вторым входом с первым выходом дешифратора 3, первый и второй входы которого подключены к соответствующим выходам счетчика 2 импульсов. Второй и четвертый выходы дешифратора 3 (третий выход не используетс ) подключены соответственно к единичному и нулевому входам асинхронного триггера 4, пр мой выход которого соединен с вторым входом первого элемента Л 5, а инверсный выход - с первым входом второго элемента И б.

Врем  задержки элемента задержки 1 выбираетс  из услови  2Т г ЗТ , где Т - период следовани  импульсов входной последовательности .

В качестве формировател  10 импульсов в устройстве применен формирователь длительности задержанного импульса, врем  задержки формировани  которого выбираетс  из услови  ю Т +.Тэ. а длительность тюн - из услови  Тю + 10и Т + т - Тэ, где - длительность импульсов входной последовательности; Тд - врем  задержки срабатывани  инвертора 9.

Устройство дл  обнаружени  потери импульса работает следующим образом.

В исходном состо нии реверсивный счетчик 2 импульсов обнулен (шина обнулени  на фиг. 1 не показана) и, следовательно, на четвертом выходе дешифратора 3 присутствует нулевой уровень напр жени , удерживающий асинхронный триггер 4 в исходном нулевом состо нии.

Входные положительные импульсы (фиг. 2 а) поступают на вход сложени  реверсивного счетчика 2 и по заднему фронту измен ют его состо ние (фиг. 2 в, г). Через врем  г на выходе элемента задержки также по вл ютс  положительные импульсы

(фиг, 2 б), воздействующие на вычитающий вход счетчика 2 импульсов и измен ющие его состо ние (фиг. 2 в, г) по своему заднему

фронту. Результат работы счетчика 2 импульсов в каждый момент времени фиксируетс  на соответствующем выходе дешифратора 3 (фиг. 2 д, е, ж).

Рассмотрим работу устройства при поступлении на его вход одиночного импульса

0 (импульса одноимпульсной серии) и серии из нескольких импульсов с потерей любого импульса, кроме первого и последнего в пачке (серии).

При поступлении на входную шину 12

5 устройства импульса одноименной серии (фиг. 2 б) срабатывает по суммирующему входу счетчик 2 импульсов, на выходе первого разр да которого формируетс  единичный потенциал (фиг, 2 б). В результате на

0 первом выходе дешифратора 2 по вл етс  нулевой уровень напр жени  (фиг. 2 д), запрещающий прохождение импульсов через четвертый элемент И 8 (фиг. 2 з). Состо ние асинхронного триггера 4 (фиг, 2 м) при этом

5 не измен етс , т.е. разрешено прохождение импульсов через второй элемент И 6 и запрещено через первый элемент И 5. Через врем  г на выходе элемента задержки 1 по вл етс  импульс (фиг. 2 б), который прой0 дет на выход второго элемента И 6 (фиг. 2 п) и выход элемента ИЛИ 11 (фиг. 2 р). Выход элемента ИЛИ 11 используетс  в качестве выходной шины устройства, а выход второго элемента И 6 - в качестве шины индикации

5 поступлени  на вход устройства серий, состо щих- из одиночных импульсов. По окончании импульса на выходе элемента задержки 1 сработает счетчик 2 по вычитающему входу (фиг. 2 в) устройство возвраща0 етс  в исходное состо ние.

При поступлении на входную шину 12 многоимпульсной серии импульсов реверсивный счетчик 2 к моменту по влени  импульсов с выхода элемента задержки 1

5 зафиксирует два (в случае потери второго или третьего импульса входной серии) или три импульса, поступивших на его суммирующий вход. По окончании второто импульса, поступившего на вход сложени  реверсив0 ного счетчика 3, на втором выходе дешифратора 3 по витс  нулевой потенциал (фиг. 2 е), перевод щий асинхронный триггер 4 в единичное состо ние (фиг. 2 м). Потенциалы С выходов асинхронного триггера 4 подгото5 в т к работе первый элемент И 5 и запрет т прохождение импульсов через второй элемент И 6. Следовательно, импульс с выхода элемента задержки 1 поступит на выход первого элемента И 5 (фиг, 2 н) и через элемент ИЛИ 11 на выходную шину устройства (фиг. 2 р), При этом выход элемента И 5 использован в устройстве в качестве третьей выходной шины, по вление на которой импульсов индицирует поступление на вход устройства многоимпульсной серии, причем количество импульсов, поступивших на выход элемента И 5, соответствует количеству импульсов на входной шине 12.

Кроме того, импульсы с выхода элемента задержки 1 через открытый четвертый элемент И 8 (фиг. 2 з) поступают на вход формировател  10 задержанных импульсов, на выходе которого формируютс  импульсы (фиг. 2 р), совпадающие по времени с каждым следующим импульсом в неискаженной последовательности импульсов. Импульсы с выхода формировател  импульсов 10 поступают на второй вход элемента И 7, на первом входе которого присутствует инверсна  последовательность импульсов (фиг. 2 к) с выхода элемента задержки 1. Если в момент формировани  импульса на выходе формировател  10, на выходе элемента задержки 1, нет очередного импульса (отсутствует соответствующий импульс входной серии), то на выходе инвертора б сохран етс  высокий потенциал (фиг. 2 к), разрешающий прохождение на выход элемента И 7 импульсов с выхода формировател  10 импульсов (фиг. 2 л), т.е. на выходе элемента И 7 формируютс  импульсы замены пропавших импульсов во входной импульсной последовательности. Импульсы замены с выхода элемента И 7 объедин ютс  с помощью элемента ИЛИ 11с импульсами многоимпульсной серии с выхода элемента И 5 и формируют на выходе элемента ИЛИ 11 восстановленную импульсную последовательность (фиг. 2 р).

По окончании предпоследнего импульса входной серии с выхода элемента задержки 1 на первом выходе дешифратора 3 будет сформирован низкий потенциал (фиг. 2 д). который закрывает четвертый элемент И 8, тем самым запреща  поступление последнего импульса на вход формировател  10. По заднему фронту последнего импульса, поступающего с выхода элемента задержки 1, реверсивный счетчик 2 устанавливаетс  в исходное нулевое состо ние, при котором на четвертом выходе дешифратора 3 формируетс  нулевой потенциал, возвращающий асинхронный триггер 4 в исходное нулевое состо ние, т.е. устройство подготовлено к поступлению новых последовательностей импульсов.

Таким образом устройство дл  обнаружени  потери импульсов формирует на своих выходных шинах, т.е. на выходе элемента ИЛИ 11. - восстановленную входную последовательность импульсов, на выходе третьего элемента И 7 - импульсы замены

5 пропавшего импульса входной последовательности , на выходе первого элемента И 5 - входную невосстановленную многоимпульсную последовательность, и на выходе второго элемента И 6 - одноимпульсную

0 входную серию. Устройство способно восстанавливать пропавшие импульсы последовательностей , начина  с второго и, кроме того, последний импульс последовательности не проходит на вход формировател  10

5 импульсов и, следовательно, на выходе устройства не формируетс  ложной информации о потере импульса.

Claims (1)

1. Формула изобретени 

   0 Устройство дл  обнаружени  потери импульса, содержащее формирователь импульсов , элемент задержки, объединенный выходом с первым входом первого элемента И, второй вход которого соединен с пр мым

   5 выходом асинхронного триггера, а выход подключен к первой выходной шине и первому входу элемента ИЛИ, вторым входом соединенного с выходом второго элемента И, а выходом с второй выходной шиной, о т0 личающеес  тем, что, с целью расширени  функциональных возможностей и повышени  достоверности обнаружени  потери импульса, оно дополнительно снабжено третьим и четвертым элементами И,

   5 инвертором, двухвходовым дешифратором и реверсивным счетчиком импульсов, суммирующий вход которого соединен с входной шиной устройства, а через элемент задержки - с вычитающим входом счетчика

   0 и входом инвертора, выходом объединенного с первым входом третьего элемента И, выход которого соединен с третьей выходной шиной и третьим входом элемента ИЛИ, а второй вход через формирователь импуль5 сов - с выходом четвертого элемента И, первым входом св занного с выходом элемента задержки, а вторым входом - с первым выходом дешифратора, второй и четвертый выходы которого подключены соответственно

   0 к единичному и нулевому входам асинхронного триггера, инверсный выход которого соединен с первым входом второго элемента И, св занного вторым входом с выходом элемента задержки, а выходом соединенно5 го с четвертой выходной шиной, причем первый и второй входы дешифратора подключены к соответствующим выходам счетчика импульсов.

   .