SU1418903A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах св зи с импуль- сно-кодовой модул цией. Изобретение позвол ет повысить точность преобразовани . Это достигаетс  тем, что в аналого-цифровой преобразователь, содержащий согласующий усилитель 2, К усилителей-ограничителей 3, источник 5 напр жени  ограничени , источник 6 опорного напр жени  смещени , К параллельных аналого-цифровых преобразователей 4, регистр 10, блок 16 задержек , введены (К-1) блоков 7 коррекции ошибок, регистры 13 и 14 сдвига, дешифраторы 8 и 12, коммутатор 9. 1 з.п. ф-лы, 2 ил.

Description

;;

СХ )

О 00

Изобретение относитс  к вычислительной технике и может быть использовано в системах св зи с импульсно- кодовой модул цией.

Целью изобретени   вл етс  повышение точности преобразовани .

На фиг. I приведена функциональна  схема преобразовател ; на фиг.2 функциональна  схема блока коррекции .

Аналого-цифровой преобразователь (фиг. 1) содержит входную шину 1, согласующий усилитель 2, К усилите

лей-ограничителей 3, К параллельных аналого-цифровых преобразователей (АЦП) 4, источник 5 напр жени  ограничени , источник 6 опорного напр жени  смещени , К-1 блоков 7 коррекции отибок, дешифратор 8, коммутатор 9, регистр 10, выходную шину 11, дешифратор 12, регистр 13 сдвига , регистр 14 сдвига, шину 15 сигнала тактовой частоты, блок 16 задержек .

Каждый из К-1 блоков 7 (фиг. 2) содержит регистр 17 сдвига, блок 18 вычитани , регистр 19, блок 20 сложени , дешифратор 21, элемент ИЛИ 22, регистр 23 сдвига, элемент ИЛИ 24, элемент НЕ 25, дешифратор 26, регист 27 сдвига.

Устройство работает следующим образом .

На входную шину 1 и далее на со- гласующий усилитель 2 поступает широкополосный информационный сигнал св зи, например телевизионный сигнал В согласующем усилителе телевизионны сигнал усиливаетс , ограничиваетс  п спектру, снова усиливаетс  и прив зываетс  к определенному уровню (например , по вершинам синхроимпульсов) Cииxpoи шyльcы частоты строк, необходимые дл  работы, могут быть пода- ны из вне, а могут быть выделены из телевизионного сигнала в одном из узлов согласующего усилител  2, с выхода которого телевизионный сигнал поступает на объединенные первые входы К блоков усилителей-ограничителей 3, в которых осуществл етс  усиление сигнала, ограничение его с двух сторон и смещение. Усиление и смещение необходимы дл  согласовани  размаха преобразуемого сигнала с динамическим диапазоном каждого параллельного аналого-цифрового преобразовател  (АЦП) 4. При этом диапазон изменени 

10

5

0

5

0

5 о 5

0

5

преобразуемого сигнала разбиваетс  на К равных участков по числу используемых параллельных АЦП 4. Напр жение ограничени  вырабатываетс  источником 5. С выходов К усилителей-ограничителей 3 после усилени , делени  и смещени  и ограничени  на первые входы соответствующих параллельных АЦП поступает 1/К части аналогового сигнала по размаху и смещению согласованные с динамическим диапазоном каждого параллельного АЦП 4.

Работой параллельных АЦП 4 управл ет сигнал тактовой частоты. Выборка производитс  (стробируютс  компараторы ) через определенный интервал времени после подачи переднего фронта тактового импульса. Этот интервал времени может отличатьс  дл  разных параллельных АЦП 4, что приводит к возникновению динамических погрешностей преобразовани . Указанные отличи  компенсируютс  блоком 16. Напр жение от источника 6 поступает параллельно на вторые входы параллельных АЦП 4, где используетс  дл  формировани  диапазонов амплитудного квантовани . На выходах каждого параллельного АЦП 4 формируетс  П-разр дный параллельный двоичный код.

Сопр жение шкал квантовани  параллельных АЦП 4 осуществл етс  сдвигом динамических диапазонов усилителей-ограничителей 3.

В устройстве не предъ вл етс  жестких требований к точности сопр жени  шкал квантовани  параллельных АЦП 4. При сопр жении необходимо обеспечить наложение граничных областей соседних шкал квантовани  на несколько (например, 3-5) шагов квантовани . Величина зоны наложени  должна быть достаточно большой, чтобы действие различных дестабилизирующих факторов (например, климатические услови ) не приводило к по влению разрьшов в результирующей квантующей характеристике АЦП, св занных с пропаданием зоны наложени  и расхождени  щкал квантовани . С другой стороны излишнее увеличение зоны наложени  приведет к соответствующему уменьшению количества уровней амплитудного квантовани  в результирующей квантующей характеристике АЦП.

Зона наложени  используетс  в устройстве дл  коррекции ошибок преобразовани  .

3,4

С выхода i-ro параллельного АЦП П-разр дные кодовые группы поступают на четвертые входы соответствующего блока 7, на первые входы которого поступает код с выхода (i-l)-ro блока 7. В i-M блоке 7 вычисл етс  и запоминаетс  двоична  кодова  комбинаци  на выходе (i+l)-ro параллельного АЦП 4, соответствующа  положению на его шкале квантовани  нижней границы шкалы квантовани  i-ro параллельного АЦП 4 (т.е. определ етс  нижн   граница зоны сопр жени  шкал квантовани  i и (i+l)-ro параллельных АЦП 4). Эта операци  осуществл етс  без перерыва обработки информационного сигнала в моменты времени, соответствующие незначительной скорости изменени  его значений, например, при попадании не менее двух последовательных отсчетов информационного сигнала в зону сопр жени . Дп  этого используетс  сигнал, поступающий на второй вход i-ro блока 7 с третьего выхода (i+l)-ro блока 7. Логическа  1 соответствует по влению кода верхней границы шкалы квантовани  (например, при п 8:11111111) (i+l)-ro параллельного АЦП 4, логический О - отсутствию такового кода. Тем самым исключаетс  вли ние динамической составл ющей погрешности преобразовани  на точность коррекции .

Указанна  выше двоична  кодова  комбинаци  суммируетс  затем с каждой кодовой комбинацией, поступающей с выхода i-ro параллельного АЦП 4. Результат поступает на первый вход (i- -1)-го блока 7 и на соответствующий информационный вход коммутатора 9. На втором выходе i-ro блока 7 формируетс  сигнал логической I в случае по влени  на выходе соответствующего параллельного А1Ш 4 кода верхней границы его шкалы квантовани  и логического О при отсутствии указанного вьш1е кода. Сигналы с вторых выходов всех блоков 7 поступают на первые управл ющие входы дешифратора 8.

С выхода К-го параллельного АЦП 4 П-разр дные кодовые группы поступают через регистр 13 на первый вход (К-1)-го блока 7 и на второй управл ющий вход коммутатора 9. В (К-1)-м блоке 7 кодовые группы используютс  дл  вычислени  и запоминани  кодовой комбинации на выходе К-го параллель3

ного АЦП 4, соответствующей положению на его шкале квантовани  нижней границы шкалы квантовани  (К-1)-го

параллельного АЦП 4.

С выхода К-го параллельного АЦП 4 П-разр дные кодовые группы поступают на дешифратор 12, который формирует логическую 1 при по влении кода

верхней границы шкалы квантовани 

К-го параллельного АЦП 4, логический

О - при отсутствии такого кода.

С выхода дешифратора 12 сигнал

поступает на второй вход (К-1)-го

блока 7, где используетс  дл  опре-, делени  момента попадани  значений информационного сигнала в зону сопр жени  щкал квантовани  К-го и (К-1)-го параллельных АЦП 4. Этот же сигнал

через регистр 14 поступает на второй управл ющий вход дешифратора 8. Этот сигнал аналогичен по назначению сигналам , поступающим на первые управл ющие входы дешифратора 8. Регистры 13

и 14 предназначены дл  задержки сигнала , например, на один тактовый интервал , аналогичный задержке сигнала в каждом блоке 7, св занной с анализом в блоках 7 двух последовательных

во времени отсчетов сигнала.

Дешифратор 8 по существу преобразует К-разр дный входной унитарный код в двоичный код управлени  коммутатором 9. Унитарный код характеризует

положение отсчетов информационного сигнала относительно шкал квантовани  параллельных АЦП 4. В зависимости от этого коммутатор 9 обеспечивает подключение кодовых комбинаций на вход

регистра 10 с выхода блока 7, ветствующего тому параллельному АЦП 4, в диапазоне амплитудного квантовани  которого попал информационный сигнал .

Разр дность кода на первых информационных входах коммутатора 9  вл етс  функцией i, например, при на соответствующий информационный вход коммутатора 9 поступает П-разр дный код с выхода регистра 13, а при на соответствующий вход коммутатора 9 поступает (n+log K)-pa3- р дный код с первого выхода первого блока 7. Все информацрюнные входы

коммутатора 9 рассматриваютс  как (п+1ор,)-разр дные. Недостающие старшие разр ды дл  (2-К)-информационных входов полагаютс  равными нулк .

514

Сформированный (n+logj, К)-разр дный код записываетс  в регистр 10 и поступает на выходную шину 11. Тактирование всех регистров и блоков 7 осуществл етс  сигналом тактовой частоты , снимаемым с второго блока 16.

Блок 7 работает следующим образом.

На его четвертый вход с выхода i-ro параллельного АЦП 4 поступает П-разр дна  кодова  группа.В i-м блоке 7 она поступает на вход дешифра- ; тора 21, на выходе которого формируетс  логическа  1 при по влении на его входе кода нижней границы шкалы квантовани  i-ro параллельного АЦП 4 и логический О при отсутствии этого кода.

С выхода дешифратора 21 сигнал поступает на первый вход элемента 22 на второй вход которого поступает сигнал переноса с выхода дешифратора 26 (i+l)-ro блока 7. Дешифратор 26 формирует г логическую 1 при по влении на его входе кода верхней грани- щи {i+l)-ro параллельного АЦП А.

Таким образом, на выходе элемента 22 логический О формируетс  только при попадании отсчета информационного сигнала в зону сопр жени  шкал квантовани  i-ro и (i+l)-ro параллельных АЦП 4. Далее этот сигнал поступает на второй вход элемента 24 через регистр 23, а на первый вход - непосредственно .

Регистр 23 осуществл ет задержку сигнала, например, на один тактовый интервал.

На выходе элемента 24 логический О формируетс  только при попадании, например, двух последовательных отсчетов сигнала в зону сопр жени  шкал квантовани  i-ro и (i + O-ro параллельных АЦП 4. После инверсии в элементе 25 сигнал поступает на управл ющий вход регистра 19, в который при наличии логической 1 на его управл ющем входе записываетс  значение кода по шкале (i+l)-ro параллельного АЦП 4. Это значение вычисл етс  в блоке I8j на первый вход которого поступает код с выхода i-ro параллельного АЦП 4 через третий регистр 17, осуществл ющий же задержку сигнала, как и регистр 23. Тем самым дл  вычислени  беретс  второй из двух последовательных во времени отсчетов, попадающих в зону сопр жени . На -первый вход блока 1Я поступает код с первого

189036

выхода (i-bl)-ro блока 7, соответствующий этому же отсчету.

После вычислени  значение кода за- 5 писываетс  в регистре 19 и сохран етс  в нем до по влени  условий (два последовательных во времени отсчета сигнала - в зоне сопр жени ) дл  следующей коррекции.

10 В дальнейшем цифровой код, соответствующий отсчету информационного сигнала, попадающему в пределы шкалы квантовани  (К-1)-го параллельного АЦП 4, формируетс  на выходе блока

15 20 путем добавлени  к П-разр дному коду с выхода (К-1)-го параллельного АЦП 4 постуГ1ающему на первый вход блока 20 через регистр 17, кода, содержащегос  в регистре 19. Сформиро20 ванный на выходе блока 20 код подаетс  через коммутатор 9 на информационный вход регистра 10, а также на первый вход блока 18 (К-2)-го блока 7, где он используетс  в соответствующее

25

моменты времени дп  вычислени  и

записи кода в регистр 19 5к-2)-го блока 7. Далее работа (К-2)-го и остальных блоков 7 происходит аналогично .

30 Сигнал с выхода дешифратора 26

i-ro блока 7 через регистр 27 подаетс  на i-й первый управл ющий вход дешифратора 8. Регистр 27 обеспечивает- подачу управл ющего сигнала на i-й

35 первый управл ющий вход дешифратора 8 и далее на первые управл ющие входы коммутатора 9 одновременно с поступлением на i-й первый информационный вход коммутатора 9 соответствую40 щего ему цифрового кода с выхода блока 20 i-ro блока 7.

На второй вход регистра 17, первые входы регистров 23 и 27 каждого блока 7 подан сигнал тактсгвой частоты с

45 второго выхода блока 16.

Таким образом, в предлагаемом устройстве повышаетс  точность преобразовани  за счет цифровой коррекции

50 ошибок преобразовани . Коррекци  осуществл етс  путем введени  зон сопр жени  шкал квантовани  отдельных интегральных преобразователей и анализа отсчетов информационного сигнала,

55 попадающих в эти зоны. При этом, с целью исключени  вли ни  динамических погрешностей на результаты коррекции анализируютс  лишь те отсчеты , которые соответствуют малым скорост м изменени  значений информационного сигнала.

Claims (2)

1. Формула изобретени 

   рекции ошибок соединены с соответствующими выходами каждого i-ro параллельного аналого-цифрового преобразовател , выходы которого соединены соответственно с вторыми входами первого регистра сдвига и входами второго дешифратора, причем выход второго регистра сдвига соединен с 10 вторым управл ющим входом второго дешифратора, выходы которого соединены с соответствующими управл ющими входами коммутатора.
2. 2. Преобразователь по п. 1, о т1 . Аналого-цифровой преобразователь , содержащей согласующий усипи- тель, вход которого  вл етс  входной щиной, а выход соединен с первыми входами К усилителей-ограничителей, вторые входы которых объединены и соединены с выходом источника напр жени  ограничени , а выходы К усилителей-ограничителей соединены соответ-,5 личающийс  тем, что каждый ственно с первыми входами К парал- блок коррекции ошибок выполнен на лельных аналого-цифровых преобразова- двух дешифраторах, трех регистрах телей, вторые выходы которых объеди- сдвига, регистре, блоке вычитани , нены и соединены с выходом источника блоке сложени , двух элементах ИЛИ и опорного напр жени  смещени , а тре- 2о элементе НЕ, выход которого соединен тьи входы соединены с соответствующими первыми выходами блока задержек, вход которого  вл етс  шиной сигнала тактовой частоты, а второй выход

   с управл ющим входом регистра, инфор мационные входы которого соединены соответственно с выходами блока вычитани , первые входы которого  вл ютрекции ошибок соединены с соответствующими выходами каждого i-ro параллельного аналого-цифрового преобразовател , выходы которого соединены соответственно с вторыми входами первого регистра сдвига и входами второго дешифратора, причем выход второго регистра сдвига соединен с вторым управл ющим входом второго дешифратора, выходы которого соединены с соответствующими управл ющими входами коммутатора.

   2. Преобразователь по п. 1, о тличающийс  тем, что каждый блок коррекции ошибок выполнен на двух дешифраторах, трех регистрах сдвига, регистре, блоке вычитани , блоке сложени , двух элементах ИЛИ и элементе НЕ, выход которого соединен

   личающийс  тем, что каждый блок коррекции ошибок выполнен на двух дешифраторах, трех регистрах сдвига, регистре, блоке вычитани , блоке сложени , двух элементах ИЛИ и элементе НЕ, выход которого соединен

   с управл ющим входом регистра, информационные входы которого соединены соответственно с выходами блока вычитани , первые входы которого  вл ют

   соединен с управл ющим входом регист- 25 с  первмми входами блока коррекции

   ра, выход которого  вл етс  выходной щиной, отличающийс  тем, что, с целью повьщ1ени  точности преобразовани , в него введены К-1 блоков коррекции ощибок, два регистра сдвига, два дешифратора и коммутатор, выход которого соединен с информационным входом регистра, первые информационные входы коммутатора соединены с соответствующими первыми выхода- „ гистра сдвига и первые входы второго ми блоков коррекции ошибок, второй и третьего регистров сдвига, второй информационный вход коммутатора объединен с первым входом (К-1)-го блока коррекции ошибок и соединен с выходом первого регистра сдвига, вторые выходы блоков коррекции ошибок соедивход последнего из которых соединен с выходом первого дешифратора и  вл  етс  третьим выходом блока коррекци 40 ошибок, кроме первого блока коррекции ошибок, выход третьего регистра

   нены с соответствующими первыми уп- сдвига  вл етс  вторым выходом блока равл ющими входами первого дешифрато- коррекции ошибок, второй вход второго ра, первый и третий выходы (1+1)-го регистра сдвига объединен с первым

   блока коррекции ошибок, где ,2,... входом первого элемента ИЛИ и соеди- К-2, соединены соответственно с пер- нен с выходом второго элемента ИЛИ, вым и вторым входами i-ro блока кор- выход второго регистра сдвига соеди- рекции ошибок, второй вход (К-1)-го нен с вторым входом первого элемента блока коррекции ошибок объединен с ИЛИ, выход которого соединен с входом

   первым входом второго регистра сдви-gg элемента НЕ, причем первый вход вто- га и соединен с выходом второго де- рого элемента ИЛИ соединен с выходом шифратора, третьи входы блоков кор- второго дешифратора, второй вход  в- рекции ошибок объединены с вторым л етс  вторым входом блока коррекции входом второго и первым входом перво- ошибок, первым выходом которого  вго регистров сдвига и соединены сgg л етс  выход блока сложени , второй вторым выходом блока задержек, чет- вход которого соединен с выходом ре- вертые входы каждого i-ro блока кор- гистра.

   ошибок, второй вход блока вычитани  объединен с первым входом блока сложени  и соединен с выходом первого регистра сдвига, первый вход которо- го объединен с входами первого и второго дешифраторов и  вл етс  четвертым входом блока коррекции ошибок, третьим входом которого  вл ютс  объединенные второй вход первого регистра сдвига и первые входы второго и третьего регистров сдвига, второй

   вход последнего из которых соединен с выходом первого дешифратора и  вл етс  третьим выходом блока коррекции ошибок, кроме первого блока коррекции ошибок, выход третьего регистра