SU1495800A1

SU1495800A1 - Устройство дл контрол информации в параллельном коде

Info

Publication number: SU1495800A1
Application number: SU874351530A
Authority: SU
Inventors: Сергей Николаевич Хлевной; Вильман Мавлютдинович Амербаев; Рахим Нугманович Нугманов; Владимир Витальевич Фомин
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1987-11-17
Filing date: 1987-11-17
Publication date: 1989-07-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении надежных систем передачи данных. Цель изобретени - расширение области применени устройства за счет контрол кодов Лагранжа. Устройство содержит коммутатор 1, группу 2 регистров, блок 3 умножени , сумматор 4, блок 5 хранени констант блок 6 анализа нулевой комбинации, информационный вход 7 устройства, выход 8 компоненты синдрома, выход 9 ошибки устройства, группы 11,12 соответственно младших и старших разр дов входа задани номера констант устройства, первый установочный вход 13 устройства, первый тактовый вход 14 устройства, второй тактовый вход 15 устройства, второй установочный вход устройства. Блок 6 анализа нулевой комбинации содержит элемент И, триггер и элемент ИЛИ-НЕ. Принимаемый код запоминаетс в регистрах группы 2 и одновременно подсчитываетс с помощью блока 3 умножени и сумматора 4 перва составл юща синдрома. После этого коммутатор 1 отключаетс от информационного входа 7 устройства и дл определени остальных составл ющих синдрома используетс информаци , хранима в регистрах группы 2. Все составл ющие синдрома провер ютс блоком 6 анализа нулевой комбинации. 3 ил.

Description

31495

Изобретение относитс к вычислительной технике и может быть использовано при построении надежных систем передачи данных.

Целью изобретени вл етс расширение области применени устройства за счет, контрол кодов Лагранжа.

На фиг. приведена функциональна схема устройства; на фиг. 2 - времен- нал диаграмма работы устройства; на фиг, 3 - функциональна схема блока анализа нулевой комбинации. Устройство дп обнаружени ошибок (фиг. 1) содержит коммутатор 1, группу 2 регистров., блок 3 умножени , сумматор 4, блок 5 хранени констант, блок 6 анализа нулевой комбинации,, информационньй вход 7 устройства, выход 8 компоненты синдрома устройства, выход 9 ошибки устройства, вход 10 разрешени приема информации устройства , группы 11 и 12 соответственно младших и старших разр дов входа задани номера констант устройства, первьга установочный вход 13 устройства , первый тактовый вход 14 устройства , второй тактовый вход 15 устройства , второй установочный вход 16 устройства . .

Блок 6 анализа нулевой комбинации содер5кит элемент И 17, триггер 18 и эл-емент ИЛИ-НЕ 19.

В качестве сумматора 4 используетс сумматор накапливающего типа.

Количество регистров группы 2 равно п;-числу символов кода Лагранжа. Тактовые входы всех регистров группы 2 объединены (на фиг. 1 они.не показаны ) . Продвижение информации по ре- гистрам группы 2 происходит при поступлении каждого тактового импульса. В основе своей работы устройство использует спедущее.

Пусть в не.котором поле GF(g on- ределены информационные символы а(х a(x,j),. ..a(xj), которые расположены в узлах, образующих множество S, а проверочные символы а(х,..х) расположены в узлах, образующих мно- жество Т.- Очевидно, что ЗПТ 4 Код Лагранжа определитс как

(хо.

а. 5:a(x;)Ls (х:), ,n,

XjES(1)55

Xj€T.

При передаче информационные и проверочные символы а(х ), XjeSt/T могут

подвергатьс искажению, при этом дл исказкенных символом а(х;) справедливо

а(х.) а(х,.) + с/ Сх.),(2)

где (Г(х .) - величина ошибки в симво- ...л ах.

Известно, что дп исправлени ошибок кратности t n-k/2 необходимо решить уравнение синдрома

(i)i V О, n-k-l, (3) .6J

где I - множество узлов, символы на которых подверглись искажению .

Пусть произошло искажение двух символов и прин та последовательность 7,1,3,0,5,0,0,4,5,5, тогда компоненты синдрома равны , R.,5, ,

Устройство работает следующим образом .

В исходном состо нии (в момент времени t) сумматор 4 обнулен, триггер 18 по первому установочному входу 13 устройства установлен в нулевое состо ние.

После установки.устройства в исходное состо ние на информационном входе 7 устройства по вл етс код символа ai(x,), который по вл етс на выходе коммутатора 1. На группах 11 и 12 разр дов входа задани номера констант устройства установлены адреса х и О. Таким образом, на выходе блока 5 хранени констант присутствует код х°, а на выходе блока 3 умножени имеем значение а(х.,)х°. В момент времени t содержимое регистров группы 2 сдвигаетс на одну позицию вправо и соответственно в крайнем левом регистре группы 2 будет записан код символа а(х ), а к нулевому содержимому сумматора 4 прибавл етс значение (х,)х .

В момент времени tj на информационном входе 7 устройства по витс код символа а(х), а в момент времени t j содержимое регистров группы 2 сдвигаетс на одну позицию вправо, к содержимому сумматора -4 прибавитс значение а(х)х. Аналогичным обра- .зом будет происходить работа устройства до тех пор, пока в регистры группы 2 не будут занесены все символы прин того кода, а в сумматоре 4 имеем сумму

RP 1 а:(х.)х,

XfeSVT .

вл ющуюс iiepBOi i компонентой синдрома , котора поступает на выходы 8 устройства. В момент времени t. на второй тактовый вход 15 устройства поступает импульс, который разрешает работу блока 6. При этом, если , то на выходе элемента И 17 присутствует нулевой потенциал и содержимое триггера 18 не измен етс . А если Рч., то в момент времени t на выходе элемента И 17 по вл етс импульс, который устанавливает триггер 18 в единичное состо ние, что сигнализирует о возникновении ошибки.

В момент времени t выход последнего регистра группы 2 подключаетс через коммутатор 1 к входу первого регистра группы 2 и блока 3 умножени и в этом состо нии коммутатор 1 остаетс до окончани работы устройства . В этот же момент времени содержимое сумматора 4 обнул етс , а на группе 12 старших разр дов входа номера констант устройства устанавливаетс код числа 1.

Таким образом, еще через п суммирований на выходе 8 устройства имеем

R, X. а(х.)х;

X. eSVT

В момент времени

t блоком 6 провер етс , равно ли нулю R . Аналогичным образом работа устройства будет продолжатьс до тех пор, пока не будет получена последн компонента синдрома R и после проверки ее на равенство нулю делаетс вывод о том, правильным ли вл етс прин тый код или же нет. Если за врем работы устройства на единичный вход триггера 18 не поступил ни один импульс, то на выходе 9 ошибки устройства присутствует уровень логического нул и делаетс вывод о том, что в прин том коде ошибок нет. В противном случае уровень логической единицы на выходе 9 ошибки уЬтройства сигнализирует о том, что в прин том коде есть ошибки.

Claims

Формула изобретени

Устройство дл контрол информации в параллельном коде, содержащее группу регистров, блок умножени , блок хранени констант и блок анализа нулевой комбинации, причем выход каждого предыдущего регистра группы соеди0 нен с информационным входом последующего регистра группы, адресный вход блока хранени констант вл етс входом задани номера констант устройства , выход блока анализа нулевой комби5 нации вл етс выходом ошибки устройства , отл и-чающеес тем, что, с целью расширени области применени устройства за счет контрол кодов Лагранжа, в него введены коммута0 тор и сумматор, причем первый информационный вход коммутатора вл етс информационным входом устройства, выход коммутатора соединен с информационным входом первого регистра группы

5 и входом первого операнда блока умножени , выход результата которого соединен с информационным входом сумматора , выход результата которого вл етс информационным выходом компонен0 ты синдрома устройства и соединен с информационным входом блока анализа нулевой комбинации, выход последнего регистра rpyniai соединен с вторым информационным входом коммутатора, уп- равл 1 дий вход которого вл етс входом разрешени приема информации устройства , выход блока хранени констант соединен с входом второго операнда блока умножени , установочные

0 входы начальной установки сумматора и блока анализа нулевой комбинации . вл ютс соответственно первым и вторым установочными входами начальной установки устройства, тактовый вход

5 сумматора вл етс первым тактовым входом устройства, тактовый вход блока анализа нулевой комбинации вл етс вторым тактовым входом устройства.

5

ш .ттт т j

/3

//

ty ij ti 3

ti is Фие.г

Редактор В.Бугренкова

Составитель В.Гречнев Техред м. Дидык

Фие.д

Корректор Э.Лончакова