[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SU1476470A1 - Устройство дл формировани свертки по модулю три - Google Patents

Устройство дл формировани свертки по модулю три Download PDF

Info

Publication number
SU1476470A1
SU1476470A1 SU874321423A SU4321423A SU1476470A1 SU 1476470 A1 SU1476470 A1 SU 1476470A1 SU 874321423 A SU874321423 A SU 874321423A SU 4321423 A SU4321423 A SU 4321423A SU 1476470 A1 SU1476470 A1 SU 1476470A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
information
elements
Prior art date
Application number
SU874321423A
Other languages
English (en)
Inventor
Владимир Адамович Максименко
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU874321423A priority Critical patent/SU1476470A1/ru
Application granted granted Critical
Publication of SU1476470A1 publication Critical patent/SU1476470A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах сопр жени  вычислительных машин с периферийными объектами. Цель изобретени  - повышение надежности работы устройства. Устройство содержит элементы И 1,3,4, триггер 2, реверсивный счетчик 5 и кодопреобразователь 6. Информаци , поступающа  на вход 9 устройства в последовательном коде, сопровождаетс  тактовыми сигналами с входа 10 устройства. Элементы И 1,3,4 и триггер 2 раздел ют информационные импульсы на четные и нечетные. Нечетные информационные сигналы через элемент И 4 поступают на суммирующий вход реверсивного счетчика 5, а четные - через элемент И 3 поступают на вычитающий вход реверсивного счетчика 5. Кодопреобразователь 6 из состо ни  счетчика 5 формирует код остатка по модулю три на разр дах 7,8 выхода устройства. Сигнал с выхода кодопреобразовател  6 устанавливает в нулевое состо ние счетчик 5, исключа  возможность по влени  ошибочного кода, обусловленного переходами счетчика 5 в нулевое состо ние. 3 ил.

Description

Фиг.f
1
Изобретение относитс  к вычислительной технике и может быть использовано в устройствах сопр жени  вычислительных машин с периферийными объектами.
Целью изобретени   вл етс  повышение надежности работы устройства за счет исключени  по влени  ошибки в момент перехода счетчиков в нулевое состо ние.
На фиг. 1 приведена функциональна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема кодопреобразовател ; на фиг. 3 - таблица истинности кодопреобразовател 
Устройство дл  формировани  сверки по модулю три содержит первый элмент И 1, триггер 2,второй и третий элементы И 3 и 4, реверсивный счетчик 5, кодопреобразователь 6, первый и второй разр ды 7 и 8 информационного выхода устройства, информационный вход 9 устройства, тактовый вхо 10 устройства, установочный вход 11 устройства.
Кодопреобразователь 6 содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 12-15, элементы И 16 и 17, элементы И-ЫЕ 18 и 19.
Кодопреобразователь 6 помимо преобразовани  кодов управл ет обнулением реверсивного счетчика 5 или от внешнего сигнала (вход D 3 на фиг.2
0
5
0
5
0
мента И 3 (и, следовательно, на вычитающем входе реверсивного счетчика 5) по вл ютс  только четные информационные импульсы, а на выходе элемента И 4 (соответственно на суммирующем входе счетчика 5) только нечетные.
Так как каждый нечетный информационный импульс дает единицу приращени  к свертке по модулю три, а каждый четный - приращение, равное двум (что при свертке по модулю три равнозначно вычитанию единицы),то на выходах счетчика 5 всегда будет значение , равное свертке по модулю три входной информации в пр мом коде, если нечетных импульсов в информации больше, и в дополнительном коде, если больше четных импульсов.
При выбранном модуле счета (три) сигнал на выходе старшего разр да счетчика 5 будет говорить о том, в каком коде представлена информаци  - в пр мом (0) или дополнительном (1).
Далее импульсы информации поступают на кодопреобразователь 6, который работает в соответствии с приведенной на фиг. 3 таблицей истинности. Выходна  информаци  с кодопреобразовател  6 всегда будет представлена в пр мом коде.

Claims (1)

  1. Формула изобретени 
    или при достижении счетчиком числа соответствующего модулю счета (трем) в пр мом или дополнительном кодах.
    Устройство работает следующим образом .
    С прихрдом импульса установки в нуль на установочный вход 11 устройства обнул етс  триггер 2 и через кодопреобразователь 6 - реверсивный счетчик 5. После этого на информаци- онный вход 9 устройства поступает информаци , свертку которой нужно осуществить, а на тактовый вход 10 - сопровождающие информацию импульсы синхронизации. Триггер 2 работает в счетном режиме. Сигналы на его выходах устанавливаютс  по спаду импульсов синхронизации, поэтому на его пр мом выходе существует единица в моменты наличи  только четных информационных импульсов, а на инверсном выходе - только нечетных. Выходы триггера 2 открывают элементы И 3 и 4, в результате на выходе эле
    Устройство дл  формировани  свертки по модулю три,содержащее три элемента И и триггер, причем первый вход первого элемента И подключен к информационному входу устройства, второй вход первого элемента И и тактовый вход триггера подключены, к тактовому входу устройства, выход первого элемента И соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены соответственно с пр мым и инверсными входами триггера, инверсный выход триггера соединен с информационным входом триггера, нулевой вход триггера подключен к установочному входу устройства, отличающеес  тем, что, с целью повышени  надежности работы устройства за счет исключени  по влени  ошибки в момент перехода счетчиков в нулевое состо ние, в него введены реверсивный счетчик и кодопреобразователь, содержащий четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И и два элемента И-НЕ, причем выходы второго и третьего элементов И соединены соответственно с вычитающим и суммирующим входами реверсивного счетчика, информационный выход первого разр да которого соединен с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ кодопреобразовател , выходы которых соединены с соответст- вующими входами первого элемента И кодопреобразовател , в кодопреобразователе выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом первого элемента И-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, выход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента И, информационный выход первого разр да реверсивного счетчика соединен с вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ
    ИЛИ кодопреобр товател , информационный выход второго разр да реверсивного счетчика соединен с вторым
    входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом второго элемента И кодопреобразовател , информационный выход третьего раэр да реверсивного счетчика соединен с вторыми входами второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ кодопреобразовател , выход первого разр да реверсивного счетчика соединен с
    вторым входом первого элемента И-НЕ кодопреобразовател , второй вход второго элемента И-НЕ кодопреобразоватег л  подключен к установочному входу устройства, выход второго элемента
    И-НЕ кодопреобразовател  соединен с установочным входом реверсивного регистра , выходы первого и второго элементов И кодопреобразовател   вл ютс  первым и вторым разр дами информационного выхода устройства.
    Фиг. 2
    фуг. J
SU874321423A 1987-10-26 1987-10-26 Устройство дл формировани свертки по модулю три SU1476470A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874321423A SU1476470A1 (ru) 1987-10-26 1987-10-26 Устройство дл формировани свертки по модулю три

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874321423A SU1476470A1 (ru) 1987-10-26 1987-10-26 Устройство дл формировани свертки по модулю три

Publications (1)

Publication Number Publication Date
SU1476470A1 true SU1476470A1 (ru) 1989-04-30

Family

ID=21333653

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874321423A SU1476470A1 (ru) 1987-10-26 1987-10-26 Устройство дл формировани свертки по модулю три

Country Status (1)

Country Link
SU (1) SU1476470A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1105896, кл. G 06 F 11/10, 1982. Авторское свидетельство СССР № 1285481, кл. G 06 F 11/10, 1985. *

Similar Documents

Publication Publication Date Title
SU1476470A1 (ru) Устройство дл формировани свертки по модулю три
SU1513626A1 (ru) Устройство для преобразования последовательного кода в параллельный 2
SU1290538A1 (ru) Преобразователь последовательного кода переменной длины в параллельный
SU1531101A1 (ru) Устройство преобразовани информации
SU741322A1 (ru) Сдвигающее устройство
SU1287287A1 (ru) Преобразователь перемещени в код
SU1059559A1 (ru) Устройство дл ввода информации с дискретных датчиков
SU1474853A1 (ru) Устройство преобразовани параллельного кода в последовательный
RU1798776C (ru) Устройство дл ввода информации
SU1162044A1 (ru) Преобразователь кода в частоту импульсов
SU496674A2 (ru) Многоканальный преобразователь частоты в код
SU368598A1 (ru) Преобразователь двоично-десятичного кода «12222» в унитарный код
SU1444787A1 (ru) Устройство дл сопр жени канала передачи данных с магистралью
SU1136141A1 (ru) Устройство дл ввода-вывода информации
SU1432784A1 (ru) Преобразователь двоичного кода в код системы остаточных классов
SU1647903A2 (ru) Преобразователь кода в период повторени импульсов
SU1156057A1 (ru) Преобразователь @ -значного двоичного кода в @ -значный
SU1058047A1 (ru) Преобразователь кодов
SU1259494A1 (ru) Преобразователь кодов
SU1517136A1 (ru) Преобразователь последовательного кода в параллельный
SU432487A1 (ru) Преобразователь двоично-десятичного кода в унитарный код
SU991410A1 (ru) Устройство дл преобразовани числа из системы остаточных классов в позиционный код
SU1734213A1 (ru) Устройство дл регистрации ошибки
RU1775854C (ru) Управл емый делитель частоты следовани импульсов
SU1661753A1 (ru) Устройство дл сравнени чисел