SU1474664A2 - Устройство дл сопр жени вычислительной машины с каналами св зи - Google Patents
Устройство дл сопр жени вычислительной машины с каналами св зи Download PDFInfo
- Publication number
- SU1474664A2 SU1474664A2 SU874289644A SU4289644A SU1474664A2 SU 1474664 A2 SU1474664 A2 SU 1474664A2 SU 874289644 A SU874289644 A SU 874289644A SU 4289644 A SU4289644 A SU 4289644A SU 1474664 A2 SU1474664 A2 SU 1474664A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- information
- computer
- elements
- output
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
Изобретение относитс к области вычислительной техники, в частности к устройствам дл сопр жени электронной вычислительной машины (ЭВМ) с абонентами через каналы св зи, и может быть использовано при построении автоматизированных систем управлени . С целью повышени достоверности обмена информацией в устройство введены регистр информации, дешифратор четности, третий элемент ИЛИ, два элемента И и два элемента НЕ. Устройство обеспечивает контроль прохождени информации в интерфейсе между вычислительной машиной и устройством, информирует ЭВМ о сбо х и позвол ет осуществить повторную выдачу информации без передачи ее в канал св зи в случае обнаружени сбо . 1 ил.
Description
1
Изобретение относитс к вычислительной технике, в частности к устройствам дл сопр жени электронной вычислительной машины (ВЭМ) с абонентами через каналы св зи, может быть использовано при построении автоматизированных систем управлени и вл етс усовершенствованием известного устройства/ по авт.св. № 703799.
Целью изобретени вл етс повышение достоверности обмена информацией.
На чертеже представлено предлагаемое устройство.
Устройство содержит коммутатор 1, блок 2 контрол , преобразователь 3 последовательного кода в параллельный , блок 4 буферной пам ти, регистр 5 информации, блок 6 управлени , распределитель 7 импульсов, дешифратор 8 четности, группу элементов И 9, второй и первый элементы НЕ 10 и 1-1,
С
элементы И 12 и 13, триггер 14, регистр 15 адреса, регистр 16 конца обмена, счетчик 17, элементы ИЛИ 18 и 19, первый вход 20, второй выход 21, первый выход 22, второй информационный вход 23, элемент ИЛИ 24, четвертый выход 25, третий вход 26, третий выход 27, п тый вход 28, четвертый вход 29, группу входов 30 и вход 31 контрольного разр да.
Устройство работает следующим образом .
В исходном состо нии на выходе 25 наличие высокого потенциала соответствует сигналу Готовность устройства , подключенного к входу ЦВМ. По этому сигналу из ЦВМ на вход 29 и далее в регистр 15 поступает позиционный код номера канала св зи, а в блок 4 по входу 23 через регистр 5 поступает информаци , которую необ
О)
о
ю
ходимо передать из ЦВМ в канал св зи По сигналу на входе 26 гаситс триггер 14 и запускаетс счетчик 17 дл отсчета времени ожидани конца обмена .
При нормальной работе абонента и его готовности к работе на входе соответствующего элемента И 9 присут ствует высокий потенциал. При совпа- дении этого потенциала с 1 в соответствующем разр де регистра 15 и выхода элемента ИЛИ 24 на один из входов блока 6 выдаетс сигнал, который через коммутатор 1 подключает информационные входы одного из абонентов , С помощью распределител 7 импульсов считываетс информаци с блока 4.
На врем обмена в режиме Переда- ча абонент снимает по входу 30 высокий потенциал, который восстанавливаетс только после конца обмена, и этот потенциал, по вившийс на входе соответствующего разр да ре- гистра 16 через элемент ИЛИ 18 сбрасывает счетчик 17 и через элемент ИЛИ 19 устанавливает триггер 14 в состо ние готовности, при котором устройство готово к очередному циклу обмена.
, 35
40
45
При неисправности абонента на входе соответствующего элемента И 9 нет высокого потенциала или же на выходе соответствующего разр да ре гистра 16 не по вл етс признак конца обмена. Тогда счетчик 17 формирует сигнал переполнени (заполнение счетчика 17 происходит импульсами , поступающими на вход 28), который через элемент ИЛИ 19 переключает триггер 14 и поступает на выход 27, По вление сигналов на выхрдах 25 и 27 информирует ЦВМ об ошибочной передаче данных. По сигналам от ЦВМ организуетс повторна передача информации в тот же канал св зи (при сбое) или в другой канал (неисправен)„ Абоненты обычно имеют возможность определ ть наличие в принимаемой инфор- 0 мации сбоев. Обнаружение ошибок в информации, поступающей от абонентовs в устройстве осуществл ет блок 2 контрол , который при наличии сбо сообщает об этом ЦВМ через преобразова- тель 3 кода и блок 4. При наличии сбо ЦВМ через тракт передачи посылает запрос абоненту на повторную пеQ
Q 5
0
5
0
5
0 -
редачу той информации, в которой был обнаружен сбой блоком 2.
Контроль информации между устройством и ЦВМ организован, например, по контролю на четность. В случае отсутстви сбо в информации и, если в прин той информации четное количество информационных разр дов, на выходе дешифратора 8 присутствует сигнал О, такой же сигнал и на входе 31 устройства, он проходит через элементы НЕ 10 и 11 на вход элемента И 13 и через элемент ИЛИ 24 на входы элементов И 9. Если в прин той информации нечетное количество разр дов, то на выходе дешифратора 8 - сигнал 1, такой же сигнал и на входе 31 устройства. Эти сигналы поступают на входы элемента И 12 и далее через элемент ИЛИ 24 на входы элементов И 9, после чего на один из входов блока 6 выдаетс сигнал на передачу информации в канал св зи,
В случае сбо в информации между устройством с каналами св зи и ЦВМ сигналы с входа 31 устройства и дешифратора 8 не совпадают, поэтому на выходе элемента ИЛИ 24 - О, запрещающий срабатывание элементов И.
Счетчик 17 формирует сигнал переполнени , который через элемент ИЛИ 19 переключает триггер 14 и поступает на выход 27. По вление сигналов на выходах 25 и 27 информирует об ошибочной передаче данных. По сигналам от ЦВМ организуетс повторна передача информации в тот же канал св зи.
Claims (1)
- Формула изобретениУстройство дл сопр жени вычислительной машины с каналами св зи по авт. св. № 703799, отличающеес тем, что, с целью повышени достоверности обмена информацией , в устройство введены регистр информации, дешифратор четности, третий элемент ИЛИ, два элемента И и два элемента НЕ, причем вход регистра информации вл етс входом устройства дл подключени к информационному выходу вычислительной машины, а последовательный выход и группа выходов подключены соответственно к второму входу блока буферной пам ти и группе входов дешифратора четности, выходом подключенного к первому входу первого элемента И и через первый элемент НЕ514746646к первому входу второго элемента И, выходы первого и второго элементов Исоединены соответственно с первым и вторым входами третьего элемента ИЛИ,второй вход которого соединен через второй элемент НЕ с вторым входомпервого элемента И и входом устройст- выход которого подключен к третьим ва дл подключени к выходу контроль- входам элементов И группы, ного разр да вычислительной машины,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874289644A SU1474664A2 (ru) | 1987-05-15 | 1987-05-15 | Устройство дл сопр жени вычислительной машины с каналами св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874289644A SU1474664A2 (ru) | 1987-05-15 | 1987-05-15 | Устройство дл сопр жени вычислительной машины с каналами св зи |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU703799 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1474664A2 true SU1474664A2 (ru) | 1989-04-23 |
Family
ID=21321516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874289644A SU1474664A2 (ru) | 1987-05-15 | 1987-05-15 | Устройство дл сопр жени вычислительной машины с каналами св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1474664A2 (ru) |
-
1987
- 1987-05-15 SU SU874289644A patent/SU1474664A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 703799, кл. G 06 F 13/00, 1977. i * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6874052B1 (en) | Expansion bridge apparatus and method for an I2C bus | |
US4428046A (en) | Data processing system having a star coupler with contention circuitry | |
US5423006A (en) | Notification and verification of state changes in a data processing input/output system | |
EP0291671B1 (en) | Apparatus and method for deferred parity checking of control signals across a bidirectional data transmission interface | |
US4995042A (en) | Switching exchange | |
US5128666A (en) | Protocol and apparatus for a control link between a control unit and several devices | |
JP2559243B2 (ja) | 広域バス回路のためのパリティ検出システム | |
EP0325078B1 (en) | Mechanism for error detection and reporting on a synchronous bus | |
SU1474664A2 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
EP0130429B1 (en) | Failure detection apparatus | |
SU1571602A2 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
KR20080013973A (ko) | 통신 시스템의 적어도 2개의 가입자들 간의 통신을 위한방법 | |
EP1683018A1 (en) | Autonomic bus reconfiguration for fault conditions | |
US8391317B2 (en) | Unit of the transmission of data in a serial bidirectional bus | |
CA1269173A (en) | Combined analog/digital ccis data transmitter/receiver circuit | |
US7712004B1 (en) | Method of and system for error checking in a data storage system | |
SU1476478A1 (ru) | Устройство дл подключени абонента к общей магистрали | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
JPS6327741B2 (ru) | ||
SU1008746A1 (ru) | Устройство дл контрол переписи информации перезагружаемой управл ющей пам ти процессора | |
SU1481828A1 (ru) | Устройство дл передачи и приема телеметрической информации | |
SU662928A1 (ru) | Устройство дл сопр жени каналов св зи с цифровой вычислительной машиной | |
SU550631A1 (ru) | Устройство дл обмена информацией | |
SU703799A1 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
SU1100613A1 (ru) | Устройство дл сопр жени |