SU1267441A2 - Устройство дл интегрировани сигнала - Google Patents

Abstract

Изобретение относитс  к области вычислительной и измерительной техники и может быть использовано ДЛЯ интегрировани  электрических сигналов. Цель изобретени  состоит в повышении точности интегрировани  электрических сигналов в течение длительных интервалов времени. Уст-, ройство содержит генератор тактовых импульсов,-два дифференциальных операционных усилител i сумматор, дйа пороговых элемента, источник разнопол рных напр жений, переключатели, два интегрирующих конденсатора,масштабные резисторы и два пары ключей. Достижение поставленной цели обеспечено благодар  введению в устройство двух пар ключей, п того и шестого масштабных резисторов, источника разнопол рных напр жений и двух с SS пороговых элементов, а также благодар  новым св з м между дополнитель (Л но введенными элементами, позвол ющим исключить вхождение операционных усилителей в насьш|ение за счет дрейфовой составл ющей..Изобретение дополнительное к авт.св. № 1201853-. 1 ИЛ.

Description

Изобретение относитс  к вычислительной и измерительной технике и может быть использовано дл  интегрировани  электрических сигналов. Цель изобретени  - повьшение точности интегрировани  в течение длительных интервалов времени. На чертеже приведена схема устройства . Устройство содержит операционные дифференциальные усилители1 и 2, сумматор 3, генератор 4 тактовых импульсов , первый и второй интегрирующие конденсаторы 5 и 6, первьйчетвертый масштабные резисторы 7-10, четыре переключател  11-14, две пары ключей 15,16 и 17,18, пороговые элементы 19,20, источник 21 разнопол рных напр жений, п тый 22 и шестой 23 масштабные резисторы. Операционные усилители 1 и 2 с интегрирующими конденсаторами 5, 6 и масштабными резисторами 9, 10 образуют интеграторы. Устройство дл  интегрировани  сигнала работает следующим образом. Генератор 4 тактовых импульсов вы дает импульсную последовательность со скважностью, равной двум. При наличии нулевого уровн  напр жени  на выходе генератора 4 переключатели 11-14 наход тс  в первом положении. При этом входной сигнал интегрирует с  операционньм усилителем 1, в цепь обратной св зи которого включе конденсатор 5. Конденсатор 6 в цепи обратной св зи операционного усилител  2 фиксирует дрейф напр жени  .на его.выходе При по влении единицы на выходе генератора 4 импульсов переключатели 11-14 переход т в положение 2. В этот момент на конденсаторе 5 при сутствует напр жение, имеющее две составл ющие: одна обусловлена нали чием входного напр жени  и его инте { ированием за врем , равное длитель ности паузы на выходе генератора 4, друга  - наличием дрейфа на выходе операционного усилител  1 за это же врем . На конденсаторе 6 присутству ет нагф жение, обусловленное л:ншь дрейфом на выходе операционного уси лител  2. Во врем  импульса на выходе гене ратора 4 переключатели 11-14 наход тс  в состо нии 2 и входной сиг нал интегрируетс  операционным усил телем 2 с конденсатором 5 в цепи обратной св зи. Конденсатор 6 в цепи обратной СВЯЗИ усилител  1 фиксирует дрейф. За врем , равное периоду импульсной последовательности генератора 4 на конденсаторе 6, накапливаетс  зар д , обусловленный дрейфом напр жени  интеграторов на операционных усилител х 1 и 2, причем половину этого времени накапливаетс  зар д за счет дрейфа напр жени  операционного усилител  1, а другую полови ну - за счет дрейфа напр жени  на выходе операционного усилител  2. На конденсаторе 5 накапливаетс  зар д как за счет дрейфа напр жени  обоих интеграторов, так и за счет интегрировани  входного сигнала.. Сумматор 3 служит дл  получени  разности между напр жением, обусловленным зар дом конденсатора 5, и напр жением , .обусловленным зар дом конденсатора 6. Если в процессе интегрирований сигнала происходит зар д конденсатора 6 до значени , при котором напр жение на втором входе сумматора 3 достигает порога срабатывани , пороговых элементов 19 и 20, jo один из них, в зависимости от пол рности этого напр жени , срабатывает. При положительной пол рности напр жени  срабатывает пороговый элемент 20, ключи 17 и 18 замыкаютс , и положительное напр жение с первого выхода источника 21 разнопол рных напр жений поступает через масштабные резисторы 22 и 23 на входы инвертирующих интеграторов на операционных усилител х 1 и 2. При отрицательной пол рности на входы интеграторов поступает отрицательное напр жение через ключи 15 и 16 с второго выхода источника 21 разнопол рных напр жений. Накопленный на конденсаторе 6 зар д уменьшаетс , на конденсаторе 5 уменьшаетс  составл юща  зар да, накопленна  за счет дрейфа напр жени  интеграторов. При уменьшении напр жени  на втором входе сумматора 3 до порога выключени  пороговых элементов 19(20) происходит размыкание ключей 15 и 16 (17 и 18). Процесс компенсации дрейфовой составл ющей напр 

Claims (1)

1. Формула изобретения

   Устройство для интегрирования сигнала по авт.св. № 1201853, о тличающееся тем, что, с целью повышения точности интегрирования в течение длительных интерва10 лов времени-⁷, оно содержит две пары последовательно соединенных ключей, пятый и шестой масштабные резисторы, источник разнополярных напряжений и первый и второй пороговые эле15 менты, входы которых подсоединены к второму входу сумматора, а выходы подключены к управляющим входам ключей соответственно первой и второй пар, общие выводы ключей первой и 20 второй пар подсоединены соответственно к первому и второму выходам источника разнополярных напряжений, а их свободные выводы попарно объединены и подключены соответственно 25 через пятый масштабный резистор к общему выводу первого масштабного резистора и первого интегрирующего конденсатора и через шестой масштабный резистор - к общему выводу 30 второго масштабного резистора и второго интегрирующего конденсатора.