Изобретение относитс к вычислительной и измерительной технике и может быть использовано дл интегрировани электрических сигналов. Цель изобретени - повьшение точности интегрировани в течение длительных интервалов времени. На чертеже приведена схема устройства . Устройство содержит операционные дифференциальные усилители1 и 2, сумматор 3, генератор 4 тактовых импульсов , первый и второй интегрирующие конденсаторы 5 и 6, первьйчетвертый масштабные резисторы 7-10, четыре переключател 11-14, две пары ключей 15,16 и 17,18, пороговые элементы 19,20, источник 21 разнопол рных напр жений, п тый 22 и шестой 23 масштабные резисторы. Операционные усилители 1 и 2 с интегрирующими конденсаторами 5, 6 и масштабными резисторами 9, 10 образуют интеграторы. Устройство дл интегрировани сигнала работает следующим образом. Генератор 4 тактовых импульсов вы дает импульсную последовательность со скважностью, равной двум. При наличии нулевого уровн напр жени на выходе генератора 4 переключатели 11-14 наход тс в первом положении. При этом входной сигнал интегрирует с операционньм усилителем 1, в цепь обратной св зи которого включе конденсатор 5. Конденсатор 6 в цепи обратной св зи операционного усилител 2 фиксирует дрейф напр жени .на его.выходе При по влении единицы на выходе генератора 4 импульсов переключатели 11-14 переход т в положение 2. В этот момент на конденсаторе 5 при сутствует напр жение, имеющее две составл ющие: одна обусловлена нали чием входного напр жени и его инте { ированием за врем , равное длитель ности паузы на выходе генератора 4, друга - наличием дрейфа на выходе операционного усилител 1 за это же врем . На конденсаторе 6 присутству ет нагф жение, обусловленное л:ншь дрейфом на выходе операционного уси лител 2. Во врем импульса на выходе гене ратора 4 переключатели 11-14 наход тс в состо нии 2 и входной сиг нал интегрируетс операционным усил телем 2 с конденсатором 5 в цепи обратной св зи. Конденсатор 6 в цепи обратной СВЯЗИ усилител 1 фиксирует дрейф. За врем , равное периоду импульсной последовательности генератора 4 на конденсаторе 6, накапливаетс зар д , обусловленный дрейфом напр жени интеграторов на операционных усилител х 1 и 2, причем половину этого времени накапливаетс зар д за счет дрейфа напр жени операционного усилител 1, а другую полови ну - за счет дрейфа напр жени на выходе операционного усилител 2. На конденсаторе 5 накапливаетс зар д как за счет дрейфа напр жени обоих интеграторов, так и за счет интегрировани входного сигнала.. Сумматор 3 служит дл получени разности между напр жением, обусловленным зар дом конденсатора 5, и напр жением , .обусловленным зар дом конденсатора 6. Если в процессе интегрирований сигнала происходит зар д конденсатора 6 до значени , при котором напр жение на втором входе сумматора 3 достигает порога срабатывани , пороговых элементов 19 и 20, jo один из них, в зависимости от пол рности этого напр жени , срабатывает. При положительной пол рности напр жени срабатывает пороговый элемент 20, ключи 17 и 18 замыкаютс , и положительное напр жение с первого выхода источника 21 разнопол рных напр жений поступает через масштабные резисторы 22 и 23 на входы инвертирующих интеграторов на операционных усилител х 1 и 2. При отрицательной пол рности на входы интеграторов поступает отрицательное напр жение через ключи 15 и 16 с второго выхода источника 21 разнопол рных напр жений. Накопленный на конденсаторе 6 зар д уменьшаетс , на конденсаторе 5 уменьшаетс составл юща зар да, накопленна за счет дрейфа напр жени интеграторов. При уменьшении напр жени на втором входе сумматора 3 до порога выключени пороговых элементов 19(20) происходит размыкание ключей 15 и 16 (17 и 18). Процесс компенсации дрейфовой составл ющей напр The invention relates to computing and measuring technology and can be used to integrate electrical signals. The purpose of the invention is to increase the accuracy of integration over long time intervals. The drawing shows a diagram of the device. The device contains operational differential amplifiers 1 and 2, adder 3, a generator of 4 clock pulses, the first and second integrating capacitors 5 and 6, the first fourth scale resistors 7-10, four switches 11-14, two pairs of keys 15,16 and 17,18, threshold elements 19,20, source 21 of different polarity voltages, fifth five and sixth 23 scale resistors. Operational amplifiers 1 and 2 with integrating capacitors 5, 6 and large-scale resistors 9, 10 form integrators. The device for integrating the signal operates as follows. The 4 clock pulse generator produces a pulse sequence with a duty cycle of two. When there is a zero voltage level at the output of the generator 4, the switches 11-14 are in the first position. In this case, the input signal integrates with the operational amplifier 1, the feedback circuit of which includes a capacitor 5. The capacitor 6 in the feedback circuit of the operational amplifier 2 detects voltage drift. On its output When a unit at the output of the generator 4 pulses switches 11 -14 is transferred to position 2. At this moment, the capacitor 5 has a voltage that has two components: one is due to the presence of the input voltage and its integration during a time equal to the duration of the pause at the output of the generator 4, the other Nali iem drift at the output of the operational amplifier 1 during the same time. On the capacitor 6, there is an accumulation caused by l: nsh drift at the output of operational amplifier 2. During a pulse at the output of the generator 4, switches 11-14 are in state 2 and the input signal is integrated by operational amplifier 2 with capacitor 5 in the feedback circuit. The capacitor 6 in the feedback circuit of the amplifier 1 fixes the drift. Over time, equal to the period of the pulse sequence of the generator 4 on the capacitor 6, the charge accumulates due to the voltage drift of the integrators on the operational amplifiers 1 and 2, and half of this time the charge accumulates due to the voltage drift of the operational amplifier 1, and the other half - due to the voltage drift at the output of the operational amplifier 2. The capacitor 5 accumulates charge due to both the voltage drift of both the integrators and the integration of the input signal. The adder 3 serves to obtain p The difference between the voltage due to the charge of the capacitor 5 and the voltage caused by the charge of the capacitor 6. If during the integration of the signal the capacitor 6 is charged to a value at which the voltage at the second input of the adder 3 reaches the trigger threshold, the threshold elements 19 and 20, jo, one of them, depending on the polarity of this voltage, is triggered. With a positive voltage polarity, the threshold element 20 is triggered, the keys 17 and 18 are closed, and the positive voltage from the first output of the source 21 of different polarity voltages is fed through the scale resistors 22 and 23 to the inputs of the inverting integrators on the operational amplifiers 1 and 2. At negative polarity negative voltage is supplied to the inputs of the integrators via switches 15 and 16 from the second output of the source 21 of different polarity voltages. Accumulated on the capacitor 6, the charge decreases, on the capacitor 5 the charge component accumulated due to the voltage drift of the integrators decreases. When the voltage decreases at the second input of the adder 3 to the off threshold of the threshold elements 19 (20), the keys 15 and 16 (17 and 18) are opened. The process of compensating the drift component