Изобретение отнс ситс к электротехнике , в частнос1и ЕС калибраторам напр жени посто нного тока и может быть использовано при постробжии информационно-измерительных и управл ющих систем, . Известен кали6рг1тор напр жени , . представл ющий собой преобразователь кода в напр жение с: промежуточным преобразователем кода во временной интервал. Преобразование 1 ременного интервала в напр жение в этом калибраторе осуществл етс с пс мощью интегрирующе го преобразовател с итерационной, аддитивной коррекцией погрешности. Благодар такой структуре калибратор при сравнительно негбольшой аппаратурной сложности позвол ет достичь высокой точности 11, Однако функциональные возможности подобных калибраторов невелики. В частности, их нельз использовать дл линеаризации характеристик вс кого ро да датчиков , у которых выходна величина - напр жение. Наиболее близким к предша-гаемому по технической сущности вл етс калибратор напр жени , содержащий источник эталонного напр жени , выходом соединенный с: входом первого коммутатора, выход которого через резистивную матрицу подключен к входу интегратора, куда гакже подключены первые силовые выводы первого и второго ключей, выход интегратора соединен с первым входом узла выборки-хранени , выход которого подключен к выходному выводу, преобразователь кода во временной интервал, первый вход которого соединен с входом дешифратора , выходом соединенного с управл ю щим входом первого KONn tyTaTopa, причем управл ющий вывод первого ключа соединен с выходом преобразовател кода во временной интервал С2 3. Однако с помощью известного калиб ратора напр жени невозможно осуществить непосредственно преобразование выходного нарп жени нелинейного датчи ка в код с одновременной линеаризацией его передаточной характеристики, что сужает его функциональные возможности Целью изобретени вл етс расширение функциональных возможностей калибратора напр жени . Поставленна цель достигаетс тем что в калибратор напр жени , содержащий источник эталонного напр жени , выходом соединенный с входом первого коммутатора, выход которого через резистивную матрицу - подключен к входу интегратора, куда также подключены первые силовые выводы первого и второго ключей, выход интегратора соединен с первым входом узла выборки-хранени , выход которого подключен к выВХОДНОМУ выводу,. преобразователь кода во временной интервал, первыйвход которого соединен с входом дешифратора , выходом соединенного с управл ющим входом первого коммутатора, причем управл ющий вывод первого ключа соединен с выходом преобразовател кода во временной интервал, введены регистр поразр дного уравновешивани , компаратор, узел управлени и второй коммутатор, причем один вход компаратора соединен с выходным выводом и с входом интегратора, другой вход компаратора подключен к общей шине, а его выход соединен с входом узла управлени , выход которого подключен к управл ющему входу второго ключа второго коммутатора, к второму входу преобразовател кода во временной интервал к входу регистра поразр дного уравновешивани , а также к второму входу узла выборкихранени , выход регистра поразр дного уравновешивани соединен с входом дешифратора, вход второго коммутатора соединен с выходом источника эталонного напр жени , а выход - с вторым силовым выводом первого ключа, причем второй силовой вывод второго ключа подсоединен к клемме дл подключени исследуемого напр жени . На чертеже приведена структурна схема калибратора напр жени . Схема содержит источник 1 эталонного напр жени , коммутатор 2, резистивную матрицу 3, интегратор 4 и узел 5 выборки-хранени , включенные последовательно , причем выход узла 5 выборки-хранени соединен с одним из входов интегратора 4. Дешифратор б подключен к ког- мутатору 2. Узел 7 управлени соединен с ключом узла 5 выборки-хранени , с регистром 8: поразр дного уравновешивани , выход которого соединен с дешифрааором б и с преобразователем 9 кода в интервал времени. Ключ 10 соедин ет выход коммутатора 11 с входом интегратора 4. Узел 7 управлени соединен с 12, коммутатором 11, преобразователем 9 кода в интервал времени с компаратором 13, один из входов которого соединен с выходом узла 5 выборки-хранени , а другой - с общей точкой ка|1Ибратора напр жени . Входы коммутатора 11 соединены с выходами источника 1 эталонного напр жени . Ключ 12 соедин ет вход калибратора напр жени с входом интегратора 4. Один из выходов калибратора напр жени (выход линеаризованного кода соединен с выходом регистра 8 поразр дного уравновешивани , а второй выход калибратора напр жени (выход линеаризованного напр жени ) соединен с выходом узла 5 выборки-хранени . Калибратор напр жени работает в два этапа, каждый из которых соетоит из нескольких циклов. В каждом цикле первого этапа осуществл етс интегрировав интегратором 4 исследу емого напр жени (J в течен11е времен Т ; , интегрирование интегратором 4 выходного напр жени схемы 5 выбор ки-хранени в течение времени цикла Тц; интегрирование интегратором 4 компенсирующего напр жени противопоставлено знаку исследуемого напр ;Жени и и определ етс устройством i7 управлени , которое управл ет ком мутатором 11.; выборка выходного напр жени интегратора 4 узлом 5 вы борки-хранени с последующим з.апоми Нанием в течение времени цикла Тц. Предположим,что перед началом прео разовани напр жение на выходе узла 5 выборки-хранени равно Оц. Тогда после окончани первого цикла работ Ксшибратора напр жение на выходе уз ла 5 выборки-хранени станет равным и-и. к ° k 1 Н R.C. П R,C. RjS . где R-f - сопротивление интегратора по измерительному входу R2 - сопротивление интегратора 4 по входу компенсации; Rj сопротивление интегратора 4по входу отрицательной обратной св зи/ Ц - емкость конденсатора интегратора 4, Kj - коэффициент передачи схелы 5выборки-хранени . Аналогично, после окончани п-го цик ла преобразовани напр жение на выходе узла 5 выборки-хранени станет равным .lr, . I «. «2 1мГ г к т 1 -Ht-.fe- Выражение (2) состоит из двух часте геометрической прогрессии, сход щей с при условии и убывающего, при этом же условии Г К., Т., I -«lel члена в результате, при выполнении услови ( з) в установившемс режиме ( ходное напр жение схемы 5 выборкихранени определ етс выражением U . Ух1 (. , Ti,i R, R2 J С помощью регистра И осуществл етс поразр дное уравновешивание напр жени на выходе узла 5 выборки-хранени . Уравновешивание происходит дующим образом. Сначала записываетс 1, в старший разр д регистра 8 поразр дного уравновешивани с помощью узла 7 управлени . С помощью преобразовател 9 кода в интервал времени кокшенсации TX этот код управл ет ключом 10. Если произошла перекомпенсаци (изменилс знак напр жени на выходе схемы 5 выборки-хранени и соответственно на выходе компаратора 13 ), то 1 записываетс в следующий разр д регистра 8, а 1 в старшем разр де стираетс . Если перекомпенсации не было, то 1 в старшём разр де остаетс .-Затем снова определ етс знак напр жени на выходе компаратора . Этот процесс продолжаетс до тех пор, пока напр жение не станет равным нулю (или точнее, пока оно не попадет в область нечувствительности компаратора). Таким образом, по окончании первого этапа работы калибратора напр жени код, записанный в регистре 8 по- разр дного уравновешивани , опреде.-. литс выражением и„ R, Kb 0 1 KB где T((g, - длительность единичного интервала времени компенсации , соответствующего единице младшего разр да преобразовател 9 кода в интервал времени. Этот код, пропорциональный величи не измер емого напр жени , переписываетс в фуферный регистр, имеющийс в составе дешифратора 6 ji хранитс в нем в течение всего второго этапа преобразовани калибратора напр жени . Во втором этапе преобразовани Калибратора напр жени в каждом цикле дополнительно осуществл етс интегрирование интегратором 4 выходного напр жени источника 1 эталонного напр жени (знак напр жени опг редел етс кодом N в соответствии с формулой (5 ) через один из резисторов резистивной матрицы 3 (который также Определ етс кодом N, полученным на первом этапе преобразовани j в течение всего времени цикла Тц. Таким образом, в конце второго этапа преобразовани код в регистре 8 поразр дного уравновешивани определитс выражением IL. j V , -1. N V , (ь & о о к& -о М KB где R.J - резистор из набора резистивной матрицы 3 подключаемый в зависимости от кода N ;The invention relates to electrical engineering, in particular, to the EC calibrators of direct current voltage and can be used in the posttreatment of information-measuring and control systems,. Known Kaliigr1 voltage,. which is a code-to-voltage converter with: an intermediate code-to-time converter. The conversion of 1 belt interval into voltage in this calibrator is performed with ps by the power of an integrating converter with iterative, additive error correction. Due to this structure, a calibrator with a relatively small hardware complexity allows to achieve high accuracy 11, However, the functionality of such calibrators is small. In particular, they cannot be used to linearize the characteristics of a whole range of sensors for which the output value is voltage. The closest to the technical essence is a voltage calibrator containing a source of reference voltage, the output connected to: the input of the first switch, the output of which through a resistive matrix is connected to the input of the integrator where the first power outputs of the first and second switches are also connected, the integrator output is connected to the first input of the sample-storage node, the output of which is connected to the output terminal, the code converter to the time interval, the first input of which is connected to the input of the decoder, you connected to the control input of the first KONn tyTaTopa, and the control output of the first key is connected to the output of the code converter in time interval C2 3. However, using a known voltage calibrator, it is not possible to directly convert the output voltage of the nonlinear sensor to a code with simultaneous linearizing its transfer performance, which limits its functionality. The aim of the invention is to enhance the functionality of the voltage calibrator. The goal is achieved by the fact that in a voltage calibrator containing a source of reference voltage, an output connected to the input of the first switch, the output of which through a resistive matrix is connected to the input of the integrator, which also connects the first power outputs of the first and second keys, the output of the integrator is connected to the first the input node of the sample-storage, the output of which is connected to the output terminal ,. a code converter in a time interval, the first input of which is connected to the input of the decoder, an output connected to the control input of the first switch, and the control output of the first key is connected to the output of the code converter in the time interval, a bit balancing register, a comparator, a control node and a second switch are entered , with one input of the comparator connected to the output output and to the input of the integrator, another input of the comparator is connected to the common bus, and its output is connected to the input of the control unit, the output which is connected to the control input of the second key of the second switch, to the second input of the code converter in the time interval to the input of the register of equilibrium register, as well as to the second input of the sampling node, the output of the register of equilibrium balancing is connected to the input of the decoder, the input of the second switch is connected to the output the source of the reference voltage, and the output with the second power output of the first switch, with the second power output of the second switch connected to the terminal for connecting the voltage to be tested. The drawing shows a block diagram of a voltage calibrator. The circuit contains the source 1 of the reference voltage, the switch 2, the resistive matrix 3, the integrator 4 and the sample-storage node 5 connected in series, with the output of the sample-storage node 5 connected to one of the inputs of the integrator 4. The decoder b is connected to the co-switch 2 The control unit 7 is connected to the key of the sample-storage unit 5, with register 8: bit equilibration, the output of which is connected to the decoder b and to the code converter 9 in the time interval. The key 10 connects the output of the switch 11 to the input of the integrator 4. The control node 7 is connected to 12, the switch 11, the code converter 9 to the time interval with a comparator 13, one of the inputs of which is connected to the output of sample-storage node 5, and the other point ka | 1Ibrator voltage. The inputs of the switch 11 are connected to the outputs of the source 1 of the reference voltage. A key 12 connects the voltage calibrator input to the integrator input 4. One of the voltage calibrator outputs (the output of the linearized code is connected to the output of the bit balance register 8 and the second output of the voltage calibrator (output of the linearized voltage) is connected to the output of the sample 5 node The voltage calibrator operates in two stages, each of which consists of several cycles. In each cycle of the first stage, it is carried out by integrating 4 the voltage under study (J during the time T; integrated By the integrator 4 of the output voltage of the circuit 5, the selection of the ki-storage during the cycle time of the TC; integration of the compensating voltage by the integrator 4 is opposed to the sign of the voltage under study; Gene and is determined by the control device i7 that controls the switch 11; sample of the output voltage the integrator 4 by the sample-storage node 5 followed by the Zapomi Niehn unit during the cycle time TC. Suppose that, before the start of the conversion, the output voltage of the sample-storage node 5 is Ots. Then, after the end of the first cycle of work of the X-switch, the voltage at the output of node 5 of the sample-storage becomes equal and. k ° k 1 H R.C. P R, C. Rjs where R-f is the resistance of the integrator at measuring input R2 is the resistance of the integrator 4 at the compensation input; Rj resistance of the integrator 4 on the negative feedback / C input is the capacitor of the capacitor of the integrator 4, Kj is the transfer coefficient of the sampling-storage schekel 5. Similarly, after the end of the nth conversion cycle, the voltage at the output of sample-storage node 5 will become .lr,. I ". "2 1mg g to t 1 -Ht-.fe- Expression (2) consists of two parts of a geometric progression converging with the condition and decreasing, under the same condition G. K., T., I -" the term lel as a result , when the condition (h) is fulfilled in the steady state (the output voltage of the sampling circuit 5 is determined by the expression U. Ух1 (., Ti, i R, R2 J With the help of the register I, the voltage on the output of the node 5 is sampled) storage. Balancing occurs in the following manner. First, 1 is written to the high bit of register 8 by bit balancing. by the control unit 9 in the coking time interval TX, this code controls key 10. If overcompensation has occurred (the voltage sign at the output of the sample-storage circuit 5 has changed and, accordingly, at the output of the comparator 13), then 1 is written to the next register bit is 8, and 1 is erased in the higher bit. If there is no overcompensation, then 1 remains in the high bit. Then, the voltage sign at the comparator output is again determined. This process continues until the voltage is zero (or more precisely, until it falls into the insensitivity region of the comparator). Thus, at the end of the first stage of the voltage calibrator's operation, the code recorded in register 8 of the discharge equilibration is determined. where T ((g, is the duration of a single compensation time interval corresponding to the low-order unit of the code converter 9 in the time interval. This code, proportional to the magnitude of the unmeasured voltage, is rewritten into the fuffer register contained in the decoder 6 ji is stored in it during the entire second stage of the voltage calibrator conversion. In the second stage of the voltage calibrator conversion, in each cycle the integrator 4 of the output voltage is additionally integrated source voltage of the reference voltage (the sign of the voltage is determined by the N code in accordance with formula (5) through one of the resistors of the resistive matrix 3 (which is also determined by the N code obtained in the first conversion step j during the entire cycle time Tc). Thus, at the end of the second stage of conversion, the code in register 8 for one-bit equilibration is determined by the expression IL. J V, -1. NV, (& & к &-M KB where RJ is a resistor from the resistive matrix set 3 depending on the code N;