SU1092500A1 - Устройство дл вычислени суммы квадратов К числоимпульсных величин - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ КВАДРАТОВ К ЧИСЛОИМПУЛЬСНЫХ ВЕЛИЧИН, содержащее элемент ИЛИ, счетчик, первую группу элементов И, элемент задержки, накапливающий сумматор , выход которого  вл етс  выходом устройства, разр дные выходы счетчика соединены соответственно с первыми входами элементов И первой группы, отличающеес   тем, что, с целью повышени  быстродействи , в него введены М-1 групп элементов И (М - разр дность кода числа входных шин), Н-1 элементов задержки, группа элементов ИЛИ, шифратор, входы которого соединены с входными шинами устройства соответственно и входами элемента ИЛИ, выход которого через элемент задержки подключен к счетному входу счетчика , разр дные выходы которого соединены с первыми входами элементов И всех групп соответственно, первый выход шифратора соединен с вторыми входами элементов И первой группы и мпадшим разр дом накапливающего сумматора, i-й выход шифратора соединен через соответствующий § элемент задержки (,3,...,М) с вторыми входами элементов И i-й груп (Л пы и первым входом соответствующего элемента ИЛИ группы, выход элемента И i-й группы (,2,...,N) , ...,М, где N - разр дность счетчика соединен с соответствующим входом ()-ro элемента ИЛИ группы , выход (i+j-1)-ro элемента ИЛИ группы соединен с соответствующим входом накапливающего сумматора.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при-создании систем и приборов обработки информации. Известно устройство дл  вычислени  Суммы квадратов к чисел, содержащее счетчик, счетный вход которого соединен с выходом элемента заде ки, а разр дные выходы - с первыми входами первой группы элементов И, и накопитель Cl 3. Недостатком этого устройства  вл етс  низкое быстродействие, обусловленное тем, что необходимо возво дить в квадрат каждое слагаемое в отдельности, подава  их на единственный вход устройства последовател но во времени и суммиру  результаты Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  вычислени  суммы квадратов К чисел, содержащее элемент ИЛИ, входы которого соединены с входами устройства, счетчик, подключенный разр дными выходами к первым входам первой группы элементов И, элементы задержки и накопитель , выход которого  вл етс  выходом устройства С 211. Недостатками известного устройства  вл ютс  невысокое быстродейст вие, а также сложность, схемы, обусловленна  наличием в его составе k формирователей строб-импульсов а также избыточного разр да счетчика (его первый разр д всегда находитс  в единичном состо нии) и соответственно элементов И группы. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цепь достигаетс  тем, что в устройство, содержащее элемент ИЛИ, счетчик, первую группу элементов И, элемент задержки, накапливающий сумматор, выход которого  вл етс  выходом устройства, раз р дные выходы счетчика соединены соответственно с первыми входами элементов И первой группы, введены М-1 групп элементов И (М - разр дность кода числа входных шин), М-1 элементов задержки, группа элементов ИЛИ, шифратор, даходы которого соединены с входными шинами устройства соответственно и входами элемента ИЛИ, выход которого через элемент задержки подключен к счетному входу счетчика, разр дные выходы которого соединены с первыми входами элементов И всех групп соответственно , первый выход шифратора соединен с вторыми входами элементов И первой группы и младшим разр дом накапливающего сумматора, i -и выход шифратора соединен через соответствую1ций элемент задержки (i 2, 3,..., М) с вторыми входами элементов И i-й группы и первым входом соответствующего элемента ИЛИ группы, выход j-ro элемента И i-й группы (j 1,2,. ..,N, i 1,2,...,M, гдеН разр дность счетчика (соединен с соответствующим входом (i+j-1)-го элемента ИЖ группы,выход (i+j-1)-ro элемента ИЖ группы соединен соответствующим входом накапливающего сумматора. Иа чертеже представлена блоксхема предлагаемого устройства. Устройство содержит шифратор 1, элемент ИЛИ 2, элементы 3, 4 и 5 задержки,счетчик 6, группы элементов И 7, 8 и 9, группу элементов ИЛИ 10, накапливающий сумматор 11. В основу принципа действи  изоб ретени  положено следующее представение квадрата числа: т L (2i-i-1) . Пусть входные величинь т. удовлетвор ют условию Тогда из услови  (1) следует . 22 2 , (2t-f1)i-() л t.+ m,4,,.ttTt 1 . п X(2H()f...-fX -г гл. Необходимыми услови ми работы устройства  вл ютс  одновременность начала формировани  всех величин гп, , а также синхронность импульсов на всех входах (эти импульсы могут, например, формироватьс  одним и тем же генератором). При этом число входных величин, формирование значений которых не закончено (число входов , на которые в очередном такте поступают импульсы, будем говорить число ненулевых входных сигналов),  вл етс  невозрастающей во времени величиной. Обозначим число ненулевых входных сигналов в момент начала их формировани  (т.е. число входов устройства, на которые поступ т первые импульсы входных пакетов) К. В некоторый момент заканчиваетс  формирование одной или нескольких одновременно входных величин, число оставшихс  ненулевых входных сигналов обозначим К(очевидно, , К,К). Если , то в некоторый момент число ненулевых входных сигналов снова уменьшаетс  - до К и т.д., пока не завершитс  формирование максимальной из входных величин Таким образом, получаем убьтающую в времени последовательность KoK-jK.j. Ж О, где . Пусть переход от К-, к К ц, ненулевых входных величи совершаетс  после п входных импульсов (тактов), переход от К к К после п, входных импульсов и т.д. Очевидно,min mi. n,.nj... п max m; . Тогда формула (3) может быть записана в виде n,mf4...4mjzk T:(2,4-r)fV 1:(2, о п ч d-1-i )с (2,4-0 . (4) J Пусть далее, дл  записи числа К в двоичном позиционном коде требует с  М разр дов. Тогда любое из чисел последовательности К . может быть представлено в виде (i..,.o(.«v) (SP и соответственно, ;/ -е слагаемое пр вой части формулы (4) - в виде :мч (2i4) (6) 1.0 Jl Именно в этом виде формирует сла гаемые суммы (4) предлагаемое устро ство. Шифратор 1, за счет соответствую щего объединени  выходов на элементах ШШ, формирует на выходах этих элементов двоичный параллельный импульсный код числа ненулевых входных сигналов (шифратор 1 и элементы ИЛИ - импульсные). Например, дл  шифратор 1 должен иметь семь выходных шин (нулева  входна  комбинаци  не нуждаетс  в шифрадии) Выходы 1-3 шифратора соединены с входом первого элемента ИЛИ, выход 4 - с входом первого и второго элементов ИЛИ, остальные выходы - с входами второго элемента ИЛИ. Аналогично может быть получена структура шифратора 1 дл  любого числа входных сигналов. Элемент 3 задержки задерживает импульсы на врем  Т,/М-1) 4t , причем должно выполн тьс  условие Т + Т, где 2 врем  срабатывани  счетчика; Т - минимальный интервал времени между входными импульсами устройства , а врем  ut должно быть достаточным дл  срабатывани  накапливающего сумматора 11, т.е. может быть весьма малым. Элементы 4 и 5 задержки (их количество равно М-1) задерживают импульсы соответственно на врем  At, 2/it,..., (М-1) At. Число групп элементов И 7, 8 и 9 равно М - числу выходов шифратора 1, число элементов И в каждой группе равно N. Число элементов ИЛИ в группе 10 равно N-bM-2 (поскольку последний элемент ИЛИ  вл етс  вьфожден ным - имеет только один вход, т.е. представл ет собой пр мое соединение выхода N-ro элемента И М-й группы с входом M+N-ro разр да накапливающего сумматора 11). I Устройство работает следуюш 1м образом. В исходном состо нии импульсы на входах устройства отсутствуют, счетчик 6 и иакапливаюш;ий сумматор 11 установлены в нуль. В некоторый момент на К входов поступают первые импульсы. Ввиду синхронности входных импульсов на выходе элемента ИЛИ 2 формируетс  при этом один импульс независимо от величины К:,. Пусть дл  определенности К-, К 7, T.e.N 3. Тогда в течение всего времени, пока число ненулевых входных сигналов будет оставатьс  равным семи, одновременно с входными импульсами устройства будут формироватьс  импульсы на первом , втором и третьем выходах шифратора 1 (поскольку 7-111 в двоичной системе счислени ). Импульс с первого выхода шифратора 1, поступа  на вход первого (младшего) разр да накапливающего сумматора 11 и на вторые входы элементов И первой группы 7, вызывает прибавление к содержимому накапливающего сумматора 11 числа 2П + 1 (здесь-г,- содержащеес  в счетчике 6 число), так как выходы элементов И этой группы подключены к разр дным входам накапливающего сумматора 11 (через элементы ИЛИ группы 10) со сдвигом на один разр д в сторону старших разр дов . Импульс с второго выхода дифратора 1, задержанный элементом 4 на врем , достаточное дл  завершени  переходных процессов в накопителе , вызывает увеличение его содержимого на величину 2(2п+1), так как выход элемента 4 подключен (через элемент ИЛИ группы 10) к входу второго разр да накапливающего сумматора 11, а выходы элементов И второй группы соединены с разр дными входами накапливающего сумматора 11 (через группу элементов ИЛИ 10) со сдвигом в сторону старших разр дов на два разр да.

Аналогично, после окончани  переходных процессов в накапливающем сумматоре 11 импульс с третьего выхода шифратора 1, задержанный элементом 5, вызывает прибавление к содержимому накагтливающего сумматора 11 числа 2(Zh+1). Поскольку в дан ном случае , содержимое накапливающего сумматора 11 увеличиваетс  в итоге на 1+2+4 7, т.е. на К. После этого импульс с выхода элемента

3задержки увеличивает содержимое

П счетчика 6 на единицу. Так будет продолзцатьс  до тех пор, пока не закончитс  формирование одной или нескольких одновременно входных величин (закончатс  соответствующие пакеты входных импульсов), причем в накапливающий сумматор 11 все это врем  будут добавл тьс  числа вида (2п+1)К, п 0, 1,2, . .., .

Обработка каждого входного импульса требует при этом М тактов вместо К+1 тактов в устройствепрототипе (3 вместо 8 в расматриваемом примере, а уже при имеем

4такта вместо 16 и т.д.).

Пусть в некоторый момент одновременно заканчиваютс  два пакета входных импульсов (т.е. 101 в двоичной форме счислени ).Теперь каждый входной импульс будет увеличивать содержимое накапливающего сумматора 11 на величину К (2т-1), И Т1, , . .. ,П2-1 (так как импульсы будут возникать только на первом и третьем выходах шифратора 1), в полном соответствии с формулой (6) .

Совершенно аналогично будет продолжатьс  работа устройства после того , как число пакетов импульсов, поступающих на его входы, уменьшитс  до Kj, К

a 4 входные импульсы не прекрат тс  (при ). Накапливающий сумматор 11 зафикси0 рует при этом сумму квадратов входных чисел в соответствии с формулаад (4)-(6).

Предложенное устройство обеспечивает обработку каждого входного

импульса в течение М тактов (3 вместо К+1 тактов в устройстве-прототипе ) вследствие чего оно обладает существенно более высоким быстродействием , вьшгрыш в быстродействии

0 очень быстро растет с ростом К, так уже при имеем М 5, т.е. 5 тактов вместе 52 (выигрыш более чем в 6 раз).

Кроме того, поскольку из состава устройства исключаютс  формирователь строб-импульсов и р д других элементов, оно оказываетс  более npocTMMj содержапшм меньшее число

0 различных типов блоков.

В качестве базового образца целесообразно прин ть устройство дл  вычислени  суммы квадратов К чисел 5 C2J, в сравнении с которым предложенное устройство обладает значительно более высоким быстродействием и меньшим обьемом аппаратуры.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ КВАДРАТОВ К ЧИСЛОИМПУЛЬСНЫХ ВЕЛИЧИН, содержащее элемент ИЛИ, счетчик, первую группу элементов И, элемент задержки, накапливающий сумматор, выход которого является выходом устройства, разрядные выходы счетчика соединены соответственно с первыми входами элементов И первой группы, отличающеес я тем, что, с целью повышения быстродействия, в него введены М-1 групп элементов И (М - разрядность кода числа входных шин), М-1 элементов задержки, группа элементов ИЛИ, шифратор, входы которого соединены с входными шинами устройства соответ ственно и входами элемента ИЛИ, выход которого через элемент задержки подключен к счетному входу счетчика, разрядные выходы которого соединены с первыми входами элементов И всех групп соответственно, первый выход шифратора соединен с вторыми входами элементов И первой группы и мпадшим разрядом накапливающего сумматора, 1-й выход шифратора соединен через соответствующий элемент задержки (1=2,3,...,М) с вторыми входами элементов И ϊ-й группы и первым входом соответствующего элемента ИЛИ группы, выход j-ro элемента И i-й группы (j=1,2,...,Ν) i-1, ...,М, где N - разрядность счетчика соединен с соответствующим входом (i+j-1)-ro элемента ИЛИ группы, выход (i+j-1)-ro элемента ИЛИ группы соединен с соответствующим входом накапливающего сумматора.

   ί