[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR970077642A - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR970077642A
KR970077642A KR1019960014165A KR19960014165A KR970077642A KR 970077642 A KR970077642 A KR 970077642A KR 1019960014165 A KR1019960014165 A KR 1019960014165A KR 19960014165 A KR19960014165 A KR 19960014165A KR 970077642 A KR970077642 A KR 970077642A
Authority
KR
South Korea
Prior art keywords
layer
insulating film
insulating
forming
capacitor
Prior art date
Application number
KR1019960014165A
Other languages
English (en)
Other versions
KR100195329B1 (ko
Inventor
조복원
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019960014165A priority Critical patent/KR100195329B1/ko
Priority to JP9019369A priority patent/JP2920119B2/ja
Priority to US08/850,821 priority patent/US5817555A/en
Publication of KR970077642A publication Critical patent/KR970077642A/ko
Application granted granted Critical
Publication of KR100195329B1 publication Critical patent/KR100195329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 반도체 소자의 캐패시터 제조방법은, 기판 상에 제1절연막과 상기 제1절연막 상에 제2절연막을 형성하는 공정과, 제2절연막을 선택적으로 식각하여 제1콘택을 형성하는 공정과, 제1콘택과 제2절연막 상에 제3절연막을 형성하는 공정과, 상기 제1콘택영역을 포함하는 캐패시터 영역의 제3절연막을 식각하여, 캐패시터 영역에 제2절연막을 포함하는 제1콘택을 노출시키는 공정과, 제1콘택의 제1절연막을 식각하는 공정과, 캐패시터 영역 및 제3절연막 상에 제1전도층을 형성하는 공정과, 캐패시터 영역의 제1전도층상에 임의층을 형성하는 공정과, 임의층을 마스크로 사용하여 제3절연막 상의 제1전도층을 식각하는 공정과, 임의층을 제거하고 제1전도층의 표면에 유전막을 형성하는 공정과, 상기 유전막 상에 제2전도층을 형성하는 공정을 포함한다.

Description

반도체 소자의 캐패시터 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조 방법을 설명하기 위한 공정별 일부 단면도이다.

Claims (11)

  1. 기판상에 제1절연막과 상기 제1절연막 상에 제2절연막을 형성하는 공정과, 제2절연막을 선택적으로 식각하여 제1콘택을 형성하는 공정과, 제1콘택과 제2절연막 상에 제3절연막을 형성하는 공정과, 상기 제1콘택영역을 포함하는 캐패시터 영역의 제3절연막을 식각하여, 캐패시터 영역에 제2절연막을 포함하는 제1콘택을 노출시키는 공정과, 제1콘택의 제1절연막을 식각하는 공정과, 캐패시터 영역 및 제3절연막 상에 제1전도층을 형성하는 공정과, 캐패시터 영역의 제1전도층상에 임의층을 형성하는 공정과, 임의층을 마스크로 사용하여 제3절연막 상의 제1전도층을 식각하는 공정과, 임의층을 제거하고 제1전도층의 표면에 유전막을 형성하는 공정과, 상기 유전막 상에 제2전도층을 형성하는 공정을 포함하는 반도체 소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 제1절연막과 제3절연막은 식각 속도가 비슷한 물질을 사용하며, 상기 제1절연막과 제2절연막은 서로 식각 속도가 다른 물질을 선택하는 것이 특징인 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 제1절연막과 제3절연막은 동일한 물질을 사용하며, 상기 제1절연막과 제2절연막은 서로 식각 속도가 서로 다른 물질을 선택하는 것이 특징인 캐패시터 제조방법.
  4. 제2항에 있어서, 상기 제1절연막으로는 평탄화 특성을 가지는 산화막을 사용하며, 상기 제2절연막으로 질화막을 사용하며, 상기 제3절연막으로 CVD 산화막을 사용하는 것이 특징인 캐패시터 제조방법.
  5. 제1항에 있어서, 임의층을 마스크로 사용하여 제3절연막 상의 제1전도층을 식각하는 공정은 CMP 방법으로 표면을 평탄화하면서 제3절연막 상의 제1전도층을 식각하는 것이 특징인 캐패시터 제조방법.
  6. 제1항에 있어서, 임의층을 제거하는 공정은 습식 식각 방법을 이용하는 것이 특징인 캐패시터 제조방법.
  7. 반도체 장치의 캐패시터 제조방법에 있어서, 가) 캐패시터와 연결될 불순물 확산영역이 형성된 기판 상에 제1절연막과 제2절연막을 차례로 증착한 다음, 사진식각공정으로 콘택홀이 형성될 부위의 제2절연막을 식각하는 단계와, 나) 제3절연막을 증착하고, 이웃하는 캐패시터와의 경계 부위에만 제3절연막이 남도록 제3절연막을 패터닝하고 이어서 제2절연막으로 마스크 되지 아니하는 제1절연막까지 식각하여 콘택홀을 형성하는 단계와, 다) 캐패시터의 저장전극이 될 도전물질층을 형성한 다음, 평탄화층을 형성하여 제3절연막 높이 이상으로 평탄화 시킨 후, CMP 방법으로 평탄화층을 깍아내어 제3절연막의 상부에 있는 도전물질층을 제거하는 단계와, 라) 평탄화층과 제3절연층을 습식식각으로 완전히 제거하여 캐패시터의 저장전극을 형성하는 단계와, 마) 저장 전극 상에 유전막과 플레이트 전극을 형성하는 단계를 포함하여 이루어지는 것이 특징인 캐패시터 제조방법.
  8. 제7항에 있어서, 상기 도전물질층은 표면에 반구형 폴리실리콘을 형성하여 표면적이 크게 되도록 하는 것이 특징인 캐패시터 제조방법.
  9. 반도체 소자의 캐패시터 제조방법에 있어서, 가) 반도체 기판에 트랜지스터를 형성한 다음 전면을 제1절연막으로 덮고 소오스/드레인 전극과 연결되는 비트라인을 형성하고, 전면에 제2절연막을 차례로 증착한 다음, 콘택홀이 형성될 부위의 제2절연막을 식각하는 단계와, 나) 제3절연막을 증착하고, 이웃하는 캐패시터와의 경계 부위에만 제3절연막이 남도록 제3절연막을 패터닝하고 이어서 제2절연막으로 마스크 되지 아니하는 제1절연막까지 식각하여 콘택홀을 형성하는 단계와, 다) 캐패시터의 저장전극이 될 도전물질을 증착한 다음, 평탄화층을 형성하여 제3절연막이 높이 이상으로 평탄화를 시킨 후, 평탄화층을 제3절연막의 상단까지 깍아내는 단계와, 라) 습식식각을 이용하여 남아 있는 평탄화층과 제3절연층을 완전히 제거하여 캐패시터의 저장전극을 형성하는 단계와, 마) 저장전극 상에 유전막과 플레이트 전극을 형성하는 단계를 포함하여 이루어지는 것이 특징인 캐패시터 제조방법.
  10. 제9항에 있어서, 상기 제1절연막과 제3절연막은 식각 속도가 비슷한 물질을 사용하며, 상기 제1절연막과 제2절연막은 서로 식각 속도가 다른 물질을 선택하는 것이 특징인 캐패시터 제조방법.
  11. 제9항에 있어서, 상기 제1절연막과 제3절연막은 동일한 물질을 사용하며, 상기 제1절연막과 제2절연막은 서로 식각 속도가 다른 물질을 선택하는 것이 특징인 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960014165A 1996-05-02 1996-05-02 반도체 소자의 캐패시터 제조 방법 KR100195329B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960014165A KR100195329B1 (ko) 1996-05-02 1996-05-02 반도체 소자의 캐패시터 제조 방법
JP9019369A JP2920119B2 (ja) 1996-05-02 1997-01-31 半導体素子のキャパシタ製造方法
US08/850,821 US5817555A (en) 1996-05-02 1997-05-02 Method for fabricating capacitor of semiconductor device using hemispherical grain (HSG) polysilicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014165A KR100195329B1 (ko) 1996-05-02 1996-05-02 반도체 소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR970077642A true KR970077642A (ko) 1997-12-12
KR100195329B1 KR100195329B1 (ko) 1999-06-15

Family

ID=19457514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014165A KR100195329B1 (ko) 1996-05-02 1996-05-02 반도체 소자의 캐패시터 제조 방법

Country Status (3)

Country Link
US (1) US5817555A (ko)
JP (1) JP2920119B2 (ko)
KR (1) KR100195329B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US5760434A (en) * 1996-05-07 1998-06-02 Micron Technology, Inc. Increased interior volume for integrated memory cell
US6218260B1 (en) 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5970358A (en) * 1997-06-30 1999-10-19 Micron Technology, Inc. Method for forming a capacitor wherein the first capacitor plate includes electrically coupled conductive layers separated by an intervening insulative layer
US6238974B1 (en) * 1997-11-08 2001-05-29 United Microelectronics Corp. Method of forming DRAM capacitors with a native oxide etch-stop
US5913129A (en) * 1997-11-27 1999-06-15 United Microelectronics Corp. Method of fabricating a capacitor structure for a dynamic random access memory
US5960294A (en) * 1998-01-13 1999-09-28 Micron Technology, Inc. Method of fabricating a semiconductor device utilizing polysilicon grains
US6838719B2 (en) * 1998-04-09 2005-01-04 Samsung Electronics Co. Ltd. Dram cell capacitors having U-shaped electrodes with rough inner and outer surfaces
US6737696B1 (en) * 1998-06-03 2004-05-18 Micron Technology, Inc. DRAM capacitor formulation using a double-sided electrode
US6037213A (en) * 1998-06-03 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making cylinder-shaped capacitors for dynamic random access memory
KR100319207B1 (ko) 1998-06-15 2002-01-05 윤종용 메모리 셀의 실린더형 스토리지 커패시터 및 그 제조방법
JP2000058790A (ja) * 1998-08-17 2000-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6303430B1 (en) * 1998-11-04 2001-10-16 United Microelectronics Corp. Method of manufacturing DRAM capacitor
KR100363083B1 (ko) 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
KR100317042B1 (ko) 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
US6162680A (en) * 1999-05-24 2000-12-19 Worldwide Semiconductor Manufacturing Corp. Method for forming a DRAM capacitor
KR100322894B1 (ko) 1999-09-28 2002-03-18 윤종용 산화 실리콘과 폴리실리콘을 동시에 에칭하기 위한 에칭 가스 조성물, 이를 이용한 에칭 방법 및 이를 이용한 반도체 메모리 소자의 제조방법
JP3344482B2 (ja) 1999-10-01 2002-11-11 日本電気株式会社 半導体記憶装置及びその製造方法
JP2001352037A (ja) * 2000-06-08 2001-12-21 Sony Corp 半導体装置の製造方法
KR100382732B1 (ko) * 2001-01-10 2003-05-09 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조 방법
FR2838868B1 (fr) * 2002-04-17 2005-06-03 Memscap Structure capacitive realisee au dessus d'un niveau de metallisation d'un composant electronique, composants electroniques incluant une telle structure capacitive, et procede de realisation d'une telle structure capacitive
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100464648B1 (ko) * 2002-03-13 2005-01-03 주식회사 하이닉스반도체 캐패시터 형성 방법
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
JP2004047754A (ja) * 2002-07-12 2004-02-12 Renesas Technology Corp 半導体装置およびその製造方法
KR100482366B1 (ko) * 2002-07-15 2005-04-13 삼성전자주식회사 반도체 메모리 소자의 스토리지 캐패시터 제조방법
US6794245B2 (en) * 2002-07-18 2004-09-21 Micron Technology, Inc. Methods of fabricating double-sided hemispherical silicon grain electrodes and capacitor modules
KR100869236B1 (ko) * 2006-09-14 2008-11-18 삼성전자주식회사 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법
US11164937B2 (en) * 2019-01-23 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140389A (en) * 1988-01-08 1992-08-18 Hitachi, Ltd. Semiconductor memory device having stacked capacitor cells
JP2838412B2 (ja) * 1988-06-10 1998-12-16 三菱電機株式会社 半導体記憶装置のキャパシタおよびその製造方法
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
JP2528731B2 (ja) * 1990-01-26 1996-08-28 三菱電機株式会社 半導体記憶装置およびその製造方法
KR940001426B1 (ko) * 1991-03-27 1994-02-23 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
JPH0513409A (ja) * 1991-06-28 1993-01-22 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH0555211A (ja) * 1991-08-27 1993-03-05 Hamamatsu Photonics Kk 配線形成方法
JPH05129253A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd 半導体装置の製造方法
JPH05315543A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置およびその製造方法
JPH06110192A (ja) * 1992-09-25 1994-04-22 Matsushita Electron Corp ホトマスク製造方法
US5605857A (en) * 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
KR0124644B1 (ko) * 1994-05-10 1997-12-11 문정환 반도체소자의 다층금속배선의 형성방법

Also Published As

Publication number Publication date
JPH09307080A (ja) 1997-11-28
JP2920119B2 (ja) 1999-07-19
KR100195329B1 (ko) 1999-06-15
US5817555A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR100189966B1 (ko) 소이 구조의 모스 트랜지스터 및 그 제조방법
KR920018951A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR930009087A (ko) 반도체 메모리장치의 제조방법
US6562651B2 (en) Method of manufacturing a semiconductor device having contact pads
KR19990057943A (ko) 반도체 장치의 콘택홀 형성방법
KR20030050995A (ko) 고집적 트랜지스터의 제조 방법
KR20000003872A (ko) 반도체 장치의 콘택 홀을 형성하는 방법
KR950014980A (ko) 반도체 소자의 캐패시터 형성방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR970072117A (ko) 반도체 장치의 평탄화 방법
KR0165359B1 (ko) 반도체 소자의 전극 보호 스페이서 및 그 형성방법
KR980005439A (ko) 반도체 장치의 콘택 형성 방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR970053501A (ko) 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법
KR970024189A (ko) 반도체 메모리 소자 및 그 저항층 형성방법
KR20030037573A (ko) 비휘발성 메모리 소자의 게이트 패턴 및 그 형성 방법
KR950015775A (ko) 캐패시터 제조방법
KR940008088A (ko) 반도체메모리장치의 제조방법
KR960030407A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR970018694A (ko) 박막 트랜지스터 및 그 제조방법
KR950025997A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee