Claims (5)
씨피유 모듈이 공통 병렬버스를 통해 기능 모듈 및 메모리모듈의 메모리에 데이터를 쓰거나 메모리로부터 데이터를 읽어들이는 동작을 수행하는 프로그래머블 로직 콘트롤러에 있어서, 상기 각 모듈이 버스 인터페이스를 더 포함하여 구성된 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신장치.A CPU module for performing operations of reading data from or writing data to a memory of a functional module and a memory module via a common parallel bus, wherein each of the modules further comprises a bus interface To-module data transmission / reception device of a programmable logic controller.
제1항에 있어서, 버스 인터페이스는 레지스터를 인에이블하기 위한 신호를 발생하는 레지스터 인에이블신호 발생수단과, 메모리에 데이터를 쓰거나 메모리로부터 데이터를 읽어들일때 그 메모리상에 위치할 범위를 지정하여 주는 레지스터부와, 메모리에 데이터를 쓰거나 메모리로부터 데이터를 읽어들일때 썸체크값을 계산하는 썸체크 발생수단과, 메모리에 데이터를 쓰거나 또는 차단하는 인터페이스부와, 공통 병렬버스를 통해 쓰기 및 읽기 데이타 전송시 패리티를 발생 및 체크하는 패리티발생 및 체크수단으로 이루어진 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신장치.The bus interface of claim 1, wherein the bus interface comprises: a register enable signal generating means for generating a signal for enabling a register; a register enable signal generating means for generating a signal for enabling a register, A memory unit for storing data in the memory; a thumb check generating unit for calculating a thumb check value when data is written to or read from the memory; an interface unit for writing or reading data to or from the memory; And parity generating and checking means for generating and checking the parity.
제2항에 있어서, 레지스터부는 데이터블록을 쓰거나 읽을때 그 범위의 시작과 끝번지를 지정하는 시작 및 끝번지 레지스터와, 현재 억세스중인 번지를 표시하는 현재번지 레지스터와, 현재번지를 지동으로 증가할 증가치를 설정하는 번지증가치 레지스터와, 썸체크 발생수단에서 계산한 썸체크값을 저장하는 썸체크값 레시스터와, 내장된 기능을 제어하는 콘트롤 제지스터로 이루어진 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신장치.3. The apparatus of claim 2, wherein the register unit comprises: a start and end address register which designates a start address and an end address of the range when writing or reading a data block; a current address register indicating a current address being accessed; A sum check value register for storing a sum check value calculated by the sum check generating means, and a control register for controlling an embedded function. The programmable logic controller according to claim 1, Data transmitting / receiving device.
데이터블록 쓰기/읽기 동작시 해당 레지스터 인에이블을 세트하는 제1단계와, 상기 단계에서 레지스터 인에이블시 데이터블록이 위치할 범위를 시작번지 및 끝번지 레지스터에 지정하여 두는 제2단계와, 상기 단계에서 지정된 범위내에서의 번지지정 에러를 방지하기 위하여 데이터블록의 첫번지를 현재번지 레지스터에 지정하고 연속되는 번지의 간격을 번지증가치 레지스터에 지정하여 두는 제3단계와, 상기 단계에서 지정완료시 동작수행을 위해 콘트롤 레지스터의 각 비트를 설정하는 제4단계와, 상기 단계에서 설정된 레지스터를 보호하기 위하여 레지스터 인에이블을 리셋시키고 메모리에 데이터블록을 쓰기 및 읽기동작을 행하는 제5단계와, 상기 단계에서 쓰기 및 읽기동작 수행시에 썸체크값을 계산하는 제6단계와, 상기 단계에서 계산되는 썸체크값과 씨피유모듈의 썸체크값을 비교하는 제7단계와, 상기 단계에서 비교결과 두 값이 일치하면 쓰기 및 읽기동작을 완료하고 일치하지 않으면 다시 실행사는 제8단계로 이루어진 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신방법.A first step of setting a corresponding register enable in a data block write / read operation; and a second step of designating a range in which a data block is to be located in a start address and an end address register in register enable in the step A third step of assigning a first address of a data block to a current address register and designating an interval of consecutive addresses in an address increment register in order to prevent an address designation error within a range specified by the address A fourth step of setting each bit of the control register for execution, a fifth step of resetting the register enable to protect the register set in the step, and writing and reading the data block in the memory, A sixth step of calculating a thumb check value when performing a write and a read operation, Comparing the check value with a thumb check value of the cipher module; and eighth step of performing a write and read operation if the two values of the comparison result are the same as the comparison result, A method for transmitting / receiving data between modules of a logic controller.
제4항에 있어서, 썸체크값 대신 패리티 데이터를 이용가능하도록 한 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신방법.5. The method of claim 4, wherein parity data is available instead of the thumb check value.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.