[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR970000461B1 - 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법 - Google Patents

경사진 게이트전극을 갖는 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970000461B1
KR970000461B1 KR1019880014301A KR880014301A KR970000461B1 KR 970000461 B1 KR970000461 B1 KR 970000461B1 KR 1019880014301 A KR1019880014301 A KR 1019880014301A KR 880014301 A KR880014301 A KR 880014301A KR 970000461 B1 KR970000461 B1 KR 970000461B1
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
thin film
film transistor
amorphous silicon
Prior art date
Application number
KR1019880014301A
Other languages
English (en)
Other versions
KR900007079A (ko
Inventor
박원규
소희섭
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019880014301A priority Critical patent/KR970000461B1/ko
Publication of KR900007079A publication Critical patent/KR900007079A/ko
Application granted granted Critical
Publication of KR970000461B1 publication Critical patent/KR970000461B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

경사진 게이트전극을 갖는 박막트랜지스터의 제조방법
제1도는 본 발명에 따른 박막트랜지스터의 제조공정을 차례로 나타낸 단면도.
제2도는 본 발명에 따른 박막트랜지스터를 제조하는데 사용되는 전해에칭장치의 개략구성도.
제3도는 종래의 박막트랜지스터의 구조를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1,31 : 유리기판 2 : 알루미늄(A1)막
2a : 알루미늄(A1)전극 3 : 크롬(Cr)막
3a,33 : 크롬(Cr)전극 4,34 : 절연막
35 : 비정질 실리콘 6,36 : n형 비정질 실리콘
7,37 : 드레인전극 8,38 : 소오스전극
9 : 스위치 10 : 전원
11 : 가변저항기 12,13 : 전류계
14 : 전해조 15 : 음극
16 : 전해에칭액 17 : 양극
18 : 금속전극
본 발명은 비정질 실리콘 박막트랜지스터의 제조방법에 관한 것으로서, 특히 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법에 관한 것이다. 통상적으로 박막트랜지스터는 평면액정 TV의 구동소자로 널리 사용되고 있으며, 액정의 각 화소(Fixel)를 ON/OFF시키는 기능을 수행하여 원하는 화상을 제공하도록 한다.
이와 같은 박막트랜지스터의 제조시 사용되는 기본물질은 통상 다결정 실리콘, CdSe 또는 비정질 실리콘 등 다양한 물질을 선택적으로 사용할 수 있다. 특히 기본 물질로서 비정질 실리콘을 사용한 종래 박막트랜지스터의 제조방법을 간략히 설명하면 제3도에 도시된 바와 같이 유리기판(31)상에 먼저 게이트전극(33)을 형성시키고 그 위에 절연막(34)으로서 실리콘 나이트라이드를 증착한다.
다시 상기 절연막 위에 비정질 실리콘(35)을 증착하고 그 위에 n형으로 도핑된 비정질 실리콘(36)을 성장시킨 후, 소오스전극(38)과 드레인전극(37)을 형성시켜 완성하는 것으로써, 특히 게이트전극(33)은 유리기판(31)을 세척하고 건조한 후 크롬 또는 알루미늄을 0.1 내지 0.3㎛의 두께로 진공증착하고 사진식각방법(Photolithography)에 의해 소정의 전극을 형성시키는 것으로 이루어지며, 이는 이미 공지되어 있다. 그러나, 상기와 같은 종래 방법에 의해 제조한 박막트랜지스터의 게이트전극(33)은 사진식각방법에 의해 패터닝을 행하게 되면 제3도에 도시된 바와 같이 모서리 부분에 예리하게 각이 형성되어 그 위에 형성되는 절연막과의 스텝커버리지(Step coverage)를 저하시키는 원인이 된다. 이에 따라 게이트전극에 전압을 인가할 경우 예리한 모서리 부분에 전하밀도가 집중되어 절연층이 쉽게 파괴되어 트랜지스터의 기능이 상실된다. 따라서 이는 게이트전압의 선택영역을 제한시키고 이를 사용한 액정 TV의 생산시 생산수율의 낮게 하는 문제점이 되었다. 본 발명의 목적은 상기한 종래 기술의 문제점을 극복할 수 있도록 게이트전극의 모서리부분을 완만하게 경사지게 형성한 박막트랜지스터의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 기판상에 게이트전극, 절연막, 제1비정질 실리콘막 및 n형의 제2비정질 실리콘막이 차례로 적층되고, 이 제2비정질 실리콘막상에 소오스전극과 드레인전극이 형성되는 박막트랜지스터의 제조방법에 있어서, 상기 게이트전극은 적어도 성분이 서로 다른 제1층과 제2층으로 형성되는 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법을 제공한다. 이때, 상기 제1층을 상기 기판상에 진공증착시키고, 상기 제1층상에 상기 제2층을 진공증착시키는 것이 바람직하다. 또한 본 발명에 따른 박막트랜지스터의 제조방법에 있어서, 제1층상에 진공증착된 제2층이 패터닝된 다음 전해에칭됨으로써 제2층의 모서리가 완만하게 경사를 형성한다. 더우기 게이트전극을 형성하는 제1 및 제2층에 있어서, 제1층은 티타늄, 니켈, 황동, 청동, 코발트, 구리, 알루미늄 합금, 주석, 아연, 철 또는 두개 이상의 합금조성물 중에서 선택된 1종이고, 제2층은 크롬으로 형성한다. 이하 본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 상세하게 설명한다. 제1도는 본 발명의 실시예에 따른 박막트랜지스터의 제조공정을 보여주는 단면도이고, 제2도는 본 발명에 따른 박막트랜지스터를 제조하는데 사용되는 전해에칭장치의 개략구성도이다.
본 발명에 따른 박막트랜지스터의 제조방법은 게이트전극을 형성하는 단계에 그 특징이 있는 것으로서, 게이트전극상에 차례로 적층되어 형성되는 절연막, 비정질 실리콘막, n형 비정질 실리콘막 및 소오스, 드레인적극의 형성방법은 종래 방법과 실질적으로 동일함으로, 게이트전극의 형성단계를 주로하여 기술하고자 한다. 먼저, 유리기판(1)상에 알루미늄(A1)을 500 내지 3,000A의 두께로 진공증착하여 알루미늄막(2)을 형성한다. 다음 계속해서 알루미늄막(2)상에 크롬(Cr)을 0.1 내지 0.3㎛의 두께로 진공증착하여 크롬막(3)을 형성한다(제1도(a)). 그런 다음에 사진식각방법에 의해 크롬막을 페터닝하여 크롬전극(3a)을 형성한다(제1도(b)). 다음에 패터닝된 크롬전극(3a)을 제2도에 도시된 바와 같은 구조를 갖는 전해에칭장치의 양극(17)에 걸고 알콜 90㎖, HCL 10㎖의 혼합액으로 이루어진 전해에칭액(16)중에서 크롬전극(3a)을 전해에칭한다. 이로써 제1도(c)에 도시된 바와 같이 크롬전극(3a)에 전류를 전달하는 통로역할을 한다. 크롬전극(3a)의 전해에칭이 완료되면 알루미늄막을 알루미늄 에칭용액에서 에칭함으로써 알루미늄전극(2a)을 형성한다. 제1도(d)에 도시된 바와 같이 최종적으로 게이트전극이 형성된다. 이 게이트전극위에 절연막(4)으로서 실리콘 나이트라이드를 0.1 내지 0.5㎛ 적층하고, 그 위에 비정질 실리콘을 0.2 내지 0.6㎛의 두께로 적층한 후 다시 n+형 비정질 실리콘을 0.05 내지 0.1㎛의 두께로 적층시켜 절연막(4), n+형 비정질 실리콘(6) 및 비정질 실리콘(5)을 제1도(e)와 같이 형성한다. 이를 통상의 방법에 의하여 제1도(바)와 같이 n+형 비정질 실리콘(6)과 비정질 실리콘(5)을 사진식각하여 패터닝된 n+형 비정질 실리콘막(6a) 및 비정질 실리콘막(5a)을 형성한다. 전면에 알루미늄(A1)을 증착하여 알루미늄막을 형성한 후 사진식각하여 제1도(사)와 같이 소오스(8)와 드레인(7) 전극을 각각 형성한다. 제1도(사)와 같이 본 발명에 따른 비정질 실리콘 박막트랜지스터를 제조한다.
본 발명에 따른 박막트랜지스터의 게이트전극은 먼저 알루미늄(A1)을 증착하고 그 위에 크롬을 증착하여 알루미늄막과 크롬막을 형성한다. 이어서 크롬막을 패터닝한 후 크롬전극을 형성한다. 크롬용 에칭액내에서 크롬막을 에칭함으로써 크롬전극의 모서리 부분이 완만하게 경사져 형성되게 되며, 이때 알루미늄전극이 전류의 흐름을 지속적으로 안정되게 흐르게 한다.
이상과 같이 제조한 본 발명에 따른 박막트랜지스터는 게이트전극에 의한 절연층의 스텝커버리지의 저하를 개선함으로써 트랜지스터의 작동시 절연막의 파괴를 예방하여 이 트랜지스터를 사용한 액정 TV등의 오동작을 방지할 뿐 아니라 성능의 재현성 및 생산수율을 증가시키는 효과가 있다.

Claims (5)

  1. 기판상에 게이트전극, 절연막, 제1비정질 실리콘막 및 n+형의 제2비정질 실리콘막이 차례로 적층되고, 이 제2비정질 실리콘막상에 소오스전극과 드레인전극이 형성되는 박막트랜지스터의 제조방법에 있어서 : 상기 게이트전극은 적어도 성분이 다른 제1층과 제2층으로 형성되는 것을 특징으로 하는 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 제1층에 증착되는 상기 제2층이 패터닝된 다음 전해에칭됨으로써 상기 제2층의 모서리가 완만하게 경사져 형성되는 것을 특징으로 하는 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법.
  3. 제1 또는 제3항에 있어서, 상기 제1층은 티타늄, 니켈, 황동, 청동, 코발트, 구리, 알루미늄, 합금, 주석, 아연, 철 또는 두개 이상의 합금조성물 중에서 선택된 1종이고, 상기 제2층은 크롬인 것을 특징으로 하는 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법.
  4. 제4항에 있어서, 상기 제1층의 두께가 500 내지 3,000A인 것을 특징으로 하는 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법.
  5. 제1 또는 제3항에 있어서, 상기 제1층을 상기 기판상에 진공증착시키고, 상기 제1층상에 상기 제2층을 진공증착시키는 것을 특징으로 하는 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법.
KR1019880014301A 1988-10-31 1988-10-31 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법 KR970000461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880014301A KR970000461B1 (ko) 1988-10-31 1988-10-31 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880014301A KR970000461B1 (ko) 1988-10-31 1988-10-31 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR900007079A KR900007079A (ko) 1990-05-09
KR970000461B1 true KR970000461B1 (ko) 1997-01-11

Family

ID=19278937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014301A KR970000461B1 (ko) 1988-10-31 1988-10-31 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR970000461B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642968B1 (ko) * 1997-06-11 2007-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치및그제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU723970B2 (en) * 1996-06-14 2000-09-07 Construction Research & Technology Gmbh Concrete spraying additives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642968B1 (ko) * 1997-06-11 2007-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치및그제조방법

Also Published As

Publication number Publication date
KR900007079A (ko) 1990-05-09

Similar Documents

Publication Publication Date Title
US4332075A (en) Method of producing thin film transistor array
US5371025A (en) Method of making thin film transistors
US5166085A (en) Method of manufacturing a thin film transistor
US4633284A (en) Thin film transistor having an annealed gate oxide and method of making same
JPH02260661A (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
US5231039A (en) Method of fabricating a liquid crystal display device
US4547789A (en) High current thin film transistor
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
GB2107115A (en) Method of manufacturing insulated gate thin film effect transitors
GB2056770A (en) Thin film transistors
US6558986B1 (en) Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
GB2169746A (en) Thin film transistor
US5306653A (en) Method of making thin film transistors
US4994401A (en) Method of making a thin film transistor
JPH0580650B2 (ko)
KR970000461B1 (ko) 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법
JP2592044B2 (ja) 垂直形薄膜トランジスターの製造方法
JPS6146068B2 (ko)
US5049952A (en) Thin film transistor for use in a flat plate display
JP3175225B2 (ja) 薄膜トランジスタの製造方法
JPH0612780B2 (ja) 薄膜トランジスタアレイの製造法
JP3238072B2 (ja) 薄膜トランジスタ
CA1305398C (en) Method for producing high yield electrical contacts to n _amorphous silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071231

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee