[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR960018881A - 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 - Google Patents

비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 Download PDF

Info

Publication number
KR960018881A
KR960018881A KR1019950040925A KR19950040925A KR960018881A KR 960018881 A KR960018881 A KR 960018881A KR 1019950040925 A KR1019950040925 A KR 1019950040925A KR 19950040925 A KR19950040925 A KR 19950040925A KR 960018881 A KR960018881 A KR 960018881A
Authority
KR
South Korea
Prior art keywords
bit field
address
bit
control logic
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950040925A
Other languages
English (en)
Other versions
KR100225187B1 (ko
Inventor
이. 코헨 파울
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960018881A publication Critical patent/KR960018881A/ko
Application granted granted Critical
Publication of KR100225187B1 publication Critical patent/KR100225187B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)
  • Complex Calculations (AREA)

Abstract

비트 필드 시스템은 전용 비트 필드 어드레스를 경유해 액세스되는 비트 필드 주변 장치뿐만 아니라 프로세서를 포함하는 것을 개시하고 있다. 그 시스템은 비트 필드 동작을 효과적으로 실행한다. 또한, 그 시스템은 비트 필드 동작을 수행할 능력을 갖는 원래의 비트 필드 지시 세트를 포함하지 않는 프로세서를 구비한다. 그 시스템은 비트 필드 지시를 인코딩하는데 포함된 장애를 피할 수 있다.

Description

비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 비트 필드 주변 장치를 갖는 시스템도.
제2도는 제1도의 비트 필드 주변 장치의 블럭도.
제3도는 본 발명에 따라 제1도의 비트 필드 주변 장치의 메모리 할당 도시도.

Claims (15)

  1. 비트 필드 어드레스에 응답하는 비트 필드 주변 장치에 있어서, 특수한 비트 필드 어드레스를 수신하는 비트 필드 제어 논리와, 비트 필드 제어 논리에 결합되고 다수의 비트 기억 장소를 포함하는 비트 필드 메모리를 구비하며, 상기 배트 필드 제어 논리는 특수한 비트 필드 어드레스에 응답하여 비트 필드 메모리의 설정된 비트 기억장소를 억세스하는 것을 특징으로 하는 비트 필드 주변 장치.
  2. 제1항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하며, 선택 및 루팅 논리는 비트 필드 메모리의 비트 기억 장소가 특수한 비트 필드 어드레스에 응답하여 액세스되는 것을 제어하는 것을 특징으로 하는 비트 필드 주변 장치.
  3. 제1항에 있어서, 비트 필드 메모리는 각 비트 기억 장소에 대응하는 다수의 개별적인 메모리를 포함하는 것을 특징으로 하는 비트 필드 주변 장치.
  4. 제3항에 있어서, 다수의 개별적인 메모리가 각각의 래치인 것을 특징으로 하는 비트 필드 주변 장치.
  5. 제3항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하며, 선택 및 루팅 논리는 비트 필드 메모리의 다수의 개별적인 메모리중 어느 것이 특수한 비트 필드 어드레스에 응답하여 액세스되는지를 제어하는 것을 특징으로 하는 비트 필드 주변 장치.
  6. 제3항에 있어서, 1≤j≤6 및 0≤k≤16 또는 j=k=16일 때, 여기서 j는 비트 필드폭이고 k는 비트 필드 오프 세트이고, 값 1en(j)+k을 갖는 비스 필드 어드레스가 비트 필드 주변 장치에 의해 수신될 때, 선택 및 루팅 논리는 k를 0로 할때 오프 세트를 갖는 j 개별적인 메모리를 액세스하는 것을 특징으로 하는 비트 필드 주변 장치.
  7. 제1항에 있어서, 특수한 비트 필드 어드레스는 프로세서용 확장된 지시에 대응하고, 비트 필드 제어 논리는 특수한 비트 필드 어드레스를 수신하는 것에 응답해서 확장된 지시를 수행하는 것을 특징으로 하는 비트 필드 주변 장치.
  8. 비트 필드 시스템에 있어서, 비트 필드 지시에 응답해서 비트 필드 어드레스를 발생시키는 프로세서와, 비트 필드 어드레스를 수신하는 비트 필드 제어 논리와, 비트 필드 제어 논리에 결합되고 다수의 비트 기억장소를 포함하는 비트 필드 메모리를 포함하며 프로세서에 결합된 비트 필드 장치를 구비하며, 상기 비트 필드 제어 논리는 특수한 비트 필드 어드레스에 응답해서 비트 필드 메모리의 설정된 비트 기억 장소를 액세스하는 것을 특징으로 하는 비트 필드 시스템.
  9. 제8항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하며, 선택 및 루팅 논리는 비트 필드 메모리의 비트 기억 장소중 어느것이 특수한 비트 필드 어드레스에 응답해서 액세스되는지를 제어하는 것을 특징으로 하는 비트 필드 시스템.
  10. 제8항에 있어서, 비트 필드 메모리는 각각의 비트 기억 장소에 대응하는 다수의 개별적인 메모리를 포함하는 것을 특징으로 하는 비트 필드 시스템.
  11. 제10항에 있어서, 다수의 개별적인 메모리는 각각의 래치인 것을 특징으로 하는 비트 필드 시스템.
  12. 제10항에 있어서, 비트 필드 제어 논리는 선택 및 루팅 논리를 포함하고, 선택 및 루팅 논리는 비트 필드 메모리의 다수의 개별적인 메모리중 어느 것이 특수한 비트 필드 어드레스에 응답해서 액세스되는지를 제어하는 것을 특징으로 하는 비트 필드 시스템.
  13. 제10항에 있어서, 1≤j≤16 및 0≤k≤16 또는 j=k=16일 때, 여기서 j는 비트 필드폭이고 k는 비트 필드 오프세트이고, 값 1en(i)+k을 갖는 비스 필드 어드레스가 비트 필드 주변 장치에 의해 수신될 때, 선택 및 루팅 논리는 k를 0로 할때 오프 세트를 갖는 j 개별적인 메모리를 액세스하는 것을 특징으로 하는 비트 필드 시스템.
  14. 제8항에 있어서, 특수한 비트 필드 어드레스는 프로세서용 확장된 지시에 대응하고, 비트 필드 제어 논리는 특수한 비트 필드 어드레스를 수신자는 것에 응답해서 확장된 지시를 수행라는 것을 특징으로 하는 비트 필드 시스템.
  15. 특수한 어드레스를 수신하는 제어 논리와, 제어 논리에 결합되고, 다수의 비트 기억 장소를 포함하는 메모리를 구비하며, 상기 제어 논리는 특수한 어드레스에 응답하여 메모리의 설정된 비트를 액세스하고, 상기 특수한 어드레스는 프로세서용 확장된 지시에 대응하며, 상기 제어 논리는 특수한 어드레스를 수신하는 것에 응답해서 확장된 지시를 수행하는 것을 특징으로 자며 어드레스에 응답하는 것을 특징으로 하는 주변 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950040925A 1994-11-14 1995-11-13 비트 필드 주변 장치 및 이 장치를 구비한 비트 필드 시스템 Expired - Fee Related KR100225187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33779294A 1994-11-14 1994-11-14
US337,792 1994-11-14

Publications (2)

Publication Number Publication Date
KR960018881A true KR960018881A (ko) 1996-06-17
KR100225187B1 KR100225187B1 (ko) 1999-10-15

Family

ID=23322028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040925A Expired - Fee Related KR100225187B1 (ko) 1994-11-14 1995-11-13 비트 필드 주변 장치 및 이 장치를 구비한 비트 필드 시스템

Country Status (5)

Country Link
US (1) US6081869A (ko)
EP (1) EP0715252B1 (ko)
JP (1) JP2914428B2 (ko)
KR (1) KR100225187B1 (ko)
DE (1) DE69516817T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523108B1 (en) 1999-11-23 2003-02-18 Sony Corporation Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string
US8135975B2 (en) 2007-03-09 2012-03-13 Analog Devices, Inc. Software programmable timing architecture
US20170185402A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Instructions and logic for bit field address and insertion

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028670A (en) * 1976-02-06 1977-06-07 International Business Machines Corporation Fetch instruction for operand address calculation
US4764896A (en) * 1985-07-01 1988-08-16 Honeywell Inc. Microprocessor assisted memory to memory move apparatus
US5210835A (en) * 1986-08-27 1993-05-11 Ken Sakamura Data processing system having apparatus for increasing the execution speed of bit field instructions
JP2613223B2 (ja) * 1987-09-10 1997-05-21 株式会社日立製作所 演算装置
US5287503A (en) * 1991-09-27 1994-02-15 Sun Microsystems, Inc. System having control registers coupled to a bus whereby addresses on the bus select a control register and a function to be performed on the control register

Also Published As

Publication number Publication date
JP2914428B2 (ja) 1999-06-28
US6081869A (en) 2000-06-27
KR100225187B1 (ko) 1999-10-15
JPH08212130A (ja) 1996-08-20
DE69516817D1 (de) 2000-06-15
DE69516817T2 (de) 2000-12-07
EP0715252A1 (en) 1996-06-05
EP0715252B1 (en) 2000-05-10

Similar Documents

Publication Publication Date Title
RU2195696C2 (ru) Управление доступом к данным сопроцессора
KR910014814A (ko) 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치
KR910010328A (ko) 패리티 능력을 가진 디스크 배열 제어기
US4240139A (en) Address generating system
WO2003042839A3 (en) Memory management system and method providing linear address based memory access security
AU623457B2 (en) Increasing options in locating rom in computer memory space
KR890007162A (ko) 데이타 처리장치
KR970029066A (ko) 명령어 인출 방법 및 장치
EP0251056A3 (en) Cache tag lookaside
KR970705076A (ko) 메모리에 저장된 오정렬 데이타용 어드레스를 효율적으로 결정하는 장치 및 방법(Apparatus and Method for Efficiently Determining Addresses for Misaligned Data Stored in Memory)
KR850002617A (ko) 마이크로 컴퓨터의 기억페이징 시스템
KR920004992A (ko) 비동기 직접 액세스 기억장치 제어방법 및 그 시스템
KR940024599A (ko) 데이타 요구방법 및 데이타 처리 시스템
KR850700079A (ko) 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR890005614A (ko) 가상기억 제어 관리 시스템
US20050066147A1 (en) System and method for performing address translation in a computer system
JPS5617449A (en) Transit address confirmation system
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
JPS5616982A (en) Buffer memory control system
JP2533245Y2 (ja) データ処理装置
KR920015203A (ko) 캐쉬메모리(cash memory) 제어방법
TWI220711B (en) Easy access dual port structure and access method
JPH0752408B2 (ja) 情報処理装置
KR850003599A (ko) 데이타처리 시스템의 주기억 어드레스 제어시스템

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951113

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951113

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980930

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990420

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990716

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990719

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20020709

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20020709

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20040410