[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR950014114B1 - 소자분리용 절연막 형성방법 - Google Patents

소자분리용 절연막 형성방법 Download PDF

Info

Publication number
KR950014114B1
KR950014114B1 KR1019920020455A KR920020455A KR950014114B1 KR 950014114 B1 KR950014114 B1 KR 950014114B1 KR 1019920020455 A KR1019920020455 A KR 1019920020455A KR 920020455 A KR920020455 A KR 920020455A KR 950014114 B1 KR950014114 B1 KR 950014114B1
Authority
KR
South Korea
Prior art keywords
film
layer
forming
bpsg
trench
Prior art date
Application number
KR1019920020455A
Other languages
English (en)
Other versions
KR940012574A (ko
Inventor
이병창
기영종
박상훈
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920020455A priority Critical patent/KR950014114B1/ko
Publication of KR940012574A publication Critical patent/KR940012574A/ko
Application granted granted Critical
Publication of KR950014114B1 publication Critical patent/KR950014114B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

소자분리용 절연막 형성방법
제1a도 내지 제1c도는 종래기술에 의해 소자분리용 절연막을 형성하는 단계를 도시한 단면도.
제2a도 내지 제2e도는 본 발명에 의해 소자분리용 절연막을 형성하는 단계를 도시한 단면도.
* 도면의 주요 부분에 내한 부호의 설명
1 : 실리콘 기판 2 : 트렌치(trench)
3 : 열산화막 4,7 : BPSG막
5,10 : 소자분리용 절연막 6 : 질화막
8 : 비정질막 9 : TEOS막.
본 발명은 고집적 반도체 소자의 소자분리용 절연막 형성방법에 관한것으로 특히 트렌치를 이용한 소자분리용 절연막 제조시 열산화막/질화막/BPSG막 비정질막/TEOS막을 적층하여 소자분리기능을 증가시키는 소자분리용 절연막 형성방법에 관한 것이다.
일반적으로 소자와 소자를 격리시키기 위하여 소자분리용 절연막을 형성하는데 그 예로, LOCOS공정방법에 의해 소자분리용 절연막을 형성하는 방법과 트렌치형 소자분리용 절연막을 형성하는 방법이 있다.
종래기술에 의해 트렌치형 소자분리용 절연막을 형성하는 공정단계를 제1a도 내지 제1c도를 참조하여 설명하기로 하겠다.
제1a도는 실리콘기판(1)에 소정깊이의 트렌치(2)을 형성한 단면도이다.
제1b도는 전면에 걸쳐 열산화막(3)을 형성하고, BPSG막(4)을 트렌치(2)가 완전히 매립되도록 플로우 공정으로 평탄하게 도포한 단면도이다.
제1c도는 상기 BPSG막(4)을 HF식각법으로 에치백하되, 상기 열산화막(3) 상부면이 노출되기까지 식각하여 BPSG막(4)이 트렌치(2)에 채워진 소자분리용 절연막(5)을 형성한 단면도이다.
그러나 BPSG막이 노출되도록 형성된 소자분리용 절연막은 이후의 열공정에서 BPSG막에 포함된 불순물인 붕소(boron)와 인(phosphorus)이 외부로 확산되어 소자특성에 나쁜 영향을 주게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 BPSG막 상부면에 단차피복성이 뛰어난 TEOS막을 형성하여 BPSG막으로부터 불순물 확산을 방지하는 소자분리용 절연막을 형성하는 방법을 제공하는데 그목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상제히 설명하기로 한다.
제2a도 내지 제2e도는 본 발명에 의해 소자분리용 절연막을 제조하는 단계를 도시한 단면도이다.
제2a도는 실리콘 기판(1)에 소정깊이의 트렌치(2)를 형성한 단면도이다.
제2b도는 실리콘 기판(1) 상부에 열산화막(3)을 100-1000Å의 두께로 형성하고, 그 상부에 질화막(6)을 500-1500Å의 두께로 형성하고, 질화막(6) 상부에 BPSG막(7)을 500-2000Å의 두께로 순차적으로 형성한 단면적이다.
제2c도는 900-1000℃의 온도에서 플로우 공정을 실시하여 BPSG막(7)을 평탄화시킨 다음, 실리콘 또는 게르마늄 원자를 상기 BPSG막(7)으로 이온주입시켜서 비정질막(8)을 형성한 단면도이다.
제2d도는 HF식각법으로 트렌치(2) 외부에 있는 비정질체(8)과 BPSG막(7)을 제거한 다음, 전체적으로 단차 피복성이 좋은 TEOS막(9)을 두껍게 증착한 단면도이다.
제2e도는 HF식각법으로 TEOS법(9)을 에치백하되, 질화막(6) 상부면이 노출되기까지 식각하여 트렌치(2)에 열산화막(3), 질화막(6), BPSG막(7), 비정질막(8) 및 TEOS막(9)으로 채워서 소자분리용 절연막(10)을 형성한 단면도이다.
상기한 본 발명에 의하면 트렌치에 채워진 BPSG막이 비정질막, TEOS막에 의해 덮혀지게 되므로써 BPSG막으로 부터 불순물이 외부확산 되는 것을 방지하여 소자의 신뢰성을 향상시키게 된다.
또한, BPSG막에 실리콘 또는 게르마늄 원자를 이온주입하여 비정질막을 형성함으로써 트렌치에는 열산화막, 질화막, BPSG막, 비정질막 및 TEOS막의 5중 구조로된 소자분리용 절연막은 절연효과가 극대화 된다.

Claims (4)

  1. 반도체 소자의 소자분리용 절연막 형성방법에 있어서, 실리콘 기판에 트렌치를 형성하고, 전면에 걸쳐 열산화막, 질화막 및 BPSG막을 각각 소정두께로 적층하는 단계와, 플로우 공정으로 상기 BPSG막을 평탄화 시킨다음, 실리콘 게르마늄 원자를 이온주입하여 BPSG막 표면에 비정질막을 형성하는 단계와, 트렌치 외부에 있는 상기 비정질막과 BPSG막을 제거한 다음, 전체구조 상부에 TEOS막을 형성하는 단계와, 상기TEOS막을 에치백하되, 질화막 상부면이 노출되기까지 식각하여 트렌치에 열산화막, 절화막, BPSG막, 비정질막 및 TEOS막에 채워서 소자분리용 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 소자분리용 절연막 형성방법.
  2. 제1항에 있어서, 상기 열산화막은 100-1000Å의 두께로 형성하는 것을 특징으로 하는 소자분리용 절연막 형성방법.
  3. 제1항에 있어서, 상기 질화막은 500-1500Å의 두께로 형성하는 것을 특징으로 하는 소자분리용 절연막 형성방법.
  4. 제1항에 있어서, 상기 BPSG막은 500-2000Å의 두께로 형성하는 것을 특징으로 하는 소자분리용 절연막 형성방법.
KR1019920020455A 1992-11-02 1992-11-02 소자분리용 절연막 형성방법 KR950014114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920020455A KR950014114B1 (ko) 1992-11-02 1992-11-02 소자분리용 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920020455A KR950014114B1 (ko) 1992-11-02 1992-11-02 소자분리용 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR940012574A KR940012574A (ko) 1994-06-23
KR950014114B1 true KR950014114B1 (ko) 1995-11-21

Family

ID=19342347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020455A KR950014114B1 (ko) 1992-11-02 1992-11-02 소자분리용 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR950014114B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492790B1 (ko) * 1997-06-28 2005-08-24 주식회사 하이닉스반도체 반도체소자의소자분리절연막형성방법
KR19990074005A (ko) * 1998-03-05 1999-10-05 윤종용 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법
KR100315452B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100425998B1 (ko) * 2001-12-27 2004-04-06 동부전자 주식회사 실리콘 섭스트레이트의 소자 분리 방법

Also Published As

Publication number Publication date
KR940012574A (ko) 1994-06-23

Similar Documents

Publication Publication Date Title
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
KR100226488B1 (ko) 반도체 소자 격리구조 및 그 형성방법
US4269636A (en) Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
KR910002831B1 (ko) 반도체 소자 제조공정
EP0036111B1 (en) Method for making fine deep dielectric isolation
US5920108A (en) Late process method and apparatus for trench isolation
JPH0344419B2 (ko)
US4887144A (en) Topside substrate contact in a trenched semiconductor structure and method of fabrication
JPH0513566A (ja) 半導体装置の製造方法
CA1094429A (en) Method of manufacturing a semiconductor device
US5872044A (en) Late process method for trench isolation
US6127244A (en) Method of manufacturing semiconductor device
US6475865B1 (en) Method of fabricating semiconductor device
US4853342A (en) Method of manufacturing semiconductor integrated circuit device having transistor
US6774016B2 (en) Silicon-on-insulator (SOI) substrate and method for manufacturing the same
US4876214A (en) Method for fabricating an isolation region in a semiconductor substrate
KR0157875B1 (ko) 반도체 장치의 제조방법
JPH07326663A (ja) ウエハの誘電体分離方法
US6180467B1 (en) Method of fabricating shallow trench isolation
KR950014114B1 (ko) 소자분리용 절연막 형성방법
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
US6211021B1 (en) Method for forming a borderless contact
US6316330B1 (en) Method of fabricating a shallow trench isolation semiconductor device
GB2107926A (en) Semiconductor device and method of manufacture

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041018

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee