KR950000352B1 - 반도체 논리회로 - Google Patents

Abstract

내용 없음.

Description

반도체 논리회로

제 1 도는 이 발명의 제 1 의 실시예인 입력과 동상의 출력이 얻어지는 버퍼 회로의 회로도.

제 2 도는 이 발명의 제 2 의 실시예인 논리회로의 회로도.

제 3 도는 이 발명의 제 3 의 실시예의 회로도.

제 4 도는 종래의 회로 구성을 도시하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

101, 101a, 401 : CMOS 논리회로 102, 102a : 부분회로

103, 103a : NMOS 논리부 104, 107, 201, 202, 203 : PMOS

106, 108, 109, 110, 204, 205, 206, 207, 208, 209 : NMOS

109a, 301 : 문턱값 전압의 낮은 NMOS 105 : NPS 바이폴라 트랜지스터

402 : BiCMOS 인버터

이 발명은 반도체 회로, 특히 BiCMOS 논리 회로에 관한다.

종래 제안되고 있는 BiCMOS 논리회로는 NOR계, NAND계 등으로 입력신호의 논리적, 논리합의 반전신호를 출력하는 회로이며, OR계, AND계 등의 논리 출력이 필요한 경우에는 제 4 도의 CMOS 논리회로(401)로 반전논리 신호 출력을 만들고 이것을 BiCMOS 인버터 회로(402)에 입력하여 BiCMOS 회로(402)의 출력으로서 반전되지 않은 신호를 얻게 된다. 제 4 도에 도시하듯이 CMOS 논리 회로(401)의 출력은로 되며, BiCMOS 인버터 (402)에서 이것을 다시한번 반전함으로써 A·B+C를 출력으로서 얻는 것이다.

또, 집적회로의 설계시에는 부하 배선 길이의 견적 오류등으로 논리회로의 구동 능력 부족이 생길 수 있고, 대용량으로 고속으로 구동할 수 있는 버퍼회로를 논리회로의 출력과 부하배선 사이에 삽입 설치해야 하는 경우가 생기는데 이 버퍼 회로도 BiCMOS회로에서 입력과 출력이 동상인 회로가 없으므로 CMOS인버터와 BiCMOS 인버터를 직렬 접속해서 버퍼 회로로 하고 있었다.

상술한 종래 회로에 의한 AND계(또는 OR계) 논리의 실현법에 따르면, NAND계(또는 NOR계)의 논리를 다시 반전해야 하는 2단계를 필요로 하기 때문에 논리 게이트 단수가 증가되며 스위칭의 고속화가 저해된다는 문제점이 있다.

본 발명은 이 문제점을 해결하기 위해서 동상의 버퍼 및 AND(OR계)의 논리를 실현할 수 있는 BiCMOS 회로를 제공하는 것을 목적으로 하고 있다.

본 발명의 반도체 회로는 CMOS 논리회로와 이 N 채널 MOS부와 동일 접속 구성의 NMOS 논리부와 게이트를 CMOS 논리회로의 출력점에 접속된 제 1 의 N 채널 MOSFET가 전원가 접지간에 직렬 접속되어서 그 접속점을 출력점으로 하는 부분회로와 소스가 전원에 드레인이 부분회로의 출력점에 접속되며 게이트가 CMOS 논리 회로의 출력점에 접속된 P채널 MOSFET와 콜렉터가 전원에 접속되며, 베이스가 부분 회로의 출력점에 접속된 NPN 바이폴라 트랜지스터와 드레인이 상기 NPN 바이폴라 트랜지스터의 에미터와 접속됨과 더불어 출력단자로 되며 게이트가 CMOS 논리회로의 출력 점과 접속되며 소스가 접지된 제 2 의 N 채널 MOSFET를 구비하고 있다.

다음에, 이 발명에 대하여 도면 참조로 설명한다.

제 1 도는 이 발명의 제 1 의 실시예인 동상 버퍼 회로도이다. P채널 MOSFET(이하 PMOS라 한다)(107)과 N 채널 MOSFET(이하, NMOS라 한다)(108)로 구성된 CMOS 논리회로(101)는 입력Ⅰ에 대해서 반전출력을 발생하는 회로이며, CMOS 논리 회로(101)의 출력은 드레인이 출력단자 0에 연결되고 소스가 접지된 NMOS(106)의 게이트와 접속되며, 드레인이 NMOS 논리 부(103)에 연결되고 소스가 접지된 NMOS(110)의 게이트와 접속되며, 드레인이 부분회로(102)의 출력점에 연결되고 소스가 전원에 연결된 PMOS(104)의 게이트에도 접속된다. 또, NMOS 논리부(103)을 구성하는 NMOS(109)와 NMOS(110)으로 이루어진 부분회로(102)는 입력 Ⅰ에 대해서 동상의 출력을 발생하는 회로이며, 그 출력점은 콜렉터가 전원VDD에 , 에미터가 출력단자 0에 접속된 NPN 바이폴라 트랜지스터(105)의 베이스에 접속되어 있다. 입력Ⅰ가 1에서 0으로 변화하는 경우에는 PMOS(107)이 도통하며, NMOS(108)이 비도통이 되므로 CMOS 논리회로(108)의 출력점은 접지 전위로부터 VDD 전위까지 상승하여 NMOS(108)을 비도통으로부터 도통으로 변화시킨다. 한편, NMOS(109)는 입력 Ⅰ가 0레벨로 되면 비도통이 되고, 또, NMOS(110)은 CMOS 논리회로(101)의 출력 점과 게이트가 접속되어 있으므로 부분회로(102)의 출력점이 전위는 접지 전위로 하강한다. 또, PMOS(104)는 게이트가 CMOS 논리 회로(101)의 출력 점과 접속되어 있으므로 비도통이 되며, NPN 바이폴라 트랜지스터(105)의 베이스 전위가 하강하기 때문에 NPN 바이폴라 트랜지스터(105)는 비도통이 되며 출력점 0의 전위를 접지 전위로 떨어뜨려서, 0레벨을 출력한다.

역으로 입력 Ⅰ가 0에서 1로 변화하는 경우에는 PMOS(107)은 비도통이 되며, NMOS(108)이 도통이 되므로 CMOS 논리회로 (101)의 출력점의 전위는 접지 전위로 하강하여, NMOS(106)을 비도통으로 만든다. 또, 입력 Ⅰ가 1레벨로 바뀌면 NMOS(109)가 우선 도통되고 부분회로(102)의 출력점의 전위는 NMOS(109)와 NMOS(110)의 도통시의 저항비로 정해지는 전위로 향해서 상승하기 시작하는데, CMOS 논리 회로(101)의 스위칭에 따라서 NMOS(110) 및 PMOS(104)의 각각의 게이트 전위가 하강하기 때문에 NMOS(110)은 급속히 비도통이 되며 PMOS(104)는 급속히 도통상태로 이동하므로 부분회로(102)의 출력 점의 전위, 즉 NPN 바이폴라 트랜지스터(105)의 베이스 전위는 급속히 VDD의 전위로 향해서 상승하고, NPN바이폴라 트랜지스터(105)가 도통하고, 출력단자 0의 전위는 VDD로부터 NPD 바이폴라 트랜지스터(105)의 베이스 에미터간의 빌트인 포텐샬(built-in potential) VF만큼 저하된 값을 향해서 상승하여 1레벨로 된다. 즉, 이 실시예의 회로에 의하면 입력 Ⅰ가 0레벨일때 출력단자 0도 0레벨로 되며, 입력 I가 1레벨일때 출력단자도 1레벨로 되는 입력과 출력이 같은 위상인 BiCMOS 버퍼 회로가 실현되며, 또 입력단자로부터 출력단자까지의 게이트 단수가 종래와 비교해서 적은 단수로 실현 가능하므로 고속 동작이 가능하다.

제 2 도는 이 발명을 입력 A, B, C에 대해서 0=A·B-C로 하는 논리회로에 적용한 제 2 실시예이다. 이 실시예의 경우는 CMOS 논리회로(101a)가 PMOS(201,202,203)과 NMOS(204,205,206)으로 구성되며, A, B, C의 입력에 대해서 A·B+C=1일때 출력점이 0레벨로 되며, A·B+C=0일때 출력점이 1레벨로 된다는 것 및 NMOS 논리부(103a)가 CMOS 논리회로(101a)의 NMOS측의 구성과 마찬가지로 직렬로 접속된 NMOS(208) 및 (249)와 이것과 병렬로 접속된 NMOS(207)로 구성되며, NMOS 논리부(103a)와 NMOS(110)으로 이루어지는 부분회로가 A·B+C=0일때 출력점이 0레벨로 되며, A·B+C=1일때 출력점이 1레벨로 된다는 점이 제 1 도의 제 1 실시예와 상이한 점이며, 다른 구성은 제 1 실시예와 동일하다. 또, 동작에 관해서도 제 1 실시예와 CMOS 논리회로(101)을 회로(101a)로 바꾸고, 부분회로(102)를 회로(102a)로 바꿔 넣고, 입력 I=0을 입력 A·B+C=0과, 입력 I=1을 입력 A·B+C=1로 바꿔놓은 것과 동일하다. 즉, A·B+C=0일때는 NMOS(106)이 도통이 되며 NPN 바이폴라 트랜지스터(105)가 비도통이 되므로 출력단자 0의 레벨은 0레벨로 되며, 또 A·B+C=1일때에는 NMOS(106)이 비도통이 되며, NPN 바이폴라 트랜지스터(105)가 도통이 되므로 출력단자 0의 레벨은 1 레벨로 되어서 0=A·B+C=0의 논리를 실현할 수 있다. 이 실시예에 있어서도 A·B+C=0으로부터 A·B+C=1로 변할 때는 제 1 도의 제 1 실시예와 같고, 부분회로의 출력점은 우선 NMOS(208)과 NMOS(209)의 직렬회로이든가 또는 NMOS(207)중의 적어도 한쪽을 통해서 충전이 개시되며, 다음에 CMOS 논리회로(101a)의 출력 변화에 따라서 PMOS(104)에서 급속히 충전하는 구성·동작으로 되어 있으므로 제 4 도의 종래 예의 회로에서는 동일 논리를 실현하는 데 3단계의 논리 게이트 지연이 생기는 것에 비해서 본 실시예에서는 2단계의 논리 게이트 지연이 되어 고속 동작이 가능하다.

제 3 도는 본 발명의 제 3 실시예의 회로도이며, 구성상 제 1 도의 제 1 실시예와 다른 점은 NMOS(109)가 문턱전압이 낮은 NMOS라는 점과, 게이트와 드렌인이 공통접속된 NMOS(301)이 부분회로(102)와 접지사이에 삽입되어 있다는 점이며, NMOS 논리부(103)을 구성하는 NMOS(109a)의 문턱값 전압을 낮은 값으로 설정했기 때문에, 입력 I가 0에서 1로 변화했을때 의 부분회로(102)의 출력점의 초기 충전값을 높은 값으로 할 수 있고 고속화에 효과가 있다. 한편, NMOS(301)의 삽입으로 입력 I가 0레벨일 때 입력 I가 전위(접지 전위)에 대해서 NMOS(109a)의 소스의 전위를 NMOS(301)의 문턱값 전압만큼 증가시켜 놓으면 NMOS(109a)를 비도통으로 간직 할 수 있다. NMOS(109a) 및 (301)의 문턱값 전압으로서는 이러한 이유로 0.1~0.4V 정도가 바람직하다.

이상 설명한대로 본 발명은 적은 논리 게이트 단수로 동상 버퍼회로, AND계 논리 회로, OR계 논리회로를 구성할 수 있으므로 고속으로 동작시킬 수 있다는 효과를 갖는다.

Claims (7)

1. 반도체 논리회로에 있어서, -제1N채널 MOSFET와 직렬로 접속될 제1P채널 MOSFET을 구비하는 CMOS 논리회로로서, 상기 제1P채널 MOSFET는 상기 반도체 논리회로의 입력단자 역할을 하는 게이트를 가지고, 상기 제1N채널 MOSFET는 상기 입력단자와 접속된 게이트를 가지며, 상기 제1P MOSFET와 제1N채널 MOSFET의 연결점은 상기 CMOS 논리회로의 출력단자의 역할을 CMOS 논리회로와, -전원과 접지 사이에 직렬로 연결된 제2N채널 MOSFET과 제3N채널 MOSFET을 구비하는 부분회로로서, 이 MOSFET들의 연결점은 상기 부분회로의 출력 단자의 역할을 하고 이 MOSFET들의 구조는 상기 CMOS논리회로의 상기 제1N채널 MOSFET의 구조와 동일하며 상기 제3N채널 MOSFET의 게이트는 상기 CMOS 논리게이트의 출력단자에 연결되어 있으며 상기 제2N채널 MOSFET의 게이트는 상기 반도체 논리회로의 입력단자에 연결되어 있는 부분회로와, -소스는 상기 전원에 연결되고, 드레인은 상기 부분회로의 출력단자에 연결되며 게이트는 상기 CMOS 논리회로의 출력단자에 연결되는 제2P채널 MOSFET와, -콜렉터는 상기 전원에 연결되고 베이스는 상기 부분회로의 출력단자에 연결되며 에미터는 상기 반도체 논리회로의 출력단자의 역할을 하는 NPN 바이폴라 트랜지스터와 -드레인은 상기 NPN 바이폴라 트랜지스터의 에미터에 연결되고 게이트는 상기 CMOS 논리회로의 출력단자에 연결되며 소스는 상기 접지에 연결되는 제4N체널 MOSFET을 구비하는 것을 특징으로 하는 반도체 논리회로.
2. 제 1 항에 있어서, 상기 부분회로와 상기 접지 사이에 직렬로 연결되며 게이트와 드레인이 서로 연결되어 있는 제5N채널 MOSFET을 포함하는 것을 특징으로 하는 반도체 논리회로.
3. 제 2 항에 있어서, 상기 제2N채널 MOSFET와 제5N채널 MOSFET으 문턱전압은 0.1~0.4Volt인 것을 특징으로 하는 반도체 논리회로.
4. 반도체 논리회로에 있어서, 상기 반도체 논리회로의 입력단자로서의 역할을 하는 제1입력단자와, 전원과 접지사이에 직렬 접속된 제1MOSFET 및 제2MOSFET를 구비하는 CMOS 논리회로로서, 상기 제1MOSFET의 게이트와 제2MOSFET의 연결점은 상기 CMOS 논리회로의 출력단자 역할을 하고, 상기 제1MOSFET의 게이트와 제2 MOSFET의 게이트는 상기 반도체 논리회로의 입력단자에 접속되어 있는 CMOS 논리회로와, 제 1 입력단자 및 제 2 입력단자와, 상기 전원과 접지 사이에 직렬 연결된 제3MOSFET과 제4MOSFET을 구비하는 부분회로로서, 상기 제3MOSFET과 제4MOSFET의 연결점은 상기 부분회로의 출력단자 역할을 하고, 상기 제3MOSFET의 게이트는 상기 부분회로의 상기 제 1 입력단자 및 상기 반도체 논리회로의 입력단자에 연결되어 있으며, 상기 제4MOSFET의 게이트는 상기 부분회로의 상기 제2입력단자 및 상기 CMOS 논리회로의 출력단자에 연결되어 있는 부분회로와, 상기 전원과 상기 부분회로의 출력단자 사이에 연결되며, 게이트가 상기 CMOS논리회로의 출력단자에 연결되는 제5MOSFET와, 상기 전원과 접지 사이에 직렬로 연결된 바이폴라 트랜지스터와 제6MOSFET으로서, 상기 바이폴라 트랜지스터의 베이스는 상기 부분회로의 출력단자에 연결되며 상기 제6MOSFET의 게이트는 상기 CMOS 논리회로의 출력단자에 연결되고 상기 바이폴라 트랜지스터와 상기 제6MOSFET의 연결점은 상기 반도체 논리회로의 출력단자의 역할을하는 상기 바이폴라 트랜지스터와 상기 제6MOSFET를 구비하는 것을 특징으로 하는 반도체 논리회로.
5. 제 4 항에 있어서, 상기 부분회로와 접지 사이에 직렬로 연결되며 게이트와 드레인이 서로 연결된 N채널 MOSFET을 포함하는 것을 특징으로 하는 반도체 논리회로.
6. 제 5 항에 있어서, 상기 N채널 MOSFET는 0.1~0.4Volt 범위의 문턱전압을 가지는 것을 특징으로 하는 반도체 논리회로.
7. 반도체 논리회로에 있어서, 제1, 제2, 제3 입력단자와, 전원과 접지사이에 직렬 연결된 제1MOSFET와 제2MOSFET과, 상기 전원과 접지사이에 직렬로 연결된 제3, 제4, 제5, 제MOSFET을 구비하는 CMOS 논리회로로서, 상기 제1MOSFET와 제2MOSFET의 연결점은 상기 CMOS 논리회로의 출력단자의 역할을 하고, 제1MOSFET의 게이트는 상기 제 2 입력단자에 연결되고 상기 제2MOSFET는 상기 제 3 입력단자에 연결되고, 상기 제1MOSFET는 상기 제3MOSFET을 통해서 전원과 연결되며 상기 제3MOSFET의 게이트는 상기 제 3 입력단자에 연결되고, 상기 제4MOSFET의 게이트는 상기 제 1 입력단자에 연결되며, 상기 제4MOSFET과 제5MOSFET의 연결점은 상기 CMOS 논리회로의 출력단자 역할을 하고 상기 제5MOSFET의 게이트는 상기 제 1 입력단자에 연결되며 상기 제6MOSFET의 게이트는 상기 제 2 입력단자에 연결되는 CMOS 논리회로와, 제1, 제2, 제 3 입력단자와, 상기 전원과 접지사이에 직렬 연결되어 있는 제7, 제8MOSFET와, 상기 전원과 출력단자 사이에 직렬 연결되어있는 제9, 제10MOSFET를 구비하는 부분회로로서, 상기 제7MOSFET와 제8MOSFET의 연결점은 상기 부분회로의 출력단자의 역할을 하고 상기 제7MOSFET의 게이트는 상기 CMOS 논리회로으 제 3 입력단자에 연결되고 상기 제8MOSFET의 게이트는 상기 CMOS 논리회로의 출력단자에 연결되며, 상기 제9MOSFET의 게이트는 상기 CMOS논리회로의 제 1 입력단자에 연결되고 상기 제10MOSFET의 게이트는 상기 CMOS논리회로의 제 2 입력단자에 연결되는 부분회로와, 상기 전원과 상기 부분회로의 출력단자 사이에 연결되며, 게이트가 상기 CMOS 논리회로의 출력단자에 연결되어 있는 제11MOSFET와, 상기 전원과 접지 사이에 직렬 연결되어 있는 바이폴라 트랜지스터와 제12MOSFET으로서, 상기 바이폴라 트랜지스터의 베이스는 상기 부분회로의 출력단자에 연결되고 상기 제12MOSFET의 게이트는 상기 CMOS 논리회로의 출력단자에 연결되며, 상기 바이폴라 트랜지스터와 상기 제12MOSFET의 연결점은 상기 반도체 논리회로의 출력단자의 역할을 하며, 그래서 만약 상기 CMOS 논리회로의 제1, 제2, 제3 입력단자의 입력신호가 각각 A,B,C 라면 상기 반도체 논리회로의 출력단자에서 발생되는 신호가 A·B+C인 상기 바이폴라 트랜지스터 및 제12MOSFET를 구비하는 것을 특징으로 하는 반도체 논리회로.