KR940003608Y1 - 발진기의 듀티사이클 조정회로 - Google Patents

Abstract

내용 없음.

Description

발진기의 듀티사이클 조정회로

제1도는 종래 발진기의 듀티사이클 조정회로도.

제2도는 본 고안 발진기의 듀티사이클 조정회로도.

제3도는 본 고안에 따른 제어전압의 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

11 : 차동증폭부 12 : 제어전압공급부

13,14 : 제1,제2전류미러부 C : 콘덴서

I,ΔI : 전류원 Q₁₁,Q₁₂,Q₁₅,Q₁₆: 피엔피트랜지스터

Q₁₃,Q₁₄,Q₁₇,Q₁₈: 엔피엔트랜지스터 R : 저항

+Vcc,-Vcc : 전원전압

본 고안은 발진기(Oscillator)에 관한 것으로, 특히 접지된 콘덴서를 사용하여 온(on)과 오프(off)의 시간의 비인 듀티사이클(Duty Cycle)조정이 가능하도록 한 발진기의 듀티사이클 조정회로에 관한 것이다.

종래의 발진기 듀티사이클 조정회로는 제1도에 도시된 바와같이, 전원전압(+Vcc)이 엔피엔트랜지스터(Q₃),(Q₄)의 콜렉터에 인가됨과 아울러 저항(R₁),(R₂)과 다이오드(D₁),(D₂)를 각기 통하여 그 엔피엔트랜지스터(Q₃),(Q₄)의 베이스 및 엔피엔트랜지스터(Q₄),(Q₃)의 콜렉터에 각기 인가되게 접속되고, 상기 엔피엔트랜지스터(Q₃),(Q₄)에 에미터에 전류원(IX₁),(IX₂)이 각기 접속됨과 아울러 상기 엔피엔트랜지스터(Q₂),(Q₁)의 베이스에 각기 접속되고, 상기 엔피엔트랜지스터(Q₁),(Q₂)의 에미터에 콘덴서(C₁)의 양측점(A),(A')이 접속됨과 아울러 제어전압(Vc)이 인가되는 제어바이어스 전류원(I₁₁),(I₁₂)이 각각 접속되어 구성되었다.

이와같이 구성된 종래의 기술동작은 전원전압(+Vcc)이 인가되면, 그 전원(+Vcc)이 엔피엔트랜지스터(Q₃),(Q₄)의 콜렉터에 인가됨과 아울러 다이오드(D₁),(D₂)를 통해 그의 베이스에 인가되어, 그 엔피엔트랜지스터(Q₃),(Q₄)가 도통되고, 이 엔피엔트랜지스터(Q₃),(Q₄)의 에미터 출력전원이전류원(IX₁),(IX₂)에 인가됨과 아울러 엔피엔트랜지스터(Q₁),(Q₂)의 베이스에 인가된다. 따라서, 그 엔피엔트랜지스터(Q₁),(Q₂)가 교대로 온하면서 타이밍콘덴서(C₁)에 극성이 반대인 같은 양의 전류가 교대로 충전하게 된다.

이때, 한개의 반사이클(Half-Cycle)동안 엔피엔트랜지스터(Q₁)가 오프되고 엔피엔트랜지스터(Q₂)가 온되었다고 가정할 때, 엔피엔트랜지스터(Q₂)에는 전류원(I₁₁,I₁₂)의 전체 전류가 흐르며, 이 전류의 절반인 전류((I₁₁+I₁₂)/2=I₁)가 콘덴서(C₁)에 충전되게 된다.

이에따라, 전류(I₁)와 저항(R₂)이 2I₁R₂≥V_BE가 되도록 선택되며, 이러한 조건으로 다이오드(D₂)가 엔피엔트랜지스터(Q₂)의 콜렉터에서의 전압스윙(swing)을 Vcc-V_BE로 클램핑하고 있음을 알 수 있다.

또한, 이러한 조건 아래 엔피엔트랜지스터(Q₄)의 베이스는 전원전압(Vcc) 밑으로 1V_BE드롭되고, 에미터는 전원전압(Vcc) 밑으로 2V_BE드롭되는데, 그 엔피엔트랜지스터(Q₄)의 에미터 전위는 엔피엔트랜지스터(Q₁)의 베이스 전위와 같다.

그리고, 엔피엔트랜지스터(Q₃)의 베이스는 전원전압(Vcc), 에미터는 1V_BE드롭됨과 아울러 엔피엔트랜지스터(Q₂)의 에미터는 전원전압(Vcc) 밑으로 2V_BE드롭되며, 상기엔피엔트랜지스터(Q₁)가 오프이기 때문에 콘덴서(C₁)를 충전하는 전류(I₁)는 상기 엔피엔트랜지스터(Q₂)의 에미터로부터 얻어지며, 이 전류는 상기 엔피엔트랜지스터(Q₁)의 에미터에서 전압레벨(V_A)을 슬로프(I₁/C₁)를 가지면서 램프다운되는 데, 이러한 상태는 상기 엔피엔트랜지스터(Q₁)의 전압레벨이 전원전압(Vcc) 밑으로 3V_BE드롭과 같을 때까지 계속된다. 그리고, 이 시점에서 엔피엔트랜지스터(Q₁)는 턴-온되어 다이오드(D₁)를 통한 전류가 상기 엔피엔트랜지스터(Q₃)의 베이스, 에미터를 시프트 다운시키게 되고, 이때 엔피엔트랜지스터(Q₂)는 오프되어 다이오드(D₂)에서의 전압 드롭은 없어지고, 엔피엔트랜지스터(Q₁)의 베이스가 1V_BE상승하게 된다. 결과적으로 회로의 현재 상태가 변하여 상기 엔피엔트랜지스터(Q₂)의 베이스-에미터 접합에 1V_BE역바이스가 가해져 콘덴서(C₁)가 전류(I₁)로서 반대방향으로 방전한다.

즉, 이러한 상태는 상기 엔피엔트랜지스터(Q₂)의 에미터 전압레벨이 2V_BE까지 램프(ramp) 다운될 때까지 지속되며 일단 2V_BE까지 드롭이 생기면 상기와 같은 과정을 되풀이한다.

그러나, 이와같은 종래의 발진기의 듀티사이클 조정회로는 차동증폭기를 사용하여 전압제어함으로써 듀티사이클 조정시 회로의 동적(Dynamic) 영역 감소를 초래하게 되고, 또한 온도 특성이 나쁘게 되는 문제점이 있었다.

본 고안은 이와같은 종래의 문제점을 해결하기 위하여, 전류원(ΔI)에 의한 접지콘덴서를 이용하여 듀티사이클을 조정함으로써 동적 영역에 영향을 주지않고 온도 특성을 좋게할 수 있는 발진기의 듀티사이클 조정회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.

제2도는 본 고안 발진기의 듀티사이클 조정회로도로서 이에 도시한 바와같이 플러스 전원전압(+Vcc)이 전류원(I)을 통해 차동증폭용의 피엔피트랜지스터(Q₁₁),(Q₁₂)의 에미터에 공통 인가되게 접속하고, 차동증폭용의 엔피엔트랜지스터(Q₁₃),(Q₁₄)의 공통에미터를 전류원(I)을 통하여 마이너스전원전압(-Vcc)단자에 접속하여 차동증폭하는 차동증폭부(11)와, 전류원(ΔI)을 제어전압(Vc)으로 입력받아 접지콘덴서(C)에 충전함과 아울러 상기 차동증폭부(11)내의 피엔피트랜지스터(Q₁₁)의 베이스, 콜렉터와 엔피엔트랜지스터(Q₁₃)의 베이스, 콜렉터의 접속점에 공통으로 인가하는 제어전압공급부(12)와, 플러스전원전압(+)이 피엔트랜지스터(Q₁₅),(Q₁₆)의 에미터에 공통인가되게 접속하여, 그 피엔피트랜지스터(Q₁₅)의 베이스, 콜렉터 및 피엔피트랜지스터(Q₁₆)의 베이스를 상기 차동증폭부(11)의 엔피엔트랜지스터(Q₁₄)의 콜렉터에 공통접속하고, 상기 피엔피트랜지스터(Q₁₆)의 콜렉터를 접지저항(R), 상기 차동증폭부(11)의 피엔피트랜지스터(Q₂)의 베이스 및 엔피엔트랜지스터(Q₁₄)의 베이스에 공통접속하여, 그 접속점에 탑(Top) 전류원으로 V_r+를 유도하는 제1전류미러부(13)와, 상기 차동증폭부(11)의 피엔피트랜지스터(Q₁₂)의 콜렉터를 엔피엔트랜지스터(Q₁₇)의 콜렉터, 베이스 및 엔피엔트랜지스터(Q₁₈)의 베이스에 공통접속하며, 그 엔피엔트랜지스터(Q₁₇),(Q₁₈)의 에미터를 마이너스 전원전압(-Vcc)단자에 접속하고, 상기 엔피엔트랜지스터(Q₁₈)의 콜렉터를 상기 피엔피트랜지스터(Q₁₂)의 베이스, 엔피엔트랜지스터(Q₁₄)의 베이스 및 접지저항(R)의 접속점에 접속하여, 그 접속점에 바텀(Bottom) 전류원으로 V_r-를 유도하도록 하는 제2전류미러부(14)로 구성한다.

이와같이 구성한 본 고안의 작용 및 효과를 제3도의 출력 파형도를 참조해 설명하면 다음과 같다.

먼저, 전원전압(+Vcc, -Vcc)이 인가된 초기상태에서는 제어전압공급부(12)의 접지콘덴서(C)가 방전상태이므로 차동증폭부(11)의 피엔피트랜지스터(Q₁₁)는 온됨과 아울러 엔피엔트랜지스터(Q₁₁)는 오프된다.

이때, 제1전류미러부(13)의 피엔피트랜지스터(Q₁₅),(Q₁₆)에 의해 접지저항(R)에 전류(I)가 공급되므로 그 저항(R)에는 전압(V_r+=IㆍR)이 유도되고, 탑 전류원으로부터의 전류가 상기 피엔피트랜지스터(Q₁₁)를 통해 접지콘덴서(C)를 충전하게 된다.

이에따라, 전류원(ΔI)이 입력되는 제어전압(Vc)이 V_C+=IㆍR-Vd=IㆍR-120mV값에 도달했을때 상기 피엔피트랜지스터(Q₁₁)는 턴-오프되기 시작하고 반면에 상기 엔피엔트랜지스터(Q₁₁)는 턴오프되기 시작하고 반면에 상기 엔피엔트랜지스터(Q₁₃)는 턴-온되기 시작한다. 상기에서 Vd는 피엔피트랜지스터(Q₁₁),(Q₁₂)의 차이전압이다. 따라서, 이때 상기 접지저항(R)에 유도된 전압(V_r+)은 V_r-=-IㆍR로 바뀌고 이러한 현상은 포지티브 피드백에 의해 더욱 가속된다.

한편, 제어전압(V_c)이 상기 엔피엔트랜지스터(Q₁₂)를 통해 방전되어, V_c-=(IㆍR-Vd)=-IR+120mV값에 이르면 다시 상기 피엔피트랜지스터(Q₁₁)는 턴-온되고 아울러 엔피엔트랜지스터(Q₁₃)는 턴-오프되므로, 상기 피엔피트랜지스터(Q₁₁)에 의해 접지콘덴서(C)를 재충전하게 되어 V_c+=IㆍR-Vd=IㆍR-120mV에 도달하게 된다.

따라서, 이러한 발전기에서의 각 반사이클은 접지콘덴서(C)에 충전된 제어전압(Vc)이 ΔV〔=2(IㆍR-Vd)〕범위내에서 네가티브슬로프(I/C)를 가지고 램프다운(ramp down)되는 시간(Δt)에 해당한다.

즉,이고, 이때, 발진기의 전체주기(To)는 2Δt에 해당하며 발진기의 주파수가 되므로, 제어전압(Vc)의 출력파형은 제3도와 같이 된다.

여기서, Δt=t₁=이 되며, 이 상태에서 전류원(ΔI)를 추가할때 발진기의 주기(T)는 T=t₁+t₂

t₁=, t₂=이므로, 비가 된다.

즉, ΔI / I가 적은값일때, t₁/t₂의 비는 ΔI / I의 일차함수가 된다.

또한,To[1-ΔI/I)²]^-1이 된다.

따라서, 발진기의 주파수는 f=fo〔1-(ΔI / I)²〕가 되며, 이때의 주파수 편차는으로서 상당히 적은 값을 얻을 수 있다.

이상에서 상세히 설명한 바와같이 본 고안은 로우레벨 아날로그 전압을 더 큰 파형으로 키울 수 있다.

즉, 종래의 발진기는 주로 에미터 결합 멀티바이브레이터에 의해 구현되므로 듀티사이클을 조정하기 위해서는 캐스코드된 전압조절가능한 차동증폭기를 사용하는데 이로인해 회로의 동적 영역 감소를 초래한다.

따라서, 본 고안에서는 전류원(ΔI)을 이용하여 듀티사이클을 조절함으로써 동적 영역에 영향을 주지않고 온도특성을 좋게 하는 효과가 있게 된다.

Claims (1)

1. 플러스 전원전압(+Vcc)이 제1전류미러부(13)의 피엔피트랜지스터(Q₁₄,Q₁₆) 에미터에 인가됨과 아울러 차동증폭부(11)의 전류원(I)을 통해 피엔피트랜지스터(Q₁₁,Q₁₂)의 에미터에 인가되게 접속하여, 상기 피엔피트랜지스터(Q₁₁)의 베이스 및 콜렉터를 엔피엔트랜지스터(Q₁₃)의 콜렉터, 베이스 및 제어전압 공급부(12)의 접지콘덴서(C)에 공통접속하고, 상기 피엔피트랜지스터(Q₁₂)의 콜렉터를 제2전류미러부(14)의 엔피엔트랜지스터(Q₁₇) 콜렉터, 베이스 및 엔피엔트랜지스터(Q₁₈)의 베이스에 공통접속하며, 상기 피엔피트랜지스터(Q₁₅)의 베이스, 콜렉터 및 피엔피트랜지스터(Q₁₆)의 베이스를 상기 차동증폭부(11)의 엔피엔트랜지스터(Q₁₆)의 베이스를 상기 차동증폭부(11)의 엔피엔트랜지스터(Q₁₄) 콜렉터에 접속하여, 상기 엔피엔트랜지스터(Q₁₃),(Q₁₄)의 에미터를 전류원(I)을 통해 마이너스 전원전압(-Vcc)단에 접속하며, 상기 피엔피트랜지스터(Q₁₆)의 콜렉터 및 상기 엔피엔트랜지스터(Q₁₂)의 콜렉터를 접지저항(R), 상기 피엔피트랜지스터(Q₁₂)의 베이스 및 엔피엔트랜지스터(Q₁₄)의 베이스에 공통접속하여 구성된 것을 특징으로 하는 발진기의 듀티사이클 조정회로.