KR940008565B1 - Method of manufacturing metal electrode of semiconductor - Google Patents
Method of manufacturing metal electrode of semiconductor Download PDFInfo
- Publication number
- KR940008565B1 KR940008565B1 KR1019910007009A KR910007009A KR940008565B1 KR 940008565 B1 KR940008565 B1 KR 940008565B1 KR 1019910007009 A KR1019910007009 A KR 1019910007009A KR 910007009 A KR910007009 A KR 910007009A KR 940008565 B1 KR940008565 B1 KR 940008565B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- thickness
- metal
- anodization
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 68
- 239000002184 metal Substances 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract 3
- 238000002048 anodisation reaction Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 4
- 239000011810 insulating material Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
제1도는 종래의 예를 나타낸 단면도.1 is a cross-sectional view showing a conventional example.
제2도는 본 발명의 공정 수순도.2 is a process flowchart of the present invention.
제3도는 본 발명에 따른 결과를 나타낸 단면도.3 is a cross-sectional view showing the result of the present invention.
본 발명은 반도체 장치의 금속전극 형성방법에 관한 것이다.The present invention relates to a method for forming a metal electrode of a semiconductor device.
금속공정은 통상의 반도체 장치의 제조공정 중에서 뒷부분에 위치하나 역스태거드형 박막 트랜지스터의 경우에는 절연 기판상에 게이트 전극을 형성하는 금속공정이 첫 공정이 된다.The metal process is located later in the manufacturing process of a conventional semiconductor device, but in the case of an inverted staggered thin film transistor, the metal process of forming a gate electrode on an insulating substrate is the first process.
이하 첨부한 도면을 참고로 하여 종래의 금속전극 형성방법에 대하여 상세히 설명한다.Hereinafter, a conventional metal electrode forming method will be described in detail with reference to the accompanying drawings.
제1도(a) 또는 (b)에 보인 바와 같이 먼저 유리 기판(1)상에 화학기상 증착(CVD) 또는 스퍼터링(sputtering)방법 등으로 크롬(Cr) 등의 금속층을 적층하고, 이것을 습식 에칭법 등을 사용하여 소정의 패턴으로 형성함으로써 게이트 전극(2)이 형성된다. 이어서 상기 게이트 전극(2)상에 질화규소(silicon nitride)를 CVD방법 등을 이용하여 적층하여 게이트 절연막(3)을 형성한다.As shown in FIG. 1 (a) or (b), first, a metal layer such as chromium (Cr) is laminated on the glass substrate 1 by chemical vapor deposition (CVD) or sputtering, and wet etching. The gate electrode 2 is formed by forming in a predetermined pattern using a method or the like. Subsequently, silicon nitride is laminated on the gate electrode 2 using a CVD method or the like to form a gate insulating film 3.
이때 게이트 절연막을 형성하기 전에 게이트 전극을 양극산화하여 게이트 산화막(4)을 형성하는 경우가 있는데 이를 제1도(b)에 도시하였다.At this time, the gate oxide film 4 may be formed by anodizing the gate electrode before forming the gate insulating film, which is illustrated in FIG.
그러나, 상기한 바와 같은 종래의 금속전극 형성방법에 따르면, 패턴 형성되는 게이트 전극의 단차 현상으로 인해 연이어 증착되는 층의 커버리지(coverage)가 악화되기 때문에 바라는 소자를 얻을 수 없게 되는 단점이 있다. 이러한 문제는 특히 소형의 박막 트랜지스터의 경우에 매우 심각한 것으로 해결되어야 할 문제로 지적되고 있다.However, according to the conventional metal electrode forming method as described above, since the coverage of the subsequently deposited layer is deteriorated due to the step difference phenomenon of the gate electrode to be patterned, the desired device cannot be obtained. This problem has been pointed out as a problem that must be solved as a very serious problem, especially for a small thin film transistor.
본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 금속 배선을 스텝 형상으로 형성할 때에 상부에 증착되는 절연막이 평탄화되도록 하여 연이어 증착되는 층의 스텝 커버리지를 개선하고 그 과정에 있어 특히 양극 산화에 의해 제조되는 공정을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, and when forming the metal wiring in a step shape, the insulating film deposited on the top is flattened to improve the step coverage of the subsequently deposited layer and in particular in the process of anodic oxidation. It is to provide a process produced by.
본 발명의 목적과 관련하여 반도에 장치의 금속전극 형성방법을 첨부한 도면을 참고로 하여 상세히 기술한다.With reference to the accompanying drawings, a method of forming a metal electrode of the device on the peninsula in accordance with the object of the present invention will be described in detail.
제2도는 본 발명에 따른 공정순서를 공정단계별로 도시한 것이다.2 shows a process sequence according to the process steps according to the present invention.
먼저, 제2도(a)와 같이, 반도체 기판 또는 유리 재질의 절연성 기판(1)상에 스퍼터링방법 등으로 금속을 두께(d1)으로 증착한 후 식각하여 소정의 폭을 갖도록 패터닝하여 제1금속층(11)을 형성한다. 이 때, 상기 제1금속층(11)에 사용될 수 있는 재질로는 양극산화되지 않는 금속, 예를 들면 구리(Cu) 또는 크롬(Cr) 등이 있다.First, as shown in FIG. 2A, a metal is deposited to a thickness d 1 on a semiconductor substrate or an insulating substrate 1 of glass material by a sputtering method, and then etched and patterned to have a predetermined width. The metal layer 11 is formed. At this time, the material that can be used for the first metal layer 11 is a metal that is not anodized, for example, copper (Cu) or chromium (Cr).
이어서 상기 제1금속층(11)이 형성된 기판(1)상에 제2금속층(12)을 증착하는 바, 돌출한 제1금속층(12)의 형상 때문에 상기 제2금속층(12)은 제2도(b)와 같이 굴곡이 생긴다. 이때 사용되는 제2금속층(12)은 양극산화가 잘 되는 알루미늄(Al) 또는 탄탈륨(Ta)과 같은 재료를 사용할 수 있고 그 두께는 도면에서 'd2'로 나타내었다.Subsequently, the second metal layer 12 is deposited on the substrate 1 on which the first metal layer 11 is formed. Therefore, the second metal layer 12 is formed in FIG. 2 due to the shape of the protruding first metal layer 12. There is a bend as in b). In this case, the second metal layer 12 used may be made of a material such as aluminum (Al) or tantalum (Ta), which is well anodized, and the thickness thereof is represented by 'd 2 ' in the drawings.
다음, 포토레지스트를 상기 제1금속층(11)에 정렬되도록 상기 제2금속층(12) 위에 마스킹한다. 필요한 경우에는 질화규소막 혹은 산화규소막 등을 상기 포토레지스트층(13) 대신 사용할 수도 있을 것이다.Next, a photoresist is masked on the second metal layer 12 to be aligned with the first metal layer 11. If necessary, a silicon nitride film or a silicon oxide film may be used instead of the photoresist layer 13.
다음, 포토레지스트층(13)을 제2도(b)와 같은 형태로 남겨둔 채로 제2금속층(12)을 양극산화한다. 이때 포토레지스트의 하부를 제외하고는 제2금속층 전체가 양극산화된다.Next, the second metal layer 12 is anodized while the photoresist layer 13 is left as shown in FIG. At this time, except for the lower portion of the photoresist, the entire second metal layer is anodized.
양극산화 공정을 통하여 금속면을 평탄화시키는 것이 본 발명의 주된 목적으로서 그 형태를 제2도(c)' 및 제2도(d)에서 제시하고 있으며 이하 이러한 양극산화 공정에 대하여 상세히 설명한다.The planarization of the metal surface through the anodization process is the main object of the present invention, and the form thereof is shown in FIGS. 2 (c) 'and 2d (d), which will be described in detail below.
주지하고 있는 바와 같이, 양극산화는 전해조에서 전극을 양극으로 작용하게 하여 전극 위에서 산화막을 성장시키는 방법으로서, 제2도(b)와 같은 반도체 형성체를 전해조 속에 놓은 다음 적정레벨의 전압과 전류를 가하여 소정시간 동안 양극산화를 실시하여 제2금속층 전체가 양극산화 되도록 한다.As is well known, anodization is a method of growing an oxide film on an electrode by allowing an electrode to act as an anode in an electrolytic cell. A semiconductor forming body as shown in FIG. Anodization is performed for a predetermined time so that the entire second metal layer is anodized.
금속이 양극산화하는 경우 금속의 두께가 증가하게 된다. 이때 그 두께 증가는 금속의 종류 및 질과 관계 있으며, 어떤 금속이 양극산화때 두께가 몇배가 되느냐 하는 것은 실험값으로 정해지게 된다. 어떤 금속에 대하여 양극산화된 후의 두께를 양극산화되기 전에 두께로 나눈 값을 그 금속의 "두께변화율"이라 하며 이 두께변화율은 실험에 의하여 결정된다.When the metal is anodized, the thickness of the metal increases. In this case, the increase in thickness is related to the type and quality of the metal, and how many times the thickness of the metal is anodized is determined by an experimental value. The thickness after anodization for a metal divided by the thickness before anodization is called the "thickness change rate" of that metal, which is determined by experiment.
예를 들어 두께가 d인 어떤 금속의 두께변화율을 "A"이라 하자. 이 때 이 금속을 양극산화시킨다면 양극산화 후의 금속의 두께는 d X A이 된다.For example, the thickness change rate of a metal having a thickness d is "A". If the metal is anodized at this time, the thickness of the metal after anodization is d X A.
제2도(c) 마스크를 제거한 후의 단면도로서, 제1금속층 바로 위에 적층된 제2금속층의 상부면에 대한 양극산화된 부분의 높이는 △d=(A-1)Xd2-d1이 된다.FIG. 2 (c) is a cross-sectional view after removing the mask, wherein the height of the anodized portion with respect to the upper surface of the second metal layer stacked directly on the first metal layer is Δd = (A-1) Xd 2 -d 1 .
여기에서 중요한 것은 본 발명이 평탄면을 이루게 한다는 것이므로 상기한 바와 같은 양극산화 공정의 결과인 제2도인(c)처럼 굴곡이 있어서는 안된다. 이를 평탄화하는 방법으로는 제2도(c)'과 같은 형태로 평탄화하는 방법과 제2도(d)의 형태로 평탄화하는 두가지 방법을 생각할 수 있다.What is important here is that the present invention achieves a flat surface and therefore there should be no bending as shown in (c) of FIG. 2 which is the result of the anodization process as described above. As a planarization method, there are two methods of planarization in the form of FIG. 2C and a planarization in the form of FIG. 2D.
먼저, 제2도(c)'의 형태로 평탄화하기 위해서는 제1금속층 바로 위에 적층된 제2금속층의 상부면의 높이와 기타 부분의 높이가 일정해야 한다. 다시 말하면, 제1금속층 바로 위의 제2금속층의 상부면에 대한 양극산화된 부분의 높이 △d가 0이어야 한다는 것을 의미한다. 이를 위에 표현된 수식으로 설명하면, (A-1) X d2- d1= 0, 즉 d2= (A-1) X d1이 되도록 양극산화 공정을 수행해야 한다는 것이다. 그렇게 함으로써 제2도(c)'와 같은 평탄면을 얻을 수 있게 되는 것이다.First, in order to planarize in the form of FIG. 2C, the height of the upper surface of the second metal layer stacked directly on the first metal layer and the height of the other parts must be constant. In other words, it means that the height Δd of the anodized portion with respect to the upper surface of the second metal layer directly above the first metal layer should be zero. When this is described by the equation expressed above, it is necessary to perform anodization so that (A-1) X d 2 -d 1 = 0, that is, d 2 = (A-1) X d 1 . By doing so, a flat surface as shown in FIG. 2C can be obtained.
상기한 관계식에서 A은 사용된 재료의 특성에 관계된 것이고 실험에 의하여 결정되는 것이므로, 사용 재료에 대해서 실험적으로 얻어낸 A값을 토대로 d1과 d2를 결정하여 공정에 적용하여야 한다.In the above relation, A is related to the properties of the materials used and determined by experiments. Therefore, d 1 and d 2 should be determined and applied to the process based on experimentally obtained A values for the materials used.
다음으로, 본 발명에서는 제2도(c)'와 같은 평탄면 외에도 제2도(d)와 같은 평탄면을 갖도록 또 다른 수단을 제공한다. 즉, 제2도(d)와 같은 평탄면을 얻기 위해서는, 제2도(c)에 도시한 바와 같은 양극산화에 의한 높이차 △d만큼 제2금속층 위에 증착된 제2금속층(참조기호 C)의 일부를 양극산화하는 공정을 첨가해야 한다.Next, the present invention provides another means to have a flat surface as shown in FIG. 2 (d) in addition to the flat surface as shown in FIG. That is, in order to obtain a flat surface as shown in FIG. 2 (d), the second metal layer (reference symbol C) deposited on the second metal layer by the height difference Δd by anodization as shown in FIG. The process of anodizing part of the
이것을 수식으로 정리하여 보면, 일부 양극산화되는 제2금속층 일부의 두께를 d3라 하면, 양극산화 후에는 두께가 d3×A이 된다. 이 때 두께 증가분 (A-1) × d3가 △d, 즉 (A-1)×d2-d1와 같아야 한다. 따라서 d3=d2-d1/(A-1)가 되도록 d1, d2, d3를 조절해야 한다. 이 때, 양극산화되는 두께 d3는 양극산화 전압에 의하여 조절된다.In summary, if the thickness of a part of the second metal layer which is partially anodized is d 3 , the thickness becomes d 3 × A after anodization. At this time, the thickness increase (A-1) x d 3 should be equal to Δd, that is, (A-1) x d 2 -d 1 . Therefore, d 1 , d 2 , and d 3 must be adjusted so that d 3 = d 2 -d 1 / (A-1). At this time, the thickness d 3 which is anodized is controlled by the anodization voltage.
상기한 바와 같은 실시예에 따른 결과는 제3도(a)와 (b)에 각각 도시되어 있다.The results according to the embodiment as described above are shown in FIGS. 3A and 3B, respectively.
상기한 본 발명의 실시예는 역스태거드형 박막 트랜지스터 소자를 형성하는 경우이나 스태거드형 박막 트랜지스터 즉, 기판상에 소스 전극과 드레인 전극을 먼저 형성하는 경우에도 적용된다. 이 경우 본 발명에 따라 평탄해진 형성체 상에 반도체 층과 절연층이 평탄하게 적층되고 이 위에 게이트 전극이 형성되는 구조를 갖게 되기 때문에 상기와 같이 연이어 적층되는 층의 스텝 커버리지 문제가 발생될 소지가 없다.The above-described embodiment of the present invention is also applicable to the case of forming an inverted staggered thin film transistor element or of forming a source electrode and a drain electrode first on a staggered thin film transistor, that is, a substrate. In this case, since the semiconductor layer and the insulating layer are flatly stacked on the flattened body according to the present invention and the gate electrode is formed thereon, there is a possibility that the step coverage problem of the successive stacked layers is generated as described above. none.
본 발명과 같은 구조의 장점은 특히 두 전극선 즉, 게이트 전극과 소오스 전극 또는 드레인 전극이 서로 교차하여 상호 접촉을 방지하기 위한 전극간 절연층이 개재되는 경우 교차 부분에서 스텝 형성이 이루어지지 않기 때문에 적어도 스텝 커버리지에 의한 두 전극간 단락이 방지된다는 것이다.The advantage of the structure as the present invention is that at least the step formation is not performed at the intersection, especially when two electrode lines, that is, the gate electrode and the source electrode or the drain electrode intersect each other and inter-electrode insulating layer for preventing mutual contact are interposed. Short circuit between two electrodes due to step coverage is prevented.
더욱이 양극산화막은 투명하기 때문에 LCD판넬에 이용될 수 있고 본 발명에 따라 양질의 제품을 제공할 수 있다.Furthermore, since the anodization film is transparent, it can be used in an LCD panel and can provide a good product according to the present invention.
Claims (6)
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007009A KR940008565B1 (en) | 1991-04-30 | 1991-04-30 | Method of manufacturing metal electrode of semiconductor |
| GB9127095A GB2255443B (en) | 1991-04-30 | 1991-12-20 | Fabricating a metal electrode of a semiconductor device |
| GB9500395A GB2284710B (en) | 1991-04-30 | 1991-12-20 | Fabricating a metal electrode of a semiconductor device |
| US07/810,848 US5240868A (en) | 1991-04-30 | 1991-12-20 | Method of fabrication metal-electrode in semiconductor device |
| DE4143116A DE4143116C2 (en) | 1991-04-30 | 1991-12-23 | Method for producing a semiconductor device with a metal electrode |
| TW080110030A TW237555B (en) | 1991-04-30 | 1991-12-23 | |
| FR9116244A FR2676143B1 (en) | 1991-04-30 | 1991-12-27 | METHOD FOR MANUFACTURING A METAL ELECTRODE IN A SEMICONDUCTOR DEVICE. |
| JP4035801A JPH0793420B2 (en) | 1991-04-30 | 1992-01-28 | Method for forming metal electrode of semiconductor device |
| US08/065,562 US5306668A (en) | 1991-04-30 | 1993-05-21 | Method of fabricating metal-electrode in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910007009A KR940008565B1 (en) | 1991-04-30 | 1991-04-30 | Method of manufacturing metal electrode of semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020743A KR920020743A (en) | 1992-11-21 |
| KR940008565B1 true KR940008565B1 (en) | 1994-09-24 |
Family
ID=19313927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910007009A KR940008565B1 (en) | 1991-04-30 | 1991-04-30 | Method of manufacturing metal electrode of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940008565B1 (en) |
-
1991
- 1991-04-30 KR KR1019910007009A patent/KR940008565B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020743A (en) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5306668A (en) | Method of fabricating metal-electrode in semiconductor device | |
| KR100455640B1 (en) | Method for producing tapered lines | |
| EP0570205B1 (en) | A method for producing metal wirings on an insulating substrate | |
| US5202274A (en) | Method of fabricating thin film transistor | |
| EP0602315A2 (en) | Method of making thin film transistors | |
| KR100765305B1 (en) | A semiconductor device and a method for forming patterns | |
| JPH0580650B2 (en) | ||
| US5068699A (en) | Thin film transistor for a plate display | |
| KR940008565B1 (en) | Method of manufacturing metal electrode of semiconductor | |
| KR940005446B1 (en) | Method of manufacturing electrode of semiconductor device | |
| CA1304807C (en) | Metal insulation structure and liquid crystal display device | |
| KR100302999B1 (en) | Thin film transistor using double gate | |
| US4200502A (en) | Method for producing an electrical thin layer circuit | |
| JPH0992786A (en) | Mim capacitor and forming method of the capacitor and interconnections | |
| KR970006254B1 (en) | Fabrication method of tft | |
| JPH04302474A (en) | Thin-film transistor | |
| JPH0815733A (en) | Thin film transistor panel and its production | |
| JPH04302438A (en) | Thin-film transistor | |
| GB2284710A (en) | Fabricating a metal electrode of a semiconductor device | |
| KR940006706B1 (en) | Manufacturing method of metal-interconnection of lcd and thin-film transistor using its method | |
| KR20040011911A (en) | Method for forming mim capacitor | |
| JPH0562996A (en) | Manufacture of thin film transistor | |
| JP2762383B2 (en) | Thin film transistor | |
| JP3079737B2 (en) | Liquid crystal device and method of manufacturing the same | |
| KR100233143B1 (en) | Semiconductor device fabricating method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000814 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |