[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR940007295B1 - 비트라인 구조 및 그 제조방법 - Google Patents

비트라인 구조 및 그 제조방법 Download PDF

Info

Publication number
KR940007295B1
KR940007295B1 KR1019910022832A KR910022832A KR940007295B1 KR 940007295 B1 KR940007295 B1 KR 940007295B1 KR 1019910022832 A KR1019910022832 A KR 1019910022832A KR 910022832 A KR910022832 A KR 910022832A KR 940007295 B1 KR940007295 B1 KR 940007295B1
Authority
KR
South Korea
Prior art keywords
bit line
word line
forming
polysilicon
line contact
Prior art date
Application number
KR1019910022832A
Other languages
English (en)
Other versions
KR930014938A (ko
Inventor
양두영
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910022832A priority Critical patent/KR940007295B1/ko
Publication of KR930014938A publication Critical patent/KR930014938A/ko
Application granted granted Critical
Publication of KR940007295B1 publication Critical patent/KR940007295B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

비트라인 구조 및 그 제조방법
제1도는 종래의 비트라인 구조를 설명하기 위한 도면
제2도는 본 발명의 비트라인 제조공정도
본 발명은 비트라인의 정전용량을 줄 일 수 있는 비트라인의 구조 및 그 제조방법에 관한 것이다.
제1도에 도시한 바와같은 종래의 비트라인 구조는 비트라인(1) 밑으로 워드라인(2)이 교차하며 지나가게 되어 있고 워드라인과 워드라인 사이에는 산화막, 질화막, 또는 절연성 물질로 충진되어 있으며, 비트라인 콘택과 비트라인 콘택 사이를 포함하는 비트라인과 비트라인 사이에도 절연성 물질로 충진되어 있다.
따라서 비트라인과 비트라인 및 워드라인 사이의 절연물질은 유전율이 큰 물질들이므로 비트라인의 기생용량을 증대시키는데 많은 기여를 하고 있는 것이다.
본 발명은 비트라인과 비트라인 및 워드라인과 비트라인 사이를 유전율이 적은 물질(특히 공기)로 충진되게 하므로써 비트라인의 기생정전 용량을 줄일려는 것이다.
제2도에 본 발명의 비트라인 제조방법이 도시되어 있다.
먼저, 제2도의 a에 도시한 바와같이, 반도체기판(10)상에 워드라인(12)을 형성한다. 워드라인 위에는 산화막(l3)이 덮혀있다.
다음에, 제2도의 b와 같이 워드라인의 폴리실리콘을 산화시켜서 워드라인 주위에 산화막(14)을 형성한다.
그 후 제2도의 c와 같이, 폴리실리콘을 증착한 후 에치백하여 워드라인 옆에 폴리실리콘 사이드 윌(15)을 형성한다.
다음에 제2도의 d와 같이, 스텝카버리지가 나쁜 실리콘 산화막(예로서, SiH4+O2)(16)을 상압하에서 화화기상 증착시켜서, 워드라인 상층부(17)에 실리콘 산화막이 빨리 자라게 하여 서로 맞닫게 하여서 중간부분에 보이드(Void) 즉 빈 공간(18)을 형성한다.
그 후 제2도의 e와 같이, 워드라인의 사이드 윌 물질(여기서는 폴리실리콘)과 선택비가 있는 가스혼합을 사용하여 에치하여 비트라인 콘택홀(19)을 형성한다.
마지막으로 제2도의 f와 같이, 보이드가 매립되지 아니하도록 하면서 비트라인용 도전물질(20)을 데포지션하고, 비트라인을 형성한다.
이러한 방법으로 형성된 비트라인의 구조는 비트라인과 비트라인 사이 및 비트라인과 워드라인 사이에 반공간이 존재하게되고, 이 공간은 유전율이 다른 절연물질보다 작으므로 결국 비트라인의 정전용량이 작아지게 된다.
그리고 워드라인과 워드라인 사이 및 워드라인과 비트라인 사이에도 반 공간이 존재하게 되어 워드라인의 정전용량도 줄어들게 된다.

Claims (3)

  1. 비트라인 제조방법에 있어서, a) 실리콘기판상에 폴리실리콘 워드라인을 형성하는 단계, b) 상기 워드라인 주위에 산화막을 형성하는 단계, c) 폴리실리콘을 증착하고 에치백하여 워드라인 주위에 폴리실리콘사이드 윌을 형성하는 단계, d) 스텝카버리지가 나쁜 산화막을 증착하여 워드라인과 워드라인 사이에 반공간을 형성하는 단계, e) 비트라인 콘택홀을 형성하는 단계, 그리고 f) 비트라인용 도전물질에 의하여 상기 빈 공간이 매립되지 않도록 하면서 도전물질을 데포지션하여 비트라인을 형성하는 단계를 포함하여 이루어지는 비트라인 제조방법.
  2. 제1항에 있어서, 상기 e) 단계에서 비트라인 콘택을 형성하는 단계는 사이드 윌 물질(폴리실리콘)과 선택비가 있는 가스혼합을 사용하여 상기 (d) 단계에서 증착한 산화막을 식각하는 것이 특징인 비트라인 제조방법.
  3. 비트라인 콘택이 형성된 부위를 제외한 워드라인과 워드라인 사이에 반 공간이 존재하고, 비트라인 콘택부와 워드라인 콘택부 사이에도 상기 공간이 위치하는 것이 특징인 비트라인 구조.
KR1019910022832A 1991-12-13 1991-12-13 비트라인 구조 및 그 제조방법 KR940007295B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022832A KR940007295B1 (ko) 1991-12-13 1991-12-13 비트라인 구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022832A KR940007295B1 (ko) 1991-12-13 1991-12-13 비트라인 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930014938A KR930014938A (ko) 1993-07-23
KR940007295B1 true KR940007295B1 (ko) 1994-08-12

Family

ID=19324710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022832A KR940007295B1 (ko) 1991-12-13 1991-12-13 비트라인 구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR940007295B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR930014938A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
US6255156B1 (en) Method for forming porous silicon dioxide insulators and related structures
US4785337A (en) Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
EP0348046B1 (en) Method of producing a semiconductor device
US4833094A (en) Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US5801079A (en) Method for manufacturing a stacked capacitor type semiconductor memory device with good flatness characteristics
KR940001426B1 (ko) 고집적 반도체 메모리장치 및 그 제조방법
JP2548957B2 (ja) 半導体記憶装置の製造方法
US5187548A (en) Stacked capacitor of a dram cell with fin-shaped electrodes having supporting layers
KR960003773B1 (ko) 디램(DRAM) 셀(Cell) 제조방법
JPH06151748A (ja) 半導体装置の製造方法
US6472717B1 (en) Method for fabricating reduced contacts using retardation layers
US5523600A (en) Active device constructed in opening formed in insulation layer
US5219780A (en) Method for fabricating a semiconductor memory cell
JPH0582797A (ja) 不揮発性メモリ装置の製造方法
US5145801A (en) Method of increasing the surface area of a mini-stacked capacitor
KR940007295B1 (ko) 비트라인 구조 및 그 제조방법
US5723374A (en) Method for forming dielectric spacer to prevent poly stringer in stacked capacitor DRAM technology
US6503798B1 (en) Low resistance strap for high density trench DRAMS
US6171926B1 (en) Methods for fabricating integrated circuit capacitor electrodes using first and second insulating layers and a buffer layer
US6020642A (en) Interconnection system in a semiconductor device
US5880527A (en) Contact structure for semiconductor device
US5541133A (en) Method of manufacturing insulated electrodes in a semiconductor device and semiconductor device manufactured by such a method
US5121175A (en) Semiconductor device having a side wall film
JPH0254960A (ja) 半導体装置の製造方法
US6303491B1 (en) Method for fabricating self-aligned contact hole

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050721

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee