[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR920009170B1 - 적층세라믹 전자부품의 제조방법 - Google Patents

적층세라믹 전자부품의 제조방법 Download PDF

Info

Publication number
KR920009170B1
KR920009170B1 KR1019890702060A KR890702060A KR920009170B1 KR 920009170 B1 KR920009170 B1 KR 920009170B1 KR 1019890702060 A KR1019890702060 A KR 1019890702060A KR 890702060 A KR890702060 A KR 890702060A KR 920009170 B1 KR920009170 B1 KR 920009170B1
Authority
KR
South Korea
Prior art keywords
ceramic
electrode
sheet
embedded
multilayer
Prior art date
Application number
KR1019890702060A
Other languages
English (en)
Other versions
KR900701022A (ko
Inventor
게이이찌 나가오
히데유끼 오끼나가
야스다까 호리베
히꼬지 오꾸먀아
마사히로 가또오
다가시 이구찌
아끼라 오미
요시유끼 미우라
Original Assignee
마쓰시다 덴기 산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63052860A external-priority patent/JPH01226140A/ja
Priority claimed from JP63052851A external-priority patent/JP2762448B2/ja
Priority claimed from JP63052846A external-priority patent/JPH01226137A/ja
Priority claimed from JP5282188A external-priority patent/JP2636306B2/ja
Priority claimed from JP63052835A external-priority patent/JP2638044B2/ja
Priority claimed from JP63052825A external-priority patent/JP2636307B2/ja
Priority claimed from JP63098655A external-priority patent/JPH01270212A/ja
Priority claimed from JP63268458A external-priority patent/JP2808615B2/ja
Application filed by 마쓰시다 덴기 산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쓰시다 덴기 산교 가부시기가이샤
Publication of KR900701022A publication Critical patent/KR900701022A/ko
Application granted granted Critical
Publication of KR920009170B1 publication Critical patent/KR920009170B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28BSHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B19/00Machines or methods for applying the material to surfaces to form a permanent layer thereon
    • B28B19/0015Machines or methods for applying the material to surfaces to form a permanent layer thereon on multilayered articles
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/4505Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application
    • C04B41/4511Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements characterised by the method of application using temporarily supports, e.g. decalcomania transfers or mould surfaces
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5194Metallisation of multilayered ceramics, e.g. for the fabrication of multilayer ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/308Stacked capacitors made by transfer techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
적층세라믹 전자부품의 제조방법
[도면의 간단한 설명]
제1도는 적층세라믹 콘덴서의 일부를 단면으로 나타낸 도.
제2도는 세라믹 세라믹 생시이트의 위에 스크린 인쇄법에 의하여 전극잉크를 인쇄하는 상태를 설명하기 위한 도.
제3도는 다층화 했을때의 적층세라믹 콘덴서의 단면도.
제4도는 적층세라믹 콘덴서에 있어서의 적층수에 대한 중심부와 주변부에서의 두께의 차를 설명하기 위한 도.
제5도는 그라비아 인쇄기를 사용하여 세라믹의 슬러리를 도포하는 상태를 설명하기 위한 도.
제6도는 그라비아 인쇄기를 사용하여 세라믹의 슬러리를 전극이 형성된 베이스필름의 위에 도포하는 상태를 설명하기 위한 도.
제7a, b, c도는 전극을 세라믹의 슬러리에 매립한후, 세라믹의 슬러리가 건조됨에 따라 그 표면에 전극에 기인하는 요철이 발생하는 상태를 설명하는 도.
제8도 및 제9도는 본 발명의 제1의 실시예에 있어서의 전극매립 세라믹 생시이트를 적층하는 상태를 설명하기 위한 도.
제10도 및 제11도는 상기 제1 실시예의 변형예를 나타낸 도.
제12도는 가압롤러를 사용하여 전극매립 세라믹 생시이트를 전사하는 방법을 설명하기 위한 도.
제13도 내지 제16도는 전극매립 세라믹 생시이트를 적층할때의 위치맞춤에 핀을 사용하는 경우의 상태를 설명하기 위한 도.
제17도는 상기 제13도 내지 제16도의 실시예의 변형예를 나타낸 도.
제18도 내지 제25도는 전극매립 세라믹 생시이트를 적층할때의 위치맞춤에 금형을 사용하는 경우의 상태를 설명하기 위한 도.
제26도는 전극매립 세라믹 생시이트의 제조방법의 일예를 설명하기 위한 도.
제27도는 닥터 블레이드를 사용하여 전극매립 세라믹 생시이트를 제조하는 상태를 나타낸 도.
제28도는 가압식의 도포기를 사용하여 전극매립 세라믹 생시이트를 제조하는 상태를 나타낸 도.
제29a도 내지 d도는 본 발명의 제2의 실시예.
제30a도 내지 d도는 본 발명의 제3의 실시예.
제31a, b도는 본 발명의 제4 의 실시예.
제32도 내지 제35도는 본 발명의 제5의 실시예.
제36도는 본 발명의 제6의 실시예.
제37도는 본 발명의 제7의 실시예에 있어서의 각각 전극매립 세라믹 생시이트를 적층하는 상태를 설명하기 위한 도.
[발명의 상세한 설명]
[기술분야]
본 발명은 비디오 테이프레코더, 액정텔레비, OA기기등의 전기제품에 널리 사용되고 있는 적층세라믹콘덴서등의 적층 세라믹 전자부품의 제조방법에 관한 것으로, 기타에도 널리 다층세라믹기판, 적층바리스터, 적층압전소자등의 적층 세라믹전자부품을 제조할때에 있어서도 이용가능한 것이다.
[배경기술]
근년, 전자부품의 분야에 있어서, 회로기판의 고밀도화에 따라 적층세라믹 콘덴서등의 점차적인 미소화 및 고성능화가 요망되고 있다. 여기서는 적층세라믹 콘덴서를 예로들어 설명한다.
제1도는 적층세라믹 콘덴서의 일부를 단면으로 나타낸 도이다. 제1 도에 있어서, 1은 세라믹층, 2는내부전극, 3은 외부전극이다. 상기 내부전극(2)은 외부전극(3)에 교대로 접속되어 있다.
종래 적층세라믹 콘덴서는 다음과 같은 제조방법에 의하여 제조되고 있었다.
먼저 소정의 크기로 절단된 세라믹 생시이트에 소정의 전극잉크를 인쇄하고 상기 전극잉크를 건조시켜 전극잉크막으로 하고, 이 전극잉크막이 형성된 세라믹 생시이트를 필요배수만큼 적층하여 세라믹 생적층체로하고 이 세라믹 생저층체를 소망하는 형상으로 절단하고 소성하여 외부전극을 부착시켜 완성시키고 있었다.
그러나 이와 같은 세라믹 생시이트상에 전극잉크를 직접인쇄하는 방법은 전극잉크를 세라믹 생시이트상에 인쇄할때에 전극잉크에 포함되는 용제(통상 시판되고 있는 전극잉크중에는 30중량% 정도에 디에틸렌 글리콜 모노부틸에텔등의 용제가 포함되어 있다)에 의하여 세라믹 생시이트가 부풀어 물기를 띠거나(膨潤하거나) 물기가 스며들거나 하는 것이 문제가 되어 있었다. 또한, 세라믹 생시이트가 얇아질수록 세라믹 생시이트 자체에 핀홀도 발생하기 쉬워지기 때문에 내부전극끼리의 단락(short)이 발생되어 버리는 문제점이 있었다. 종래부터 이 문제에 대하여 몇가지의 방법에 채용되고 있었다.
제2도는 세라믹 생시이트상에 스크린 인쇄법에 의하여 전극잉크를 인쇄하는 상태를 설명하기 위한 도이다. 제2도에 있어서, 4는 스크린 프레임, 5는 스크린, 6은 전극잉크, 7은 스퀴즈(squege), 8은 대, 9는 베이스필름, 10은 세라믹 생시이트, 11은 인쇄된 전극이다. 또 화살표는 스퀴즈(7)의 이동방향을 나타낸다. 제2도와 같이하여 전극이 인쇄된 세라믹 생시이트를 필요매수만큼 적층하여 세라믹 생적증체로 하고, 이 세라믹 생적층체를 소망하는 형상으로 절단하고 소성하여 외부전극을 부착시켜 적층세라믹 콘덴서가 완성되고 있었다.
종래부터 적층세라믹 콘덴서의 용량을 증가시키려고 세라믹층의 두께를 얇게하는 일이 시도되고 있었다. 여기서 세라믹층의 두깨를 얇게하기 위해서는 세라믹 생시이트를 얇게할 필요가 있다. 그러나 세라믹 생시이트가 얇아지면 그 자체의 기계적강도가 저하되어 버린다. 이때문에 세라믹 생시이트의 두께가 20미크론 정도이하가 되면 이미 세라믹 생시이트 단독으로서는 취급할 수가 없다고 하는 문제점(이하 문제점 1이라고 함)이 있어 박층화에는 한계가 있었다. 또한 세라믹 생시이트 표면에 전극잉크가 인쇄되는 경우 세라믹 생시이트가 전극잉크에 의하여 팽윤(膨潤)도는 용해되기 때문에 (또는 세라믹 생시이트 표면의 미소한 요철(凹凸)에 잉크가 스며들어) 특히 세라믹 생시이트가 얇아질수록 단락을 발생하기 쉽다고 하는 문제점(이하, 문제점 2라함)도 있었다.
또 적층세라믹 콘덴서에 있어서는 적층수가 증가함에 따라 내부전극에 기인하는 적층세라믹 콘덴서의 외관등에 부분적인 두께 불균일 혹은 단차가 발생하여 버린다. 다음에 제3도, 제4도를 사용하여 이 점에 대하여 더욱 상세히 설명한다.
제3도는 다층화했을때의 적층세라믹 콘덴서의 단면도이다. 제3 도에 나타낸 바와 같이 적층세라믹 콘덴서의 중심부(내부전극 2의 적층수가 많다)의 두께(A)에 비하여 주변부(내부전극 2의 적층수가 적다)의 두께(B)가 작다는 것을 알 수 있다.
제4도는 적층수에 대한 중심부와 주변부에 있어서의 두께의 차를 설명하는 도이다. 여기서 사용된 세라믹 생시이트의 두께는 20미크론, 내부전극(2)의 두께는 4미크론이다. 제4도로부터 적층수가 10층을 초과하면 중심부와 주변부에서의 두께의 차가 20미크론 즉 사용된 세라믹 생시이트의 두께를 초과해 버리는 것을 알 수 있다. 이 두께 불균일(전극의 두께분)에 의한 요철때문에 적층세라믹 콘덴서로서의 균일한 적층이 되지 않고 층간박리(delamination)나 클랙(균열)등의 문제(이하, 문제점 3이라 함)를 발생하고 만다.
종래부터 이들 문제점(문제점 1, 문제점2 및 문제점 3)에 대하여 몇가지의 시도가 채택되고 있었다.
먼저, 문제점 1에 대하여 고려되고 있었던 시도로서 특개소 52-63413호 공보에서는 세라믹 생시이트를 취급하기 쉽도록 세라믹 생시이트를 베이스필름에 접착한 그대로 이 세라믹 생시이트의 표면에 전극잉크를 인쇄하고 적층후, 베이스필름을 박리하는 방법이 제안되고 있다. 그러나 이 방법에 있어서 문제점 1은 어느정도 해결되나, 문제점 3에 관해서는 해결이 되지 않는다. 또한 문제점 2에 관해서는 세라믹 생시이트에 스며들어간 전극잉크의 용제는 세라믹 생시이트의 반대측(전극잉크가 인쇄되지 않은측)이 베이스필름에 의하여 덮혀져 있으므로 이 반대측으로부터 증발할 수 없게 되어 세라믹 생시이트중에 남게되어 버린다. 즉 종래보다 더욱 긴시간 세라믹 생시이트에 전극잉크의 용제가 남게되어 종래보다 더욱 세라믹 생시이트가 전극잉크에 의하여 젖어지기 쉬워지는 문제점(문제점 2)이 커지게 된다.
또, 특개소 59-172711호 공보에서 제안되고 있는 방법은 베이스필름상에 형성된 전극을 세라믹 생세이트에 매립하고 베이스필름별로 적층, 소성하여 적층세라믹 콘덴서를 제조하는 것이다. 이 제안에 의하면 문제점 2 및 문제점 3에 관해서는 어느정도 해결되나 문제점 1은 남게된다. 이것은 이 제안에 있어서는 베이스필름별로 소성하기 때문에 베이스필름 자체의 막두께가 1.5∼14미크론 정도로 대단히 얇은 것을 사용할 필요가 있기 때문이다. 또 적층수에 비례하여 소성되는 베이스필름의 량도 증가되어버려 층간박리가 발생하기 쉬워진다. 이때문에 적층수를 증가시킬수록 베이스필름은 얇게할 필요가 있다. 또 이와 같은 얇은 베이스필름은 취급하기가 어렵고 기계적강도도 나빠서 실용적이라고는 말할 수가 없다.
또 문제점 2에 대하여 고려되고 있던 방법으로서 전극을 전사하려고 하는 것이 있다. 즉 특개소 52-15879호 공보, 특개소63-31104호 공보 및 특개소 63-32909호 공보에서는 전극잉크를 세라믹 생시이트 표면에 인쇄하는 것이 아니라 열전사하므로서, 전극잉크의 용제에 의한 악영향을 방지하면서 세라믹 생시이트상에 전극잉크막을 형성하여 적층세라믹 콘덴서의 수율을 높이고저 하는 방법이 제안되고 있다. 그러나 이 방법에서는 세라믹 생시이트와 전극의 양쪽을 열전사에 의하여 교대로 적층하게 된다. 즉, 내부전극의 적층수를 예를들면 50층으로 했을경우 세라믹 생시이트의 적층에서 50회이상, 전극의 적층에서 50회, 최저합계 100회 이상의 열전사를 반복하게 된다. 또 세라믹 생시이트가 1층만으로서는 핀홀의 발생가능성이 높기 때문에 수율을 높이기 위해서는 세라믹 생시이트의 2층 연속전사가 고려된다. 그러나 이 경우는 합계 150회 이상의 열전사가 반복되게 된다. 또한 각 전사된 층의 열이력이 다르게 된다.
즉 최초에 열전사된 층은 그후 150회 가까이 열이력이 가해지고, 한편 최후에 적층된 층은 그후 수회의 열이력이 가해질뿐이다. 일반적으로 이와 같은 열이력이 가해질때마다 세라믹 생시이트는 조금씩 열변형되어 버리기 때문에 처음에 열전사된 층일수록 열이력이 커지고 최후에 적층된 층에 비교하여 변형이 커진다. 이때문에 세라믹 생시이트가 변형하거나 두께가 변화하거나 혹은 전극의 면적이 변화하거나 전극의 적층위치가 어긋나거나 하여 적층후의 절단시등에 불량이 발생하기 쉽다. 또 균일한 두께로 성형한 세라믹 생시이트 표면에 전극을 뒤로부터 전사하게 되어 아무래도 전극의 두께에 기인하는 적층불균일이 발생하여 버려 문제점 3을 해결할 수는 없게 된다. 또 특개소63-51616호 공보에서는 필름상에 전극잉크막을 설치한후, 세라믹 생시이트에 전극막이 겹쳐지도록 하여 상기 전극잉크막을 세라믹 생시이트에 열전사하고, 이 세라믹 생시이트를 복수매 적층하여 소성하는 것이 제안되고 있다.
그러나 이 방법에서는 세라믹 생시이트의 열에 의한 적층의 전에 전극잉크막의 열전사가 필요하게 되어 세라믹 생시이트에 열이력이 가해져 버리기 때문에 정밀도가 나빠져 버린다. 또 전극이 치수적으로 확고하게 베이스필름의 위가 아니고 열연화성을 갖는 세라믹 생시이트의 위에 열전사된 후에 열전사되게 된다. 이때 세라믹 생시이트뿐만 아니라 베이스필름도 전극의 전사시에 열변형을 일으켜 적층정밀도를 악화시킬 가능성이 커진다. 이때문에 이 방법에서는 내열성(내열변형성)에 뛰어난 베이스필름의 사용이 불가결하게 되어 제조가격을 증가시키게 된다. 또 이 제안에 있어서도 균일한 두께로 형성한 세라믹 생시이트 표면에 전극을 뒤로부터 전사하게 되어 아무래도 전극의 두께에 기인하는 적층불균일이 발생하여버려 문제점 3을 해결할 수는 없게 된다.
또, 특개소63-51617호 공보에서는 전극의 전사는 전극패턴에 일치하는 돌출부를 구비한 압압다이로 필름을 세라믹 생시이트 위에 가열압압하여 전극층으로부터 소정패턴의 전극을 세라믹 생시이트에 전사하는 것이 제안되고 있다. 그러나 이 경우는 돌출부를 사용하면 아무래도 그 부분의 세라믹 생시이트의 두께가 변화하게 된다. 또 전극의 수만큼 돌출부가 필요하게 되어, 아무리해도 각 돌출부에 있어서의 압력이 불균일하게 되어 버리게 된다. 이때문에 각 전극의 위치에 있어서의 세라믹 생시이트의 두께 혹은 압축율이 불균일하게 된다. 또 1개의 전극을 전사하는 돌출부에 있어서도 압력분포가 있어 (일반적으로 마지널쫀이라 불리는 형상으로 철판인쇄에 있어서 잉크의 농도 얼룩이등의 발생원인이 되고 있다), 세라믹 생시이트의 두께가 변화하게 된다. 또 세라믹 생시이트 자체도 세라믹 생시이트가 형성된 베이스필름도 적층전에 부분적인 열압력을 받기 때문에 불규칙한 변형을 일으키기 쉽다. 또 특개소63-51616호 공보와 동일하게 전극이 치수적으로 확고한 베이스필름상이 아니고 열연화성을 가지는 세라믹 생시이트상에 열전사된 후 열전사되게 된다. 이때문에 특개소63-51616호 공보의 경우와 마찬가지로 문제점 3을 해결할 수가 없게 된다.
또 특개소 63-53912호 공보와 같이 자외선경화형 수지를 함유하는 내부전극이 전극잉크막을 세라믹 생시이트에 전사, 적층하는 세라믹 적층체의 내부전극형성 방법이 제안되고 있다. 그러나 이 방법에서는 전극잉크는 캐리어 필름측만이 경화하고, 전극잉크의 표면측(캐리어필름이 아닌쪽)은 미경화 또는 반경화상태이어서 점착(粘着)성을 가지고 있다. 이와 같은 소위 생건조의 전극잉크 표면은 순간적인 일로도 먼지나 오염이 부착되기 쉬워 취급하기 어렵다. 또 전극잉크를 인쇄한후, 표면이 생건조이기 때문에 캐리어필름을 감아들일 수가 없다. 또한 전극잉크를 세라믹 생시이트에 전사한후, 세라믹 생시이트는 케리어필름에 유지되지 않고 적층되게 된다. 이때문에 세라믹 생시이트가 20미크론 정도이하의 두께가 되면 세라믹 생시이트 자체의 기계적강도가 부족하여 이미 취급할 수가 없게 된다. 이때문에 세라믹 생시이트의 박층화에는 한도가 있다.
또 문제점 2에 대하여 고려되고 있던 방법으로서 미리 베이스필름상에 전극을 형성해두는 것이 있다. 예를 들면 특개소 56-105244호 공보에서는 베이스필름상에 전극잉크막을 인쇄형성해 두고 다음에 그 위에 캐스팅법으로 세라믹 생시이트를 형성하는 방법이 제안되고 방법이 제안되고 있다. 또 특공소40-19975호 공보와 같이 베이스필름상에 전극잉크를 도포, 건조후, 연속적으로 유전체 슬러리를 도포하고, 이것을 지지체(베이스필름)로부터 박리하므로서 전극매립 세라믹 생시이트를 얻는 방법이 있다. 이 방법에 의하면 문제점 2는 어느 정도 해결할 수가 있으나, 문제점 1에 관해서는 해결되지 않는다.
즉, 이들의 방법에 의하여 제작한 전극매립 세라믹 생시이트는 베이스필름으로부터 박리되어 적층되기 때문에 그 막두께가 얇아지면 기계적강도가 극단적으로 감소하기 때문에 예를들면 20미크론 이하에서는 이미 그 자체로서는 취급할 수 없게 된다는 문제(문제점 1)이 남는다.
또, 전극을 세라믹 생시이트에 매립하여 적층세라믹 콘덴서를 제조하는 방법으로서, 특개소 55-124225호 공보, 특공소 62-35255호 공보에서 제안되고 있는 방법이 있다. 그러나 이들의 제조방법은 1매의 베이스필름의 위에 유전체 및 전극을 교대로 복수층에 걸쳐 그라비아 인쇄등의 방법을 사용하여 인쇄적층하는 것이다. 이때문에 역시 전극에 포함되는 용제에 의하여 세라믹 생시이트가 젖어버린다는 문제점이 있다. 또 특공소 60-49590호 공보와 같이 제1의 세라믹 생시이트상에 제1의 전극을 인쇄하고 다음에 이 전극을 덮도록 세라믹분말을 포함하는 페스트를 인쇄, 건조시켜 제1의 보조세라믹층을 형성하고 다시 제2의 세라믹 생시이트를 중첩시키는 방법이 제안되고 있다. 이 방법에 의하면 내부전극간에 세라믹 생시이트 및 보조세라믹층이 형성(즉 세라믹 생시이트가 2중이됨)되게 된다. 또 특공소 62-27721호 공보에서는 동일한 방법이 제안되고 있다. 그러나 어느방법도 전극이 형성된(또는 전극이 매립된) 세라믹 생시이트는 베이스필름으로부터 박리된 상태로 적층되게 된다. 이때문에 세라믹 생시이트가 20미크론 정도이하의 두께가 되면 세라믹 생시이트 자체의 기계적 강도가 부족되어 이미 취급할 수 없게 된다. 이때문에 세라믹 생시이트의 박층화에는 한도가 있다.
또 특개소 52-135050호 공보, 특개소 52-133553호 공보에서는 단차부 즉 주변부에 새롭게 내부전극분만큼 제거한 세라믹 생시이트를 삽입개재하고 이것을 적층후 소성하는 방법이 제안되고 있다. 그러나 이 방법에 의하면 세라믹 생시이트를 정밀도 좋게 예를들면 3.5×1.0밀리미터의 크기로 수백개이상 제거할 필요가 있다. 특히 세라믹 생시이트 단체에서는 그 얇기, 유연성등에 의하여 기계적으로 거의 취급할 수가 없다. 가령 취급했다해도 정밀도 좋게 펀칭등으로 절결가공하는 것은 어렵다. 마찬가지로 특개소61-102719호 공보와 같이 세라믹 생시이트 및 전극시이트의 양쪽을 펀칭으로 절결하여 손차적층으로 적층세라믹 콘덴서의 제조방법도 있으나, 이것도 양산성에 문제가 있다. 예를들면 한번에 다수 펀칭하는 것은 인쇄하는 것보다 가격적으로도, 정밀도적으로도 불리하다. 또 전극시이트의 두께를 5미크론 이하로 했을 경우 전극시이트의 물리적인 강도가 펀칭이나 핸드링에 견딜수 없는 것이 된다.
또 특개소 52-135051호 공보에서는 세라믹 생시이트상에 먼저 내부전극잉크를 도포하고, 다시 내부전극 잉크를 도포한 나머지의 부분에 유전체잉크를 도포하고 이것을 내부전극잉크의 취출위치를 다르게 하여 중첩, 가압, 소성하는 방법이 제안되고 있다. 그러나 이 경우에는 새롭게 인쇄한 유전체잉크에 포함되는 용제에 의하여 밑의 적층체가 젖는다는 문제가 남는다. 이때문에 세라믹 생시이트가 얇을수록 단락이나 내전압 특성을 열화시키기 쉽다.
또 전극잉크에 용제를 사용하지 않는 방법으로서 특개소 53-51458호 공보등의 전극형성 방법이 있다. 또 특개소 57-102166호 공보와 같이 활성화 패스트를 사용한 무전해 도금법에 의한 방법도 있으나 전극형성을 무전해 도금기술을 사용하여 행하기 때문에 세라믹 생시이트를 도금액에 침적하므로서 새로운 문제가 발생한다. 이외에도 특개소 53-42353호 공보와 같이 세라믹 생시이트를 부분적으로 절결하거나 오목한 형성으로 가공하는 것도 고려되고 있으나 실용적이 못된다.
또 특개소 56-94719호 공보도 동일한 것으로서 적층체상에 생긴 단차의 개소에 세라믹 생시이트를 형성하고저 한 것으로 양산성이 좋다고는 생각할 수 없다.
지금까지는 적층세라믹 콘덴서의 제조에 있어서의 문제점으로서 세라믹 생시이트가 얇아지므로서 발생하는 기계적강도와 그에 수반하는 취급상의 문제점(문제점 1), 세라믹 생시이트 표면에 전극잉크를 인쇄할 때 그 잉크의 영향에 의하여 세라믹 생시이트가 얇아질수록 단락이 발생하기 쉽다는 문제점(문제점 2), 또 중심부와 주변부에서의 두께 불균일에 의한 요철때문에 균일한 적층이 되지 않으므로서 발생하는 층간박리나 균열등의 문제점(문제점 3)을 예로들고 또 종래부터 제안되고 있는 여러가지의 방법에서는 이들의 문제점 1∼3이 만족스럽게 제거되지 않는다는 것을 설명하였다.
또, 상기 문제점과는 별도로 종래에 있어서는 지지체상에 형성된 전극의 위에 세라믹의 슬러리를 얇게 도포하여 전극매립 세라믹 생시이트를 작성할때에 상기 전극을 손상시켜 버리면 단선 또는 제품의 특성이 나빠져 버린다는 문제점을 가지고 있다. 이때문에 전극을 매립한 세라믹 슬러리의 적당한 도포방법이 없었다. 이것을 이하에 제5도, 제6도를 사용하여 설명한다.
제5도는 그라비아 인쇄기를 사용하여 세라믹의 슬러리를 도포하는 상태를 설명하기 위한 도이다. 제5도에 있어서 12는 세라믹의 슬러리, 13은 그라비아판, 14는 셀, 15는 닥터(docter), 16은 압동(압胴)이다. 여기서 세라믹의 슬러리(12)는 그라비아판(13)의 표면에 형성된 셀(14)중에 들어가고 여분의 세라믹의 슬러리가 닥터(15)에 의하여 긁어진후 압동(16)에 의하여 그라비아판(13)의 표면에 압압된 베이스필름(9)의 표면에 도포시킨다. 다시 베이스필름(9)의 표면에 도포된 세라믹의 슬러리(12)가 건조되어 세라믹 생시이트(10)가 된다.
제6도는 그라비아 인쇄기를 사용한 세라믹의 슬러리를 전극이 형성된 베이스필름상에 도포하는 상태를 설명하기 위한 도이다. 제6도에 있어서, 17은 전극이고 미리 인쇄후에 건조된 것이다. 제5도와 다른것은 베이스필름의 표면에 전극(17)이 미리 형성되어 있는 점이다. 여기서 제6도와 같이 전극(17)을 세라믹 생시이트(10)의 속에 매립하는 경우 그라비아 인쇄기의 세라믹의 슬러리를 도포할때의 압력이, 압동(16)이 있기 때문에 낮게할 수가 없고 이때문에 전극(17)이 상처가 나버려 안정되게 세라믹 생시이트(10)에 매립할 수가 없었던 것이었다.
또 제7a도∼제7c도는 전극을 세라믹의 슬러리에 매립한후, 세라믹의 슬러리가 건조됨에 따라서 그 표면에 상기 전극에 기인하는 요철이 발생하는 상태를 나타낸 도이다. 제7도에 있어서, 18은 요철이 생긴 세라믹 생시이트, 19는 요철이 생긴 전극매립 세라믹 생시이트이다.
여기서 제7a도와 같이 베이스필름(9)상에 형성된 전극(17)은 제7b도와 같이 세라믹의 슬러리(12)에 매립된다. 다음에 세라믹의 슬러리(12)가 건조되고 세라믹 생시이트(18)가 형성될때 제7c도에 나타낸 바와 같이 전극(17)에 기인하는 요철이 세라믹 생시이트(18)의 위에 생겨 버린다. 이와 같은 요철의 발생은 전극(17)의 두께에 정도에도 따르나 세라믹 생시이트(18)가 20미크론 이하로 얇아질수록 나타나기 쉽다는 문제가 있었다.
[발명의 개시]
본 발명은 이와 같은 종래의 문제점을 해결하는 것으로, 세라믹 생시이트의 두께가 얇아졌을 경우에도 세라믹 생시이트의 취급성을 손상하는 일이 없고 또 단락 발생율을 저하시키고 적층수를 증가했을 경우에도 전극두께에 기인하는 요철의 발생을 저감할 수 있는 적층세라믹 전자부품의 제조방법을 제공하고저 하는 것이다.
이 목적을 달성하기 위하여 본 발명의 적층세라믹 전자부품의 제조방법은 지지체상에 형성된 전극매립 세라믹 생시이트를 상기 지지체로부터 박리하는 일없이 다른 세라믹 생시이트 또는 다른 전극위에 압착시킨후 상기 지지체만을 박리하고 상기 전극매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 전극상에 전사하므로서 전사하는 것을 특징으로 한다.
이 제조방법에 의하면 전극 및 세라믹 생시이트를 지지체와 함께 취급하므로서 20미크론 이하의 얇은 세라믹 생시이트에 있어서도 기계적강도를 유지하면서 적층할 수가 있게 된다.
또 본 발명에 있어서는 전극이 세라믹 생시이트내에 매립되어 있기 때문에 세라믹 생시이트상에 전극을 형성하는 것보다도 전극에 기인하는 요철의 발생을 저감할 수 있게 된다.
특히 본 발명에 있어서 전극매립 세라믹 생시이트의 표면에 발생하는 전극에 기인하는 요철에 대하여 세라믹의 슬러리를 도포한후, 상기 세라믹의 슬러리의 표면에 수직이 아닌 방향으로부터 바람을 불어대는 복수개의 노즐로부터 바람을 분출하여 지지체를 경사지게 하여 건조시키는 규칙적인 요철을 가지는 닥터블레드 또는 도포기를 사용하여 세라믹의 슬러리를 도포한다. 또는 세라믹의 슬러리를 로터리 스크린을 포함하는 스크린 인쇄법에 의하여 도포하는 등의 방법에 의하여 효과적으로 평탄화된 전극매립 세라믹 생시이트를 만들수가 있다. 그리고 이 효과적으로 평탄화된 전극매립 세라믹 생시이트를 사용하므로서 용이하게 박층화, 고적층화된 적층세라믹 전자부품을 제조할 수 있게 된다.
즉 본 발명은 상기한 구성에 의하여 전극이 건조되고 있기 때문에 전극잉크중에 포함되는 용제에 의하여 세라믹 생시이트가 침식, 팽윤을 일으켜 단락하는 일이 저감되어 다층화된 적층세라믹 콘덴서를 제조할때에 사용해도 전극을 세라믹 생시이트에 매립하므로서 전극에 의하여 발생하는 단차를 저감할 수 있게 된다.
또 전극을 세라믹 생시이트에 매립할때에 압동을 사용하지 않는 그라비아 인쇄법을 채택할 수도 있어 이 경우 지지체 표면에 형성된 전극을 손상하는 일없이 세라믹의 슬러리를 도포할 수가 있게 된다.
[발명을 실시하기 위한 최선의 형태]
이하 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다.
[실시예 1]
이하, 본 발명의 제1도의 실시예의 적층 세라믹 전자부품의 제조방법에 대하여 적층세라믹 콘덴서를 예로들어 도면을 참조하면서 설명한다.
제8도 및 제9도는 본 발명의 제1의 실시예에 있어서의 전극매립 세라믹 생시이트를 적층하는 상태를 설명하기 위한 도이다. 제8도, 제9도에 있어서 20은 대, 21,21a는 베이스필름, 22는 세라믹 적층체, 23,23a는 전극, 24는 세라믹 생시이트, 25는 전극매립 세라믹 생시이트이고, 전극(23a)과 세라믹 생시이트(24)로 구성되어 있다. 26은 히터, 27은 가압반, 28은 전사된 전극, 29는 전사된 세라믹 생시이트, 30은 전사된 전극매립 세라믹 생시이트이고 전사된 전극(28)과 전사된 세라믹 생시이트(29)로 구성되어 있다. 또 화살표는 가압반(27)의 움직이는 방향을 나타낸다. 여기서 가압반(27)은 필요에 따라 히터(26)에 의하여 가열할 수가 있다.
먼저, 제8도를 사용하여 설명한다. 먼저, 베이스필름(21a)의 전극매립 세라믹 생시이트(25)가 형성되어 있지 않은 측에 히터(26)에 의하여 필요에 따라 가열할 수 있는 가압반(27)을 위치시킨다. 한편 베이스필름(21a)의 전극매립 세라믹 생시이트(25)가 형성된 측에 대(20)위에 고정한 베이스필름(21) 및 세라믹 생적층체(22)를 놓는다. 이때 세라믹 생적층체(22)의 표면에 전사, 인쇄등의 적절한 방법에 의하여 전극(23)을 형성해둔다. 여기서 세라믹 생적층체(22)의 표면에는 반드시 전극(23)이 형성되어 있을 필요는 없다. 다음에 이 제8 도에 나타낸 상태로부터 가압반(27)에 의하여 세라믹 생적층체(22)의 표면에 베이스필름(21a)의 표면에 형성된 전극매립 세라믹 생시이트(25)를 가압 밀착시킨다.
다음에 제9도를 사용하여 설명한다. 이 제9도는 제8도에 나타낸 매립세라믹 생시이트(25)를 전사한 후의 도이다. 즉 제9도와 같이 가압반(27)에 의하여 베이스필름(12a)상의 전극매립 세라믹 생시이트(25)는 세라믹 생적층체(22)의 표면에 전사되고 이에 의하여 전사된 전극(28) 및 전사된 세라믹 생시이트(29)로 구성된 전극매립 세라믹 생시이트(30)를 형성한다.
또, 제10도 및 제11도는 상기 제1실시예의 변형예를 나타내고, 전극(23)이 형성된 세라믹 생적층체(22)의 표면에 베이스필름(21b)의 위에 형성된 세라믹 생시이트(24a)를 가압 밀착시켜 전사된 세라믹 생시이트(29a)를 혀성한후에 전극매립 세라믹 생시이트(25)를 가압밀착시키는 상태를 나타낸다. 여기서 제8도, 제9도의 공정이나 제10도, 제11도의 공정을 반복하므로서 다층에 걸쳐 적층하는 것도 가능하다.
다음에 더욱 상세히 설명한다. 먼저 전극을 형성하기 위한 잉크로서는 시판되는 파라듐전극잉크를 사용하고 이것에 용제를 가하여 점도를 조절했다.
다음에, 전극(23a)(및 세라믹 생시이트 24)용의 베이스필름(21a)으로서 필름폭 200밀리리터, 필름막두께 75미크론 중심코어직경 3인치, 길이 약 100미터인 롤러상의 폴리에칠렌 텔레프타레이터필름(이하, PET 필름이라함)을 사용하여 그 위에 유제(乳劑)두께 10미크론, 400메슈의 스테인레스 스크린을 사용한 스크린인쇄법에 의하여 상기 전극잉크를 일정간격을 두면서 연속적으로 인쇄했다. 여기서 전극의 형상은 3.5×1.0밀리미터의 것을 사용했다. 그리고 인쇄후의 전극잉크의 건조는 인쇄기의 다음에 약 125℃로 가열한 원적의 벨트로를 접속하고 전극잉크중의 용제를 증발시켜 이것을 전극(23a)으로 하였다.
다음에 세라믹의 슬러리를 만드는 방법에 대하여 설명한다. 먼저 폴리비닐 브틸럴수지를 주체로 한 바인더 수지 6.0중량부를 프탈산디브칠을 주체로한 가소제0.6중량부, 알콜계의 용제61.0중량부로 이루어진 수지용액중에 입경 약 1미크론의 티탄산바륨분말 31.0중량부와 함께 가하여 잘교반했다. 다음에 이것을 폴리에틸렌제의 병에 놓고 지르코니아 비이즈를 가하고 적당한 분산상태가 될때까지 혼합분산했다. 다음에 이것을 가여과한후, 5미크론의 멘브레인 필터를 사용하여 가압여과하여 세라믹을 슬러리로 했다.
다음에 이 세라믹의 슬러리를 도포기를 사용하여 전극(23)이 형성된 베이스필름(21a)위에 연속적으로 도포하고, 표면에 매립된 전극에 기인하는 요철이 발생하지 않도록 주의하면서 이것을 건조시켜 전극매립 세라믹 생시이트(25)로 하고 마이크로 미터로 막두께를 측정한바 세라믹 생시이트(25)의 막두께를 18미크론이었다.
다음에 이 전극매립 세라믹 생시이트(25)를 사용한 적층세라믹 콘덴서의 제조방법에 과하여 설명한다. 먼저, 두께 100미크론의 전극이 형성되어 있지 않은 세라믹 생적층체(22)를 베이스필름(21)별로 제8도의 대(20)위에 고정했다. 이 위에 제8도 및 제9도와 같이 필요한 적층수만큼 전극매립 세라믹 생시이트(25)를 전사했다. 여기서 전사는 온도 80℃, 압력 15㎏/㎠의 조건하에서 베이스필름(21a)의 쪽으로부터 가압반(27)을 사용하여 행하고 전극매립 세라믹 생시이트(25)를 가압밀착시킨 후 베이스필름(21a)을 박리하였다.
이하 이것을 반복하여 전극이 제1도와 같이 교대로 어긋나게 하고, 전극을 51층이 되게 했다. 그리고 최후로 소성시의 휘어짐 대책 및 기계적강도를 높이기 위하여 두께 100미크론의 전극이 형성되어 있지 않은 세라믹 생시이트를 전사했다. 이와 같이하여 얻은 적층제를 2.4×1.6㎜의 칩형상으로 절단한후 1300℃에서 1시간 소성하고 소성의 방법으로 외부전극을 형성했다. 이와 같이하여 본 발명에 관한 적층세라믹 콘덴서를 제작했다. 비교하기 위하여 종래법을 사용하여 동일하게 적층세라믹 콘덴서를 제조했다. 여기서 사용한 세라믹 생시이트는 상기 실시예의 세라믹의 슬러리를 도포기를 사용하여 베이스필름상에 도포, 건조시켜 제조한 것이다. 또 상기 마이크로 미터로 막두께를 측정한바 세라믹 생시이트의 막두께를 18미크론이었다. 또 이 세라믹 생사시이트는 얇고 무르기 때문에 베이스 필름으로부터 박리한 상태에서는 거의 취급할 수가 없었다. 그러므로 여기서는 세라믹 생시이트를 베이스 필름으로부터 박리하지 않고 사용했다. 즉 베이스필름상에 세라믹 생시이트를 형성한체 상기 실시예의 전극 잉크를 직접 제2도에 나타낸 바와같은 스크린 인쇄법에 의하여 인쇄하고 건조시키므로서 표면에 전극이 형성된 세라믹 생시이트를 제조했다. 다음에 이 표면에 전극이 형성된 세라믹 생시이트를 베이스필름으로부터 박리하지 않고 상기 가압반을 사용하여 동일하게 가입밀착시킨후 베이스필름을 벗기므로서 적층을 하도록 했다.
하기의 제1표 및 제2표에 본 발명법에 과한 전극매립 세라믹 생시이트 및 종래법에 의한 표면에 전극이 형성된 생시이트에 대하여 전사조건(온도, 압력)을 여러가지로 변화시켜 전사성을 조사한 결과를 나타낸다.
[표 1]
Figure kpo00001
[표 2]
Figure kpo00002
상기 제1표, 제2표로부터 명백한 바와 같이 본 발명에 의한 전극 매립 세라믹 생시이트는 종래법에 비교하여 전사성이 우수하다는 것을 알 수 있다.
다음에 종래법에 의한 표면에 전극이 형성된 세라믹 생시이트를 사용하여 80℃ 500㎏/㎠의 조건에서 적층하고 기타의 적층수등의 조건은 상기 실시예와 동일하게 하여 절단, 소성을 행하고 외부전극을 형성하여 종래품으로 하였다.
이어서 본 발명품 및 종래품의 시료수를 각각 100개로하고, 단락 발생율 및 층간박리 발생율을 조사했다. 그 결과를 하기의 제3표에 나타냈다. 여기서 단락발생율이라함은 소정의 전압(통상, 정격의 3배의 저압)을 인가했을 경우에 있어서의 절열분량의 발생율을 말하며, 또 층간박리 발생율이라함은 제품(적층세라믹 콘덴서)을 연마하여 그 표면을 현미경 관찰한 결과에 의하여 구하였다.
[표 3]
Figure kpo00003
이상과 같이 본 발명에 의한 적층세라믹 콘덴서의 제조방법을 사용하면 단락 발생을, 층간박리발생율 모두 종래법에 비교하여 크게 개선되고 있음을 알 수 있다. 여기서 본 발명에 있어서의 단락발생율의 원인을 조사하면 그 대부분은 세라믹 생시이트의 핀홀에 의한 것이라고 생각이었다. 또 동시에 본 발명에서는 전극을 세라믹 생시이트중에 매립했기 때문에 적층세라믹 콘덴서의 중심보아 주변부에서의 두께의 차가 대폭적으로 개선되어 있고 이것이 층간박리를 발생율을 저하시키고 있다고 추측되었다.
또한 여기서, 본 발명을 사용한 전극매립 세라믹 생시이트의 세라믹 생시이트부는 그 자체에 함유되는 폴리비닐 부티랄수지의 성질에 의하여 열에 의한 열전사성을 가진다. 또 이 열에 의한 전사성은 세라믹 생시이트중에 함유되어 있는 폴리비닐 브틸랄수지(이하 PVB 수지라함)가 적을수록 전사성이 나빠지고 반대로 함유되어 있는 PVB 수지의 양이 많을수록 전사성이 좋아진다. 여기서 사용한 세라믹 생시이트중에 포함되는 PVB 수지는 세라믹분말 100gr에 대하여 20gr정도 포함되어 있는 것이 전사성이 좋았다. 그러나 여기서 전사에 필요한 PVB 수지량는 슬러리 원료인 세라믹 분말의 입경이 따라서도 PVB 수지의 중합도, 종류등에 의해서도 또는 전사시의 온도에 의해서도 전사에 필요한 수지량을 변화한다고 생각된다. 그리고 수지량이 부족하면 전사온도를 높일 필요가 있다.
다음에 실험에 사용한 입경이 티탄산바륨분말에 대하여 세라믹 생시이트중에 포함되는 수지량과 이 세라믹 생시이트의 전사성에 대하여 실험한 결과를 다음의 제4표에 나타낸다. 여기서 세라믹 생시이트는 상기한 바와 같이 티탄산 바륨분말, 가소제로서의 프탈산 디브틸 및 PVB 수지로 되어 있고 여기에 포하되는 PVB 수지의 중량퍼센트를 변화시켰을 경우의 전사성을 조사하였다. 여기서 세라믹 생시이트중에 가한 프탈산디브틸의 량은 PVB 수지의 10중량%로 고정했다. 또 세라믹 생시이트의 전사성에 대해서는 제8도와 같이 표면에 전극이 형성된 세라믹 생적층체의 위에 전극매립 세라믹 생시이트를 전사하므로서 실험했다. 또 전사는 베이스필름 측으로부터 전사압력 15㎏/㎠의 압력에서 온도 180℃로 가열한 가압반을 압압하므로서 행하였다. 또 PVB 수지량은 세라믹 생시이트중의 중량%로 표시했다.
[표 4]
Figure kpo00004
다음에 상기 제4표의 세라믹 생시이트를 사용하여 상기 실시예의 경우와 동일하게 적층세라믹 콘덴서를 제조했다. 이때에 세마릭 생시이트중에 포함되는 PVB 수지량간의 발생율과의 관계를 다음의 제5표에 나타낸다.
[표 5]
Figure kpo00005
이 제5표로부터 PVB 수지량은 10∼40중량% 정도의 것이 층간박리를 일으키지 D낳는다는 것을 알 수 있다. 이상으로부터 PVB 수지량을 세라믹 생시이트이의 10∼40중량%, 특히 15중량% 전후의 것이 전사성도 좋고 층간박리의 발생도 적다는 것을 알 수 있다.
여기서 PVB 수지와 같은 전사성을 가지는 수지로서는 이외에도 아크릴수지, 비닐수지, 셀루로스 유도체 수지등의 열가소성수지가 있다. 또 열가소성수지 이외에 경화형수지, 중합형수지 이더라도 그 경화조건, 중합조건을 적당하게 하여 예를들면 고무상으로 하므로서 표면에 점착성을 갖게 하므로서 전사할 수 있어 세라믹 생시이트용의 수지로 사용할 수가 있다.
또, 제8도 및 제9도와 같은 경우에 세라믹 생시이트(24a)에 티탄산바륨 100중량부에 대하여 수지가 5중량부 정도 밖에 포함되어 있지 않은 전사성이 없는 세라믹 생시어트를 사용해도 교대로 본 발명의 전사성이 우사한 전극매립 시이트를 사용하므로서 적층할 수 있다.
다음에 제12도는 가압롤러를 사용하여 전극매립 세라믹 생성시이트를 전사하는 방법을 설명하기 위한 도이다. 제12도에 있어서, 31은 가압롤러이고 히터(26a)에 의하여 일정온도로 설정되어 있다. 그리고 전극매립 세라믹 생시이트(25)가 세라믹 생적층제(22)와 가압롤로(31)의 사이를 통과할때 전사된 전극매립 생시이트(25)는 세라믹 생적층체(22)의 표면에 전사되어 전사된 전극매립 세라믹 생시이트(30)가 된다. 이 방법에 의하면 전극매립 세라믹 생시이트의 전사를 연속적으로 행할 수가 있다.
다음에 제13도 내지 제17도는 전극매립 세라믹 생시이트를 적층할때의 위치맞춤에 핀을 사용하는 경우의 상태를 설명하기 위한 도이다.
제13도 내지 제17도에 있어서, 32는 핀이다. 여기서 베이스필름(21a)에 핀(32)에 대응하는 구멍을 뚫어둠으로서 정밀도를 높게한 상태에서 적층할 수가 있다. 즉, 본 발명에 있어서 사용되는 베이스필름은 상기한 바와 같은 필름막두께 75미크론의 것, 또는 그 이상의 치수 정밀도가 우수한 것을 가격 혹은 구해지는 적층 정밀도에 따라 선택할 수가 있다. 특히 본 발명의 적층세라믹 전자부품의 제조방법에 있어서는 전극매립 세라믹 생시이트를 베이스필름별로 적층하게 되기 때문에 제13도 내지 제17도와 같이 적층시의 위치맞춤에 핀(32)을 사용할 수가 있어 적층시의 정밀도를 향상시킬 수가 있다.
다음에 제18도 내지 제25도는 전극매립 세라믹 생시이트를 적층할때의 위치맞춤에 금형을 사용하는 경우의 상태를 설명하기 위한 도이다. 제18도 내지 제25도에 있어서 33은 금형이다. 이와 같이 본 발명에 있어서는 전극매립 세라믹 생시이트를 베이스필름마다 적층하므로서, 상기 전극매립 세라믹 생시이트의 두께에 관계없이 적층시의 위치맞춤에 베이스필름을 사용할 수가 있다. 또한 본 발명에서 사용되는 베이스 필름은 상기한 바와같은 필름 두께75미크론의 것 또는 그 이상의 기계적 강도가 뛰어난 것을 사용하므로서 용이하게 제22도 내지 제25도에 나타낸 바와같이 베이스필름만으로 적층시의 위치맞춤을 행할 수가 있다. 이 때문에 제22도 내지 제25도와 같이 금형(33)과 세라믹 생적층체(22)의 사이에 간극을 설치하므로서 금형(33)으로부터 세라믹 생적층체(22)를 꺼내기 쉽게 할 수도 있다.
다음에 제26도는 전극매립 세라믹 생시이트의 제조방법의 일예를 설명하기 위한 도이다. 제26도에 있어서 34는 도포기, 35는 세라믹의 슬러리이고, 도포기(34)의 속에 세트되어 있다. 또 화살표는 베이스필름(21a)의 이동방향을 나타낸다. 제26도에 있어서 미리 전극(23a)이 형성된 베이시필름(21a)이 세라믹 슬러리(35)가 세트된 도포기(34)에 의하여 표면에 세라믹의 슬러리(35)가 도포되어 세라믹 생시이트(25)를 형성한다. 여기서 도포기(34)는 5∼20미크론정도의 도막을 형성할 수 있는 것이 좋다. 또 베이스필름(21a)을 고정해두고 도포기(34)를 이동시켜도 좋다.
또 상기 실시예의 세라믹의 슬러리를 사용하고 도포기 이외의 것을 사용하여 전극매립 세라믹 생시이트를 제조하는 방법을 설명한다.
제27도는 닥터 블레이트를 사용하여 전극매립 세라믹 생시이트를 제조하는 상태를 나타낸도이다. 제27도에 있어서, 36은 닥터블레이트이고, 베이스 필름(21a)상에 형성된 전극(27a)을 세라믹의 슬러리(35)로 매립하기 위하여 사용되고 있다. 이와같이 상기 도포기 대신에 닥터블레이트(36)을 사용하므로서 세라믹의 슬러리(35)가 도포된 두께를 닥터블레이드(36)와 베이스필름(21a)과의 사이의 간격, 혹은 닥터 블레이트(36)와 전극(23a)과의 사이의 간격을 변화시키므로서 소정의 것으로 조절할 수가 있다. 이때문에 세라믹의 슬러리(35)의 로드간에서의 불균일에 따라 닥터블레이드(36)에 의한 도포두께를 조절하므로서 소성후의 세라믹층의 두께가 전사성의 변동이 적은 전극매립 세라믹 생시이트를 안정되게 제조할 수 있게 된다.
또한 제28도는 가압식의 도포기를 사용하여 전극매립 세라믹생시이트를 제조하는 상태를 나타낸도이다. 제28도에 있어서, 37은 가압식의 도포기이고 노즐코더, 다이코더라도고 불린다. 여기서 가압식의 도포기(37)의 선단부은 노즐형상 또는 슬릿형상을 이루고 있고 내부에 세라믹의 슬러리(35)가 가압충전되어 있다. 여기서 베이스필름(21a)가 화살표방향으로 이동함과 동시에 가압식의 도포기(37)의 내부에 가압충전되어 있던 세라믹의 슬러리(35)가 유출하여 전극(23a)을 세라믹의 슬러리(35)로 매립할 수가 있다. 또 기어펌프 또는 튜브펌프를 사용하여 가압식의 도포기(37)내부에 연속적으로 세라믹의 슬러리(35)를 가압, 충전하므로서 안정된 도포를 행할 수가 있다.
이와같이 하여 가압식의 도포기를 사용하므로서 세라믹의 슬러리의 도포량을 안정시켜 공급량을 증가할 수가 있다. 이에 의하여 슬러리의 도포속도, 즉 전극매립 생시이트의 제조속도를 상기한 닥터 블레이드등을 사용하고 있던것에 비교하여 10배 이상으로 증가시키는 것도 용이하게 된다.
또한 본 발명에 있어서 전사시에는 적외선을 포함하는 빛, 전자선, 마이크로웨이브, 초음파(초음파 열을 포함), X선등을 사용하면서 전사를 행해도 좋다. 또 PVB 수지나 그것에 첨가하는 첨가수지, 또는 가소제의 종류나 첨가량을 변화시키므로서 실온에서의 전사도 가능하다.
또 본 발명의 적층세라믹 전자부품의 제조방법을 사용하므로서 상기 실시예에 있어서의 적층세라믹 콘덴서 이외에 다층세라믹 회로기판, 적층바리스터, 적층압전소자중 어느 하나 혹은 이들이 복합화되어 이루어진 적층세라믹 전자부품을 제조할 수가 있다. 또한 여기서 복합화되어 이루어진 적층세라믹 전자부품이라하는 것은 적층세라믹 콘덴서나 적층바리스터등이 내장된 다층세라믹 회로기판, 혹은 바리스터와 콘덴서 기능을 동시에 갖는 적층 세라믹 전자부품등이다. 이와 같이 복수의 기능을 동일한 적층세라믹 전자부품에 갖게 하므로서, 더욱 적층 세라믹 전자부품의 소형화, 고성능화를 도모할 수가 있다.
[실시예 2]
제29a,b,c,d도에 본 실시예의 제2의 실시예를 나타낸다. 이 실시예에 있어서는 제26도 내지 제28도에 설명한 전극매립 세라믹 생시이트를 더욱 평탄화한 상태로 안정시켜 제조하기 위한 것이다.
제29도에 있어서, 38은 루우버(louver)이고, 39는 풍량밸브에디. 여기서 풍량벨브(39)에 의하여 유량이 제어된 바람은 루우버(38)에 의하여 흐르는 방향이 제어되게 된다. 다음에 제29a~d도를 순차적으로 설명한다. 먼저, 제29a도에 있어서, 베이스필름(21a)상에 형성된 전극(23a)위에 세라믹 슬러리(35)가 도포된다. 이때 제29b도에 나타낸 바와 같이 세라믹의 슬러리(35)의 표면에 전극(23a)에 기인하는 요철이 발생하기 쉽게 된다. 그러므로 제29c도에 나타낸 바와같이 풍량밸브(39)에 의하여 유량이 루우버(38)에 의하여 방향이 조정된 바람이 보내지므로서 상기 세라믹의 슬러리(35)의 표면에 발생한 요철을 저감시킬 수가 있다. 이에 의하여 제29도(D)에 나타낸 바와같이 표면이 평탄한 전극매립 세라믹 생시이트가 얻어진다. 또, 여기서 루우버(38)를 사용하는 것을 바람이 세라믹의 슬러리(35)의 표면에 대하여 수직으로 닿는 경우 결과적으로 바람이 빠져나갈 곳이 없어져 요철의 저감효과가 현저하게 약해지기 때문에 이것을 방지하도록 한 것이다.
다음에 이 제29도의 실시예에 대하여 다시 상세하게 설명한다. 여기서 전극잉크, 세라믹의 슬러리, 베이스필름등은 상기 실시예 1과 동일한 것을 사용했다.
다음에 이 세라믹의 슬러리를 도포기를 사용하여 전극(23a)이 형성된 베이스필름(21a)상에 연속적으로 도포했다. 다음에 이것에 경시방향으로부터 바람을 데어 상기 세라믹 슬러리의 표면에 매립된 전극에 기인하는 요철의 발생을 저감시키도록 하였다. 여기서 바람은 10000W의 가정용 드라이어(시판품)의 선다에 풍량벨브(39) 및 루우버(38)를 설치하여 행하였다. 이와같이하여 만든 전극매립 세라믹 생시이트에 관하여 마이크로 미터로 막두께를 측정한 바 세라믹 생시이티의 막두께는 18미크론이었다. 또 비교를 하기 위하여 자연건조시킨 전극매립 세라믹 생시이트를 기타의 조건을 동일하게 하여 만들었다. 하기에 제6표에 각 전극매립 세라믹 생세이트의 표면의 요철을 촉침식(觸針式) 표면 거칠음계를 사용하여 측정한 결과를 나타낸다.
[표 6]
Figure kpo00006
상기 제6표에 의하여 루우버를 사용하여 건조시키므로서 전극매립 세라믹 생시이트 표면의 요철의 발생이 현저하게 저감될 수 있는 것을 알 수 있다. 또 루우버의 각도를 변화시켜 실험했으나 전극매립 세라믹 생시이트의 이면에 대하여 수직방향으로부터 바람을 맞인것은 자연건조품과 같은 정도의 요철(5∼7미크론정도)이 남는것이 확인되었다. 또 루우버의 각도는 전극매립 세라믹 생시이트의 표면에 대하여 30∼60도 정도가 가장 효과적이었다.
다음에 상기 실시예 1에 나타낸 것과 동일한 조건에서 이 실시예 2에 의한 전극매립 세라믹 생시이트를 동일 적층수만큼 전사하여 적층체를 만들고 실시예 1과 동일한 칩형상으로 절단한후 동일소성조건에서 소성을 행하고 동일하게 외부전극을 형성했다. 이어서 실시예 1에 의한 제품 및 실시예 2에 의한 제품의 시료수를 각각 100개로 하고 단락 발생율 및 층간박리 발생율을 상기한 제3표와 동일하게 조사했다.
그 결과를 다음의 제7표에 나타낸다.
[표 7]
Figure kpo00007
이상과 같이 실시예 2에서는 전극매립 세라믹 생시이트의 표면의 요철을 저감시키므로서 특히 층간박리 발생율을 크게 개선할 수가 있었다. 이것은 전극매립 세라믹 생시이트의 표면이 평탄화되었기 때문에 더욱 안정된 전사가 얻어져 완성된 적층체의 중심부와 주변부와의 두께차(상기 제4도상당)를 측정했다. 이 결과 전극매립 세라믹 생시이트의 적층체의 적층안정성이 향상되었기 때문이라고 생각된다.
다음에 여기서 제작한 표면의 요철을 저감시킨 전극매립 세라믹 생시이트를 사용하여 적층했을때의 적층수와 완성된 적층수가 51층에서 약 5∼10미크론, 101층에서 약 7∼15미크론으로 대단히 작은 것이었다. 이때문에 전극매립 세라믹 생시이트의 표면의 요철은 3미크론정도이하로 억제할 수 있으면 적층후에는 거의 문제가 되지 않음을 알 수 있다.
[실시예 3]
제30a,b,c,d도에 본 발명의 제3의 실시예를 나타낸다. 이 실시예에 있어서는 실시예 2와 마찬가지로 전극매립 세라믹 생시이트를 평탄화한 상태로 안정되게 제조하기 위한 것이다.
제30도에 있어서 40은 노즐이고 풍량밸브(39)에 의하여 유량제어된 바람은 전극(23a)을 매립 세라믹의 슬러리(35)상에 국소적으로 닿도록 조정되어 있다.
다음에 더욱 상세하게 설명한다. 여기서 전극잉크, 세라믹의 슬러리, 베이스필름등은 상기 실시예 1과 동일한 것을 사용했다. 다음에 이 세라믹의 슬러리(35)를 도포기를 사용하여 전극(23a)이 형성된 베이스필름(21a)상에 연속적으로 도포한후, 전극(23a)이 형성된 부분의 세라믹의 슬러리만에 복수개의 노즐(40)(직경1㎜, 길이5㎜)로부터 풍량밸브(39)에 의하여 유량제어된 바람에 닿도록 했다. 이결과 상기 제6표에 나타낸 루우버 건조품과 같은 적도의 표면에 요철이 얻어졌다.
다음에 상기 실시예 1에 나타낸 것과 동일조건에서 이 실시예 3에 의한 전극매립 세라믹 생시이트를 같은 적층수만큼 전사하여 전층체를 만들고 동일한 칩형상으로 절단한후 동일 소성조건에서 소성을 행하고 외부전극을 형성한 결과 상기한 제7표와 동일한 결과 얻어졌다.
[실시예 4]
제31a,b도에 본 발명의 제4의 실시예를 나타낸다. 이 실시예 4에 있어서는 실시예 2 및 실시예 3과 마찬가지로 전극매립 세라믹 생시이트를 평탄화한 상태로 안정되게 제조하기 위한 것이다.
제31도에 있어서 베이스필름(21a)상에 형성된 전극(23a)상에 도포된 세라믹의 슬러리(35)가 베이스필름(21a)이 수직방향으로 세트되므로서 자중에 의하여 효과적으로 레벨링되어 전극매립 세라믹 생시이트가 안정되게 평탄화되게 된다.
다음에 더 상세히 설명한다. 여기서 전극잉크, 세라믹의 슬러리, 베이스필름등은 실시예 1과 동일한 것을 사용했다.
다음에 이 세라믹의 슬러리(35)를 도포기를 사용하여 전극(23a)이 형성된 베이스필름(21a)상에 연속적으로 도포했다. 다음에 베이스필름(21a)을 수직으로 세우고 전극(23a)상에 도포된 세라믹의 슬러리(25)가 자중으로 레벨링되도록 했다. 이와 같이하여 만든 전극매립 세라믹 생시이트를 마이크로미터로 막두께를 측정한바 세라믹 생시이트의 막두께는 8미크론이었다. 또 비교를 하기 위하여 전극매립 세라믹 생시이트를 수준면에서 자연건조시킨 것을 만들었다(상기 제6표에 있어서의 자연건조품과 동일한 것이다). 제8 표에 각 전극매립 세라믹 생시이트의 표면의 쵸철을 촉심식 표연거치름계를 사용하여 측정한 결과를 나타낸다.
[표 8]
Figure kpo00008
제8표로부터 자연건조품에 비교하여 평탄화의 효과가 있음을 알 수 있다. 또 건조후의 결과는 상기 제7표와 동일한 것이 얻어졌다.
이와 같이 예를 들면 레벨링성이 낮은 세라믹의 슬러리를 사용하여 전극매립 세라믹 생시이트를 제조할때 베이스필름을 수직으로 세트하므로서, 효과적으로 평탄화 할 수가 있다. 또 세라믹의 슬러리의 도포후에 세트하는 각도를 변화시킨 결과 수직 ±30도 정도의 경우가 안정된 평탄화 효과가 얻어졌다.
또 본 발명에 있어서 전극 매립 세라믹 생시이트이 전사면이 그 이전에 전사된 전극매립 세라믹 생시이트의 베이스필름의 박리면(표면이 매끄러움)이 되기 때문에 전사성에 우수하다.
또 매립되는 전극의 두께가 얇아질수록 전극매립 세라믹 생시이트의 표면이 평탄화에 유리하다.
[실시예 5]
제32도 내지 제35도에 본 발명의 제5 의 실시예를 나타낸다. 이 실시예는 상기 제2 내지 제4의 실시예와 마찬가지로 매립 세라믹 생시이트를 평탄화한 상태로 안정되게 제조하기 위한 것이다.
제32도에 있어서, 도포기(34a)는 도포부에 규칙적인 요철을 가지고 있다. 제33a,b,c,d도는 제32도의 화살표(C)방향으로부터 본 상태를 설명하기 위한 것이다. 여기서 도포기(34a)가 도포부에 규칙적인 요철을 가지고 있기 때문에 전극(23a)상에 도포된 세라믹의 슬러리(35)는 제33b도와 같은 형상으로 형성된 후, 건조되어 제33c도와 같이 평화된 상태의 전극매립 세라믹 생시이트를 제조하게 된다. 또 제34도와 같이 닥터블레이드(36a)의 도포면에 요철을 설치해도 또는 제35도와 같이 가압식의 도포기(37a)의 도포면에 요철을 설치해도 평탄화된 상태의 전극매립 세라믹 생시이트가 얻어지게 된다. 이와 같이하므로서 베이스필름상에 형성된 전극의 두께 따라 도포면의 요철을 조절할 수가 있어 전극매립 세라믹 생시이트의 평탄화를 안정되게 행할 수가 있다.
[실시예 6]
제35도에 본 발명의 제6의 실시예를 나타낸다. 이 실시예에서는 전극매립 세라믹 생시이트를 스크린 인쇄법으로 제조하기 위한 것이다. 제36도에 있어서, 41은 스크린프레임, 42는 스크린, 43은 스퀴즈이다. 여기서 스퀴지(43)에 의하여 전극(23a)이 형성된 베이스필름(21a)상에 세라믹의 슬러리(35)가 그 전극(23a)에도 전면에 걸쳐 도포되게 된다. 특히, 이 실시예에 사용되는 스크린(42)에 유제층을 형성해두지 않았기 때문에 베이스필름(21a)상으로 전이되는 세라믹의 슬러리량을 저하시킬 수가 있다.
다음에 이 스크린인쇄용으로 사용한 세라믹의 슬러리의 제조방법에 대하여 설명한다. 먼저 PVB 수지를 주체로한 바인더 수지 10중량부를 디에칠렌 그리콜모노부틸 에틸을 주체로한 용제23중량부, 프탈산 티브틸을 주체로한 가소재 3중량부를 혼합하고 충분히 용해시킨후, 여기에 상기 입경 약 1미크론의 티탄산바륨분말 64중량부를 가하고 세라믹제의 3개의 로울밀을 사용하여 충분히 반죽하여 스크린인쇄용의 세라믹의 슬러리(이하 스크린용 슬러리함)로 했다.
다음에 이 스크린용 슬러리를 400메시의 스텐레스 스크린(유제층이 형성되어 있지 않은것)을 사용하여 전면에 칠해지도록 스크린인쇄법에 의하여 복수개의 전극을 포함하는 베이스필름상에 인쇄했다. 또한 스크린용 슬러리의 인쇄는 먼저 전면에 스크린용슬러리를 인쇄한후, 온풍순환식의 건조기를 사용하여 건조시키고 다시 또 한번 전면에 스크린용 슬러리를 인쇄하고 건조시켜 전극매립 세라믹 생시이트로 하였다. 여기서 마이크로 미터를 사용하여 완성된 전극매립 세라믹 생시이트의 세라믹 생시이트만의 막두께를 측정한바 세라믹 생시이트의 두께는 16미크론이었다. 이상과 같이하여 세라믹 생시이트를 2층(또는 2중)으로 하므로서 스크린인쇄시의 핀홀의 발생을 방지하도록 했다.
또 여기서 세라믹 생시이트의 두께는 스크린용 슬러리의 인쇄에 사용되는 스크린(스크린 자체의 재질, 직조방법, 공극율 메시수등)을 변경하므로서 조정할 수 있다.
다음에 이 실시예에 6에 의한 전극매립 세라믹 생시이트를 사용하여 상기 실시예 1에 나타낸 것과 동일 조건에서 동일적층수 만큼 전사하여 적층체를 만들고 동일한 칩형상으로 절단한 후 동일 소성조건에서 소성을 행하고 외부전극을 형성하여 제품을 제작했다.
이어서 실시예 6에 의한 제품의 시료수를 100개로 하고, 단락발생율 및 층간박리 발생율을 상기한 제3표와 동일하게 조사했다. 그결과를 아래의 제9표에 나타낸다.
[표 9]
Figure kpo00009
또 다음의 제10표에 상기 실시예 6의 전극매립 세라믹 생시이트의 표면의 요철을 촉침식 표면거치름게를 사용하여 측정한 경과가를 나타낸다.
[표 10]
Figure kpo00010
이와 같이 실시예 6에 의하면 단락발생율, 층간박리발생율 모두 작게할 수 있다. 또한, 층간박리 발생율이 3%정도 이하의 것은 소성시간을 최적화하므로서 실제로는 거의 완전하게 0으로 할 수가 있다.
또 단락발생율도 작업환경의 청정도를 향상시키므로서 대폭적으로 저감시킬 수도 있다.
또 여기서 사용되는 스크린 인쇄법으로서 로터리식 스크린 인쇄법을 사용하므로서 연속적으로 수10㎖/분 정도의 속도로 전극매립 세라믹 생시이트를 제조할 수가 있다. 로터리식 스크린 인쇄법을 사용하므로서 비점(沸點)보다 낮은 용제를 스크린용 슬러리의 제조에 사용할 수 있어 건조속도 및 도포속도를 빠르게 할 수도 있다.
또 여기서 전극매립 세라믹 생시이트의 제조에 스크린 인쇄방법을 사용하므로서 세라믹의 슬러리의 점도를 수백 포아즈정도까지 상승시킬 수가 있다. 이것은 세라믹의 슬러리에 포함되는 용제량을 저감할 수 있게 된다. 이에 의하면 세라믹의 슬러리의 도포직후의 두께와 건조시켜 완정된 세라믹 생시이트의 두께의 차가 작아지게 되어 더욱 재현성좋게 전극매립 세라믹 생시이트를 제조할 수가 있게 된다.
[실시예 7]
제37도에 본 발명의 제7의 실시예를 나타낸다. 이 실시예는 전극매립 세라믹 생시이트를 베이스필름상에 형성된 전극을 상처입히지 않고 고속으로 제조하기 위한 것이다. 제37도에 있어서 44는 그라비아판, 44는 셀, 46은 닥터이고, 제37도에 나타낸 바와 같이 전극매립 세라믹 생시이트는 압동을 사용하지 않은 그라비아 인쇄기에 의하여 제조되게 된다. 즉 실시예 7에 있어서는 압동을 사용하지 않으므로서 전극(23a)이 형성된 베이스필름(21a)과 그라비아판(44)을 서로 상방된 방향으로 진행시킬 수가 있다. 이와 같이하므로서 그라비아판(44)상에 에칭으로 형성되어 있던 셀(45)의 흔적을 지울수가 있다.
다음에 이 실시예 7에 대하여 다시 상세하게 설명한다. 먼저 세라믹의 슬러리로서는 상기 실시예 1에 나타낸 것을 사용하고, 시판의 그라비아 인쇄기(압동이 부착된것)로부터 압동을 제거하고 그라비아판(44)의 회전속도 및 회전방향을 자유롭게 변화시킬 수 있는 것(이하, 개조 그라비아 인쇄기라함)을 사용하여 정극매립 세라믹 생시이트를 제조했다. 여기서 그라비아판(44)의 직경은 2㎝의 것을 사용하고 셀(45)은 그라비아판(44)의 주위에 나선(소용돌이형상)으로 가공한 것을 사용했다. 도 상기 개조 그라비아 인쇄기의 도포속도는 10m/분으로 하고 베이스필름(21a)의 장력 및 그라비아판(44)의 회전속도를 조정하므로서 막두께를 조정하면서 안정되게 전극매립 세라믹 생시이트를 제조할 수가 있었다.
또 이와 같이하여 제조한 전극매립 세라믹 생시이트의 막두께는 16미크론이였다. 또 하기의 제11표에 이 실시예에 있어서의 전극매립 세라믹 생시이트의 표면의 요철은 촉심식의 표면거칠음계를 사용하여 측정한 결과를 나타낸다.
[표 11]
Figure kpo00011
다음에 이 실시예 7에 있어서의 전극매립 세라믹 생시이트를 사용하여 상기 실시예 1에 나타낸 것과 동일조건에서 동일 척층수만큼 전사하여 적층체를 만들고 동일한 칩형상으로 절단한후 동일소성조건에서 소성을 행하여 외부전극을 형성하여 제품을 제작했다.
이어서 이 실시예 7에 의한 제품의 시료수를 100개로 하고, 단락발생율 및 층간박리발생율을 상기 제3표와 동일하게 조사했다. 그결과를 하기의 제12표에 나타낸다. 또 압동에 의한 그라비아 인쇄에서는 내부전극의 단선이 발생하기 쉽다는 것이 알려져 있기 때문에 참고로 내부전극의 단선율도 측정했으나 단선을 발생하지 않았다.
[표 12]
Figure kpo00012
특히, 전극매립 세라믹 생시이트를 실시예 7에 나타낸 바와 같이 압동을 사용하지 않는 그라비아 인쇄기에 의하여 제조하므로서 상기한 바와같이 그라비아판(44)과 베이스필름(12a)을 서로 상반되는 방향으로 진행(회전)시킬 수가 있다. 이때에 그라비아판(44)의 회전수를 변화시키므로서 세라믹의 슬러리의 도포량을 조절할 수가 있다. 이와 같이하므로서 세라믹의 슬러리의 로드에 의한 변동을 그라비아판(44)의 회전수등을 변화시키므로서 방지하여 안정된 전극매립 세라믹 생시이트를 제조할 수가 있다.
[실시예 8]
다음에 본 발명의 적층세라믹 전자부품의 제조방법을 사용하여 적층바리스터를 제조했다. 먼저 적층바리스터용의 세라믹의 슬러리의 제작법에 대하여 설명한다. 먼저 상기 실시예 1과 동일하게 세라믹의 슬러리를 만들었다. 여기서 세라믹 분말로서 티틴산바륨 대신에 ZmO를 주성분으로 하는 입력 약 1미크론의 바리스터분말을 사용했다.
다음에 실시예 1과 동일하게 전극매립 세라믹 생시이트를 제조하고, 이하 실시예 1과 동일하게 적층, 절단, 소성의 공정을 거쳐 적층바리스터를 제조하여 본 발명의 바리스터로 하였다.
또 실시예 1과 동일하게 종래방법에 의한 적층바리스터를 제조하여 종래의 바리스터로 했다. 이어서 본 발명 바리스터 및 종래 바리스터에 소정의 외부전극을 설치한후, 시료수를 각각 100개로 하여 단락발생율 및 층간박리 발생율을 상기한 제3표와 동일하게 조사했다.
그 결과를 하기의 제13표에 나타낸다.
[표 13]
Figure kpo00013
이상과 같이 본 발명에 의한 적층세라믹 전자부품의 제조방법을 사용하면 단락발생율, 층간박리발생율 모두 종래법에 비교하여 크게 개선되어 있음을 알수 있다. 또 본 발명의 적층세라믹 전자부품의 제조방법을 사용하므로서 상기한 바와같이 적층세라믹콘덴서, 적층바리스터 이외에 적층입전소자나 다층세라믹회로기판을 제조할 수가 있다. 또 이들의 적층세라믹전자부품이 복합화된 것, 즉 적층세라믹 콘덴서나 적층바리스터등이 내장된 다층세라믹 회로기판, 혹은 바리스터와 콘덴서기능을 함께 가지는 것을 제조할 수가 있다.
[산업상의 이용분야]
이상과 같이 본 발명의 적층세라믹 전자부품의 제조방법을 사용하므로서 세라믹 생시이트를 전극을 매립한체 지지체(베이스필름)별로 취급할 수 있게 되어 세라믹 생시이트의 얇기에 기인하는 기계적강도의 저하와 그에 수반하는 취급상의 문제를 해결할 수 있다. 또 세라믹 생시이트에 전극을 매립하고 있으므로 세라믹 생시이트가 얇아져도 전극잉크의 스며들음등에 의하여 단락이 발생하기 쉽다고하는 문제점도 해결할 수 있다. 그리고 전극을 세라믹 생시이트에 매립하고 또한 전극이 매립된 세라믹 생시이트의 표면을 평탄화하므로서 적층수를 높혀도 전극의 유무에 기인하는 적층후의 두께 불균일의 발생을 방지할 수가 있어 용이하게 적층세라믹 전자부품의 적층수를 증가시킬 수가 있다.

Claims (22)

  1. 지지체상에 형성된 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 하여 다른 세라믹 생시이트 또는 다른 전극상에 압착시킨 후 지지체만을 박리하고, 상기 전극매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 다른 전극상에 전사하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  2. 청구의 범위 제1항에 있어서, 전극매립 세라믹 생시이트는 지지체상에 미리 형성된 전극위에 세라믹의 슬러리를 도포한 후, 상기 세라믹의 슬러리를 건조시켜 제조되는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  3. 청구의 범위 제1항에 있어서, 전극매립 세라믹 생시이트는 표면이 평탄화되어 있는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  4. 청구의 범위 제1항에 있어서, 적층세라믹 전자부품은 적층세라믹 콘덴서, 다층세라믹 회로기판, 적층바리스터, 적층압전소자중 어느 하나 또는 이들이 복합화된 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  5. 청구의 범위 제1항에 있어서, 전극매립 세라믹 생시이트는 전극상에 압동을 사용하지 않은 그라비아 인쇄방법에 의하여 제조되는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  6. 청구의 범위 제1항에 있어서, 전극매립 세라믹 생시이트는 전극상에 세라믹의 슬러리를 스크린 인쇄방법에 의하여 제조하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  7. 청구의 범위 제3항에 있어서, 전극매립 세라믹 생시이트의 평탄화는 전극상에 도포된 세라믹의 슬러리의 표면에 복수개의 노즐로부터 바람을 불어대므로서 행하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  8. 청구의 범위 제3항에 있어서, 전극매립 세라믹 생시이트의 평탄화는 전극상에 도포된 세라믹의 슬러리의 표면에 수직이 아닌 방향으로부터 바람을 불어대므로서 행하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  9. 청구의 범위 제3항에 있어서, 전극매립 세라믹 생시이트의 평탄화는 전극상에 도포된 세라믹의 슬러리를 지지체와 함께 경사시키므로서 행하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  10. 청구의 범위 제3항에 있어서, 전극매립 세라믹 생시이트의 평탄화는 도포면에 규칙적인 요철을 가지는 닥터블레이드 또는 도포기를 사용하여 세라믹의 슬러리를 전극상에 도포하므로서 행하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  11. 지지체상에 형성된 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 하여 다른 세라믹 생시이트 또는 다른 전극상에 열압착시킨 후 상기 지지체만을 박리하고, 상기 전극매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 다른 전극상에 전사하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  12. 청구의 범위 제11항에 있어서, 열압착은 열반 또는 열롤러를 전극매립 세라믹 생시이트가 형성되어 있지 않은 다른 지지체에 압접시키므로서 행하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  13. 청구의 범위 제11항에 있어서 적층세라믹 전자부품은 적층세라믹 콘덴서, 다층세라믹 회로기판, 적층바리스터, 적층압전소자중 어느 하나 또는 이들이 복합화된 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법
  14. 지지체상에 평탄화되어 형성된 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 하여 다른 세라믹 생시이트 또는 다른 전극상에 압착시킨후 상기 지지체만을 박리하고, 상기 평탄화되어 형성된 전극매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 다른 전극상에 전사하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  15. 청구의 범위 제14항에 있어서, 적층세라믹 전자부품은 적층세라믹 콘덴서, 다층세라믹 회로기판, 적층바리스터, 적층압전소자중 어느 하나 또는 이들이 복합화된 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  16. 전극이 형성된 지지체상에 세라믹의 슬러리를 도포한 후, 상기 세라믹의 슬러리를 건조시키고 상기 지지체상에 전극매립 세라믹 생시이트를 만든 다음에 상기 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 하여 다른 세라믹 생시이트 또는 다른 전극상에 압착시킨 후 상기 지지체만을 박리하고, 상기 전극매립 세라믹 생시이트를 다른 세라믹 생시이트 또는 전극상에 전하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  17. 청구의 범위 제16항에 있어서, 적층세라믹 전자부품은 적층세라믹 콘덴서, 다층세라믹 회로기판, 적층바리스터, 적층압전소자중 어느 하나 또는 이들의 복합화된 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  18. 전극이 형성된 지지체상에 세라믹의 슬러리를 도포한 후, 상기 슬러리를 건조시키고 상기 지지체상에 전극매립 세라믹 생시이트를 만든 다음에 상기 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 하여 다른 세라믹 생시이트 또는 다른 전극상에 열압착시킨 후 상기 지지체만을 박리하고, 상기 전극매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 다른 전극상에 전사하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  19. 청구의 범위 제18항에 있어서, 적층세라믹 전자부품은 적층세라믹 콘덴서, 다층세라믹 콘덴서, 적층바리스터, 적층압전소자중 어느 하나 또는 이들이 복합화된 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  20. 전극이 형성된 지지체상에 세라믹의 슬러리를 도포한 후, 상기 세라믹의 슬러리를 건조시키고 상기 지지체상에 평탄화된 전극매립 세라믹 생시이트를 만든 다음에 상기 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 하여 다른 세라믹 생시이트 또는 다른 전극상에 열압착시킨후 상기 지지체만을 박리하고, 상기 전극매립 세라믹 생시이트를 상기 다른 세라믹 생시이트 또는 다른 전극상에 전사하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  21. 청구의 범위 제20항에 있어서, 적층세라믹 전자부품은 적층세라믹 콘덴서, 다층세라믹 회로기판, 적층바리스터, 적층압전소자중 어느 하나 또는 이들이 복합화된 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법.
  22. 건조된 전극이 형성된 지지체상에 건조후에 열가소성수지가 10중량% 이상 40중량% 이하가 되도록 배합한 세라믹의 슬러리를 도포한후 상기 지지체상에 전극매립 세라믹 생시이트를 만들고 다음에 상기 전극매립 세라믹 생시이트를 상기 지지체로부터 박리되지 않게 히여 다른 세라믹 생시이트 또는 다른 전극상에 전사하므로서 적층하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
KR1019890702060A 1988-03-07 1989-03-07 적층세라믹 전자부품의 제조방법 KR920009170B1 (ko)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
JP88-52835 1988-03-07
JP88-52821 1988-03-07
JP63052860A JPH01226140A (ja) 1988-03-07 1988-03-07 績層セラミック電子部品の製造方法
JP63052851A JP2762448B2 (ja) 1988-03-07 1988-03-07 積層セラミック電子部品の製造方法
JP88-52851 1988-03-07
JP63052846A JPH01226137A (ja) 1988-03-07 1988-03-07 積層セラミック電子部品の製造方法
JP5282188A JP2636306B2 (ja) 1988-03-07 1988-03-07 積層セラミックコンデンサの製造方法
JP88-52860 1988-03-07
JP63052835A JP2638044B2 (ja) 1988-03-07 1988-03-07 積層セラミック電子部品の製造方法
JP63052825A JP2636307B2 (ja) 1988-03-07 1988-03-07 積層セラミック電子部品の製造方法
JP?88-52821 1988-03-07
JP88-52825 1988-03-07
JP88-52846 1988-03-07
JP88-98655 1988-04-21
JP63098655A JPH01270212A (ja) 1988-04-21 1988-04-21 積層セラミック電子部品の製造方法
JP88-268458 1988-10-25
JP63268458A JP2808615B2 (ja) 1988-10-25 1988-10-25 積層セラミック電子部品の製造方法
PCT/JP1989/000240 WO1989008923A1 (en) 1988-03-07 1989-03-07 Method of producing laminated ceramic electronic parts

Publications (2)

Publication Number Publication Date
KR900701022A KR900701022A (ko) 1990-08-17
KR920009170B1 true KR920009170B1 (ko) 1992-10-14

Family

ID=27572422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890702060A KR920009170B1 (ko) 1988-03-07 1989-03-07 적층세라믹 전자부품의 제조방법

Country Status (5)

Country Link
US (1) US6485591B1 (ko)
EP (1) EP0362404B1 (ko)
KR (1) KR920009170B1 (ko)
DE (1) DE68923417T2 (ko)
WO (1) WO1989008923A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101319A (en) * 1990-04-03 1992-03-31 Vistatech Corporation Pre-engineered electrode/dielectric composite film and related manufacturing process for multilayer ceramic chip capacitors
JP3064544B2 (ja) * 1991-08-30 2000-07-12 株式会社村田製作所 積層電子部品の製造方法
US5412865A (en) * 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
EP0709866B1 (en) * 1994-10-31 2003-05-07 TDK Corporation Manufacturing method and manufacturing apparatus for ceramic electronic components
US7595109B2 (en) * 2001-04-12 2009-09-29 Eestor, Inc. Electrical-energy-storage unit (EESU) utilizing ceramic and integrated-circuit technologies for replacement of electrochemical batteries
US7914755B2 (en) * 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
US7729811B1 (en) 2001-04-12 2010-06-01 Eestor, Inc. Systems and methods for utility grid power averaging, long term uninterruptible power supply, power line isolation from noise and transients and intelligent power transfer on demand
JP3891009B2 (ja) * 2002-03-06 2007-03-07 株式会社デンソー セラミック積層体の製造方法
DE10351377A1 (de) * 2002-11-05 2004-10-28 Nippon Soken, Inc., Nishio Laminiertes dielektrisches Element und Verfahren zu seiner Herstellung
EP1587573B1 (en) * 2003-01-31 2008-06-25 Cordis Corporation Filter retrieval catheter system, and methods
CN1813084B (zh) * 2003-06-27 2010-05-05 京瓷株式会社 金属镀膜的形成方法、电子部件制造方法及镀膜形成装置
US20110170232A1 (en) * 2004-08-13 2011-07-14 Eestor, Inc. Electrical energy storage unit and methods for forming same
US7466536B1 (en) 2004-08-13 2008-12-16 Eestor, Inc. Utilization of poly(ethylene terephthalate) plastic and composition-modified barium titanate powders in a matrix that allows polarization and the use of integrated-circuit technologies for the production of lightweight ultrahigh electrical energy storage units (EESU)
EP1858422A4 (en) 2005-02-23 2011-12-28 Pioneer Surgical Technology Inc MINIMALLY INVASIVE SURGICAL SYSTEM
US7387755B2 (en) * 2005-03-21 2008-06-17 Praxair Technology, Inc. Method of making a ceramic composite
US7648687B1 (en) 2006-06-15 2010-01-19 Eestor, Inc. Method of purifying barium nitrate aqueous solution
US8853116B2 (en) * 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US7993611B2 (en) * 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US8145362B2 (en) 2006-08-04 2012-03-27 Eestor, Inc. Utility grid power averaging and conditioning
US8551141B2 (en) 2006-08-23 2013-10-08 Pioneer Surgical Technology, Inc. Minimally invasive surgical system
WO2009006604A1 (en) 2007-07-03 2009-01-08 Pioneer Surgical Technology, Inc. Bone plate system
US8361126B2 (en) 2007-07-03 2013-01-29 Pioneer Surgical Technology, Inc. Bone plate system
EP2401227A4 (en) * 2009-02-27 2013-04-03 Eestor Inc REACTION VESSEL AND HYDROTHERMIC PROCESSING FOR WET CHEMICAL CO PRECIPITATION OF OXID POWDER
KR20130139743A (ko) * 2010-01-20 2013-12-23 에스톨, 인코포레이티드 바륨 이온 소스의 정제
US9241807B2 (en) 2011-12-23 2016-01-26 Pioneer Surgical Technology, Inc. Systems and methods for inserting a spinal device
JP6427215B2 (ja) * 2017-03-07 2018-11-21 本田技研工業株式会社 固体高分子型燃料電池用フィルム成形品のプレス加工方法及びプレス加工装置
US11877779B2 (en) 2020-03-26 2024-01-23 Xtant Medical Holdings, Inc. Bone plate system

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2711983A (en) * 1953-04-14 1955-06-28 Electronics Res Corp Printed electric circuits and method of application
DE1219843B (de) * 1962-05-09 1966-06-23 Buntpapierfabrik A G Verfahren zum Dekorieren von nichtglasierten Rohscherben unter Verwendung keramischer Schiebebilder
JPS4019975Y1 (ko) 1964-04-18 1965-07-12
US3574029A (en) * 1968-04-04 1971-04-06 Spears Inc Method of producing multi-layer transferable castings
US3642551A (en) * 1968-08-27 1972-02-15 Rodolfo L Laconich Process for decorating pottery
CA1019210A (en) * 1972-12-23 1977-10-18 Toyo Ink Mfg. Co. Coating method and apparatus
US4008514A (en) * 1973-05-11 1977-02-22 Elderbaum Gilbert J Method of making ceramic capacitor
JPS50127174A (ko) * 1974-03-28 1975-10-06
JPS5215879A (en) 1975-07-26 1977-02-05 Hitoshi Tsutsumi Laver screening machine
US4050976A (en) * 1976-01-27 1977-09-27 Bofors America, Inc. Strain gage application
JPS52133553A (en) 1976-04-30 1977-11-09 Murata Manufacturing Co Laminated ceramic capacitor
JPS52135051A (en) 1976-05-06 1977-11-11 Murata Manufacturing Co Method of manufacturing laminated ceramic capacitor
JPS52135050A (en) 1976-05-06 1977-11-11 Murata Manufacturing Co Method of manufacturing laminated ceramic capacitor
JPS5342353A (en) 1976-09-29 1978-04-17 Nippon Electric Co Laminated ceramic capacitor
DE2746732A1 (de) 1976-10-21 1978-04-27 Itt Ind Gmbh Deutsche Elektrischer kondensator
US4082906A (en) * 1977-02-14 1978-04-04 San Fernando Electric Manufacturing Company Low temperature fired ceramic capacitors
US4401253A (en) * 1978-04-18 1983-08-30 Cooper Industries, Inc. Mass soldering system
US4254734A (en) * 1978-04-21 1981-03-10 Ppg Industries, Inc. Apparatus for forming graded shade band on substrate
JPS55124225A (en) 1979-03-19 1980-09-25 Tdk Electronics Co Ltd Method of manufacturing dielectric porcelain laminated band
US4383494A (en) * 1979-11-13 1983-05-17 Allied Corporation Solder-coating apparatus
JPS5694719A (en) 1979-12-28 1981-07-31 Murata Manufacturing Co Method of manufacturing laminated electronic component
US4269929A (en) 1980-01-14 1981-05-26 Eastman Kodak Company High contrast development of photographic elements
JPS57102166A (en) 1980-12-13 1982-06-25 Riyuushin Kogyo Kk Pulverizing of seed with high lipid, its device and product
JPS59172711A (ja) 1983-03-22 1984-09-29 株式会社村田製作所 セラミツク積層コンデンサの製造方法
US4586972A (en) * 1983-04-05 1986-05-06 Matsushita Electric Industrial Co., Ltd. Method for making multilayer ceramic body
US4540621A (en) * 1983-07-29 1985-09-10 Eggerding Carl L Dielectric substrates comprising cordierite and method of forming the same
JPS6049590A (ja) 1983-08-29 1985-03-18 松下電器産業株式会社 電気カ−ペット
JPS60244014A (ja) * 1984-05-18 1985-12-03 株式会社トーキン 積層セラミツク部品の製造方法
JPS61102719A (ja) 1984-10-26 1986-05-21 株式会社トーキン 積層セラミツクコンデンサの製造方法
JPS6227721A (ja) 1985-07-30 1987-02-05 Hitachi Ltd メモリ−性付与液晶光変調素子
JPS6235255A (ja) 1985-08-09 1987-02-16 Jeol Ltd 液体クロマトグラフ質量分析装置
JPS6263413A (ja) 1985-09-13 1987-03-20 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS6331104A (ja) 1986-07-24 1988-02-09 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS6332909A (ja) 1986-07-25 1988-02-12 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS6351616A (ja) 1986-08-20 1988-03-04 株式会社村田製作所 積層コンデンサの製造方法
JPS6351617A (ja) 1986-08-20 1988-03-04 株式会社村田製作所 積層コンデンサの製造方法
JPS6353912A (ja) 1986-08-22 1988-03-08 株式会社村田製作所 セラミツク積層体の内部電極形成方法

Also Published As

Publication number Publication date
EP0362404A4 (en) 1992-11-04
KR900701022A (ko) 1990-08-17
US6485591B1 (en) 2002-11-26
EP0362404B1 (en) 1995-07-12
DE68923417D1 (de) 1995-08-17
WO1989008923A1 (en) 1989-09-21
DE68923417T2 (de) 1996-02-15
EP0362404A1 (en) 1990-04-11

Similar Documents

Publication Publication Date Title
KR920009170B1 (ko) 적층세라믹 전자부품의 제조방법
JP2001155959A (ja) 積層型電子部品およびその製法
JP2629857B2 (ja) 積層セラミック電子部品の製造方法
JPH0396207A (ja) 積層セラミック電子部品の製造方法
JP2658223B2 (ja) 積層セラミック電子部品の製造方法
JP2638044B2 (ja) 積層セラミック電子部品の製造方法
JPH0374820A (ja) 積層磁器コンデンサの製造方法およびそれに用いるグリーンシートの製造方法
JP2636306B2 (ja) 積層セラミックコンデンサの製造方法
JP2688644B2 (ja) 積層セラミック電子部品の製造方法
JP2808615B2 (ja) 積層セラミック電子部品の製造方法
JPH0258816A (ja) 積層セラミック電子部品の製造方法
JPH0236512A (ja) 積層セラミック電子部品の製造方法
JP2671445B2 (ja) 積層セラミック電子部品の製造方法
JPH01226131A (ja) 積層セラミック電子部品の製造方法
JPH0362509A (ja) 積層セラミック電子部品の製造方法
JP2671444B2 (ja) 積層セラミック電子部品の製造方法
JPH0362508A (ja) 積層セラミック電子部品の製造方法
JPH02114614A (ja) 積層セラミック電子部品の製造方法
JPH01226132A (ja) 積層セラミック電子部品の製造方法
JP2762448B2 (ja) 積層セラミック電子部品の製造方法
JP2696888B2 (ja) 積層セラミック電子部品の製造方法
JP2636307B2 (ja) 積層セラミック電子部品の製造方法
JPH09139321A (ja) セラミック生シートおよびそれを用いたセラミック電子部品の製造方法
JPH0396206A (ja) 積層セラミック電子部品の製造方法
JPH01270212A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 17

EXPY Expiration of term