[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR910007096B1 - 반도체 소자 이송 또는 보유 반도체 장치용 부재 - Google Patents

반도체 소자 이송 또는 보유 반도체 장치용 부재 Download PDF

Info

Publication number
KR910007096B1
KR910007096B1 KR1019880008138A KR880008138A KR910007096B1 KR 910007096 B1 KR910007096 B1 KR 910007096B1 KR 1019880008138 A KR1019880008138 A KR 1019880008138A KR 880008138 A KR880008138 A KR 880008138A KR 910007096 B1 KR910007096 B1 KR 910007096B1
Authority
KR
South Korea
Prior art keywords
aluminum nitride
semiconductor device
copper
tungsten
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880008138A
Other languages
English (en)
Other versions
KR890001159A (ko
Inventor
아끼라 사사메
히또유끼 사까노우에
마사야 미야께
아끼라 야마까와
Original Assignee
스미또모 덴끼 고교 가부시끼가이샤
나까하라 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 덴끼 고교 가부시끼가이샤, 나까하라 쯔네오 filed Critical 스미또모 덴끼 고교 가부시끼가이샤
Publication of KR890001159A publication Critical patent/KR890001159A/ko
Application granted granted Critical
Publication of KR910007096B1 publication Critical patent/KR910007096B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체 소자 이송 또는 보유 반도체 장치용 부재
제1a도 및 제1b도는 본 발명에 따른 반도체 장치용 부재의 제조 방법에 대한 두 실시예를 도시한 개략 공정 도시도.
제2a도, 제2b도 및 제2c도는 리드 프레임, 질화 알루미늄 서브 스트레이트, 방사 서브 스트레이트 사이의 접합 구조와 같은 본 발명에 따른 반도체 장치용 부재에서의 접합 구조의 일례를 도시한 하나의 평면도 및 두 단면도.
제3도는 발광 다이오드(LED) 또는 레이저 다이오드(LD)와 같은 반도체 소자용 방열판에 적용되는, 본 발명에 따른 반도체 장치용 부재의 일실시예에 대한 단면도.
제4도는 커버링 부재로 쓰이는 반도체 장치 밀봉용 캡의 일부에 적용되는, 반도체 장치용 본 발명의 부재의 제2실시예에 대한 단면도.
제5도는 질화 알루미늄 서브 스트레이트에 결합된 방사 부재에서 유발된 휨의 측정 대상이 되는 일부분을 도시한 측면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 질화 알루미늄 서브 스트레이트 2 : 금속화층
3 : 리드 프레임 4 : 반도체 소자
5 : 결합 도선 6 : 방열 부재
7, 8 : 도금층 9 : 용접 금속
11 : 커버링 부재 13 : 프레임 부재
101 : 세라믹 서브 스트레이트
본 발명은 반도체 장치용 부재 특히, 고 전력 트랜지스터 또는 레이저 다이오드와 같은 고 발열 전력형 반도체 소자가 설치될 수 있도록, 고열 전도도로 이루어져야 하는 회로 서브 스트레이트와 같은 반도체 장치용 부재에 관한 것이다.
반도체 소자가 설치될 반도체 장치용 부재는 절연 부재와 이 절연 부재에 결합되는 방사 부재로 형성된다. 예를 들면, 그와 같은 반도체 장치용 부재는 그 위에 반도체 소자가 제공되는 절연 서브 스트레이트와, 은 용접 또는 그와 유사한 종류의 것을 통해 용접되어 절연 서브 스트레이트의 뒷면에 결합되는 방사 서브 스트레이트로 형성된다. 이 경우, 절연 서브 스트레이트에 대해서는 반도체 소자로부터의 절연을 위한 높은 전기 절연성과, 높은 기계적 강도, 그리고 반도체 소자로부터 발생된 열을 소모하기 위한 높은 열 전도도가 요구된다. 방사 서브 스트레이트는 절연 서브 스트레이트와 마찬가지로 높은 열 전도도를 가져야 하며 또한, 그 열 팽창 계수는 반도체 서브 스트레이트 절연 서브 스트레이트, 그리고 이러한 종류의 것을 형성하는 재질의 열 팽창 계수와 근사해야 한다.
일반적으로, 알루미나(Al2O3)는 그와 같은 반도체 장치용 부재에 사용되는 절연 서브 스트레이트를 형성하기 위한 상기 특성을 만족시키는 재질로 선택된다. 그러나, 알루미나가 전기 절연성과 기계적 강도에 있어서 우수할지도, 그 열 분산 특성은 17Wm-1k-1의 작은 열전도도로 인하여 떨어진다. 따라서, 예를 들면 알루미나 서브 스트레이트상에서 고 발열 전력의 전계 효과 트랜지스터(FET)를 이송하는 것은 부적절하다. 고 발열 전력의 반도체 소자를 이송하기 위하여, 260Wm-1k-1의 고 열 전도도를 갖는 베릴리아(BeO)에 의해 다른 형태의 절연 서브 스트레이트가 준비되는 반면, 베릴리아는 유독성이며 따라서 그와 같은 절연 서브 스트레이트를 사용할 경우 안전하게 측정하는데 문제가 있다.
방사 서브 스트레이트는 여러 형태의 구리 합금, 구리-텅스텐 합금, 그리고 구리-몰리브덴 합금과 같은 금속 재질에서 선택된, 상기 특성을 만족시키는 재질로 준비된다. 예를 들면, 일본 특허 공개 공보 제21032/1984에서는 반도체 소자를 이송하기 위한 고 열 전도도의 서브 스트레이트에 대해 공개하고 있으며, 그 재질은 텅스텐 또는 몰리브덴에 구리를 약 2 내지 30중량% 혼합함으로써 준비된다. 이 서브 스트레이트는 열 분산 특성이 열등한 알루미나 기판에 적절히 결합되는 방사 서브 스트레이트로 사용되는데, 이것과 알루미나 사이의 열 팽창 계수의 차이는 상당히 작다. 따라서, 종래 기술의 예는 반도체 소자를 이송하기 위한 서브 스트레이트보다 훨씬 높아야 되는 열 분산 특성 면에서 불충분한다.
최근, 베릴리아의 열 전도도와 실제로 동일한 약 200Wm-1k-1의 높은 열 전도도와, 알루미나와 대등한 전기 절연성 및 기계적 강도로 인해서, 무독성 질화 알루미늄(AlN)이 고 발열 전력의 반도체 소자를 이송하기 위한 그와 같은 절연 서브 스트레이트용 재질로서 큰 관심을 끌어 왔다.
그러나, 금속화 층을 구비한 질화 알루미늄 서브 스트레이트가 10 내지 25중량%의 구리를 포함하는 구리-텅스텐 합금 또는 구리-몰리브덴 합금으로된 일반적으로 사용되는 방사 서브 스트레이트에 금 용접 또는 은 용접과 같은 용접 재질로 용접될 때, 질산 알루미늄 서브 스트레이트는 균열되거나 또는, 구리-텅스텐 합금이나 구리-몰리브덴 합금의 방사 서브 스트레이트는 휘어질 수도 있다.
그와 같은 현상은 500 내지 950℃의 온도에서 실행되는 용접후에, 냉각 단계 동안 구리-텅스텐 합금 또는 구리 몰리브덴 합금과 질화 알루미늄 합금 사이의 열 팽창 계수의 차로 인한 열 응력에 기인한 것이다. 이러한 열 응력은 장력 잔여 응력과 같이 질화 알루니늄 서브 스트레이트에 남아 있어서, 질화 알루미늄 서브 스트레이트를 균열시키거나 또는, 구리-텅스텐 합금 또는 구리-몰리브덴 합금으로된 방사 서브 스트레이트를 휘게 할 수도 있다.
질화 알루미늄 서브 스트레이트가 냉 용접 또는 용접에 의해서, 구리-텅스텐 합금 또는 구리-몰리브덴 합금의 방사 서브 스트레이트에 결합될 때, 질화 알루미늄 서브 스트레이트나 또는 이것과 금속화층 사이의 인터페이스는 열 주기 검사(-55℃ 내지 ±150℃, 1000주기) 또는 열 충격 테스트에 의해 균열되어, 결합시에 휨이나 균열이 없을 때 조차도 실제로 심각한 문제점을 유발시킨다.
은 용접에 의해서 구리-텅스텐 합금이나 또는 구리-몰리브덴 합금의 방사 서브 스트레이트에 결합된 질화 알루미늄 서브 스트레이트의 샘플에서, 열 피로 또는 열 응력이 위에서와 마찬가지로, 구리-텅스텐 합금 또는 구리-몰리브덴 합금의 방사 서브 스트레이트와 질화 알루미늄 서브 스트레이트 사이의 열 팽창 계수의 차로 인하여 열 사이클 테스트 또는 열 충격 테스트에서 유발된다. 그와 같은 열 응력 또는 열 피로의 문제점은 결합 영역에서 증가되어 악화된다.
상기의 조성물로된 구리-텅스텐 합금 또는 구리-몰리브덴 합금의 열 팽창 계수와 질화 알루미늄의 열 팽창 계수는 실온 내지 약 950℃의 온도 범위내에서 각각 6.5 내지 10×10-6/k와 4 내지 5×10-6/k이다. 더나아가, 각각 27,000 내지 35,000kg/mm2과 35,000 내지 37,000kg/mm2의 높은 영률을 갖는 이와 같은 재질은 거의 변형할 수 없다. 따라서, 상기 조성물로 이루어진 구리-텅스텐 합금 또는 구리-몰리브덴 합금과 질화 알루미늄이 용접에 의해 서로 결합될 때, 냉각 단계에서 큰 열 응력이 감지할 수 있을 정도로 유발된다.
본 발명의 목적은 고 발열 전력의 반도체 소자가 설치되도록 하기 위해 우수한 열 분산 특성을 갖는 질화 알루미늄의 절연 부재를 사용함으로써 반도체 장치용 부재를 제공하여, 고 열 방사 특성을 갖는 금속 재질로 주로 형성된 방사 부재가 균열이나 휨 없이 절연 부재에 결합될 수 있게 하는 것이다.
본 발명자는 질화 알루미늄의 열 팽창 계수와 실제로 동일한 열 팽창 계수와, 높은 열 방사 특성을 갖는 금속 재질을 찾기 위하여, 상기 문제점을 해결하기 위해 깊이 연구해 왔으며, 상기 재질은 용접후 냉각 단계에서 열 응력으로 인한 균열이나 휨 현상을 방지하기 위하여 질화 알루미늄의 절연 부재에 결합될 방사 부재에 적절히 적용된다.
반도체 소자를 이송하거나 보유하는데 사용되는 본 발명에 따른 반도체 장치용 부재는 반도체 소자와 마주보는 주 표면을 갖는 질화 알루미늄의 절연 부재와, 상기 절연 부재에 결합되고 최소한 120W/mk의 열 전도도와 4 내지 6.0×10-6/k의 범위내의 열 팽창 계수를 갖는 금속 재질로 주로 형성된 방사 부재를 포함한다. 절연 부재에 결합된 방사 부재를 형성하는 금속 재질의 열 팽창 계수는 이것이 질화 알루미늄의 열 팽창 계수와 실제로 동일하도록 상기 범위내에서 선택되어, 용접을 통해 결합할 때 방사 부재가 변형되지 않게 되고, 질화 알루미늄의 절연 부재에서 균열이 발생하지 않게 된다 열 방사 특성의 관점에서, 방사 부재에 결합되는 질화 알루미늄의 열 전도도는 120 내지 280Wm-1k-1의 범위내에 있으며, 따라서 본 발명에 따른 전체 부재는 높은 열 방사 특성을 유지할 수 있다.
방사 부재를 형성하는 금속 재질은 텅스텐을 포함하는 것이 좋다. 텅스텐의 열 팽창 계수는 4.5×10-6/k이며, 그 값은 질화 알루미늄의 열 팽창 계수와 실제로 동일하다. 따라서, 질화 알루미늄 서브 스트레이트가 800 내지 950℃에서 용접되어 텅스텐 금속판에 결합된다 할지라도, 텅스텐 금속판은 변형되지 않으며, 질화 알루미늄 서브 스트레이트에는 균열이 생기지 않는다.
방사 부재를 형성하는 금속 재질은 적어도 니켈, 구리, 철 또는 코발트를 함유하는 텅스텐 합금을 포함할 수도 있다. 그와 같은 텅스텐 합금의 열 팽창 계수는 상기 금속 성분의 함유량이 증가함에 따라서 증가되어, 질화 알루미늄의 열 팽창 계수와는 상당히 달라지게 된다. 따라서, 그와 같은 금속 성분의 함유량은 10중량% 이상으로 되지 않도록 한정되어, 텅스텐 합금의 열 팽창 계수는 질화 알루미늄의 열 팽창 계수와 실제로 같게 된다. 하나 또는 그 이상의 그와 같은 금속 성분의 전체 함유량이 0.01중량% 이하일 경우, 텅스텐 합금판의 기계화 능력에 문제점이 유발된다.
더 나아가, 주로 텅스텐 합금으로 형성된 방사 부재에 대해 요구된 특성중 하나인 열 전도도에 대하여 고려해야만 한다. 각각의 금속 성분의 함유량은 10중량% 이상으로 되지 않도록 한정되어, 텅스텐 합금의 열전도도는 최소한 120W/m·k로 된다. 열 팽창 계수, 기계화 능력 그리고 열 전도도의 관점에서, 각각의 금속 성분의 함유량은 0.01 내지 10중량%의 범위내인 것이 좋다. 특히, 가장 양호한 텅스텐 합금은 1 내지 7중량%의 니켈, 0.1 내지 4중량%의 구리, 그리고 0.1 내지 2중량%의 철을 포함한다. 열 팽창 계수는 텅스텐에 최소한 10중량%의 구리를 첨가함으로써 얻어지는 텅스텐 합금에서 극단적으로 증가됨을 인식했었다.
구리만을 함유하는 구리-텅스텐 합금의 열 팽창 계수는 구리 함유량의 증가에 따라서 질화 알루미늄의 열 팽창 계수와는 상당히 다르게 증가된다. 질화 알루미늄의 열 팽창 계수와 실제로 동일한 열 팽창 계수를 얻기 위하여, 0.1 내지 5중량%의 구리를 함유하는 구리-텅스텐 합금으로 주로 형성된 방사 부재를 사용하는 것이 가장 적합하다. 구리 함유량이 0.1중량% 이상이 되지 않으면, 구리-텅스텐 합금판의 절단 작업이 어렵고, 구리-텅스텐 합금판의 우수한 특성인 열 전도도가 감소된다. 구리 함유량이 5중량%를 초과하면, 구리-텅스텐 합금의 열팽창 계수는 위에서 설명한 바와 같이 질화 알루미늄의 열 팽창 계수를 초과한다.
방사 부재를 형성하는 금속 재질은 몰리브덴을 포함한다. 몰리브덴의 열 팽창 계수는 5.5×10-6/k이며, 이 값은 질화 알루미늄의 열 팽창 계수와 실제로 동일하다. 따라서, 질화 알루미늄 서브 스트레이트가 800 내지 950℃의 용접에 의해 몰리브덴 금속판에 결합될 경우에 조차도, 몰리브덴 금속판은 변형되지 않으며, 질화 알루미늄 서브 스트레이트에 균열이 생기지도 않는다.
질화 알루미늄 절연 부재는 그 위에 반도체 소자가 제공되는 주 표면을 갖춘 서브 스트레이트로 양호하게 사용된다. 이와는 달리, 절연 부재는 반도체 소자를 보호하기 위해 반도체 소자 위에 제공되는 커버링 부재로 적용될 수도 있으며, 이 커버링 부재는 예를 들면 절연 서브 스트레이트 위에 제공되는 반도체 소자를 밀봉하기 위한 캡을 형성한다. 절연 부재가 반도체 소자를 이송하기 위한 서브 스트레이트나 또는 반도체 소자를 보호하기 위한 커버링 부재로 사용될 때, 반도체 장치용 본 발명의 부재는 반도체 소자로부터 발생된 열을 절연 부재와 방사 부재로 전도하여, 이것을 외부로 분산시키는데 사용된다. 질화 알루미늄의 절연 부재는 소결된 본체를 포함하는 것이 좋다.
질화 알루미늄의 절연 부재는 최소한 텅스텐이나 몰리브덴과, 질화 알루미늄, 산화 알루미늄, 산질화 알루미늄내의 최소한 하나의 알루미늄 조성물과 산화 칼슘 또는 산화 이트륨을 함유하는 금속화 층을 갖춘 접합면을 양호하게 제공되어, 양호한 접합 강도와 열 전도도를 얻게 된다.
반도체 장치용의 본 발명의 부재는 금속화층을 방사 부재에 결합하기 위한 용접 부재를 포함하며, 안정된 용접을 일정하게 실행하기 위하여 용접 부재와 금속화층의 접합면에는 도금층이 제공된다. 즉, 용접 부재와 금속화층 사이의 습윤도는 도금층을 제공함으로써 재선될 수 있다. 상술한 바와 마찬가지로 용접 부재와 방사 부재의 접합면에는 다른 도금층이 제공된다. 그러한 도금층은 니켈 도금에 의해 양호하게 형성된다. 그러한 니켈 도금은 균일한 금 도금판을 형성하기 위해 금 도금의 부착력과 침전 특성을 개선하기 위하여 다음 단계에서 금 도금과 같은 처리가 실행될 때 특히 양호하게 실행된다.
본 발명의 반도체 장치용 부재에 따라서, 상기 기술된 열 전도도와 열 팽창 계수를 갖는 금속 재질이 방사 부재를 형성하기 위한 주 재질로 사용됨으로써, 절연 부재의 균열을 방지하게 되고, 질화 알루미늄의 절연 부재와 방사 부재의 결합후 방사 부재의 휨을 방지하게 된다 따라서, 신뢰할 수 있는 반도체 장치용 부재가 쉽게 얻어져, 반도체 소자를 이송하기 위한 서브 스트레이트, 반도체 소자를 밀봉하기 위한 커버링 부재 또는 그러한 종류의 것에 응용된다.
상기와 그 외의 다른 본 발명의 목적, 특성, 양상 및 장점은 첨부도면과 관련하여 볼 때 본 발명의 다음과 같은 상세한 설명으로부터 좀더 명확해질 것이다.
위에서 설명된 바와 같이, 본 발명은 질화 알루미늄의 절연 부재를 사용함으로써 반도체 장치용 부재의 형성 기술을 개선하는데 적용된다. 본 발명에서 소결된 본체의 형태로 사용된 질화 알루미늄은 예를 들면 다음과 같은 방법으로 얻어진다..
주로 질화 알루미늄으로 양호하게 구성된, 본 발명에서 사용된 질화 알루미늄 소결 본체로 형성된 절연 부재는 주기율표 Ⅲa쪽에 속하는 원소를 0.01 내지 1.0중량%, 산소를 0.001 내지 0.5중량% 포함하며, 그 열 전도도는 최소한 180Wm-1k-1의이다. 첫째, 희귀 원소를 포함하는 최소한 하나의 화합물은 질화 알루미늄 분말과 혼합되어, 그 함유량이 희귀 원소 변환시에 0.01 내지 1.0중량%로 된다. 형성 첨가물은 파라핀, PVD 또는 PEG로 준비된다. 탄소, 탄소 분말, 흑연 분말 또는 그러한 종류의 것을 남겨둔 채 분해되는 페놀 수지와 같은 물질은 소결된 본체에서 잔연 탄소를 조정하기 위해 첨가될 수도 있다. 희귀 금속 화합물은 스테아린산, 팔미틴산, 알콕사이드 니트레이트, 카보네이트, 하이드록사이드 또는 그러한 종류의 것으로 준비된다. 그러한 화합물은 희귀 원소의 함유량을 저감시키는데 사용되어, 질화 알루미늄 분말과 잘 혼합될 수 있게 한다. 특히, 스테아린산은 질화 알루미늄과의 혼합력의 견지에서 볼 때 가장 양호하다. 질화 알루미늄 분말은 균질 미립자로 형성되어야 한다. 양호한 예로, 그 평균 입자 크기는 1㎛이상이어서는 안되며, 산소 함유량은 2.0중량%이상이어서는 안된다. 그와 같은 질화 알루미늄 분말은 직접적인 질화 방법(금속 알루미늄의 질화 방법)에 의해 얻는 것이 어렵기 때문에 환원 질화 방법(산화 알루미늄의 환원 질화 방법)에 의해 얻어진다. 직접 질화 방법에 의해 분말을 얻기 위해서, 반응 제어, 입자 크기의 분류 그리고 그와 같은 종류의 것에 대한 충분한 고려가 있어야만 한다.
혼합된 분말은 상기 구조로 형성되어, 질소를 함유하는 비산화 대기속에서 소결된다. 높은 열 전도도를 얻기 위하여, 1,000 내지 2,100℃의 온도에서 최소한 5시간 동안 물질을 소결시켜, 그 평균 입자 크기가 최소한 5㎛로 되게 하는 것이 좋다. 그와 같이 소결시킨 후, 냉각 단계를 급히 실행하는 것이 좋다. 물질이 서서히 냉각되면 소결 첨가물은 침전되고, 소결된 면은 극히 저질화 된다. 따라서, 소결된 본체는 1,500℃의 온도에서 최소한 200℃/h의 비율로 냉각되는 것이 좋다.
상기의 방식으로 얻어진 질화 알루미늄 소결 본체로 형성된 서브 스트레이트의 표면에 금속화층을 형성하는 단계는 다음과 같다.
첫째, 질화 알루미늄 소결 본체의 서브 스트레이트는 위의 방법으로 준비된다. 금속화층용 재질은 칼슘 화합물의 분말, 알루미늄 화합물의 분말, 그리고 텅스텐 또는 몰리브덴의 금속 분말을, 부형제와 같은 유기결합제를 첨가하여 혼합함으로써 준비되어, 금속판을 제공하게 된다. 각각의 성분의 함유량은 금속 분말 40 내지 98중량%, 알루미늄 화합물 1 내지 25중량%, 그리고 산화 칼슘 1 내지 35중량% 범위내에 있다. 저온에서 그 다음 소결 단계를 실행하기 위하여, 소결 온도를 저감시키기 위한 촉매로서 구리 또는 니켈이 첨가 될 수도 있다. 이와 같이 제공된 금속 반죽은 질화 알루미늄 소결 본체에 의해 형성된 서브 스트레이트의 면에 적용시킨다. 질화 알루미늄 소결 본체에 의해 형성된 서브 스트레이트는 1,500 내지 1,800℃의 온도에서 질소 또는 그러한 종류의 불활성 기체속에서 구워져서, 그 표면상에 금속화층이 제공된다. 텅스텐의 금속 분말에 의해 준비되고 알루미늄 화합물로 사용된 1 내지 10중량%의 산화 알루미늄과 1 내지 20중량%의 산화 칼슘을 함유하는 금속화층 또는, 몰리브덴의 금속 분말에 의해 준비되고 알루미늄 화합물로 사용된 1 내지 10중량%의 산화 알루미늄과 1 내지 35중량%의 산화 칼슘을 함유하는 금속화층은 질화 알루미늄 소결 본체에 의해 형성된 기판과 금속화층 사이의 부착력과 열 전도도의 관점에서 양호하다.
질화 알루미늄 소결 본체에 의해 형성된 서브 스트레이트의 표면상에 금속화층을 형성하는 단계는 금속 반죽으로 코팅된 질화 알루미늄을 한번에 소결함으로써 다음과 같이 실행된다.
첫째, 질화 알루미늄으로 형성된 본체의 서브 스트레이트는 그린 시트와 같은 상술된 구조로 상기 혼합 분말을 성형함으로써 준비된다. 금속화층용 재질은 텅스텐 분말과, 산화 알루미늄, 질화 알루미늄, 산화 칼슘, 산화 이트륨, 스테아린산 이트륨 그리고 그러한 종류의 것에서 선택된 한가지 이상의 첨가물을 혼합하여 위에서 설명한 것과 유사하게 금속 반죽을 제공함으로써 준비된다. 이와 같이 제공된 금속 반죽은 프리팅이나 코팅에 의해, 질화 알루미늄으로 형성된 본체에 의해 형성된 서브 스트레이트의 표면에 적용된다. 질화 알루미늄으로 형성된 본체에 의해 형성된 서브 스트레이트는 위의 조건과 유사하게 금속 반죽으로 소결되어, 질화 알류미늄 소결 본체에 의해 형성된 서브 스트레이트의 기판상에 금속화층이 제공되게 된다. 따라서, 높은 열 전도도를 갖는 금속화층을 갖춘 질화 알루미늄 소결 본체가 얻어진다.
이제부터는 본 발명에 따른 반도체 장치용 부재의 통상적인 형성 방법에 대해 설명한다. 제1a도 및 제1b도는 본 발명에 따른 반도체 장치용 부재의 두가지 제조 방법을 도시한 공정도이다. 제1a도에서, 질화 알루미늄 소결 서브 스트레이트가 우선 준비된다. 그 다음, 상기 방법을 통해 얻어진 금속 반죽이 질화 알루미늄 소결 서브 스트레이트에 적용된다. 그 다음, 이와 같이 적용된 금속 반죽이 건조된다. 그 다음, 질화 알루미늄 소결 서브 스트레이트가 상술된 온도로 가열된 불활성 기체에서 구워진다.
상기의 단계는 다음과 같이 실행된다. 제1b도에서, 질화 알루미늄으로 형성된 기판이 우선 준비된다. 그 다음, 상기 방식으로 얻어진 금속 반죽이 질화 알루미늄으로 형성된 서브 스트레이트의 표면에 적용된다. 그 다음, 이와 같이 적용된 금속 반죽이 건조된다. 그 다음, 질화 알루미늄으로 형성된 서브 스트레이트가 상술된 온도로 가열된 불활성 기체에서 금속 반죽으로 소결된다. 따라서, 금속화층을 갖춘 질화 알루미늄 소결 서브 스트레이트가 형성된다.
금속화층이 질화 알루미늄 소결 서브 스트레이트상에 형성된 후, 니켈 도금이 금속화층의 표면상에 실행된다. 니켈 도금을 소결시키기 위하여, 약 800℃의 온도로 열 처리가 실행되어, 그 강도와 기밀도를 개선한다. 다른 한편, 상기와 마찬가지로 질화 알루미늄 소결 서브 스트레이트에 결합된 방사 부재로 사용되는 방열 부재의 표면상에 니켈 도금이 실행된다. 그 다음, 방열 부재에 질화 알루미늄 소결 서브 스트레이트를 결합하기 위하여 니켈 도금 표면에 용접이 실행된다. 더나아가, 그와 같은 접합 위에 금 도금이 실행된다. 따라서, 본 발명에 따른 반도체 장치용 부재가 제조될 수 있다.
표면상의 리드 프레임과 결합되고 뒷면상의 방열 부재와 결합된 질화 알루미늄 서브 스트레이트를 포함하는 부재와 같이, 상기 단계에 따라 제조된, 본 발명의 양상에 따른 반도체 장치용 부재의 일실시예에 대하여 도면을 참고하여 설명하고자 한다.
제2a도는 반도체 소자를 이송하기 위하여 서브 스트레이트에 적용되는 일실시예를 도시한 평면도이며, 제2b도는 서브 스트레이트의 단면도이고, 제2c도는 방열 부재(6)와 질화 알루미늄 서브 스트레이트(1) 사이의 접합을 상세히 도시한 단면도이다. 이를 도면에서, 본 발명의 반도체 장치용 부재를 실행하는 질화 알루미늄 서브 스트레이트(1)는 상기 단계에 따라서 그 표면상에 금속화층(2)을 부분 형성하여 형성되며, 리드프레임(3)은 용접 금속이나 또는 그러한 종류의 것에 의한 용접을 통해 금속화층(2)에 결합된다. 상기 단계에 따라서 질화 알루미늄 서브 스트레이트(1)의 뒷면의 일부에 다른 금속화층(2)이 형성되고, 방열 부재(6)가 용접 금속 또는 그와 유사한 것에 의한 용접을 통하여 금속화층(2)에 결합된다. 고 발열 전력의 FET와 같은 반도체 소자(4)는 질화 알루미늄 서브 스트레이트(1)의 상기 위치에 이송되어, 결합 도선(5)에 의해 금속화층(2)이나 리드 프레임(3)와 접속된다. 제2c도에 도시된 바와 같이, 얇은 도전층(8)이 질화 알루미늄 서브 스트레이트(1)와 방열 부재(6) 사이의 접합부에서 금속화층(2)상에 형성되며, 도금층(7)은 용접 금속(9)의 습윤성을 안정화시키기 위하여 방열 부재(6)의 표면상에 형성된다.
예를 들면, 제3도를 참고로 하여, 고 발열 전력을 갖는 다이오드와 같은 반도체 소자를 이송하기 위하여 방사 서브 스트레이트에 적용되는, 본 발명의 또 다른 양상에 따른 반도체 장치용 부재의 다른 실시예에 대해 설명하고자 한다. 제3도에서, 질화 알루미늄 서브 스트레이트(1)는 상기와 유사하게 금속화층(2)을 통하여, 본 발명에 따른 금속 재질로 주로 형성된 방사 부재로 사용되는 방열 부재(6)상에 형성되고, 발광 다이오드(LED) 또는 레이저 다이오드(LD)와 같은 반도체 소자(4)가 질화 알루미늄 서브 스트레이트(1)상에 결합된다. 반도체 소자(1)는 질화 알루미늄 서브 스트레이트(1)의 표면상에 형성된 다른 금속화층(2)상에 결합된다. 이 경우, 질화 알루미늄 서브 스트레이트(1)와 방열 부재(6)는 리드 프레임을 구비한 질화 알루미늄 서브 스트레이트와 방열 부재 사이의 접합부를 기준으로 하여, 상기 설명과 유사한 방식으로 서로 결합된다.
제4도를 참고로 하여, 본 발명에 따른 반도체 장치용 부재가 적용되는 캡 구조에 대해 설명하고자 한다. 금속화층(2)은 알류미늄 소결 본체에 의해 형성된 커버링 부재(11)의 주변 모서리 부분의 표면상에 제공된다. 철-니켈 합금과 같은 금속층으로 형성된 프레임 부재(13)는 용접 금속 또는 이와 유사한 종류의 것에 의해 금속화층(2)에 결합된다. 프레임 부재(13)의 하단부는 다른 금속화층(2)을 통하여 세라믹 서브 스트레이트(101)에 결합된다. 반도체 소자(4)는 세라믹 서브 스트레이트(101)상으로 이송된다. 방열 부재(6)는 커버링 부재(11)의 상단면에 설치되어, 반도체 소자(4)로부터 발생된 열이 커버링 부재(11)를 통하여 방열 부재(6)에 의해 분산되어, 냉각 효과를 개선한다. 질화 알루미늄 소결 본체의 커버링 부재(11)와 방열 부재(6)는 리드 프레임을 구비한 질화 알루미늄 서브 스트레이트와 방열 부재 사이의 접합 구조를 참고로 위에서 설명한 것과 유사한 방식으로 서로 결합된다. 각각의 접합용으로 사용된 용접 금속은 은 용접에 의해 양호하게 준비되며, 커버링 부재(11)와 방열 부재(6)를 서로 강하게 결합하기 위하여 용접 재질에 대해 양호한 습윤도를 갖는 얇은 금속 코팅층이 방열 부재(6)의 접합 표면이나 또는 금속화층(2)상에 형성될 수 있는 한은 다른 용접 재질이 소용될 수도 있다. 도금층과 같은 얇은 금속 코팅층의 기능은 리드 프레임을 갖춘 질화 알루미늄 서브 스트레이트와 방열 부재 사이의 접합 구조의 예를 참고로 위에서 설명된 바와 같다.
상기 방법으로 얻어진 질화 알루미늄 소결 본체의 서브 스트레이트에 의해 준비된 실시예를 이용하여 실행된 실시예 1 내지 12에 대하여 지금부터 설명하고자 한다.
[실시예 1]
두께가 1.3mm인 질화 알루미늄 소결 서브 스트레이트가 금속화를 필요로 하는 상기 방법에 의하여 준비되었다. 금속화 처리는 질화 알루미늄 소결 서브 스트레이트의 각각의 샘플의 표면에 상기 조성물로된 금속 반죽을 적용하고, 완전히 접합시킨 후, 이것을 1,600℃의 온도에서 60분간 질소 기체속에서 구워서 실행되었다. 따라서, 금속화층은 질화 알루미늄 소결 서브 스트레이트의 상기 부분상에서 형성되었다. 금속 반죽은 산화 칼슘 분말과 알루미나 분말을 텅스텐 분말에 첨가하고, 이것을 부형제와 같은 유기 결합제와 혼합하여 준비되었다. 산화 칼슘의 함유량은 14중량%였으며, 알루미나 함유량은 4중량%였다. 사용된 질화 알루미늄 소결 서브 스트레이트의 형태는 각각 5mm2, 20mm2, 50mm2이었다.
더 나아가, 두께가 2㎛인 니켈 도금층이 금속화층의 표면상에 형성되었다. 다른 한편, 두께가 1.5mm인 구리-텅스텐 합금판과 텅스텐 금속판이 각각의 질화 알루미늄 소결 서브 스트레이트에 결합될 방사 부재로서 준비되었다. 두께가 2㎛인 니켈 도금은 이들 금속판의 표면상에서 실행되었고, 이것은 830 내지 950℃의 온도에서 은 용접에 의해 각각의 질화 알루미늄 소결 기판에 용접되었다.
질화 알루미늄 소결 서브 스트레이트가 균열되었는가와 구리-텅스텐 합금판이 이와 같이 얻어진 각각의 샘플에서 휘어졌는가에 대하여 실험되었다. 제5a도에 도시된 바와 같이, 각 샘플의 질화 알루미늄 소결 서브 스트레이트(1)와 방열 부재(6)는 서로 결합되어, 표면 거칠기 테스터(도꾜 세미쯔 제품 : E-SP-SO1A)에 의해 크기 a만큼 휜 것으로 평가되었다. 각각의 질화 알루미늄 소결 서브 스트레이트에서 유발된 균열은 500배율의 주사형 전자 현미경이나 40배율의 스테로 현미경에 의해 측정되었다. 표 1은 결과를 도시하고 있다. 휨의 측정에 대해서는, 1mm의 유효 길이에 대하여 2㎛이상이 아닌 휨은 "휘지 않음"으로 간주되었고, 유효 길이 1mm에 대하여 2㎛ 이상의 휨이 유발된 샘플은 "휨"으로 간주되었다.
표 1에서 "10Cu-W"와 "20Cu-W"는 각각 10중량%의 구리와 20중량%의 구리를 함유하는 구리 텅스텐 합금으로, 준비된 기준 샘플을 표시한 것이다. 텅스텐 금속판의 열 팽창 계수는 4.5×10-6/k였고, 그 열 전도도는 168W/mk였다. 구리-텅스텐 합금 10Cu-W와 20Cu-W의 열 팽창 계수는 950℃의 실온의 범위에서 각각 6.5 내지 7.5×10-6/k와 8.5 내지 9.5×10-6/k였다. 구리-텅스텐 합금 10Cu-W와 20Cu-W의 열 전도도의 값은 각각 210W/mk와 246W/mk였다.
표 1에 따르면, 질화 알루미늄 소결 서브 스트레이트에 각각 10중량%와 20중량%의 구리를 함유하는 구리-텅스텐 합금을 결합하여 준비된 기준 샘플은 휘었고 균열이 생겼다. 다른 한편, 질화 알루미늄 소결 서브 스트레이트에 텅스텐 금속판을 결합하여 준비된 본 발명에 따른 샘플에서는 균열이나 휨이 생기지 않았다.
[표 1]
Figure kpo00002
[실시예 2]
두께가 3㎛인 금 도금이 실시예 1과 유사한 형으로 준비된 샘플의 표면상에 준비되었다. 샘플의 금속화 처리는 상술될 패턴의 녹색 프린팅으로 상기 방법에 의해 녹색 시트와 같은 구조로 성형된 알루미늄으로 형성된 서브 스트레이트의 각 샘플의 표면에 상기 조성물의 텅스텐 반죽을 적용하고, 건조하여, 완전 접합을 실행한 후 이것을 질소 기체내에서 1,850℃의 온도로 5시간 동안 소결함으로써 실행되었다. 따라서, 금속화층은 질화 알루미늄 소결 서브 스트레이트의 상기 부분상에 형성되었다. 상기 금 도금 전에, 두께가 2㎛인 니켈 도금층이 금속화층 위에 형성되어, 수소 기체내에서 750℃의 온도로 20분간 소결되었다. 그 다음, 질화 알루미늄 소결 서브 스트레이트는 450 내지 550℃의 온도에서 금 용접에 의해 텅스텐 금속판이나 또는 구리-텅스텐 합금판에 용접되었다.
실시예 1과 마찬가지로, 질화 알루미늄 소결 서브 스트레이트의 균열과, 텅스텐 금속판과 구리-텅스텐 합금판의 휨에 대하여 검사가 행해졌다.
표 2에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 텅스텐 금속판을 결합하여 얻어진 샘플에서는 휨이나 균열이 생기지 않았다.
[표 2]
Figure kpo00003
실시예 1과 2에서 휨이나 균열을 유발시키지 않은 샘플에 대하여 열 주기 검사(-55℃ 내지 ±150℃, 100주기)가 실행되었으나, 아무런 문제점도 인식되지 않았다.
[실시예 3]
실시예 2와 마찬가지로 금 도금되는 샘플에 대하여, 250 내지 300℃에서 납-인듐 용접에 의한 용접이 실행된 후, 열 주기 검사(-55℃ 내지 +150℃, 1000주기)가 실행되었다. 질화 알루미늄 소결 서브스트레이트와 금속화층 인터페이스의 내부의 구조는 텅스텐 금속판과 구리-텅스텐 합금판의 균열 정도와 휨의 상태를 평가하기 위해 각각의 샘플에서 측정되었다. 표 3은 그 결과를 도시한 것이다. 균열과 휨의 평가 방법은 실시예 1을 참고로 설명한 바와 같다.
표 3에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 텅스텐 금속판을 결합하여 준비된 샘플에서 균열이나 휨이 인식되지 않았다.
[표 3]
Figure kpo00004
[실시예 4]
실시예 1과 마찬가지로, 금속화된 층을 구비하는 1.3mm두께의 질화 알루미늄 소결 서브 스트레이트상에 2㎛ 두께의 니켈 도금을 실행하여 얻은 샘플은 830 내지 950℃의 온도에서 은 용접에 의해, 표 4에 도시된 바와 같은 조성물을 구비한 1.5mm두께의 텅스텐 합금판(그 표면은 니켈 도금 되었음)에 용접되었다. 이와 같이 얻어진 각각의 샘플에 대해서는 질화 알루미늄 소결 서브 스트레이트의 균열과 텅스텐 합금판의 휨에 대해 검사가 실시되었다. 표 4에 도시된 바와 같이 텅스텐 합금판의 열에서, 예를 들면 "5Ni-1Cu-W"는 5중량%의 니켈과 1중량%의 구리를 함유하는 텡스텐 합금을 나타내는 것이다. 그와 같은 텅스텐 합금판의 표시는 이후에 설명되는 실시예 5와 6에 관한 표 5와 6에도 적용된다. 기호 *는 기준 샘플을 표시하는 것이다. 표 4는 또한 텅스텐 합금판의 열 전도도와 열 팽창 계수값을 도시한다.
표 4에 따르면, 본 발명에 따라서 질화 알루미늄 서브 스트레이트에 텅스텐 합금판을 결합하여 얻어진 샘플에서는 균열이나 휨이 인식되지 않았다.
[표 4]
Figure kpo00005
[실시예 5]
실시예 4에서 사용된 것과 유사한 샘플의 표면상에 금 도금이 실행된 후, 질화 알루미늄 소결 서브 스트레이트가 450 내지 550℃의 온도에서 금 용접에 의해 여러 가지 형태의 텅스텐 합금판에 용접되었다. 이와 같이 얻어진 각각의 샘플에 대하여, 질화 알루미늄 소결 서브 스트레이트의 균열과 텅스텐 합금판의 휨에 대한 검사가 이루어졌다. 표 5는 그 결과를 도시한 것이다.
표 5에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 텅스텐 합금판을 결합하여 얻어진 샘플에서는 휨이나 균열이 인식되지 않았다.
실시예 4와 5에서 휨이나 균열을 유발시키지 않은 샘플에 대하여 열 주기 검사(-55℃ 내지 +150℃, 1,000주기)가 이루어졌으나 아무런 문제점도 인식되지 않았다.
[표 5]
Figure kpo00006
[실시예 6]
표면이 실시예 5에서 금 도금된 샘플에서, 질화 알루미늄 소결 서브 스트레이트는 250 내지 300℃의 온도에서 납-인듐 용접에 의해 여러 형태의 텅스텐 합금판과 용접되어, 열 주기 검사(-55℃ 내지 +150℃, 1,000주기)를 실행하였다. 질화 알루미늄 소결 서브 스트레이트와 금속화층 인터페이스의 내부 구조는 각각의 샘플에서 측정되어, 질화 알루미늄 소결 서브 스트레이트에서의 균열의 유무와 텅스텐 합금판에서 유발된 휨의 상태에 대해 평가하게 되었다.
표 6에 따르면, 본 발명에 따라 질화 알루미늄 소결 서브 스트레이트에 텅스텐 합금판을 결합함으로써 얻어진 샘플에서는 균열이나 휨이 인식되지 않았다.
[표 6]
Figure kpo00007
[실시예 7]
실시예 1과 유사하게 금속화층으로 형성된 1.3mm 두께의 질화 알루미늄 소결 서브 스트레이트에 2㎛두께의 니켈 도금을 실행하여 얻어진 샘플은 830 내지 950℃의 온도에서의 은 도금에 의해 1.5mm 두께의 구리-텅스텐 합금판(그 표면은 2㎛ 두께의 니켈 도금이 되었음)에 용접되었다. 이와 같이 얻어진 각각의 샘플에 대해서, 실시예 1을 참고로 설명된 바와 같은 측정 방법에 의해 질화 알루미늄 소결 서브 스트레이트의 균열과 구리-텅스텐 합금판의 휨에 관한 검사가 이루어졌다.
표 7은 그 결과를 도시한 것이다. 텅스텐 합금판의 형과 휨의 평가는 표 1에서와 마찬가지로 표시되어 있다. "6Cu-W", "10Cu-W" 그리고 "20Cu-W"는 기준 샘플을 나타내는 것이다.
표 7에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 구리-텅스텐 합금판을 결합하여 얻어진 샘플에서는 휨이나 균열이 인식되지 않았다.
더 나아가, 상기 조성물의 금속화층이 질화 알루미늄 소결 서브 스트레이트의 상기 표면상에 형성 되었고, 2 내지 3㎛ 두께의 니켈 도금층과 2 내지 3㎛ 두께의 금 도금층이 그 위에 순서대로 형성되었다. 그후, 전계 효과 그 전력 트랜지스터가 금-실리콘 용접 재질에 의해 도금층의 표면상에 용접/이송되었다. 각각의 샘플에서, 전력 인가로 인해 생긴 트랜지스터의 에미터와 베이스간의 순방향 효과 전류 VBE의 변화량 △VBE가 VBE방식에 의해 측정되어 트랜지스터, 질화 알루미늄 소결 서브 스트레이트 및 구리-텅스텐 합금판에 의해 전체적으로 형성된 열 저항을 평가하게 되었다. 각각의 샘플에서 이와 같이 측정된 열 저항값은 약 1.9℃/W 이상으로 되지는 않았다. 따라서, 반도체 소자를 이송하기 위한 서브 스트레이트는 열 전도도의 견지에서 볼 때 방사 서브 스트레이트로 구리-텅스텐 합금을 사용하여, 질화 알루미늄 소결 서브 스트레이트로 적절히 준비됨을 알 수 있다.
[표 7]
Figure kpo00008
[실시예 8]
3㎛ 두께의 금 도금은 실시예 7에서와 유사한 각각의 샘플의 표면상에 실행되었고, 질화 알루미늄 소결 서브 스트레이트와 구리-텅스텐 합금판은 450 내지 550℃의 온도에서 금 도금에 의해 서로 결합되었다. 이와 같이 얻어진 각각의 샘플에 대해서는 질화 알루미늄 소결 서브 스트레이트의 균열과 구리-텅스텐 합금판의 휨에 관한 검사가 이루어졌다. 표 8은 그 결과를 도시한 것이다.
표 8에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 구리-텅스텐 합금을 결합하여 얻어진 샘플에서는 휨이나 균열이 인식되지 않았다.
휨이나 균열을 유발하지 않은 실시예 7과 8의 무결함 샘플에 대해 열 주기 검사(-550℃ 내지 +150℃ 1,000주기)가 실행되었으나, 아무런 문제점도 인식되지 않았다.
[표 8]
Figure kpo00009
[실시예 9]
250 내지 330℃의 온도에서 납-인듐 용접에 의해 실시예 8과 마찬가지로 금 도금된 각각의 샘플에 대해 용접이 실행된 후, 열 주기 검사(-55℃ 내지 +150℃, 1,000주기)가 실행되었다. 이와 같이 얻어진 각각의 샘플에서 질화 알루미늄 소결 서브 스트레이트와 금속화층의 내부 구조가 검사되어, 질화알루미늄 소결 서브 스트레이트의 균열과 구리-텅스텐 합금판의 휨을 평가하였다. 표 9는 그 결과를 도시한 것이다.
표 9에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 구리-텅스텐 합금판을 결합하여 얻어진 샘플에서는 휨이나 균열이 인식되지 않았다.
[표 9]
Figure kpo00010
[실시예 10]
실시예 1과 유사하게 금속화층으로 형성된 1.3mm 두께의 질화 알루미늄 소결 서브 스트레이트의 표면상에 2㎛ 두께의 니켈 도금을 실행하여 얻어진 각각의 샘플은 830 내지 950℃의 온도에서의 은 용접에 의해 1.5mm 두께의 몰리브덴 금속판 또는 구리-텅스텐 합금판(2㎛ 두께로 니켈 도금됨)에 결합되었다. 이와 같이 얻어진 각각의 샘플에 대해서는 질화 알루미늄 소결 서브 스트레이트의 균열과, 몰리브덴 금속판과 구리-텅스텐 합금판의 휨에 관한 검사가 실행되었다. 표 10은 그 결과를 도시한 것이다. 휨의 평가와 구리-텅스텐 합금의 형의 표시는 표 1에서의 표시와 유사하다.
표 10에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 몰리브덴 금속판을 결합하여 얻어진 샘플에서는 휨이나 균열이 인식되지 않았다.
[표 10]
Figure kpo00011
[실시예 11]
실시예 10에서와 유사한 각각의 샘플의 표면상에 3㎛ 두께의 금 도금이 실행된 후, 질화 알루미늄 소결 서브 스트레이트는 450 내지 550℃의 온도에서 금 용접에 의해 몰리브덴 금속판이나 구리-텅스텐 합금판에 결합되었다. 이와 같이 얻어진 각각의 샘플에 대하여, 질화 알루미늄 소결 서브 스트레이트의 균열과, 몰리브덴 금속판과 구리-텅스텐 합금판의 휨에 관하여 검사가 실시되었다. 표 11은 그 결과를 도시한 것이다.
표 11에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트의 몰리브덴 금속판을 결합하여 얻어진 샘플에서는 휨이나 균열이 인식되지 않았다.
실시예 10과 11에서 휨이나 균열을 유발하지 않은 무결함 샘플에 대해 열 주기 검사(-55℃ 내지 +150℃, 1,000주기)가 실행되었으나 아무런 문제점도 인식되지 않았다.
[표 11]
Figure kpo00012
[실시예 12]
250 내지 300℃의 온도에서 납-인듐 용접에 의해 실시예 11과 유사하게 금도금된 각각의 샘플에 대해 용접이 실행된 후, 열 주기 검사(-55℃ 내지 +150℃, 1,000주기)를 실행하였다. 이와 같이 얻어진 각각의 샘플에서 질화 알루미늄 소결 서브 스트레이트와 금속화층의 내부의 구조가 검사되어, 질화 알루미늄 소결 서브 스트레이트의 균열과, 몰리브덴 금속판과 구리 텅스텐 합금의 휨의 상태를 평가하였다.
표 12에 따르면, 본 발명에 따라서 질화 알루미늄 소결 서브 스트레이트에 몰리브덴 금속판을 결합하여 얻어진 샘플에서 휨이나 균열이 인식되지 않았다.
[표 12]
Figure kpo00013
본 발명이 상세히 설명되었다 할지라도, 이것은 단지 설명과 실시예일 뿐이고 한정하고자 취해진 것이 아니며, 본 발명의 사상과 범주는 첨부된 특허청구의 범위에 의해서만 한정됨을 명확히 이해할 수 있다.

Claims (14)

  1. 반도체 소자와 면하는 주 표면을 갖는 질화 알루미늄 소결 본체로 형성된 절연 부재와, 상기 절연 부재와 결합되고, 최소한 120W/mk의 열 전도도와 4 내지 6.0×10-6/k의 범위내의 열 팽창 계수를 갖는 금속 재질로 주로 형성되는 방사 부재를 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  2. 제1항에 있어서, 상기 금속 재질은 텅스텐을 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  3. 제2항에 있어서, 상기 금속 재질은 니켈, 구리, 철 및 코발트의 집단에서 선택된 최소한 하나의 금속을 함유하는 텅스텐 합금을 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  4. 제3항에 있어서, 상기 금속 재질은 니켈, 구리, 철 및 코발트의 집단에서 선택된 최소한 하나의 금속을 10중량% 이하로 함유하는 텅스텐 합금을 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  5. 제3항에 있어서, 상기 금속 재질은 구리를 5중량% 이하로 함유하는 텅스텐 합금을 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  6. 제1항에 있어서, 상기 금속 재질은 몰리브덴을 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  7. 제1항에 있어서, 상기 절연 부재는 반도체 소자가 제공될 주 표면을 갖는 서브 스트레이트를 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  8. 제1항에 있어서, 상기 절연 부재는 상기 반도체 소자 위에 제공되어 이것을 보호하는 커버링 부재를 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  9. 제1항에 있어서, 상기 절연 부재는 소결 본체를 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  10. 제1항에 있어서, 상기 절연 부재의 접합면에 형성된 금속화층을 더 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  11. 제10항에 있어서, 상기 금속화층은 텅스텐과 몰리브덴 중의 최소한 하나의 금속과, 질화 알루미늄, 산화 알루미늄 및 산질화 알루미늄의 집단에서 선택된 최소한 하나의 알루미늄 화합물과, 산화 칼슘을 함유하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  12. 제10항에 있어서, 상기 방사 부재에 상기 금속화층을 결합하기 위한 용접 부재를 더 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  13. 제10항에 있어서, 상기 금속화층과 상기 용접 부재 사이의 접합면에 형성된 도금층을 더 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
  14. 제13항에 있어서, 상기 방사 부재와 상기 용접 부재 사이의 접합면에 형성된 도금층을 더 포함하는 것을 특징으로 하는 반도체 소자 이송 또는 보유 반도체 장치용 부재.
KR1019880008138A 1987-06-30 1988-06-30 반도체 소자 이송 또는 보유 반도체 장치용 부재 Expired KR910007096B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP16284187 1987-06-30
JP?62-162840 1987-06-30
JP?62-162838 1987-06-30
JP?62-162841 1987-06-30
JP?62-162839 1987-06-30
JP16283887 1987-06-30
JP16284087 1987-06-30
JP16283987 1987-06-30

Publications (2)

Publication Number Publication Date
KR890001159A KR890001159A (ko) 1989-03-18
KR910007096B1 true KR910007096B1 (ko) 1991-09-18

Family

ID=27473832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880008138A Expired KR910007096B1 (ko) 1987-06-30 1988-06-30 반도체 소자 이송 또는 보유 반도체 장치용 부재

Country Status (5)

Country Link
US (1) US4965659A (ko)
EP (1) EP0297512B1 (ko)
KR (1) KR910007096B1 (ko)
CA (1) CA1303248C (ko)
DE (1) DE3883873T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529852A (en) * 1987-01-26 1996-06-25 Sumitomo Electric Industries, Ltd. Aluminum nitride sintered body having a metallized coating layer on its surface
CA1284536C (en) * 1987-07-03 1991-05-28 Akira Sasame Member for semiconductor apparatus
US5264388A (en) * 1988-05-16 1993-11-23 Sumitomo Electric Industries, Inc. Sintered body of aluminum nitride
US5126830A (en) * 1989-10-31 1992-06-30 General Electric Company Cryogenic semiconductor power devices
US5292552A (en) * 1989-12-20 1994-03-08 Sumitomo Electric Industries, Ltd. Method for forming metallized layer on an aluminum nitride sintered body
US5370907A (en) * 1990-06-15 1994-12-06 Sumitomo Electric Industries, Ltd. Forming a metallized layer on an AlN substrate by applying and heating a paste of a metal composed of W and Mo
CA2047486C (en) * 1990-07-21 2002-03-05 Shigeru Katayama Semiconductor device and method for manufacturing the same
US5200249A (en) * 1990-08-15 1993-04-06 W. R. Grace & Co.-Conn. Via metallization for AlN ceramic electronic package
JP2505065B2 (ja) * 1990-10-04 1996-06-05 三菱電機株式会社 半導体装置およびその製造方法
US5105258A (en) * 1990-11-21 1992-04-14 Motorola, Inc. Metal system for semiconductor die attach
US5459348A (en) * 1991-05-24 1995-10-17 Astec International, Ltd. Heat sink and electromagnetic interference shield assembly
US5886407A (en) * 1993-04-14 1999-03-23 Frank J. Polese Heat-dissipating package for microcircuit devices
US5972737A (en) * 1993-04-14 1999-10-26 Frank J. Polese Heat-dissipating package for microcircuit devices and process for manufacture
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
JP2625368B2 (ja) * 1993-12-16 1997-07-02 日本電気株式会社 半導体基板
JP2642858B2 (ja) * 1993-12-20 1997-08-20 日本碍子株式会社 セラミックスヒーター及び加熱装置
JPH0945815A (ja) * 1995-08-03 1997-02-14 Sumitomo Electric Ind Ltd 半導体用パッケージ、該パッケージ用板状部材及びその製造方法
US6783867B2 (en) * 1996-02-05 2004-08-31 Sumitomo Electric Industries, Ltd. Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
US5640045A (en) * 1996-02-06 1997-06-17 Directed Energy, Inc. Thermal stress minimization in power semiconductor devices
US6197435B1 (en) 1997-11-07 2001-03-06 Denki Kagaku Kogyo Kabushiki Kaisha Substrate
WO2003007312A2 (en) * 2001-05-24 2003-01-23 Fry's Metals , Inc. Thermal interface material and heat sink configuration
JP2006302713A (ja) * 2005-04-21 2006-11-02 Koito Mfg Co Ltd 車両用前照灯
US7365988B2 (en) * 2005-11-04 2008-04-29 Graftech International Holdings Inc. Cycling LED heat spreader
US7863639B2 (en) * 2006-04-12 2011-01-04 Semileds Optoelectronics Co. Ltd. Light-emitting diode lamp with low thermal resistance
US8373195B2 (en) 2006-04-12 2013-02-12 SemiLEDs Optoelectronics Co., Ltd. Light-emitting diode lamp with low thermal resistance
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP2008016362A (ja) * 2006-07-07 2008-01-24 Koito Mfg Co Ltd 発光モジュール及び車輌用灯具
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
CN103999210B (zh) 2011-12-22 2016-11-02 京瓷株式会社 布线基板以及电子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2431900A1 (fr) * 1978-07-25 1980-02-22 Thomson Csf Systeme de soudure d'un laser a semiconducteur sur un socle metallique
JPS5848926A (ja) * 1981-09-18 1983-03-23 Hitachi Ltd 絶縁型半導体装置
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS59114846A (ja) * 1982-12-21 1984-07-03 Narumi China Corp 半導体塔載用セラミツクパツケ−ジ
JPH0810710B2 (ja) * 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
DE3523061A1 (de) * 1985-06-27 1987-01-02 Siemens Ag Halbleiter-chip-anordnung
JPS6265991A (ja) * 1985-09-13 1987-03-25 株式会社東芝 高熱伝導性セラミツクス基板

Also Published As

Publication number Publication date
KR890001159A (ko) 1989-03-18
EP0297512B1 (en) 1993-09-08
DE3883873T2 (de) 1994-01-05
DE3883873D1 (de) 1993-10-14
EP0297512A3 (en) 1990-07-04
CA1303248C (en) 1992-06-09
US4965659A (en) 1990-10-23
EP0297512A2 (en) 1989-01-04

Similar Documents

Publication Publication Date Title
KR910007096B1 (ko) 반도체 소자 이송 또는 보유 반도체 장치용 부재
EP0297569B1 (en) Member for semiconductor apparatus
EP0297511B1 (en) Connection structure between components for semiconductor apparatus
US5563101A (en) Substrate for semiconductor apparatus
US5807626A (en) Ceramic circuit board
US8116084B2 (en) Method for manufacturing power module substrate, power module substrate, and power module
KR100353385B1 (ko) 질화알루미늄 소결체 및 그 제조방법
US5085923A (en) Heat-conductive aluminum nitride sintered body and method of manufacturing the same
JPH0569797B2 (ko)
EP0211618A2 (en) Integrated circuit package
US5545598A (en) High heat conductive body and wiring base substrate fitted with the same
JP4360847B2 (ja) セラミック回路基板、放熱モジュール、および半導体装置
JP3834351B2 (ja) セラミックス回路基板
JP2523162B2 (ja) 半導体装置用部材
EP0276788B1 (en) Aluminium nitride sintered body formed with metallized layer and method of manufacturing the same
US5370907A (en) Forming a metallized layer on an AlN substrate by applying and heating a paste of a metal composed of W and Mo
EP0113088A2 (en) Substrate for mounting semiconductor element
Sasaki et al. Development of low-temperature sintering nano-silver die attach materials for bare Cu application
JP3794454B2 (ja) 窒化物セラミックス基板
JP2650044B2 (ja) 半導体装置用部品間の接続構造
JPH0613494A (ja) 半導体装置用基板
JPH0725617B2 (ja) 窒化アルミニウム基板およびその製造方法
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
Takahashi et al. Development of Mo metallization process of AIN ceramic surfaces
JPH1084061A (ja) 電子電気機器用放熱部材

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19880630

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19880630

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910819

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19911212

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920220

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940917

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19950912

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19960827

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970822

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19971230

Start annual number: 8

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20010912

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20020905

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20030915

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20040910

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20060908

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20070906

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20070906

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term