[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR900001668B1 - 수지봉합형 반도체장치 - Google Patents

수지봉합형 반도체장치 Download PDF

Info

Publication number
KR900001668B1
KR900001668B1 KR1019860006270A KR860006270A KR900001668B1 KR 900001668 B1 KR900001668 B1 KR 900001668B1 KR 1019860006270 A KR1019860006270 A KR 1019860006270A KR 860006270 A KR860006270 A KR 860006270A KR 900001668 B1 KR900001668 B1 KR 900001668B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
sealed
resin sealing
lead frame
Prior art date
Application number
KR1019860006270A
Other languages
English (en)
Other versions
KR870003559A (ko
Inventor
히로시 마츠모토
다카오 에모토
도시히로 가토
신지로 고지마
Original Assignee
가부시끼가이샤 도오시바
와타리 스기이찌로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도오시바, 와타리 스기이찌로 filed Critical 가부시끼가이샤 도오시바
Publication of KR870003559A publication Critical patent/KR870003559A/ko
Application granted granted Critical
Publication of KR900001668B1 publication Critical patent/KR900001668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

수지봉합형 반도체장치
제1도는 본 발명에 관한 2중 모올드형식의 반도체장치를 설명하기 위한 도면.
제2a 내지 c도는 본 발명에 관한 다른 실시예의 제1수지봉합부를 나타내는 부분사시도.
제3도는 본 발명의 효과를 설명하기 위한 그래프.
제4a 내지 d도는 본 출원인이 이미 제안한 2중 모울드형식의 반도체장치를 제1도와 마찬가지로 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 2a : 소자탑재부
3 : 결속선로 2b : 리이드
2c : 소자탑재부의 뒷면 4, 14 : 제1수지봉합부
5 : 방열핀 6 : 제2수지봉합부
6a, 16a : 외주 6b, 16b : 간극
20, 2a : 잘라낸 부분 2d : 내부리이드의 일부
21 : 경사부 22 : 경계면
23a, 23b : 관통구멍 A : 성형품
E1-E6: 반도체소자의 소정위치
본 발명은 수지봉합형 반도체장치에 관한 것으로, 특히 제1수지봉합을한 후 제2수지봉합을 할 수 있도록 된 2중 모올드형식의 반도체장치에 관한 것이다.
반도체칩을 탑재한 리이드프레임에다 방열핀과 아울러 수지봉합을 시켜주게 될때 소자탑재부와 방열핀 사이에서 전기절연과 열방산(熱放散)이 모두 이루어지게 소자탑재부와 방열핀의 간격을 소망치로 제어시켜 전달(transfer) 성형이 이루어지도록 하는 것이 극히 어렵고, 특히 복수개의 반도체칩을 탑재한 리이드프레임은 대형으로 이루어지기 때문에 성형중 만곡되게 되어, 방열핀에 대해 1개의 소자탑재부가 적정한 간격을 유지하고 있어도 다른 소자탑재부는 전기절연을 유지할 수 없을 정도로 방열핀에 접근되거나 방열성을 방해하는 정도로 간격이 벌어지게 된다.
그 때문에 비교적 대형으로 된 리이드프레임을 구비한 반도체장치에서는 제1및 제2수지봉합을 하는 2중 모올드방식이 채용되는바, 본 출원인이 이미 이전에 제안한 바 있는 2중 모올드 방식을 제4도에 의거 설명하면 다음과 같다.
제4a도는 파워트랜지스터어레이에 대해 제1수지봉합을 한 성형품의 평면도이고, 제4b도는 제4a도의 b-b선에 따른 단면도이다.
여기서 상기 파워트랜지스터어레이는 제4a도 및 제4b도에서 알 수 있듯이 6개의 반도체칩(1)이 리이드프레임에 있는 6군데의 소자탑재부(2a)에 각각 탑재되고 각 반도체칩(1)은 결속선로(3)에 의해 리이드프레임의 리이드(2b)에 연결되므로써 회로가 구성되어진다.
또 반도체칩(1)을 탑재한 리이드프레임은 소자탑재부(2a)의 뒷면(2c)이 노출되도록 통상적인 방법에 의해 에폭시수지로 봉합성형되어 제1수지봉합부(4)가 형성되게 된다.
제4c도는 제2수지봉합을 한 제품의 평면도를 나타내고, 제4d도는 제4c도의 d-d선에 따른 단면도를 나타내는데, 제1수지봉합을 한 성형품(A)은 소자탑재부의 뒷면(2c)이 방열핀(5)과 미소한 간극을 유지하며 금형내에 배치된 후 제1수지봉합과 마찬가지의 에폭시수지로 봉합성형되어 제2수지봉합부(6)가 형성되어진다. 여기서 상기 제2수지봉합에 사용되는 에폭시수지는 제1수지봉합을 한 성형품(A)과 방열핀(5)사이의 외주(6a), 성형품(A)과 방열핀(5)과의 간극(6b)에 충전되고 있다.
따라서, 이상과 같은 2중 모올드방식의 수지봉합에 있어서는 제1수지봉합된 성형품(A)의 강성(剛性)쪽이 리이드프레임단독일때의 강성보다도 크므로 소자탑재부의 뒷면(2c)과 방열핀(5)간의 간극(6b)을 대체로 임의의 값으로 정하는 것이 보다 용이하게 되고, 그에 따른 방열핀(5)의 간극(6b)을 될 수 있는 한 얇게 하여 방열특성을 개선시킬 수 있게 된다.
그 반면에, 제1수지봉합부(4)와 제2수지봉합부(6)와의 경계면에 대한 밀착력이 약해지게 되므로 기계적인 충격을 받으면 해당경계면에 균열이나 공기갭(gap)이 발생하기 쉽다는 결점이 방열특성을 열화시키는 원인으로 되고 있다.
본 발명은 상기와 같은 사정을 감안하여 발명된 것으로, 2중모울드방식의 수지봉합형 반도체장치에 있어 제1수지봉합부와 제2수지봉합부와의 밀착력을 개선시켜줌으로써 반도체장치에 대한 기계적인 충격에 대해 신뢰성을 높히면서 안정된 방열특성도 얻을 수 있도록 된 수지봉합형 반도체장치를 제공함에 그목적이 있다. 상기 목적을 달성하기 위해서 본 발명은 2중모올드방식에 의한 제1수지봉합부에 미충전부 예컨대 잘라낸 부분 또는 관통구멍을 설치하고, 이러한 잘라낸 부분 또는 관통구멍이 제2수지봉합부에 대해 역형상으로 되는, 예컨대 언더컷트(under cut)로 되는 경사(taper) 또는 계단형상을 갖도록 한 것을 특징으로 한 것이다. 이하 예시도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
제1a도는 제1수지봉합부(14)의 외주 4군데에 역형상의 잘라낸 부분(20)을 설치하여 제1수지봉합을 한 성형품의 평면도를 나타내고, 제1b도는 제1a도의 B-B선에 따르 일부확대단면도를 나타낸다. 제1도에 도시된 잘라낸 부분(20)에는 특히 제2수지봉합부와의 결합을 완전하게 하기 위해 내부리이드의 일부(2d)가 노출되어 있는바, 제1수지봉합 성형품을 성형하는 것은 예컨대 내부리이드의 일부(2d)를 지탱하여 연결하는 돌기를 갖는 하형캐비티와 상기 돌기에 대응되는 동시에 경사부(21)을 갖는 돌기가 마련된 상형캐비티의 성형체를 이용하고, 리이드프레임에 있는 칩탑재부의 뒷면(2C)이 제1수지봉합부(14)에 노출되도록 이 뒷면(2c)을 하형캐비티의 표면에 밀착시키도록 배치하여 전달성형시킴에 따라 얻을 수 있게 된다.
제1c도는 본 실시예에서 제2수지봉합을 한 제품의 평면도를 나타내고, 제1d도는 제1c도의 D-D선에 따른 일부확대단면도를 나타낸다.
본 실시예의 제2수지봉합에는 에폭시수지가 제1수지봉합부(14)와 방열핀(5)과의 외주(16a)와, 제1수지봉합부(14)와 방열핀(5)과의 간극(16b)에 충전되는 것이 제4도에 도시되는 실시예와 마찬가지지만 그 때문에 제1수지봉합부(14)의 잘라낸 부분내(16c)에도 에폭시 수지가 충전되게 된다. 따라서, 잘라낸 부분(20)의 경사부(21)는 제2수지봉합부에 대해 역형상, 예컨대 언더컷트의 역경사(바람직은 것은 5°이상보다, 바람직한 것은 10°이상으로 함)로 되어 있으므로 제1수지봉합부(14)와 제2수지봉합부의 경계면(22)에 대한 밀착력이 개선된다.
제2도는 본 발명에서 채용할 수 있는 잘라낸 부분 또는 관통구멍의 다른 형상을 나타낸 것으로, 본 발명은 제1d도나 제2a도에서 볼 수 있는 제1수지봉합부(14)의 외주(16b)에 대한 잘라낸 부분(20)(20a)을 사용하는 것에만 한정되지 않고 제2b도 또는 제2c도에서처럼 제1수지봉합부(14)의 내부에 대한 관통구멍(23a)(23b)을 사용해도 바람직하다.
더우기 잘라낸 부분(20)(20a) 또는 관통구멍(23a)(23b) 상기 실시예의 제1d도나 제2a도 및 제2b도에서와 같이 제2수지봉합부에 대해 언더컷트의 경사를 구비하는 것에 한정되지 않고, 제2c도에서도 알수 있듯이 제2수지봉합부에 대해 역위 상 예컨대 언더컷트를 갖는 계단 형상으로 되어도 바람직하다.
상기한 바와 같이, 본 발명은 2중모울드형식의 수지봉합형 반도체장치로써 제1수지봉합부와 제2수지봉합부와의 밀착력이 개선되므로 반도체장치의 기계적인 충격에 대한 신뢰성이 높아질 뿐만 아니라 양쪽의 수지봉합부 경계면에 균열이나 공기갭이 발생되지 않기 때문에 방열특성이 안정된다는 효과가 있다.
즉 발명의 효과를 구체적으로 설명하면, 두께 2mm의 방열핀을 갖고 외협칫수가 75×75×6(두께)mm인 제1도의 실시예에 대한 반도체장치의 상당수를 시험재료로해서, 우선 제1c도에 도시된 반도체소자의 소정위치(E1-E6) 각각에 대한 열저항(Rth)의 분포를 측정한 다음 기계적인 충격으로 75cm의 높이로 부터 3mm두께의 철판위에 5회 낙하시키는 낙하시험을 실시한 후 열저항의 분포를 구하는 한편, 종래의 2중 모울드형식의 종래장치에 대해서도 마찬가지 시험을 행하면 제3도와 같은 결과가 얻어지게 된다.
이 제3도에서 알수 있듯이, 본 발명의 반도체장치에서는 낙하시험후 열저항값이 초기값으로 거의 변하지 않고 기계적인 충격에 대해서도 극히 안정하게 된다.

Claims (6)

  1. 적어도 1개이상의 반도체소자(1)를 탑재하는 동시에 가는 금속선(3)으로 해당반도체소자를 접속함에 따라 회로구성을 하는 리이드프레임과, 이 리이드프레임에 있는 소자탑재부의 뒷면에 대향하여 간극(16b)을 유지하도록 설치하는 방열핀(5) 및, 이들 반도체소자(1)와 소자탑재부(2a), 가는 금속선(3) 및 방열핀(5)을 봉합성형시키는 수지봉합부를 구비하고 있는 반도체 장치에 있어서, 상기 수지봉합부가 해당리이드프레임의 소자탑재부(2a) 뒷면이 노출되면서 적어도 그 일부에 미충전부를 갖는 제1수지봉합부(14)와, 상기 미충전부를 충전하는 제2수지봉합부(6)로 구성된 것을 특징으로 하는 수지봉합형 반도체장치.
  2. 제1항에 있어서, 상기 미충전부가 잘라낸 부분(20; 20a)인 것을 특징으로 하는 수지봉합형 반도체장치.
  3. 제1항에 있어서, 상기 미충전부가 관통구멍(23a; 23b)인 것을 특징으로 하는 수지봉합형 반도체장치.
  4. 제2항에 있어서, 상기 잘라낸 부분(20; 20a)이 상기 제2수지봉합부(6)에 대해 역형상으로 된 것을 특징으로 하는 수지봉합형 반도체장치.
  5. 제3항에 있어서, 상기 관통구멍(23a; 23b)이 상기 제2수지봉합부(6)에 대해 역형상으로 된 것을 특징으로 하는 수지봉합형 반도체장치.
  6. 제2항에 있어서, 상기 잘라낸 부분(20)이 상기 제1수지봉합(14)의 외주부분(16a)에 설치된 것을 특징으로 하는 수지봉합형 반도체장치.
KR1019860006270A 1985-09-30 1986-07-30 수지봉합형 반도체장치 KR900001668B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60-214852 1985-09-30
JP60214852A JPS6276659A (ja) 1985-09-30 1985-09-30 樹脂封止型半導体装置
JP160-214852 1985-09-30

Publications (2)

Publication Number Publication Date
KR870003559A KR870003559A (ko) 1987-04-18
KR900001668B1 true KR900001668B1 (ko) 1990-03-17

Family

ID=16662612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006270A KR900001668B1 (ko) 1985-09-30 1986-07-30 수지봉합형 반도체장치

Country Status (2)

Country Link
JP (1) JPS6276659A (ko)
KR (1) KR900001668B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035403B2 (ja) * 1992-03-09 2000-04-24 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
KR870003559A (ko) 1987-04-18
JPH0357623B2 (ko) 1991-09-02
JPS6276659A (ja) 1987-04-08

Similar Documents

Publication Publication Date Title
US5157478A (en) Tape automated bonding packaged semiconductor device incorporating a heat sink
US4507675A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US6601294B1 (en) Method for making a packaged semiconductor device
US5344795A (en) Method for encapsulating an integrated circuit using a removable heatsink support block
KR950021435A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
EP0752720A2 (en) Lead for semiconductor device
EP0066188B1 (en) Plastic encapsulated semiconductor device and method for manufacturing the same
US4538168A (en) High power semiconductor package
US4663650A (en) Packaged integrated circuit chip
EP0384482B1 (en) Composite semiconductor device
US4712127A (en) High reliability metal and resin container for a semiconductor device
US4012768A (en) Semiconductor package
US4663651A (en) Segmented lead frame strip for IC chip carrier
KR900001668B1 (ko) 수지봉합형 반도체장치
GB2151845A (en) A semiconductor memory
US4910581A (en) Internally molded isolated package
JP2988589B2 (ja) 比較的高い電圧に適した表面実装用半導体装置及びその製造方法
US7084003B2 (en) Method for manufacturing semiconductor device packages
JPH065737A (ja) 半導体装置
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
KR970010671B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지
JP2939094B2 (ja) 電力用半導体装置の製造方法
KR970010672B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지의 형성방법
JPH10144821A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2710207B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J2X1 Appeal (before the patent court)

Free format text: INVALIDATION IN ENTIRETY

FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee