[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20240147546A - 펠티에 냉각 열전 변환 모듈 - Google Patents

펠티에 냉각 열전 변환 모듈 Download PDF

Info

Publication number
KR20240147546A
KR20240147546A KR1020240041317A KR20240041317A KR20240147546A KR 20240147546 A KR20240147546 A KR 20240147546A KR 1020240041317 A KR1020240041317 A KR 1020240041317A KR 20240041317 A KR20240041317 A KR 20240041317A KR 20240147546 A KR20240147546 A KR 20240147546A
Authority
KR
South Korea
Prior art keywords
thermoelectric conversion
chip
conversion material
conversion module
thermoelectric
Prior art date
Application number
KR1020240041317A
Other languages
English (en)
Inventor
도시야 야마사키
구니히사 가토
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20240147546A publication Critical patent/KR20240147546A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

열전 변환 재료의 칩의 전기 저항값이 억제된, 우수한 냉각 성능을 갖는 펠티에 냉각 열전 변환 모듈을 제공하는 것이고, 열전 변환 재료의 칩의 막두께가 200 ㎛ 미만인, 펠티에 냉각 열전 변환 모듈.

Description

펠티에 냉각 열전 변환 모듈{PELTIER COOLING THERMOELECTRIC CONVERSION MODULE}
본 발명은, 펠티에 냉각 열전 변환 모듈에 관한 것이다.
종래부터, 에너지의 유효 이용 수단의 하나로서, 제벡 효과나 펠티에 효과 등의 열전 효과를 갖는 열전 변환 모듈에 의해, 열 에너지와 전기 에너지를 직접 상호 변환하도록 한 장치가 있다.
열전 변환 모듈로서, 이른바 π 형의 열전 변환 소자의 구성이 알려져 있다. π 형의 열전 변환 소자는, 서로 이간하는 1 쌍의 전극을 기판 상에 형성하고, 예를 들어, 일방의 전극의 위에 P 형 열전 소자를, 타방의 전극의 위에 N 형 열전 소자를, 동일하게 서로 이간하여 형성하고, 양방의 열전 소자의 상면을 대향하는 기판의 공통 전극에 접속함으로써 구성되어 있다. 또, 이른바 IP (인플레인) 형의 열전 변환 소자의 구성이 알려져 있다. IP 형 열전 변환 소자는, 열전 성능의 관점에서, 통상, P 형 열전 소자와 N 형 열전 소자가 기판의 면내 방향으로 교대로 형성되고, 예를 들어, 인접하는 P 형 열전 소자와 N 형 열전 소자간의 접합부의 하부를, 전극을 개재하여 직렬로 접속함으로써 구성되어 있다.
이러한 가운데, 열전 변환 모듈의 열전 성능의 향상, 박형화, 고집적화 및 양산성의 향상 등과 같은 다양한 요구가 여전히 존재한다. 특히, π 형 열전 변환 모듈에 있어서, 박형화의 관점에서, 냉각 성능의 추가적인 향상에 관한 요구가 있다.
특허문헌 1 에서는, 열전 성능을 향상시킨 π 형 열전 변환 모듈이 개시되어 있다.
일본 공개특허공보 2021-150403호
그러나, 특허문헌 1 에서는, 곡면 형상을 포함하는 열원면에 대한 추종성을 높이는 관점에서, 열전 성능을 향상시키고 있기는 하지만, π 형 열전 변환 모듈 본체에서의 추가적인 냉각 성능의 향상에 대해서는 기재나 시사가 없다.
본 발명은, 상기를 감안하여, 열전 변환 재료의 칩의 전기 저항값이 억제된, 우수한 냉각 성능을 갖는 펠티에 냉각 열전 변환 모듈을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하고자 예의 검토를 거듭한 결과, 열전 변환 재료의 칩의 막두께를 특정한 범위로 하여 전기 저항값을 낮게 억제하고, 열전 변환 재료의 칩을 흐르는 전류값을 증가시킴으로써, 펠티에 냉각 열전 변환 모듈의 토탈의 흡열량이 증대되는 것을 알아내어, 본 발명을 완성하였다.
즉, 본 발명은, 이하의 [1] ∼ [4] 를 제공하는 것이다.
[1] 열전 변환 재료의 칩의 막두께가 200 ㎛ 미만인, 펠티에 냉각 열전 변환 모듈.
[2] 상기 열전 변환 재료의 칩이 P 형 열전 변환 재료의 칩 및 N 형 열전 변환 재료의 칩을 포함하는, 상기 [1] 에 기재된 펠티에 냉각 열전 변환 모듈.
[3] 상기 P 형 열전 변환 재료의 칩의 1 개당 전기 저항값이 30 (mΩ) 이하이며, 상기 N 형 열전 변환 재료의 칩의 1 개당 전기 저항값이 20 (mΩ) 이하인, 상기 [2] 에 기재된 펠티에 냉각 열전 변환 모듈.
[4] 상기 펠티에 냉각 열전 변환 모듈의 총두께가 300 ∼ 1000 ㎛ 인, 상기 [1] 에 기재된 펠티에 냉각 열전 변환 모듈.
본 발명에 의하면, 열전 변환 재료의 칩의 전기 저항값이 억제된, 우수한 냉각 성능을 갖는 펠티에 냉각 열전 변환 모듈을 제공할 수 있다.
도 1 은, 본 발명의 펠티에 냉각 열전 변환 모듈의 구성의 일례를 나타내는 단면 구성도이다.
도 2 는, 본 발명의 펠티에 냉각 열전 변환 모듈의 냉각 특성을 평가하기 위한 유닛의 일례를 나타내는 단면 구성도이다.
〔펠티에 냉각 열전 변환 모듈〕
본 발명의 펠티에 냉각 열전 변환 모듈은, 열전 변환 재료의 칩의 막두께가 200 ㎛ 미만인 것을 특징으로 하고 있다.
본 발명에 사용하는 열전 변환 재료의 칩의 막두께를 200 ㎛ 미만으로 하여 전기 저항값을 낮게 억제하고, 열전 변환 재료의 칩을 흐르는 전류값을 증가시킴으로써, 열전 변환 모듈을 구성하는 전극, 땜납 재료층 등에서의 발열량은 증가하기는 하지만, 열전 변환 모듈의 열전 변환 재료의 칩에 의한 흡열량의 증가가 현저해지고, 결과적으로, 열전 변환 모듈의 토탈 흡열량이 증가한다.
본 명세서에 있어서, 열전 반도체 조성물로 이루어지는 건조 후의 막을, 단순히「도포막」이라고 하는 경우가 있다. 또, 도포막을 가열 프레스 (가열 가압) 처리에 의해 얻어진 막을,「열전 변환 재료층 전구체」라고 하는 경우가 있다. 또한, 열전 변환 재료층 전구체를 가열 처리 (후술하는「소성 (어닐) 처리」) 에 의해 얻어진 막을, 단순히「열전 변환 재료층」이라고 하는 경우가 있다. 나아가 또, 열전 변환 재료층을 개편화하여 얻어진 칩을,「열전 변환 재료의 칩」또는「칩] 이라고 하는 경우가 있다.
더불어,「P 형 열전 변환 재료의 칩 및 N 형 열전 변환 재료의 칩」을, 단순히「열전 변환 재료의 칩」또는「칩] 이라고 하는 경우도 있다.
본 명세서에 있어서, 바람직하다고 하는 규정은 임의로 선택할 수 있고, 바람직하다고 하는 규정끼리의 조합은 보다 바람직하다고 할 수 있다.
본 명세서에 있어서,「XX ∼ YY」라는 기재는,「XX 이상 YY 이하」를 의미한다.
본 명세서에 있어서, 바람직한 수치 범위 (예를 들어, 함유량 등의 범위) 에 대해, 단계적으로 기재된 하한치 및 상한치는, 각각 독립적으로 조합할 수 있다. 예를 들어,「바람직하게는 10 ∼ 90, 보다 바람직하게는 30 ∼ 60」이라는 기재로부터,「바람직한 하한치 (10)」과「보다 바람직한 상한치 (60)」을 조합하여,「10 ∼ 60」이라고 할 수도 있다.
이하, 본 발명의 펠티에 냉각 열전 변환 모듈에 대해, 도면을 사용하여 설명한다.
도 1 은, 본 발명의 펠티에 냉각 열전 변환 모듈의 구성의 일례를 나타내는 단면 구성도이고, 제 1 기판 (2a) 상의 제 1 전극 (3a) 과, P 형 열전 변환 재료의 칩 (4) 및 N 형 열전 변환 재료의 칩 (5) 의 하면이, 땜납 재료층 (6) 및 땜납 수리층 (7) 을 개재하여 접합되고, 또한 제 2 기판 (2b) 상의 제 2 전극 (3b) 과, P 형 열전 변환 재료의 칩 (4) 및 N 형 열전 변환 재료의 칩 (5) 의 상면이, 땜납 및 땜납 수리층 (7) 을 개재하여 접합된다. 또, P 형 열전 변환 재료의 칩 (4) 과 N 형 열전 변환 재료의 칩 (5) 은, 서로 교대로 인접하고, 제 1 전극 (3a) 또는 제 2 전극 (3b) 을 개재하여, 전기적으로는 직렬로 접속되고, 열적으로는 제 1 필름 기판 (2a) 과 제 2 필름 기판 (2b) 을 개재하여, 병렬로 접속되는 구성으로 되어 있다.
열전 변환 재료의 칩의 막두께는 200 ㎛ 미만이다. 막두께가 200 ㎛ 미만임으로써, 열전 변환 재료의 칩의 전기 저항값이 낮게 억제되기 때문에, 열전 변환 재료의 칩에 흐르는 전류가 증대되기 쉬워져, 열전 변환 모듈의 흡열량의 증대로 이어진다. 한편, 칩의 막두께를 저감시키는 경우, 양 기판간에서의 온도차 저감으로 인한 흡열량의 저하 등 각종 문제가 우려되었지만, 본 발명자들의 다양한 검토에 의해, 칩의 막두께의 저감이 흡열량 증가에 가장 유효하다는 것이 명확해졌다.
열전 변환 재료의 칩의 막두께는, 바람직하게는 10 ㎛ 이상 200 ㎛ 미만, 보다 바람직하게는 30 ∼ 180 ㎛, 더욱 바람직하게는 60 ∼ 160 ㎛, 특히 바람직하게는 80 ∼ 120 ㎛ 이다. 열전 변환 재료의 칩의 막두께가 상기 하한치 이상임으로써, 펠티에 냉각 열전 변환 모듈을 구성하는 전극, 땜납 재료층 등에서의 발열량의 증가를 억제하고, 열전 변환 모듈의 흡열량을 증가시킬 수 있다. 한편, 칩의 막두께를 저감하는 경우, 열대류 등에 의해 양 기판간에서의 열구배가 불충분해져, 흡열량이 부족되는 등의 각종 문제가 우려되었다. 그러나, 본 발명자들의 다양한 검토에 의해, 칩의 막두께의 저감이 흡열량 증가에 가장 유효하다는 것이 명확해졌다.
열전 변환 재료의 칩은, 열전 성능의 관점에서, P 형 열전 변환 재료의 칩 및 N 형 열전 변환 재료의 칩을 포함하는 것이 바람직하다.
열전 변환 재료의 칩의 단위 면적당 개수는, 바람직하게는 20 ∼ 300 (개/㎠), 보다 바람직하게는 30 ∼ 150 (개/㎠), 더욱 바람직하게는 40 ∼ 100 (개/㎠), 특히 바람직하게는 50 ∼ 90 (개/㎠) 이다.
열전 변환 재료의 칩의 단위 면적당 개수가 이 범위에 있으면, 흡열량이 증대되어 흡열면이 균일화되기 쉬워진다.
P 형 열전 변환 재료의 칩의 1 개당 전기 저항값은, 30 (mΩ) 이하인 것이 바람직하다. 30 (mΩ) 이하임으로써 칩의 단위 면적당에 있어서의 전류값을 증가시켜 흡열량을 원하는 범위까지 올리기 쉬워진다. 또, 당해 전기 저항값의 하한치는 특별히 제약되지 않지만, 제조 용이성의 관점에서 0.01 (mΩ) 정도이다. 이와 같은 관점에서, 0.01 ∼ 30 (mΩ) 인 것이 바람직하고, 0.1 ∼ 20 (mΩ) 인 것이 보다 바람직하고, 1.0 ∼ 13 (mΩ) 인 것이 더욱 바람직하고, 3 ∼ 8 (mΩ) 인 것이 특히 바람직하다.
N 형 열전 변환 재료의 칩의 1 개당 전기 저항값은, 20 (mΩ) 이하인 것이 바람직하다. 20 (mΩ) 이하임으로써 칩의 단위 면적당에 있어서의 전류값을 증가시켜 흡열량을 원하는 범위까지 올리기 쉬워진다. 또, 당해 전기 저항값의 하한치는 특별히 제약되지 않지만, 제조 용이성의 관점에서, 0.01 (mΩ) 정도이다. 이와 같은 관점에서, 0.01 ∼ 20 (mΩ) 인 것이 바람직하고, 0.1 ∼ 10 (mΩ) 인 것이 보다 바람직하고, 1.0 ∼ 5 (mΩ) 인 것이 더욱 바람직하고, 1.5 ∼ 3 (mΩ) 인 것이 특히 바람직하다.
열전 변환 재료의 칩의 상하면의 면적은, 각각 독립적으로, 바람직하게는 0.04 ㎟ ∼ 0.90 ㎟, 보다 바람직하게는 0.06 ㎟ ∼ 0.85 ㎟, 더욱 바람직하게는 0.09 ㎟ ∼ 0.81 ㎟, 특히 바람직하게는 0.10 ㎟ ∼ 0.60 ㎟ 이다.
열전 변환 재료의 칩의 하면의 면적에 대한 상면의 면적의 비는, 바람직하게는 0.80 ∼ 1.20, 보다 바람직하게는 0.90 ∼ 1.10, 더욱 바람직하게는 0.99 ∼ 1.01 이다.
열전 변환 재료의 칩의 상하면의 면적 및 열전 변환 재료의 칩의 하면의 면적에 대한 상면의 면적의 비가 이 범위에 있으면, 전기 저항값이 낮게 억제되어, 흡열량을 증대하기 쉬워진다.
열전 변환 재료의 칩이 직사각형인 경우, 한 변의 길이는, 0.01 ㎜ ∼ 10 ㎜ 인 것이 바람직하고, 0.1 ㎜ ∼ 2 ㎜ 인 것이 보다 바람직하고, 0.2 ∼ 0.8 ㎜ 인 것이 더욱 바람직하다. 상기 범위에 있음으로써, 양호한 정밀도로 흡열량이 높은 펠티에 냉각 열전 변환 모듈을 제조하는 것이 가능해진다.
열전 변환 재료의 칩간의 거리는, 0.01 ㎜ ∼ 5 ㎜ 인 것이 바람직하고, 0.04 ㎜ ∼ 1 ㎜ 인 것이 보다 바람직하고, 0.08 ㎜ ∼ 0.20 ㎜ 인 것이 더욱 바람직하다. 열전 변환 재료의 칩간의 거리가 상기 범위에 있음으로써, 양호한 정밀도로 흡열량이 높은 펠티에 냉각 열전 변환 모듈을 제조하는 것이 가능해진다.
본 발명의 열전 변환 모듈의 열전 변환 재료의 칩에 있어서 최대 흡열량을 부여하는 전류값 (「최대 전류값」이라고 하는 경우가 있다.) 은, 바람직하게는 1.0 (A) ∼ 20.0 (A), 보다 바람직하게는 3.0 (A) ∼ 10.0 (A), 더욱 바람직하게는 3.0 (A) ∼ 8.0 (A) 이다.
최대 전류값이 이 범위에 있으면, 최대 흡열량을 높이기 쉬워진다.
[흡열량]
열전 변환 재료의 칩의 막두께가 200 ㎛ 미만인 것을 사용함으로써, 열전 변환 재료의 칩의 전기 저항값이 억제되고, 상기 서술한 열전 변환 재료의 칩의 전기 저항값의 범위에서, 열전 변환 재료의 칩에 흐르는 전류값이 증대된다. 그럼으로써, 펠티에 냉각 열전 변환 모듈의 열전 변환 재료의 칩에 의한 흡열량의 증가가 현저해지고, 결과적으로, 펠티에 냉각 열전 변환 모듈의 토탈 흡열량이 증가한다. 바꿔 말하면, 펠티에 냉각 열전 변환 모듈을 구성하는 열전 변환 재료의 칩의 막두께의 저감에 의해 칩 1 개당 전기 저항값이 저하되기 때문에, 펠티에 냉각 열전 변환 모듈의 전기 저항값도 저하된다. 이 때문에, 펠티에 냉각 열전 변환 모듈의 전기 저항값을 동일하게 했을 경우, 칩의 대수를 증가시키는 것이 가능해져, 흡열량이 향상된다.
흡열량은, 통상, 하기 식 (1) 로부터 산출할 수 있다.
Qc=nSTcI-1/2RI2-KΔT (1)
Qc : 흡열량 (W)
n : 열전 소자의 대수, S : 제벡 계수 (V/K)
Tc : 펠티에 냉각 열전 변환 모듈 냉각면의 온도 (K),
I : 펠티에 냉각 열전 변환 모듈의 전류값 (A)
R : 펠티에 냉각 열전 변환 모듈의 전기 저항값 (Ω),
K : 열전 변환 재료의 칩의 열 컨덕턴스 (열저항의 역수) (W/K)
ΔT : 온도차 (K)
또한, 최대 흡열량 Qcmax (W) 는, 상기 식 (1) 에 있어서, 펠티에 냉각 열전 변환 모듈의 전류값 (A) 를 최대 전류값 (A) 로 하고, ΔT 를 0 으로서 산출할 수 있다.
P 형 열전 변환 재료의 칩의 제벡 계수는, 바람직하게는 10 × 10-6 (V/K) ∼ 1000 × 10-6 (V/K) 이다.
N 형 열전 변환 재료의 칩의 제벡 계수는, 바람직하게는 -10 × 10-6 (V/K) ∼ -1000 × 10-6 (V/K) 이다.
P 형 열전 변환 재료의 칩의 제벡 계수 및 N 형 열전 변환 재료의 칩의 제벡 계수가 이 범위에 있으면, 높은 흡열량을 유지하기 쉬워진다.
＜열전 변환 재료의 칩＞
본 발명에 사용하는 열전 변환 재료의 칩은, 열전 반도체 재료 (이하,「열전 반도체 입자」라고 하는 경우가 있다.), 바인더 수지, 및 이온성 화합물 (이온 액체, 무기 이온성 화합물) 을 포함하는 열전 반도체 조성물로 이루어지는 열전 변환 재료층을 개편화한 것으로 이루어지는 것이 바람직하다.
(열전 반도체 재료)
열전 반도체 재료는, 예를 들어, 미분쇄 장치 등에 의해, 소정의 사이즈까지 분쇄하고, 열전 반도체 입자로서 사용하는 것이 바람직하다.
열전 반도체 입자의 입경은, 바람직하게는 10 ㎚ ∼ 100 ㎛, 보다 바람직하게는 50 ㎚ ∼ 50 ㎛, 더욱 바람직하게는 1 ㎛ ∼ 30 ㎛ 이다.
상기 열전 반도체 입자의 평균 입경은, 레이저 회절식 입도 분석 장치 (Malvern 사 제조, 마스터사이저 3000) 로 측정함으로써 얻어지고, 입경 분포의 중앙값으로 하였다.
본 발명에 사용하는 열전 반도체 재료로는, 특별히 제한되지 않고, 예를 들어, P 형 비스무트텔루라이드, N 형 비스무트텔루라이드 등의 비스무트-텔루륨계 열전 반도체 재료 ; GeTe, PbTe 등의 텔루라이드계 열전 반도체 재료 ; 안티몬-텔루륨계 열전 반도체 재료 ; ZnSb, Zn3Sb2, Zn4Sb3 등의 아연-안티몬계 열전 반도체 재료 ; SiGe 등의 실리콘-게르마늄계 열전 반도체 재료 ; Bi2Se3 등의 비스무트셀레나이드계 열전 반도체 재료 ; β―FeSi2, CrSi2, MnSi1.73, Mg2Si 등의 실리사이드계 열전 반도체 재료 ; 산화물계 열전 반도체 재료 ; FeVAl, FeVAlSi, FeVTiAl 등의 호이슬러 재료, TiS2 등의 황화물계 열전 반도체 재료 등이 사용된다.
이들 중에서도, 본 발명에 사용하는 상기 열전 반도체 재료는, P 형 비스무트텔루라이드 또는 N 형 비스무트텔루라이드 등의 비스무트-텔루륨계 열전 반도체 재료인 것이 바람직하다.
상기 P 형 비스무트텔루라이드는, 캐리어가 정공이고, 제벡 계수가 정의 값이고, 예를 들어, BiXTe3Sb2-X 로 표현되는 것이 바람직하게 사용된다. 이 경우, X 는, 바람직하게는 0＜X≤0.8 이며, 보다 바람직하게는 0.4≤X≤0.6 이다. X 가 0 보다 크고 0.8 이하이면 제벡 계수와 전기 전도율이 커져, P 형 열전 변환 재료로서의 특성이 유지되므로 바람직하다.
또, 상기 N 형 비스무트텔루라이드는, 캐리어가 전자이고, 제벡 계수가 부의 값이며, 예를 들어, Bi2Te3-YSeY 로 표현되는 것이 바람직하게 사용된다. 이 경우, Y 는, 바람직하게는 0≤Y≤3 (Y=0 일 때 : Bi2Te3) 이고, 보다 바람직하게는 0.1＜Y≤2.7 이다. Y 가 0 이상 3 이하이면 제벡 계수와 전기 전도율이 커져, N 형 열전 변환 재료로서의 특성이 유지되므로 바람직하다.
열전 반도체 입자의 상기 열전 반도체 조성물 중의 함유량은, 바람직하게는, 30 ∼ 99 질량％ 이다. 보다 바람직하게는, 50 ∼ 96 질량％ 이며, 더욱 바람직하게는, 70 ∼ 95 질량％ 이다. 열전 반도체 입자의 함유량이, 상기 범위 내이면, 제벡 계수 (펠티에 계수의 절대치) 가 크고, 또 전기 전도율의 저하가 억제되어, 열전도율만이 저하되기 때문에 높은 열전 성능을 나타냄과 함께, 충분한 피막 강도, 굴곡성을 갖는 막이 얻어져 바람직하다. 또한, 열전 반도체 조성물 중의 함유량의 산출에 있어서, 용제는 포함되지 않는 것으로 하여 값의 산출을 실시한다 (이하, 동일).
또, 열전 반도체 입자는, 어닐 처리된 것인 것이 바람직하다. 어닐 처리를 실시함으로써, 열전 반도체 입자는, 결정성이 향상되고, 또한 열전 반도체 입자의 표면 산화막이 제거되기 때문에, 열전 변환 재료의 제벡 계수 (펠티에 계수의 절대치) 가 증대되어, 열전 성능 지수를 더욱 향상시킬 수 있다.
(바인더 수지)
본 발명에 사용하는 바인더 수지는, 열전 반도체 재료 (열전 반도체 입자) 간을 물리적으로 결합하는 작용을 갖고, 열전 변환 모듈의 굴곡성을 높일 수 있음과 함께, 도포 등에 의한 박막의 형성을 용이하게 한다.
바인더 수지는, 열전 반도체 재료에 대한 가열 처리의 온도, 및 소성 (어닐) 온도에 따라 적절히 선택된다. 또, 바인더 수지가 갖는 분해 온도를 초과하여 가열 처리하는 것이 바람직하다. 또한, 열전 반도체 조성물로 이루어지는 도포막을 열처리 등에 의해 열전 반도체 입자를 결정 성장시킬 때에, 기계적 강도 및 열전도율 등의 제반 물성이 저해되지 않고 유지되는 수지가 보다 바람직하다.
본 명세서에 있어서,「분해 온도」란, 열중량 측정 (TG) 에 의한 질량 감소율이 100 ％ (분해 후의 질량이 분해 전의 질량의 1 ％ 미만) 가 되는 온도를 말한다.
바인더 수지의 분해 온도는, 바람직하게는 150 ∼ 400 ℃ 이며, 90 질량％ 이상이 분해, 기화되는 것이 바람직하다.
이와 같은 바인더 수지로서, 열가소성 수지나 경화성 수지를 사용할 수 있다. 열가소성 수지로는, 예를 들어, 폴리에틸렌, 폴리프로필렌, 폴리이소부틸렌, 폴리메틸펜텐 등의 폴리올레핀계 수지 ; 폴리카보네이트 ; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 열가소성 폴리에스테르 수지 ; 폴리스티렌, 아크릴로니트릴-스티렌 공중합체, 폴리아세트산비닐, 에틸렌-아세트산비닐 공중합체, 염화비닐, 폴리비닐피리딘, 폴리비닐알코올, 폴리비닐피롤리돈 등의 폴리비닐 중합체 ; 폴리우레탄 ; 에틸셀룰로오스 등의 셀룰로오스 유도체 ; 등을 들 수 있다. 경화성 수지로는, 열경화성 수지나 광경화성 수지를 들 수 있다. 열경화성 수지로는, 예를 들어, 에폭시 수지, 페놀 수지 등을 들 수 있다. 광경화성 수지로는, 예를 들어, 광경화성 아크릴 수지, 광경화성 우레탄 수지, 광경화성 에폭시 수지 등을 들 수 있다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
이들 중에서도, 열가소성 수지가 바람직하고, 폴리카보네이트, 에틸셀룰로오스 등의 셀룰로오스 유도체가 보다 바람직하고, 폴리카보네이트가 특히 바람직하다.
바인더 수지의 열전 반도체 조성물 중의 함유량은, 바람직하게는 0.1 ∼ 20 질량％, 보다 바람직하게는 0.5 ∼ 15 질량％, 더욱 바람직하게는 1.0 ∼ 10 질량％ 이다.
(이온성 화합물)
(이온 액체)
열전 반도체 조성물에 포함될 수 있는 이온 액체는, 카티온과 아니온을 조합하여 이루어지는 용융염이고, -50 ℃ 이상 400 ℃ 미만의 어느 온도 영역에 있어서 액체로 존재할 수 있는 염을 말한다. 바꾸어 말하면, 이온 액체는, 융점이 -50 ℃ 이상 400 ℃ 미만의 범위에 있는 이온성 화합물이다. 이온 액체의 융점은, 바람직하게는 -25 ℃ 이상 200 ℃ 이하, 보다 바람직하게는 0 ℃ 이상 150 ℃ 이하이다. 이온 액체는, 증기압이 매우 낮고 불휘발성인 것, 우수한 열안정성 및 전기 화학 안정성을 갖고 있는 것, 점도가 낮은 것, 또한 이온 전도도가 높은 것 등의 특징을 갖고 있기 때문에, 도전 보조제로서, 열전 반도체 재료간의 전기 전도율의 저감을 효과적으로 억제할 수 있다. 또, 이온 액체는, 비프로톤성의 이온 구조에 기초하는 높은 극성을 나타내고, 바인더 수지와의 상용성이 우수하기 때문에, 열전 소자층의 전기 전도율을 균일하게 할 수 있다.
이온 액체는, 공지 또는 시판되는 것을 사용할 수 있다. 예를 들어, 피리디늄, 피리미디늄, 피라졸륨, 피롤리디늄, 피페리디늄, 이미다졸륨 등의 질소 함유 고리형 카티온 화합물 및 그들의 유도체 ; 테트라알킬암모늄계의 아민계 카티온 및 그들의 유도체 ; 포스포늄, 트리알킬술포늄, 테트라알킬포스포늄 등의 포스핀계 카티온 및 그들의 유도체 ; 리튬 카티온 및 그 유도체 등의 카티온 성분과, Cl-, Br-, I-, AlCl4 -, Al2Cl7 -, BF4 -, PF6 -, ClO4 -, NO3 -, CH3COO-, CF3COO-, CH3SO3 -, CF3SO3 -, (FSO2)2N-, (CF3SO2)2N-, (CF3SO2)3C-, AsF6 -, SbF6 -, NbF6 -, TaF6 -, F(HF)n -, (CN)2N-, C4F9SO3 -, (C2F5SO2)2N-, C3F7COO-, (CF3SO2)(CF3CO)N- 등의 아니온 성분으로 구성되는 것을 들 수 있다.
상기 이온 액체 중에서, 고온 안정성, 열전 반도체 재료 및 수지와의 상용성, 열전 반도체 재료 간극의 전기 전도율의 저하 억제 등의 관점에서, 이온 액체의 카티온 성분이, 피리디늄 카티온 및 그 유도체, 이미다졸륨 카티온 및 그 유도체로부터 선택되는 적어도 1 종을 포함하는 것이 바람직하다.
카티온 성분이, 피리디늄 카티온 및 그 유도체를 포함하는 이온 액체로서, 1-부틸-4-메틸피리디늄브로마이드, 1-부틸피리디늄브로마이드, N-옥틸피리디늄브로마이드, 1-부틸-4-메틸피리디늄헥사플루오로포스페이트가 바람직하다.
또, 카티온 성분이, 이미다졸륨 카티온 및 그 유도체를 포함하는 이온 액체로서 [1-부틸-3-(2-하이드록시에틸)이미다졸륨브로마이드], [1-부틸-3-(2-하이드록시에틸)이미다졸륨테트라플루오로보레이트] 가 바람직하다.
또, 상기 이온 액체는, 분해 온도가 300 ℃ 이상인 것이 바람직하다. 분해 온도가 상기 범위이면, 후술하는 바와 같이, 열전 반도체 조성물로 이루어지는 도포막을 어닐 처리했을 경우에도, 도전 보조제로서의 효과를 유지할 수 있다.
이온 액체의 열전 반도체 조성물 중의 함유량은, 바람직하게는 0.01 ∼ 50 질량％, 보다 바람직하게는 0.5 ∼ 30 질량％, 더욱 바람직하게는 1.0 ∼ 20 질량％ 이다. 이온 액체의 함유량이, 상기 범위 내이면, 전기 전도율의 저하가 효과적으로 억제되어, 높은 열전 성능을 갖는 막이 얻어진다.
(무기 이온성 화합물)
열전 반도체 조성물에 포함될 수 있는 무기 이온성 화합물은, 적어도 카티온과 아니온으로 구성되는 화합물이다. 무기 이온성 화합물은 400 ∼ 900 ℃ 의 폭넓은 온도 영역에 있어서 고체로 존재하고, 이온 전도도가 높은 것 등의 특징을 갖고 있기 때문에, 도전 보조제로서, 열전 반도체 재료간의 전기 전도율의 저감을 억제할 수 있다.
무기 이온성 화합물의 열전 반도체 조성물 중의 함유량은, 바람직하게는 0.01 ∼ 50 질량％, 보다 바람직하게는 0.5 ∼ 30 질량％, 더욱 바람직하게는 1.0 ∼ 10 질량％ 이다. 무기 이온성 화합물의 함유량이, 상기 범위 내이면, 전기 전도율의 저하를 효과적으로 억제할 수 있어, 결과적으로 열전 성능이 향상된 막이 얻어진다.
또한, 이온성 화합물로서, 무기 이온성 화합물과 이온 액체를 병용하는 경우에 있어서는, 열전 반도체 조성물 중에 있어서의, 무기 이온성 화합물 및 이온 액체의 함유량의 총량은, 바람직하게는 0.01 ∼ 50 질량％, 보다 바람직하게는 0.4 ∼ 20 질량％, 더욱 바람직하게는 0.8 ∼ 10 질량％ 이다.
(그 밖의 첨가제)
본 발명에서 사용하는 열전 반도체 조성물에는, 상기 이외의 성분으로서, 필요에 따라, 추가로 분산제, 조막 보조제, 광 안정제, 산화 방지제, 점착 부여제, 가소제, 착색제, 수지 안정제, 충전제, 안료, 도전성 필러, 도전성 고분자, 경화제 등의 다른 첨가제를 포함하고 있어도 된다. 이들 첨가제는, 1 종 단독으로, 혹은 2 종 이상을 조합하여 사용할 수 있다.
(열전 반도체 조성물의 조제 방법)
열전 반도체 조성물의 조제 방법은, 특별히 제한은 없고, 초음파 호모게나이저, 스파이럴 믹서, 플래너터리 믹서, 디스퍼서, 하이브리드 믹서 등의 공지된 방법에 의해, 예를 들어, 상기 열전 반도체 입자, 상기 바인더 수지, 및 상기 이온성 화합물, 필요에 따라 상기 그 밖의 첨가제, 나아가 용매를 더하고, 혼합 분산시켜, 당해 열전 반도체 조성물을 조제하면 된다.
상기 용매로는, 예를 들어, 톨루엔, 아세트산에틸, 메틸에틸케톤, 알코올, 테트라하이드로푸란, 메틸피롤리돈, 에틸셀로솔브 등의 용매 등을 들 수 있다. 이들 용매는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 혼합하여 사용해도 된다. 열전 반도체 조성물의 고형분 농도로는, 그 조성물이 도공에 적합한 점도이면 되고, 특별히 제한은 없다.
상기 열전 반도체 조성물로 이루어지는 도포막은, 특별히 제한은 없지만, 예를 들어, 적어도 유리, 알루미나, 실리콘 및 수지 등의 기재 상에, 상기 열전 반도체 조성물을 도포하여 도막을 얻고, 건조시킴으로써 형성할 수 있다.
열전 반도체 조성물을 도포하고, 도막을 얻는 방법으로는, 스크린 인쇄법, 플렉소 인쇄법, 그라비어 인쇄법, 스핀 코트법, 딥 코트법, 다이 코트법, 스프레이 코트법, 바 코트법, 닥터 블레이드법 등의 공지된 방법을 들 수 있고, 특별히 제한되지 않는다. 도막을 패턴상으로 형성하는 경우에는, 원하는 패턴을 갖는 스크린판을 사용하여 간편하게 패턴 형성이 가능한 스크린 인쇄법, 슬롯 다이 코트법 등이 바람직하게 사용된다.
이어서, 얻어진 도막을 건조시킴으로써, 도포막이 형성되지만, 건조 방법으로는, 열풍 건조법, 열롤 건조법, 적외선 조사법 등, 종래 공지된 건조 방법을 채용할 수 있다. 가열 온도는, 통상, 80 ∼ 150 ℃ 이며, 가열 시간은, 가열 방법에 따라 상이하지만, 통상, 수 초 ∼ 수 십 분이다.
또, 열전 반도체 조성물의 조제에 있어서 용매를 사용했을 경우, 가열 온도는, 사용한 용매를 건조시킬 수 있는 온도 범위이면, 특별히 제한은 없다.
또한, 건조 후의 도포막은, 열전 변환 재료의 칩 중의 공극부를 억제하고, 전기 전도율을 향상시키는 등의 목적으로, 가열 프레스 (가열 가압) 처리를 실시하여 열전 변환 재료층 전구체를 형성해도 된다. 가열 프레스 (가열 가압) 처리는, 예를 들어, 유압식 프레스기 등의 장치를 사용하여, 소정 온도, 대기 분위기하에서, 도포막의 상면 전체에 대해 소정 압력으로 소정 시간, 가압함으로써 실시할 수 있다.
가열 프레스 (가열 가압) 처리의 온도로는, 특별히 제한은 없지만, 통상 100 ∼ 300 ℃, 바람직하게는 200 ∼ 300 ℃ 이다.
가열 프레스 (가열 가압) 처리의 압력으로는, 특별히 제한은 없지만, 통상, 20 ∼ 200 ㎫, 바람직하게는 50 ∼ 150 ㎫ 이다.
가열 프레스 (가열 가압) 처리의 시간으로는, 특별히 제한은 없지만, 통상, 수 초간 ∼ 수 십 분간, 바람직하게는 수 십 초간 ∼ 십 수 분간이다.
얻어진 열전 변환 재료층 전구체에 대해서는, 열전 성능을 안정화시킴과 함께, 열전 반도체 조성물 중의 열전 반도체 입자를 결정 성장시킬 목적으로, 소성 (어닐) 처리를 실시하고, 열전 변환 재료층으로 하는 것이 바람직하다.
소성 (어닐) 처리는, 특별히 제한은 없지만, 통상, 가스 유량이 제어된, 질소, 아르곤 등의 불활성 가스 분위기하, 환원 가스 분위기하, 또는 진공 조건하에서 실시된다.
소성 (어닐) 처리의 온도는, 열전 반도체 조성물에 사용하는 열전 반도체 입자, 바인더 수지, 이온 액체, 무기 이온성 화합물 등에 의존하고, 적절히 조정하지만, 통상 260 ∼ 600 ℃, 바람직하게는 280 ∼ 550 ℃ 에서 실시한다.
소성 (어닐) 처리의 시간은, 특별히 제한은 없지만, 통상, 수 분간 ∼ 수 십 시간, 바람직하게는 수 분간 ∼ 수 시간이다.
본 발명에 사용하는 열전 변환 재료의 칩은, 상기 열전 변환 재료층을 개편화함으로써 얻어진다. 개편화는, 특별히 제한은 없지만, 가공 정밀도 및 공정 안정성의 관점에서, 다이싱 블레이드를 사용하여 실시하는 것이 바람직하다.
＜기판＞
본 발명의 열전 변환 모듈의 기판으로서는, 예를 들어, 제 1 기판 (2a) 및 제 2 기판 (2b) 으로는, 열전 변환 재료의 칩의 전기 전도율의 저하, 열전도율의 증가에 영향을 미치지 않는 플라스틱 필름을 사용하는 것이 바람직하다. 열전 변환 재료층을 어닐 처리했을 경우에도, 기판이 열변형되는 일 없이, 열전 변환 모듈의 성능을 유지할 수 있고, 내열성 및 치수 안정성이 높다는 점에서, 플라스틱 필름으로는, 폴리이미드 필름, 폴리아미드 필름, 폴리에테르이미드 필름, 폴리아라미드 필름, 폴리아미드이미드 필름, 유리·에폭시 시트가 바람직하다.
상기 기판에 사용되는 플라스틱 필름의 두께는, 굴곡성, 내열성 및 치수 안정성의 관점에서, 1 ∼ 1000 ㎛ 가 바람직하고, 10 ∼ 500 ㎛ 가 보다 바람직하고, 20 ∼ 100 ㎛ 가 더욱 바람직하다.
또, 상기 플라스틱 필름은, 열중량 분석으로 측정되는 5 ％ 중량 감소 온도가 300 ℃ 이상인 것이 바람직하고, 400 ℃ 이상인 것이 보다 바람직하다. JIS K 7133 (1999) 에 준거하여 200 ℃ 에서 측정한 가열 치수 변화율이 0.5 ％ 이하인 것이 바람직하고, 0.3 ％ 이하인 것이 보다 바람직하다. JIS K 7197 (2012) 에 준거하여 측정한 평면 방향의 선팽창 계수가 0.1 ppm·℃-1 ∼ 50 ppm·℃-1 이며, 0.1 ppm·℃-1 ∼ 30 ppm·℃-1 인 것이 보다 바람직하다.
＜전극＞
본 발명의 열전 변환 모듈의 전극으로서 사용하는 금속 재료는, 특별히 제한은 없지만, 예를 들어, 제 1 전극 (3a) 및 제 2 전극 (3b) 의 금속 재료로는, 금, 니켈, 알루미늄, 로듐, 백금, 크롬, 팔라듐, 스테인리스강, 몰리브덴 또는 이들 중 어느 금속을 포함하는 합금 등을 들 수 있다.
또, 금속 재료에 더해, 용매나 수지 성분을 포함하는 페이스트재를 사용하여 형성해도 된다. 페이스트재를 사용하는 경우에는, 소성 등에 의해 용매나 수지 성분을 제거하는 것이 바람직하다. 페이스트재로는, 은 페이스트, 알루미늄 페이스트가 바람직하다.
상기 전극의 층의 두께는, 바람직하게는 10 ㎚ ∼ 200 ㎛, 보다 바람직하게는 30 ㎚ ∼ 150 ㎛, 더욱 바람직하게는 50 ㎚ ∼ 120 ㎛ 이다. 전극의 층의 두께가, 상기 범위 내이면, 전기 전도율이 높아 저저항이 되어, 전극으로서 충분한 강도가 얻어진다.
전극을 형성하는 방법으로는, 포토리소그래피법을 주체로 한 공지된 물리적 처리 혹은 화학적 처리, 또는 그것들을 병용하는 등에 의해, 소정의 패턴 형상으로 가공하는 방법, 또는, 스크린 인쇄법, 스텐실 인쇄법, 잉크젯법 등에 의해 전극의 패턴을 형성하는 방법 등을 들 수 있다.
패턴이 형성되어 있지 않은 전극의 형성 방법으로는, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 PVD (물리 기상 성장법), 혹은 열 CVD, 원자층 증착 (ALD) 등의 CVD (화학 기상 성장법) 등의 진공 성막법, 또는 딥 코팅법, 스핀 코팅법, 스프레이 코팅법, 그라비어 코팅법, 다이 코팅법, 닥터 블레이드법 등의 각종 코팅이나 전착법 등의 웨트 프로세스, 은염법, 전해 도금법, 무전해 도금법, 금속박의 적층 등을 들 수 있고, 금속 재료에 따라 적절히 선택된다.
본 발명에 사용하는 전극에는, 높은 도전성이 요구되고, 도금법이나 진공 성막법으로 성막한 전극은, 높은 도전성을 용이하게 실현할 수 있는 점에서, 진공 증착법, 스퍼터링법 등의 진공 성막법, 및 전해 도금법, 무전해 도금법이 바람직하다. 형성 패턴의 치수, 치수 정밀도의 요구에 따라 달라지기도 하지만, 메탈 마스크 등의 하드 마스크를 개재하여, 용이하게 패턴을 형성할 수도 있다. 또, 진공 성막법으로 성막을 실시하는 경우에는, 사용하는 기판과의 밀착성의 향상, 수분 제거 등의 목적으로, 사용하는 기판을, 기판의 특성이 저해되지 않는 범위에서, 가열하면서 실행해도 된다. 도금법으로 성막하는 경우에는, 무전해 도금법으로 성막한 막 상에 전해 도금법으로 성막해도 된다.
＜땜납 재료층＞
땜납 재료층은, 열전 변환 재료의 칩과 전극을 접합하기 위해서 사용된다.
땜납 재료층을 구성하는 땜납 재료로는, 기판, 열전 변환 재료의 칩에 포함되는 바인더 수지의 내열 온도 등, 또, 도전성, 열전도성을 고려하여, 적절히 선택하면 되고, Sn, Sn/Pb 합금, Sn/Ag 합금, Sn/Cu 합금, Sn/Sb 합금, Sn/In 합금, Sn/Zn 합금, Sn/In/Bi 합금, Sn/In/Bi/Zn 합금, Sn/Bi/Pb/Cd 합금, Sn/Bi/Pb 합금, Sn/Bi/Cd 합금, Bi/Pb 합금, Sn/Bi/Zn 합금, Sn/Bi 합금, Sn/Bi/Pb 합금, Sn/Pb/Cd 합금, Sn/Cd 합금 등의 이미 알려진 재료를 들 수 있다. 납 프리 및/또는 카드뮴 프리, 융점, 도전성, 열전도성의 관점에서, 43 Sn/57 Bi 합금, 42 Sn/58 Bi 합금, 40 Sn/56 Bi/4 Zn 합금, 48 Sn/52 In 합금, 39.8 Sn/52 In/7 Bi/1.2 Zn 합금과 같은 합금이 바람직하다.
땜납 재료의 시판품으로는, 이하의 것을 들 수 있다. 예를 들어, 42 Sn/58 Bi 합금 (타무라 제작소사 제조, 제품명 : SAM10-401-27), 41 Sn/58 Bi/Ag 합금 (니혼한다사 제조, 제품명 : PF141-LT7HO), 96.5 Sn 3 Ag 0.5 Cu 합금 (니혼한다사 제조, 제품명 : PF305-207BTO) 등을 사용할 수 있다.
땜납 재료층의 두께 (가열 냉각 후) 는, 바람직하게는 10 ∼ 200 ㎛ 이며, 보다 바람직하게는 20 ∼ 150 ㎛, 더욱 바람직하게는 30 ∼ 130 ㎛, 특히 바람직하게는 40 ∼ 120 ㎛ 이다. 땜납 재료층의 두께가 이 범위에 있으면, 열전 변환 재료의 칩 및 전극과의 밀착성이 얻어지기 쉽다.
땜납 재료를 기판 상에 도포하는 방법으로는, 스텐실 인쇄, 스크린 인쇄, 디스펜싱법 등의 공지된 방법을 들 수 있다. 가열 온도는 사용하는 땜납 재료, 수지 필름 등에 따라 상이하지만, 통상, 150 ∼ 280 ℃ 에서 3 ∼ 20 분간 실시한다.
＜땜납 수리층＞
땜납 수리층은, 수지를 포함하는 열전 변환 재료의 칩과 열전 변환 모듈을 구성하는 대향하는 전극측의 땜납 재료층과의 접합성을 향상시키는 기능을 갖고, 열전 변환 재료의 칩과는 직접 접합된다.
땜납 수리층은, 금속 재료를 포함하는 것이 바람직하다. 금속 재료는, 금, 은, 니켈, 알루미늄, 로듐, 백금, 크롬, 팔라듐, 주석, 및 이들 중 어느 금속 재료를 포함하는 합금으로부터 선택되는 적어도 1 종인 것이 바람직하다. 이들 중에서도, 금, 은, 니켈, 알루미늄, 또는, 주석 및 금의 2 층 구성이 바람직하고, 재료 비용, 고열 전도성, 접합 안정성의 관점에서, 은, 니켈, 알루미늄이 보다 바람직하다.
땜납 수리층의 두께는, 바람직하게는 10 ㎚ ∼ 50 ㎛, 보다 바람직하게는 50 ㎚ ∼ 16 ㎛, 더욱 바람직하게는 200 ㎚ ∼ 4 ㎛, 특히 바람직하게는 500 ㎚ ∼ 3 ㎛ 이다. 땜납 수리층의 두께가 이 범위에 있으면, 열전 변환 재료의 칩의 면과의 밀착성, 및 열전 변환 모듈을 구성하는 전극측의 땜납 재료층의 면과의 밀착성이 우수하고, 신뢰성이 높은 접합이 얻어진다. 또, 도전성은 물론, 열전도성을 높게 유지할 수 있기 때문에, 결과적으로 열전 변환 모듈로서의 열전 성능이 저하되는 경우는 없이 유지된다.
땜납 수리층은, 금속 재료를 그대로 성막하여 단층으로 사용해도 되고, 2 이상의 금속 재료를 적층하여 다층으로 사용해도 된다.
땜납 수리층의 형성은, 전술한 금속 재료를 사용하여 실시하는 것이 바람직하다.
땜납 수리층에는, 열전 성능을 유지하는 관점에서, 높은 도전성, 높은 열전도성이 요구되기 때문에, 전해 도금법, 무전해 도금법, 또는 진공 성막법으로 성막한 땜납 수리층을 사용하는 것이 바람직하다.
＜방열층＞
본 발명의 펠티에 냉각 열전 변환 모듈에 있어서, 열전 성능의 관점에서, 전술한 기판의 적어도 일방의 면 상에, 추가로 방열층을 형성하는 것이 바람직하다.
방열층에 사용하는 재료는, 특별히 제한되지 않고, 공지된 것을 사용할 수 있다. 바람직하게는, 금, 은, 구리, 니켈, 주석, 철, 크롬, 백금, 팔라듐, 로듐, 이리듐, 루테늄, 오스뮴, 인듐, 아연, 몰리브덴, 망간, 티탄, 알루미늄, 스테인리스, 및 놋쇠로부터 선택된다.
방열층을 적층하는 방법으로는, 특별히 제한되지 않지만, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 PVD (물리 기상 성장법), 혹은 열 CVD, 원자층 증착 (ALD) 등의 CVD (화학 기상 성장법) 등의 드라이 프로세스, 또는 딥 코팅법, 스핀 코팅법, 스프레이 코팅법, 그라비어 코팅법, 다이 코팅법, 닥터 블레이드법 등의 각종 코팅법이나 전착법 등의 웨트 프로세스, 은염법, 전해 도금법, 무전해 도금법 등을 들 수 있다.
또, 방열층의 패터닝은, 포토리소그래피법을 주체로 한 공지된 물리적 처리 혹은 화학적 처리, 또는 그것들을 병용하는 등에 의해 실시할 수 있다.
방열층의 열전도율은, 각각 독립적으로, 바람직하게는 5 ∼ 500 W/(m·K), 보다 바람직하게는 8 ∼ 500 W/(m·K), 더욱 바람직하게는 10 ∼ 450 W/(m·K), 특히 바람직하게는 12 ∼ 420 W/(m·K), 가장 바람직하게는 15 ∼ 400 W/(m·K) 이다.
방열층의 두께는, 열전 성능의 관점에서, 적절히 결정되지만, 바람직하게는 1 ∼ 550 ㎛, 보다 바람직하게는 10 ∼ 400 ㎛, 더욱 바람직하게는 30 ∼ 200 ㎛ 이다.
펠티에 냉각 열전 변환 모듈의 총두께는, 바람직하게는 300 ∼ 1000 ㎛ 이며, 보다 바람직하게는 340 ∼ 600 ㎛ 이며, 더욱 바람직하게는 360 ∼ 480 ㎛ 이다.
펠티에 냉각 열전 변환 모듈의 총두께가 이 범위에 있으면, 열전 변환 모듈의 모듈 저항값이 억제되기 쉬워지기 때문에, 박형이고 냉각 성능이 높은 펠티에 냉각 열전 변환 모듈이 얻어진다.
본 발명의 펠티에 냉각 열전 변환 모듈은, 전기 저항값이 억제된 열전 변환 재료의 칩을 구비하고, 흡열량이 우수하다.
실시예
다음으로, 본 발명을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은, 이들 예에 의해 전혀 한정되지 않는다.
실시예, 비교예에서 제작한 열전 변환 재료의 칩의 전기 저항값, 펠티에 냉각 열전 변환 모듈의 냉각 특성 평가를 이하의 방법으로 실시하였다.
(a) 열전 변환 재료의 칩의 전기 저항값 평가
실시예 및 비교예에서 얻어진 열전 변환 재료의 칩의 전기 저항값 (mΩ) 은, 저저항계 (히오키 전기사 제조, RM3545) 를 사용하여, 4 단자법에 의해 25 ℃ × 50 ％ RH 의 환경하에서 측정하였다.
(b) 펠티에 냉각 열전 변환 모듈의 냉각 특성 평가
실시예 및 비교예에서 얻어진 열전 변환 모듈을, 도 2 에 나타내는 냉각 특성 평가 유닛 (11) 의 소정의 위치에 배치함으로써, 냉각 특성 평가를 실시하였다.
열전 변환 모듈 (12) 의 상하면에, K 열전쌍을 삽입한 측온판 (13a 및 13b) 을 개재하여, 온도 컨트롤러 (14a 및 14b) (어드밴스 이공 주식회사사 제조, 형명 : 펠티에 평가 장치) 를 배치하고, 주위를 진공화함으로써 단열화하였다. 다음으로, 온도 컨트롤러 (14a 및 14b) 로, 열전 변환 모듈 (12) 의 상하면의 온도가 85 ℃ 가 되도록 조정하고, 그 후, 열전 변환 모듈 (12) 에 전류를 흘려, 열전 변환 모듈 (12) 의 상하면간의 온도차를 측정하였다. 이 때의 흡열측의 흡열량을 Qc 로 하고, 발열측과 흡열측의 온도가 동등할 (ΔT=0) 때의 흡열량의 최대치를 최대 흡열량 Qcmax (W) 로 하고, Qcmax 를 부여하는 전류값을 최대 전류값 (A) 으로 하였다. 또한, 열전 변환 모듈 (12) 에 대한 통전시에, 발열측의 온도가 85 ℃ 를 초과하지 않도록 온도 컨트롤러로 제어하였다.
Qcmax 는, 최대 전류값, 후술하는 열전 변환 모듈의 열저항값, 전기 저항값을 이용하여 전술한 식 (1) 로부터 산출하였다.
또, 유효 면적당 흡열량 (W/㎠) 은, Qcmax 를 열전 변환 재료의 칩의 유효 면적으로 나눔으로써 산출하였다.
또한, 열전 변환 재료의 칩의 유효 면적은, 열전 변환 재료의 칩 1 개당 면적에 대수 및 2 (정수) 를 곱함으로써 산출하였다.
(c) 펠티에 냉각 열전 변환 모듈의 열저항값 평가
열전 변환 재료의 칩의 열저항 Re 를 하기 식 (2) 로부터 구하고, 칩의 개수를 곱함으로써 펠티에 냉각 열전 변환 모듈의 열저항값을 산출하였다.
Re(K/W)=L(m)/[A(m2)×k(W/(m·K))] (2)
Re(K/W) : 열저항 (열전 변환 재료의 칩 1 개)
L(m) : 열전 변환 재료의 칩의 막두께
A(m2) : 열전 변환 재료의 칩의 상하면의 면적
k(W/(m·K)) : 열전 변환 재료의 칩의 열전도율
단, P 형 열전 변환 재료의 칩의 열전도율을 1.2 (W/(m·K)), N 형 열전 변환 재료의 칩의 열전도율을 1.0 (W/(m·K)) 로 하였다.
(d) 펠티에 냉각 열전 변환 모듈의 전기 저항값 평가
펠티에 냉각 열전 변환 모듈의 취출 전극간의 전기 저항값을, 저저항 측정 장치 (히오키 전기사 제조, 형명 : RM3545) 를 사용하여, 25 ℃ × 50 ％ RH 의 환경하에서 측정하였다.
(실시예 1)
＜펠티에 냉각 열전 변환 모듈의 제작＞
(1) 열전 반도체 입자의 조제
P 형의 열전 반도체 입자로서, 비스무트-텔루륨계 열전 반도체 재료인 P 형 비스무트텔루라이드 Bi0.4Te3Sb1.6 (고순도 화학 연구소 제조, 평균 입경 : 16 ㎛) 를 사용하였다.
N 형의 열전 반도체 입자로서, 비스무트-텔루륨계 열전 반도체 재료인 N 형 비스무트텔루라이드 Bi2Te3 (고순도 화학 연구소 제조, 입경 : 90 ㎛) 를 사용하고, 유성형 볼 밀 (프리치 재팬사 제조, Premium line P-7) 에 의해, 질소 가스 분위기하에서 분쇄함으로써, 평균 입경 2.8 ㎛ 의 열전 반도체 입자를 조제하였다.
또한, 사용한 각 열전 반도체 입자에 관해서, 레이저 회절식 입도 분석 장치 (Malvern 사 제조, 마스터사이저 3000) 에 의해 입도 분포 측정을 실시하였다.
(2) 열전 반도체 조성물의 도공액의 조제
도공액 (P)
상기 P 형 비스무트텔루라이드 Bi0.4Te3Sb1.6 입자 78.5 질량부, 바인더 수지로서 폴리에틸렌카보네이트 5.2 질량부, 이온 액체로서 N-옥틸피리디늄브로마이드 0.8 질량부, 및 용매로서 N-메틸피롤리돈 15.5 질량부를 혼합 분산시킨 열전 반도체 조성물로 이루어지는 도공액 (P) 을 조제하였다.
도공액 (N)
얻어진 N 형 비스무트텔루라이드 Bi2Te3 입자 78.8 질량부, 바인더 수지로서 폴리에틸렌카보네이트 4.25 질량부, 이온 액체로서 N-옥틸피리디늄브로마이드 4.2 질량부, 및 용매로서 N-메틸피롤리돈 12.75 질량부를 혼합 분산시킨 열전 반도체 조성물로 이루어지는 도공액 (N) 을 조제하였다.
(3) 열전 변환 재료의 칩의 제작
폴리이미드 필름 (우베 흥산사 제조, 상품명「카프톤 500H」, 100 ㎜ × 160 ㎜ × 두께 125 ㎛) 상에 스크린 인쇄기 (뉴롱사 제조, 형명 : LS-34TVA) 를 사용하여, (2) 에서 조제한 도공액 (P) 을 도포하고, 110 ℃ 에서 20 분간, 가열 건조시켜, 막두께가 300 ㎛ 인 도포막을 형성하였다. 이어서, 도포막에 대해, 250 ℃, 50 ㎫ 로 10 분간, 가열 프레스를 실시하고, 막두께가 150 ㎛ 인 P 형 열전 변환 재료층 전구체를 얻었다.
얻어진 P 형 열전 변환 재료층 전구체를, 아르곤-수소 혼합 가스 분위기하, 430 ℃ 에서 30 분간, 소성 (어닐) 처리함으로써, P 형 열전 변환 재료층을 얻었다.
이어서, 무전해 도금법에 의해, P 형 열전 변환 재료층의 전체면에 땜납 수리층 [Ni (두께 : 4 ㎛) 에 Au (두께 : 30 ㎚) 를 적층] 을 형성하고, 이어서, 다이싱 장치 (디스코사 제조, 형명 : DFD6362) 를 사용하여 P 형 열전 변환 재료층을 칩으로 개편화함으로써, 0.9 ㎜ × 0.9 ㎜ 의 P 형 열전 변환 재료의 칩을 제작하였다.
동일하게, 폴리이미드 필름 (우베 흥산사 제조, 상품명「카프톤 500H」, 100 ㎜ × 160 ㎜ × 두께 125 ㎛) 상에 스크린 인쇄기 (뉴롱사 제조, 품명 : LS-34TVA) 를 사용하여, (2) 에서 조제한 도공액 (N) 을 도포하고, 110 ℃ 에서 20 분간, 가열 건조시켜, 막두께가 270 ㎛ 인 도포막을 형성하였다. 이어서, 도포막에 대해, 250 ℃, 30 ㎫ 로 20 분간, 가열 프레스를 실시하고, 막두께가 150 ㎛ 인 N 형 열전 변환 재료층 전구체를 얻었다.
얻어진 N 형 열전 변환 재료층 전구체를, 아르곤-수소 혼합 가스 분위기하, 370 ℃ 에서 30 분간, 소성 (어닐) 처리함으로써, N 형 열전 변환 재료층을 얻었다.
이어서, 무전해 도금법에 의해, N 형 열전 변환 재료층의 전체면에 땜납 수리층 [Ni (두께 : 4 ㎛) 에 Au (두께 : 30 ㎚) 를 적층] 을 형성하고, 이어서, 다이싱 장치 (디스코사 제조, 형명 : DFD6362) 를 사용하여 N 형 열전 변환 재료층을 칩으로 개편화함으로써, 0.9 ㎜ × 0.9 ㎜ 의 N 형 열전 변환 재료의 칩을 제작하였다.
(4) 전극 기판의 제작
먼저, 두께 60 ㎛ 의 유리·에폭시 시트의 양면에 각각 두께 35 ㎛ 의 동박을 첩부한 기판을 준비하였다. 당해 기판의 동박 상에, 무전해 도금에 의해, 니켈층 (두께 : 3 ㎛) 및 금층 (두께 : 40 ㎚) 을 이 순서로 적층하고, 이어서 편면에만 전극 패턴 (0.9 × 0.9 ㎜, 126 개, 인접하는 각 전극간의 거리 : 0.1 ㎜, 6 열 21 행) 을 형성하고, 편면에 전극을 갖고, 타방의 면에 방열부를 갖는 기판을 제작하였다 (제 1 전극을 갖는 제 1 기판, 이하,「제 1 전극 기판」이라고 하는 경우가 있다.).
동일하게, 제 1 전극 기판과 첩합시에 π 형의 열전 변환 모듈이 얻어지도록, 전극을 패턴 배치한 기판을 제작하였다 (제 2 전극을 갖는 제 2 기판, 이하,「제 2 전극 기판」이라고 하는 경우가 있다.). 또한, 기판, 전극의 재료, 두께를 포함하는 치수 등은 제 1 전극 기판과 동일하게 하였다.
(π 형 펠티에 냉각 열전 변환 모듈의 제작)
(3) 에서 제작한, 상하면에만 땜납 수리층을 갖는 P 형 열전 변환 재료의 칩 및 N 형 열전 변환 재료의 칩을 사용하고, P 형 및 N 형 열전 변환 재료의 칩 각각 63 쌍으로 이루어지는 π 형의 펠티에 냉각 열전 변환 모듈을 이하와 같이 제작하였다.
(4) 에서 제작한 제 1 전극 기판 상에, 땜납 재료로서 솔더 페이스트 (코키사 제조, 품명 : T4AB58-M742) 를 사용하고, 땜납 재료층을 스텐실 인쇄에 의해, 막두께 50 ㎛ 의 땜납 재료층을 형성하였다. 이어서, 땜납 재료층 상에, (3) 에서 제작한 P 형 및 N 형 열전 변환 재료의 칩의 각각의 땜납 수리층의 일방의 면을 재치하고, 190 ℃ 에서 1 분간, 가열한 후, 냉각시킴으로써, P 형 및 N 형 열전 변환 재료의 칩을 각각 제 1 전극 기판 상에 배치하였다.
또한, P 형 및 N 형 열전 변환 재료의 칩의 각각의 땜납 수리층의 타방의 면 상에, 상기와 마찬가지로, 상기 솔더 페이스트를 사용하고, 막두께 50 ㎛ 의 땜납 재료층을 형성하고, (4) 에서 제작한 제 2 전극 기판을 첩합하고, 190 ℃ 에서 2 분간 가열함으로써, P 형 및 N 형 열전 변환 재료의 칩, 각각 63 쌍으로 이루어지는 π 형 펠티에 냉각 열전 변환 모듈을 제작하였다.
(실시예 2)
실시예 1 에 있어서, P 형 및 N 형 열전 변환 재료층을 각각 0.64 ㎜ × 0.64 ㎜ 로 개편화하고, 그것들을 P 형 및 N 형 열전 변환 재료의 칩으로 한 것 이외에는, 실시예 1 과 동일하게 π 형 펠티에 냉각 열전 변환 모듈을 제작하였다.
(실시예 3)
실시예 1 에 있어서, 도공액 (P) 으로부터 형성되는 도포막의 막두께를 200 ㎛, 도공액 (N) 으로부터 형성되는 도포막의 막두께를 190 ㎛ 로 하고, 가열 프레스에 의한 P 형 및 N 형 열전 변환 재료층 전구체의 막두께를 각각 100 ㎛ 로 한 것 이외에는, 실시예 1 과 동일하게 π 형 펠티에 냉각 열전 변환 모듈을 제작하였다.
(비교예 1)
실시예 1 에 있어서, 도공액 (P) 으로부터 형성되는 도포막의 막두께를 600 ㎛ 로 하고, 가열 프레스를 실시하고, P 형 열전 변환 재료층 전구체의 막두께를 285 ㎛ 로 하고, 또, 도공액 (N) 으로부터 형성되는 도포막의 막두께를 540 ㎛ 로 하고, 가열 프레스를 실시하고, N 형 열전 변환 재료층 전구체의 막두께를 285 ㎛ 로 한 것 이외에는, 실시예 1 과 동일하게 π 형 펠티에 냉각 열전 변환 모듈을 제작하였다.
(비교예 2)
실시예 1 에 있어서, 도공액 (P) 으로부터 형성되는 도포막의 막두께를 1200 ㎛ 로 하고, 가열 프레스를 실시하고, P 형 열전 변환 재료층 전구체의 막두께를 600 ㎛ 로 하고, 또, 도공액 (N) 으로부터 형성되는 도포막의 막두께를 1140 ㎛ 로 하고, 가열 프레스를 실시하고, N 형 열전 변환 재료층 전구체의 막두께를 600 ㎛ 로 한 것 이외에는, 실시예 1 과 동일하게 π 형 펠티에 냉각 열전 변환 모듈을 제작하였다.
실시예 1 ∼ 3 및 비교예 1 ∼ 2 에서 얻어진 열전 변환 재료의 칩의 전기 저항값, 그리고, 펠티에 냉각 열전 변환 모듈의 열저항값, 전기 저항값, 최대 전류값, 최대 흡열량 및 유효 면적당 흡열량의 평가 결과를 표 1 에 나타낸다.
Figure pat00001
표 1 에 의하면, 열전 변환 재료의 칩의 막두께의 범위가 본 발명의 규정을 만족하는 실시예 1 ∼ 3 의 펠티에 냉각 열전 변환 모듈의 유효 면적당 흡열량은, 본 발명의 열전 변환 재료의 칩의 막두께의 범위의 규정을 만족하지 않는 비교예 1 ∼ 2 의 펠티에 냉각 열전 변환 모듈의 유효 면적당 흡열량에 비해, 현저하게 큰 것을 알 수 있다.
본 발명의 펠티에 냉각 열전 변환 모듈에 의하면, 열전 변환 모듈의 유효 면적당 흡열량이 큰 점에서, 예를 들어, 냉각 용도로서, 일렉트로닉스 기기의 분야에 있어서, 예를 들어, 스마트 폰, 각종 컴퓨터 등에 사용되는 CPU (Central Processing Unit), 또, CMOS (Complementary Metal Oxide Semiconductor), CCD (Charge Coupled Device) 등의 이미지 센서, 나아가, MEMS (Micro Electro Mechanical Systems), 수광 소자 등의 각종 센서의 온도 제어 등에 적용하는 것을 생각할 수 있다.
1 : 열전 변환 모듈
2a : 제 1 기판
2b : 제 2 기판
3a : 제 1 전극
3b : 제 2 전극
4 : P 형 열전 변환 재료의 칩
5 : N 형 열전 변환 재료의 칩
6 : 땜납 재료층
7 : 땜납 수리층
11 : 냉각 특성 평가 유닛
12 : 펠티에 냉각 열전 변환 모듈
13a, 13b : 측온판
14a, 14b : 온도 컨트롤러

Claims (4)

  1. 열전 변환 재료의 칩의 막두께가 200 ㎛ 미만인, 펠티에 냉각 열전 변환 모듈.
  2. 제 1 항에 있어서,
    상기 열전 변환 재료의 칩이 P 형 열전 변환 재료의 칩 및 N 형 열전 변환 재료의 칩을 포함하는, 펠티에 냉각 열전 변환 모듈.
  3. 제 2 항에 있어서,
    상기 P 형 열전 변환 재료의 칩의 1 개당 전기 저항값이 30 (mΩ) 이하이며, 상기 N 형 열전 변환 재료의 칩의 1 개당 전기 저항값이 20 (mΩ) 이하인, 펠티에 냉각 열전 변환 모듈.
  4. 제 1 항에 있어서,
    상기 펠티에 냉각 열전 변환 모듈의 총두께가 300 ∼ 1000 ㎛ 인, 펠티에 냉각 열전 변환 모듈.
KR1020240041317A 2023-03-30 2024-03-26 펠티에 냉각 열전 변환 모듈 KR20240147546A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2023-056105 2023-03-30
JP2023056105A JP2024143431A (ja) 2023-03-30 2023-03-30 ペルチェ冷却熱電変換モジュール

Publications (1)

Publication Number Publication Date
KR20240147546A true KR20240147546A (ko) 2024-10-08

Family

ID=92858955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020240041317A KR20240147546A (ko) 2023-03-30 2024-03-26 펠티에 냉각 열전 변환 모듈

Country Status (3)

Country Link
JP (1) JP2024143431A (ko)
KR (1) KR20240147546A (ko)
CN (1) CN118742180A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150403A (ja) 2020-03-17 2021-09-27 リンテック株式会社 熱電変換モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150403A (ja) 2020-03-17 2021-09-27 リンテック株式会社 熱電変換モジュール

Also Published As

Publication number Publication date
JP2024143431A (ja) 2024-10-11
CN118742180A (zh) 2024-10-01

Similar Documents

Publication Publication Date Title
KR20170100516A (ko) 펠티에 냉각 소자 및 그의 제조 방법
WO2021065670A1 (ja) 熱電変換モジュール
JP7348192B2 (ja) 半導体素子
JPWO2020045376A1 (ja) 熱電変換材料のチップの製造方法及びその製造方法により得られたチップを用いた熱電変換モジュールの製造方法
WO2022092177A1 (ja) 熱電変換モジュール
US20210098672A1 (en) Thermoelectric conversion module
US20230200240A1 (en) Thermoelectric conversion module and manufacturing method therefor
KR20240147546A (ko) 펠티에 냉각 열전 변환 모듈
WO2021200264A1 (ja) 熱電変換モジュール
JP2022057937A (ja) 熱電変換モジュール用電極
WO2021193358A1 (ja) 熱電変換モジュール
WO2020071424A1 (ja) 熱電変換材料のチップ
WO2023013590A1 (ja) 熱電変換材料層及び熱電変換モジュール
WO2021200265A1 (ja) 熱電変換モジュール
US20230133754A1 (en) Thermoelectric conversion module
WO2023190633A1 (ja) 熱電変換モジュール
WO2022210996A1 (ja) 熱電変換モジュール
JP2024146619A (ja) 熱電変換モジュール
JP7458375B2 (ja) 熱電変換材料のチップの製造方法
WO2024204850A1 (ja) 熱電変換モジュール
TWI853834B (zh) 半導體元件
JP2022157777A (ja) 熱電変換モジュール
JP2022157771A (ja) 熱電変換モジュール用電極及びそれを用いた熱電変換モジュール
CN118975436A (zh) 热电转换组件及其制造方法
JP2021192409A (ja) 熱電変換モジュール用電極