[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20240129782A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20240129782A
KR20240129782A KR1020230022760A KR20230022760A KR20240129782A KR 20240129782 A KR20240129782 A KR 20240129782A KR 1020230022760 A KR1020230022760 A KR 1020230022760A KR 20230022760 A KR20230022760 A KR 20230022760A KR 20240129782 A KR20240129782 A KR 20240129782A
Authority
KR
South Korea
Prior art keywords
dielectric layer
dielectric
electronic components
acceptor element
crystal grains
Prior art date
Application number
KR1020230022760A
Other languages
English (en)
Inventor
류혜원
김경식
백승인
최민영
이종환
권형순
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020230022760A priority Critical patent/KR20240129782A/ko
Priority to US18/414,789 priority patent/US20240282525A1/en
Priority to JP2024008507A priority patent/JP2024119036A/ja
Priority to EP24153927.9A priority patent/EP4421834A2/en
Priority to CN202410188012.5A priority patent/CN118538538A/zh
Publication of KR20240129782A publication Critical patent/KR20240129782A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시예에 따른 적층형 전자 부품은, 복수의 유전체층 및 복수의 내부 전극을 포함하는 바디; 및 상기 바디 상에 배치되는 외부 전극; 을 포함하며, 상기 바디는 상기 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 상기 내부 전극을 포함하는 용량 형성부와, 상기 용량 형성부의 제1 방향 양 단면 중 적어도 하나에 배치되는 커버부를 포함하고, 상기 유전체층은 Al 을 포함하는 제1 억셉터 원소, Mg, Mn 및 V 중 하나 이상을 포함하는 제2 억셉터 원소, 및 Ti 를 포함하며, 상기 유전체층에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수를 A1, 제2 억셉터 원소의 몰 수를 T1 이라고 정의할 때, 0.4 몰 ≤ A1 < 0.6 몰 및 0.44 ≤ A1/(A1+T1) < 0.55 을 만족하고, 상기 유전체층 및 커버부는 복수의 유전체 결정립들을 포함하며, 상기 커버부에 포함된 복수의 유전체 결정립들의 평균 크기(G2) 대비 상기 유전체층에 포함된 복수의 유전체 결정립들의 평균 크기(G1)에 관한 비율(G1/G2)은, 1.00 ≤ G1/G2 < 1.50 을 만족할 수 있다.

Description

적층형 전자 부품{MULTILAYER ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
한편, IT용 MLCC 뿐만 아니라 자동차 전장용 MLCC의 시장이 확대됨에 따라 동일 용량대에서 정격전압이 높고 신뢰성이 우수한 제품의 수요가 증가하고 있다. MLCC 유전체 조성물 첨가제 원소 중에서 원자가 고정 억셉터(fixed valence acceptor), 원자가 가변 억셉터(variable valence acceptor)인 전이금속 원소, 그리고 희토류 원소(rare earth elements)가 신뢰성에 미치는 영향은 이미 널리 알려져 있으며, 일반적으로 이들을 포함한 유전체 첨가 원소 조성비의 최적화를 통해 신뢰성이 양호한 조건을 선정하게 된다. BME (Base Metal Electrode) MLCC가 산업화되는 동안 신뢰성을 향상시키기 위한 조성 최적화 작업들이 지속적으로 진행되어 왔다. 그러나 동일한 유전체 조성이라고 하더라도 미세 구조, 첨가제 원소의 분포와 고용 정도, 그리고 공정 조건에 따라 신뢰성에서 큰 차이가 발생할 수 있으므로, 최적의 조성물 설계가 필요할 수 있다.
종래의 MLCC 조성계에서는 산소 빈자리 결함 농도가 높아 제품 가동의 가혹 온도 조건에서 신뢰성 열화가 빈번히 발생하였는데, 최근 이 고온 신뢰성 수명에 영향을 미치는 산소 빈자리의 농도를 최소화하는 조성 설계를 통해 신뢰성 열화 억제를 구현하고자 하는 연구가 진행되고 있다. 이는 BaTiO3에서 donor dopant 역할을 하는 원소를 첨가함에 따라 산소 공공이 채워지면서 전자가 발생하는 원리로, n-p junction화 억제에 따른 신뢰성 열화 억제 방향으로써, 조성의 n-type화라고 알려져 있다. 그러나, 금속과 산화물의 복합 재료로 구성 되어있는 MLCC의 제품특성 상, Acceptor 역할을 하는 dopant 원소의 첨가가 필수적으로 수반되는 것이 요구된다. 또한, 이 Acceptor dopant로 분류되는 특정 원소의 경우, 유전체층의 균일 입성장과 치밀화에 밀접한 관련이 있어 이를 적절한 비율로 이를 조절하여 유전체 조성을 구성할 필요성이 있다.
한국 공개특허공보 제10-2015-0036335호 한국 공개특허공보 제10-2022-0044099호
본 발명이 해결하고자 하는 여러 과제 중 하나는 최적의 조성물 설계를 통해 적층형 전자 부품의 신뢰성을 향상시키기 위함이다.
본 발명이 해결하고자 하는 여러 과제 중 하나는 유전체층의 치밀화를 구현하면서도 우수한 신뢰성을 가지는 적층형 전자 부품을 제공하기 위함이다.
다만, 본 발명이 해결하고자 하는 여러 과제는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 적층형 전자 부품은, 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디 상에 배치되는 외부 전극; 을 포함하며, 상기 바디는 상기 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 상기 내부 전극을 포함하는 용량 형성부와, 상기 용량 형성부의 제1 방향 양 단면에 각각 배치되는 커버부를 포함하고, 상기 유전체층은 Al 을 포함하는 제1 억셉터 원소, Mg, Mn 및 V 중 하나 이상을 포함하는 제2 억셉터 원소, 및 Ti 를 포함하며, 상기 유전체층에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수를 A1, 제2 억셉터 원소의 몰 수를 T1 이라고 정의할 때, 0.4 몰 ≤ A1 < 0.6 몰 및 0.44 ≤ A1/(A1+T1) < 0.55 을 만족하고, 상기 유전체층 및 커버부는 복수의 유전체 결정립들을 포함하며, 상기 커버부에 포함된 복수의 유전체 결정립들의 평균 크기(G2) 대비 상기 유전체층에 포함된 복수의 유전체 결정립들의 평균 크기(G1)에 관한 비율(G1/G2)은, 1.00 ≤ G1/G2 < 1.50 를 만족할 수 있다.
본 발명의 여러 효과 중 하나는 적층형 전자 부품의 고온 신뢰성이 우수한 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 내부 전극의 적층 구조를 나타낸 분리사시도를 개략적으로 도시한 것이다.
도 3은 도 1의 I-I'에 따른 단면도를 개략적으로 도시한 것이다.
도 4는 도 1의 II-II'에 따른 단면도를 개략적으로 도시한 것이다.
도 5a 내지 도 5d는 샘플 칩들의 용량 형성부를 SEM을 통해 촬영한 이미지이다.
도 6a 내지 도 6d는 샘플 칩들의 커버부를 SEM을 통해 촬영한 이미지이다.
도 7a 내지 도 7c는 샘플 칩들의 고온 신뢰성 평가 그래프이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 내부 전극의 적층 구조를 나타낸 분리사시도를 개략적으로 도시한 것이다.
도 3은 도 1의 I-I'에 따른 단면도를 개략적으로 도시한 것이다.
도 4는 도 1의 II-II'에 따른 단면도를 개략적으로 도시한 것이다.
이하, 도 1 내지 도 5를 참조하여, 본 발명의 일 실시형태에 따른 적층형 전자 부품에 대하여 상세히 설명한다. 다만, 적층형 전자 부품의 일례로서 적층 세라믹 커패시터에 대하여 설명하나, 본 발명은 유전체 조성물을 이용하는 다양한 전자 제품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은, 복수의 유전체층(111) 및 복수의 내부 전극(121, 122)을 포함하는 바디(110); 및 상기 바디(110) 상에 배치되는 외부 전극(131, 132); 을 포함하며, 상기 바디(110)는 상기 유전체층(111) 및 상기 유전체층(111)과 제1 방향으로 번갈아 배치되는 상기 내부 전극(121, 122)을 포함하는 용량 형성부(Ac)와, 상기 용량 형성부(Ac)의 제1 방향 양 단면 중 적어도 하나에 배치되는 커버부(112, 113)를 포함하고, 상기 유전체층(111)은 Al 을 포함하는 제1 억셉터 원소, Mg, Mn 및 V 중 하나 이상을 포함하는 제2 억셉터 원소, 및 Ti 를 포함하며, 상기 유전체층(111)에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수를 A1, 제2 억셉터 원소의 몰 수를 T1 이라고 정의할 때, 0.4 몰 ≤ A1 < 0.6 몰 및 0.44 ≤ A1/(A1+T1) < 0.55 을 만족하고, 상기 유전체층(111) 및 커버부(112, 113)는 복수의 유전체 결정립들을 포함하며, 상기 커버부에 포함된 복수의 유전체 결정립들의 평균 크기(G2) 대비 상기 유전체층에 포함된 복수의 유전체 결정립들의 평균 크기(G1)에 관한 비율(G1/G2)은, 1.00 ≤ G1/G2 < 1.50 를 만족할 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층 되어있다.
보다 구체적으로, 바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 마주보도록 번갈아 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량을 형성하는 용량 형성부(Ac)를 포함할 수 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 마주보는 제1 및 제2 면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면(3, 4), 제1 내지 제4 면(1, 2, 3, 4)과 연결되며 제3 방향으로 서로 마주보는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고서는 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 제한되지 않는다. 일반적으로 페로브스카이트(ABO3)계 재료를 사용할 수 있으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 세라믹 분말의 예시로 BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1 - xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1 - xCax)(Ti1 - yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
MLCC 유전체 조성물 첨가제 원소 중에서 원자가 고정 억셉터(fixed valence acceptor), 원자가 가변 억셉터(variable valence acceptor)인 전이금속 원소, 그리고 희토류 원소(rare earth elements)가 신뢰성에 미치는 영향은 이미 널리 알려져 있으며, 일반적으로 이들을 포함한 유전체 첨가 원소 조성비의 최적화를 통해 신뢰성이 양호한 조건을 선정하게 된다. BME (Base Metal Electrode) MLCC가 산업화되는 동안 신뢰성을 향상시키기 위한 조성 최적화 작업들이 지속적으로 진행되어 왔다. 그러나 동일한 유전체 조성이라고 하더라도 미세 구조, 첨가제 원소의 분포와 고용 정도, 그리고 공정 조건에 따라 신뢰성에서 큰 차이가 날 수 있다.
보다 구체적으로, 현재의 X5R, X7R, X8R, Y5V 등의 고용량 BME MLCC의 유전체는 BaTiO3 모재 혹은 Ca, Zr 등이 일부 고용된 (Ba,Ca)(Ti,Ca)O3, (Ba,Ca)(Ti,Zr)O3 및 Ba(Ti,Zr)O3 등의 모재에 Mg, Al 등과 같은 원자가 고정 억셉터와 Y, Dy, Ho, Er 등과 같은 도너(donor) 역할을 하는 희토류 원소를 함께 도핑(co-doping)하고, Mn, V, Cr과 같은 원자가 가변 억셉터, 그리고 여분의 Ba, 그리고 SiO2 혹은 이를 포함하는 소결조제 등의 첨가제를 추가로 첨가하여 소결한 재료에 기초하고 있다. 환원분위기에서 소성하는 경우에 고용량 MLCC의 정상적인 용량 및 절연 특성을 구현하기 위해서는 입성장 억제 및 내환원성이 구현되어야 하며, Mg과 같은 원자가 고정 억셉터를 적정량 첨가함으로써 이 두가지 효과를 구현할 수 있다고 알려져 있다. 그러나, Mg과 같은 원자가 고정 억셉터만 첨가하는 경우에는 유전체의 내전압 특성과 신뢰성이 좋지 않으며, Mn 및 V과 같은 원자가 가변 억셉터인 전이금속 원소와 희토류 원소를 함께 첨가함으로써 내전압 및 신뢰성 향상 효과를 얻을 수 있게 된다. 전술한 바와 같이, 이들 원소들은 대부분 함께 도핑(co-doping)되고 있으며, BaTiO3 모재 결정립의 쉘(shell) 영역에 고용되어 코어-쉘(core-shell) 구조를 형성하여 MLCC의 온도에 따른 안정된 용량 특성과 신뢰성을 구현할 수 있다. 따라서, 이들 첨가제 원소들이 2차상에 포함된 채로 편석(segregation)되지 않고 쉘(shell) 영역의 BaTiO3 결정격자에 고용이 잘 되어야 신뢰성이 양호할 것으로 예상할 수 있다.
종래의 MLCC 조성계에서는 산소 빈자리 결함 농도가 높아 제품 가동의 가혹 온도 조건에서 신뢰성 열화가 빈번히 발생하였는데, 최근 이 고온 신뢰성 수명에 영향을 미치는 산소 빈자리의 농도를 최소화하는 조성 설계를 통해 신뢰성 열화 억제를 구현하고자 하는 연구가 진행되고 있다. 이는 BaTiO3에서 donor dopant 역할을 하는 원소를 첨가함에 따라 산소 공공이 채워지면서 전자가 발생하는 원리로, n-p junction화 억제에 따른 신뢰성 열화 억제 방향으로써, 조성의 n-type화라고 알려져 있다. 그러나, 금속과 산화물의 복합 재료로 구성 되어있는 MLCC의 제품특성 상, Acceptor 역할을 하는 dopant 원소의 첨가가 필수적으로 수반되는 것이 요구된다. 또한, 이 Acceptor dopant로 분류되는 특정 원소의 경우, 유전체층의 균일 입성장과 치밀화에 밀접한 관련이 있어 이를 적절한 비율로 이를 조절하여 유전체 조성을 구성할 필요성이 있다.
본 발명에서 억셉터 원소는 Al, Mg, Mn 및 V 을 포함할 수 있으며, Al 을 포함한 억셉터 원소를 제1 억셉터 원소, Mg, Mn 및 V 을 포함한 억셉터 원소를 제2 억셉터 원소라고 정의할 수 있다. 다만, 특별히 이에 제한되는 것은 아니고 제1 및 제2 억셉터 원소는 다른 억셉터 원소를 더 포함할 수 있다. 다만, 제1 억셉터 원소 및 제2 억셉터 원소는 서로 상이한 원소를 포함한다.
본 발명의 일 실시예에 따르면, 용량 형성부(Ac)에 포함된 유전체층(111)은 Al을 포함하는 제1 억셉터 원소, Mg, Mn 및 V 중 하나 이상을 포함하는 제2 억셉터 원소 및 Ti 를 포함할 수 있으며, 용량 형성부(Ac)의 유전체층(111)에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수를 A1, 제2 억셉터 원소의 몰 수를 T1 이라고 정의할 때, 0.4 몰 ≤ A1 < 0.6 몰 및 0.44 ≤ A1/(A1+T1) < 0.55 을 만족할 수 있다.
유전체 조성물에서 Acceptor 역할을 하는 원소 비율을 0.4 몰 ≤ A1 < 0.6 몰 및 0.44 ≤ A1/(A1+T1) < 0.55 을 만족하도록 조절함으로써, donor-rich한 조성을 설계할 수 있으며, 이를 통해 유전체층의 치밀화를 구현하면서도 우수한 고온 신뢰성을 가지는 적층형 전자 부품을 제공할 수 있다.
용량 형성부(Ac)의 유전체층(111)에 포함된 A1의 몰 수가 0.6 몰 이상이거나 A1/(A1+T1)의 비율이 0.55 이상일 경우, 산소 빈자리 농도 상승에 의한, 고온 신뢰성이 열위해질 우려가 있으며, A1의 몰 수가 0.4 몰 미만이거나 A1/(A1+T1)의 비율이 0.44 미만일 경우, n-type 화에 따른 전기전도도는 향상될 수 있으나, 유전체 조성물의 입성장을 억제하여 기공률(porosity)이 증가하여 치밀도 및 내습 신뢰성이 열위해질 우려가 있으며, 유전특성이 저하되는 문제점이 발생할 수 있다.
이때, 유전체층(111) 및 후술하는 커버부(112, 113)는 복수의 유전체 결정립들을 포함할 수 있으며, 커버부(112, 113)에 포함된 복수의 유전체 결정립들의 평균 크기(G2) 대비 유전체층(111)에 포함된 복수의 유전체 결정립들의 평균 크기(G1)에 관한 비율(G1/G2)은, 1.00 ≤ G1/G2 < 1.50 을 만족할 수 있다.
커버부(112, 113)에 포함된 복수의 유전체 결정립들의 평균 크기(G2) 대비 유전체층(111)에 포함된 복수의 유전체 결정립들의 평균 크기(G1)에 관한 비율(G1/G2)이 1.00 ≤ G1/G2 < 1.50 을 만족함으로써, 목표로 하는 유전용량 특성을 달성할 수 있고, 내습 신뢰성이 보다 우수할 수 있다.
한편, 유전체층(111)에 포함된 복수의 유전체 결정립들의 평균 크기(G1)는 100 nm 이상 400 nm 이하일 수 있고, 바람직하게는 150 nm 이상 300 nm 이하일 수 있다.
유전체층(111)에 포함된 복수의 유전체 결정립들의 크기를 측정하는 방법은 특별히 제한되지 않는다.
예를 들어, 바디의 제1 및 제2 방향 단면(cross-section)을 기준으로 중앙 영역에 위치하는 유전체층이 관찰될 수 있도록 SEM을 통해 5 μm × 3 μm (가로 × 세로) 크기의 이미지를 얻은 후, 해당 영역에 존재하는 유전체 결정립들의 크기를 측정하여 구할 수 있다.
유전체 결정립의 크기는 일 결정립계(grain boundary)에서 타 결정립계까지의 가장 긴 직선의 크기에 해당할 수 있으며, 유전체 결정립의 평균 크기는 전술한 방법으로 측정한 각각의 유전체 결정립들의 크기를 평균한 값을 의미할 수 있다.
유전체층(111)의 두께(td)는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품의 고용량화를 달성하기 위해서 유전체층(111)의 두께는 3.0 μm 이하일 수 있으며, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 유전체층(111)의 두께는 1.0 μm 이하일 수 있으며, 바람직하게는 0.6 μm 이하일 수 있고, 보다 바람직하게는 0.4 μm 이하일 수 있다.
여기서, 유전체층(111)의 두께(td)는 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 두께(td)를 의미할 수 있다.
한편, 유전체층(111)의 두께(td)는 유전체층(111)의 제1 방향 크기를 의미할 수 있다. 또한, 유전체층(111)의 두께(td)는 유전체층(111) 평균 두께(td)를 의미할 수 있으며, 유전체층(111)의 제1 방향 평균 크기를 의미할 수 있다.
유전체층(111)의 제1 방향 평균 크기는 바디(110)의 제1 및 제2 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 유전체층(111)의 제1 방향 평균 크기는 스캔된 이미지에서 하나의 유전체층(111)을 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 계산한 평균값을 의미할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 제1 방향 평균 크기를 더욱 일반화할 수 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층될 수 있다.
내부 전극(121, 122)은 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함할 수 있으며, 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 마주하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
보다 구체적으로, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출될 수 있고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디(110)의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디(110)의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결될 수 있다. 이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
한편, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성될 수 있다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 두께(te)는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품의 고용량화를 달성하기 위해서 내부 전극(121, 122)의 두께는 1.0 μm 이하일 수 있으며, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 내부 전극(121, 122)의 두께는 0.6 μm 이하일 수 있고, 보다 바람직하게는 0.4 μm 이하일 수 있다.
여기서, 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 제1 방향 크기를 의미할 수 있다. 또한, 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 평균 두께(te)를 의미할 수 있으며, 내부 전극(121, 122)의 제1 방향 평균 크기를 의미할 수 있다.
내부 전극(121, 122)의 제1 방향 평균 크기는 바디(110)의 제1 및 제2 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 내부 전극의 제1 방향 평균 크기는 스캔된 이미지에서 하나의 내부 전극을 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 계산한 평균값일 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 제1 방향 평균 크기를 더욱 일반화할 수 있다.
한편, 본 발명의 일 실시예에 있어서, 복수의 유전체층(111) 중 적어도 하나의 평균 두께(td)와 복수의 내부 전극(121, 122) 중 적어도 하나의 평균 두께(te)는　2×te < td　를 만족할 수 있다.
다시 말해, 유전체층(111) 하나의 평균 두께(td)는 내부 전극(121, 122) 하나의 평균 두께(te)의 2 배 보다 더 클 수 있다. 바람직하게는, 복수의 유전체층(111)의 평균 두께(td)는 복수의 내부 전극(121, 122)의 평균 두께(te)의 2 배 보다 더 클 수 있다.
일반적으로 고전압 전장용 전자 부품은, 고전압 환경 하에서 절연파괴전압(BDV: Breakdown Voltage)의 저하에 따른 신뢰성 문제가 주요한 이슈이다.
이에, 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 유전체층(111)의 평균 두께(td)를 내부 전극(121, 122)의 평균 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킬 수 있고, 절연파괴전압 특성을 향상시킬 수 있다.
유전체층(111)의 평균 두께(td)가 내부 전극(121, 122) 평균 두께(te)의 2 배 이하일 경우에는, 내부 전극 간 거리인 유전체층의 평균 두께가 얇아 절연파괴전압이 저하될 수 있으며, 내부 전극 간 단락이 발생할 수 있다.
고전압 전자 부품에서, 내부 전극의 평균 두께(te)는 1 μm 이하일 수 있으며, 유전체층의 평균 두께(td)는 3.0 μm 이하일 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 바디(110)는 용량 형성부(Ac)의 제1 방향 양 단면(end-surface) 상에 배치되는 커버부(112, 113)를 포함할 수 있다.
보다 구체적으로, 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 제1 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 내부 전극(121, 122)을 포함하지 않으며, 용량 형성부(Ac)의 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
또한, 커버부(112, 113)의 유전체층을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
본 발명의 일 실시예에 따르면, 커버부(112, 113)에 포함된 유전체층(111)은 Al을 포함하는 제1 억셉터 원소, Mg, Mn 및 V 중 하나 이상을 포함하는 제2 억셉터 원소 및 Ti 를 포함할 수 있으며, 커버부(112, 113)의 유전체층(111)에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수를 A2 라고 정의할 때 A2 < 0.5 몰을 만족할 수 있으며, 제2 억셉터 원소의 몰 수를 T2 이라고 정의할 때, A2/(A2+T2) < 0.30 을 만족할 수 있다.
본 발명에서, 커버부(112, 113)의 유전체층에 포함되는 억셉터 원소는 용량 형성부(Ac)의 유전체층(111)에 포함되는 억셉터 원소, 보다 구체적으로 유전체층(111)의 제1 억셉터 원소 및 제2 억셉터 원소와 동일한 제1 억셉터 원소 및 제2 억셉터 원소를 포함할 수 있다.
또한, 커버부(112, 113)에 대한 설명은 특별한 사정이 없는 한, 제1 커버부(112) 및 제2 커버부(113) 각각에 대한 설명을 의미할 수 있으며, 또한 제1 커버부(112) 및 제2 커버부(113) 모두를 포함하여 설명하는 것을 의미할 수 있다.
커버부(112, 113)에 포함된 A2의 몰 수가 0.5 몰 이상이거나 A2/(A2+T2)의 비율이 0.30 이상일 경우, 유전체 조성물의 입성장을 억제하여 기공률(porosity)이 증가하여 치밀도 및 내습 신뢰성이 열위해질 우려가 있으며, 이를 극복하기 위해 소결 온도를 올리게 되면, 기계적 특성이 저하되어 크랙(crack) 등이 생성되는 문제점이 발생할 수 있다.
한편, 커버부(112, 113)는 복수의 유전체 결정립들을 포함할 수 있으며, 커버부(112, 113)에 포함된 복수의 유전체 결정립들의 평균 크기(G2)는 150 nm 이상 250 nm 이하일 수 있고, 바람직하게는 180 nm 이상 220 nm 이하일 수 있다.
커버부(112 113)에 포함된 복수의 유전체 결정립들의 크기를 측정하는 방법은 특별히 제한되지 않으며, 전술한 용량 형성부(Ac)의 유전체층(111)에 포함된 복수의 유전체 결정립들의 크기를 측정하는 방법과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 커버부(112, 113)에 포함된 복수의 유전체 결정립들의 크기 표준 편차(stdev2) 대비 용량 형성부(Ac)의 유전체층(111)에 포함된 복수의 유전체 결정립들의 크기 표준 편차(stdev1)에 관한 비율(stdev1/stdev2)은, 1.45 ≤ stdev1/stdev2 < 2.10 을 만족할 수 있다.
커버부(112, 113)에 포함된 복수의 유전체 결정립들의 크기 표준 편차(stdev2) 대비 용량 형성부(Ac)의 유전체층(111)에 포함된 복수의 유전체 결정립들의 크기 표준 편차(stdev1)에 관한 비율(stdev1/stdev2)은, 1.45 ≤ stdev1/stdev2 < 2.10 을 만족함으로써, 균일한 크기의 유전체 결정립을 형성할 수 있으며, 이로 인해 적층형 전자 부품의 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시예에 있어서, 복수의 유전체 결정립들의 평균 크기(G) 대비 복수의 유전체 결정립들의 크기 표준 편차(stdev)에 관한 비율(stdev/G)을 변동계수(CV)라고 정의할 때, 커버부(112, 113)의 변동계수(CV2) 값 대비 용량 형성부(Ac)에 포함된 유전체층(111)의 변동계수(CV1) 값에 관한 비율(CV1/CV2)은, 1.40 ≤ CV1/CV2 < 1.51 을 만족할 수 있다.
커버부(112, 113)의 변동계수(CV2) 값 대비 용량 형성부(Ac)에 포함된 유전체층(111)의 변동계수(CV1) 값에 관한 비율(CV1/CV2)은, 1.40 ≤ CV1/CV2 < 1.51 을 만족함으로써, 균일한 크기의 유전체 결정립을 형성할 수 있으며, 이로 인해 적층형 전자 부품의 신뢰성을 향상시킬 수 있다.
한편, 커버부(112, 113)의 두께(tc)는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께(tc)는 100 μm 이하일 수 있고, 바람직하게는 30 μm 이하일 수 있으며, 초소형 제품에서는 보다 바람직하게 20 μm 이하일 수 있다.
여기서, 커버부(112, 113)의 두께(tc)는 커버부(112, 113)의 제1 방향 크기를 의미할 수 있다. 또한, 커버부(112, 113)의 두께(tc)는 커버부(112, 113)의 평균 두께(tc)를 의미할 수 있으며, 커버부(112, 113)의 제1 방향 평균 크기를 의미할 수 있다.
커버부(112, 113)의 제1 방향 평균 크기는 바디(110)의 제1 및 제2 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 커버부를 스캔한 이미지에서 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 계산한 평균값을 의미할 수 있다.
또한, 전술한 방법으로 측정한 커버부의 제1 방향 평균 크기는, 바디(110)의 제1 및 제3 방향 단면(cross-section)에 있어서, 커버부의 제1 방향 평균 크기와 실질적으로 동일한 크기를 가질 수 있다.
한편, 적층형 전자 부품(100)은 바디(110)의 제3 방향 양 단면(end-surface) 상에 배치되는 사이드 마진부(114, 115)를 포함할 수 있다.
보다 구체적으로, 사이드 마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 사이드 마진부(114) 및 바디(110)의 제6 면(6)에 배치된 제2 사이드 마진부(115)를 포함할 수 있다.
사이드 마진부(114, 115)는 도시된 바와 같이, 바디(110)의 제1 및 제3 방향 단면(cross-section)을 기준으로, 제1 및 제2 내부 전극(121, 122)의 제3 방향 양 단면(end-surface)과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
사이드 마진부(114, 115)는 용량 형성부(Ac)에 적용되는 세라믹 그린시트 상에 사이드 마진부(114, 115)가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극(121, 122)을 형성하고, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후의 내부 전극(121, 122)이 바디(110)의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 제3 방향 양 단면(end-surface) 상에 제3 방향으로 적층하여 형성할 수도 있다.
사이드 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 사이드 마진부(114) 및 제2 사이드 마진부(115)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 제1 사이드 마진부(114) 및 제2 사이드 마진부(115)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
또한, 사이드 마진부(114, 115)의 유전체층을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 제1 및 제2 사이드 마진부(114, 115)의 폭(wm)은 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품(100)의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 사이드 마진부(114, 115)의 폭(wm)은 100 μm 이하일 수 있고, 바람직하게는 30 μm 이하일 수 있으며, 초소형 제품에서는 보다 바람직하게 20 μm 이하일 수 있다.
여기서, 사이드 마진부(114, 115)의 폭(wm)은 사이드 마진부(114, 115)의 제3 방향 크기를 의미할 수 있다. 또한, 사이드 마진부(114, 115)의 폭(wm)은 사이드 마진부(114, 115)의 평균 폭(wm)을 의미할 수 있으며, 사이드 마진부(114, 115)의 제3 방향 평균 크기를 의미할 수 있다.
사이드 마진부(114, 115)의 제3 방향 평균 크기는 바디(110)의 제1 및 제3 방향 단면(cross-section)을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 사이드 마진부를 스캔한 이미지에서 제1 방향으로 등간격인 10개의 지점에서 제3 방향 크기를 측정하여 계산한 평균값을 의미할 수 있다.
본 발명의 일 실시예에서는 세라믹 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
외부 전극(131, 132)은 바디(110) 상에 배치되어 내부 전극(121, 122)과 연결될 수 있다.
보다 구체적으로, 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되며, 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 즉, 제1 외부 전극(131)은 바디의 제3 면(3)에 배치되어 제1 내부 전극(121)과 연결될 수 있으며, 제2 외부 전극(132)은 바디의 제4 면(4)에 배치되어 제2 내부 전극(122)과 연결될 수 있다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하더라도 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a, 131b, 132b) 및 전극층(131a, 132a, 131b, 132b) 상에 배치되는 도금층(131c, 132c)을 포함할 수 있다.
전극층(131a, 132a, 131b, 132b)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a, 131b, 132b)은 제1 도전성 금속 및 글라스를 포함한 소성 전극이거나, 제2 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
여기서, 제1 도전성 금속은 제1 전극층(131a, 132a)에 포함된 도전성 금속을 의미할 수 있으며, 제2 도전성 금속은 제2 전극층(131b, 132b)에 포함된 도전성 금속을 의미할 수 있다. 이때, 제1 도전성 금속 및 제2 도전성 금속은 동일하거나 상이할 수 있고, 동일한 금속 물질을 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다.
또한, 전극층(131a, 132a, 131b, 132b)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다.
또한, 전극층(131a, 132a, 131b, 132b)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
전극층(131a, 132a, 131b, 132b)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며, 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 특별히 이에 한정되지 않는다.
본 발명의 일 실시예에서, 전극층(131a, 132a, 131b, 132b)은 제1 전극층(131a, 132a) 및 제2 전극층(131b, 132b)을 포함하는 2층의 구조를 가질 수 있으며, 이에 따라 외부 전극(131, 132)은 도전성 금속 및 글라스를 포함하는 제1 전극층(131a, 132a) 및 상기 제1 전극층(131a, 132a) 상에 배치되며 도전성 금속 및 수지를 포함하는 제2 전극층(131b, 132b)을 포함할 수 있다.
제1 전극층(131a, 132a)은 글라스를 포함함에 따라 바디(110)와의 접합성을 향상시키는 역할을 수행하고, 제2 전극층(131b, 132b)은 수지를 포함함에 따라 휨 강도를 향상시키는 역할을 수행할 수 있다.
제1 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극(121, 122)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 제1 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
제2 전극층(131b, 132b)에 포함되는 도전성 금속은 제1 전극층(131a, 132a)과 전기적으로 연결되도록 하는 역할을 수행할 수 있다.
제2 전극층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
제2 전극층(131b, 132b)에 포함되는 도전성 금속은 구형 입자 및 플레이크형 입자 중 1 이상을 포함할 수 있다. 즉, 도전성 금속은 플레이크형 입자로만 이루어지거나, 구형 입자로만 이루어질 수 있고, 플레이크형 입자와 구형 입자가 혼합된 형태일 수도 있다. 여기서, 구형 입자는 완전한 구형이 아닌 형태도 포함할 수 있으며, 예를 들어 장축과 단축의 길이 비율(장축/단축)이 1.45 이하인 형태를 포함할 수 있다. 플레이크형 입자는 납작하면서 길쭉한 형태를 가진 입자를 의미하며, 특별히 제한되는 것은 아니나, 예를 들어 장축과 단축의 길이 비율(장축/단축)이 1.95 이상일 수 있다. 상기 구형 입자 및　플레이크형 입자의 장축과 단축의 길이는 세라믹 전자 부품의 제3 방향의 중앙부에서 절단한 제1 및 제2 방향 단면(cross-section)을 주사전자현미경(SEM)으로 스캔하여 얻은 이미지로부터 측정할 수 있다.
제2 전극층(131b, 132b)에 포함되는 수지는 접합성 확보 및 충격 흡수 역할을 수행할 수 있다. 제2 전극층(131b, 132b)에 포함되는 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
또한, 제2 전극층(131b, 132b)은 복수의 금속 입자, 금속간 화합물 및 수지를 포함할 수 있다. 상기 금속간 화합물을 포함함에 따라 제1 전극층(131a, 132a)과의 전기적 연결성을 보다 향상시킬 수 있다. 상기 금속간 화합물은 복수의 금속 입자를 연결하여 전기적 연결성을 향상시키는 역할을 하며, 복수의 금속 입자를 둘러싸 서로 연결하는 역할을 수행할 수 있다.
이때, 상기 금속간 화합물은 수지의 경화 온도 보다 낮은 융점을 가진 금속을 포함할 수 있다. 즉, 상기 금속간 화합물이 수지의 경화 온도보다 낮은 융점을 가진 금속을 포함하기 때문에, 수지의 경화 온도보다 낮은 융점을 가진 금속이 건조 및 경화 공정을 거치는 과정에서 용융되고, 금속 입자의 일부와 금속간 화합물을 형성하여 금속 입자를 둘러싸게 된다. 이때, 금속간 화합물은 바람직하게 300˚C 이하의 저융점 금속을 포함할 수 있다.
예를 들어, 213~220°C의 융점을 가지는 Sn을 포함할 수 있다. 건조 및 경화 공정을 거치는 과정에서 Sn이 용융되며, 용융된 Sn이 Ag, Ni 또는 Cu와 같은 고융점의 금속 입자를 모세관 현상에 의해 적시게 되고, Ag, Ni 또는 Cu 금속 입자의 일부와 반응하여 Ag3Sn, Ni3Sn4, Cu6Sn5, Cu3Sn 등의 금속간 화합물을 형성하게 된다. 반응에 참여하지 않은 Ag, Ni 또는 Cu는 금속 입자 형태로 남게 된다.
따라서, 상기 복수의 금속 입자는 Ag, Ni 및 Cu 중 하나 이상을 포함하고, 상기 금속간 화합물은 Ag3Sn, Ni3Sn4, Cu6Sn5 및 Cu3Sn 중 하나 이상을 포함할 수 있다.
도금층(131c, 132c)은 실장 특성을 향상시키는 역할을 수행할 수 있다.
도금층(131c, 132c)의 종류는 특별히 한정하지 않으며, 니켈(Ni), 주석(Sn), 팔라듐(Pd) 및 이들의 합금 중 하나 이상을 포함하는 단일한 층의 도금층(131c, 132c)일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(131c, 132c)에 대한 보다 구체적인 예를 들면, 도금층(131c, 132c)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a, 131b, 132b) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131c, 132c)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
( 실시예 )
하기의 표 1은 용량 형성부의 유전체층에 포함된 제1 억셉터 원소 및 제2 억셉터 원소의 첨가 몰 수를 달리하여 첨가하였을 때, 커버부에 대한 용량 형성부의 유전체 결정립들의 평균 크기 비율, 유전체 결정립들의 크기 표준 편차 비율 및 변동계수 비율을 나타낸 값이다.
A1은 용량 형성부의 유전체층에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수에 해당하며, 제1 억셉터 원소는 Al 원소에 해당한다.
T1은 용량 형성부의 유전체층에 포함된 Ti 100 몰 대비 제2 억셉터 원소의 몰 수에 해당하며, 제2 억셉터 원소는 Mg, Mn 및 V 중 하나 이상의 원소에 해당한다.
G1은 용량 형성부의 유전체층에 포함된 유전체 결정립들의 평균 크기를 측정한 값이고, G2는 커버부에 포함된 유전체 결정립들의 평균 크기를 측정한 값이다.
커버부에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰수(A2)는 0.50 몰 이하이며, 커버부에 포함된 Ti 100 몰 대비 제2 억셉터 원소의 몰수(T2)와의 관계는 A2/(A2+T2) ≤ 0.30 을 만족하였다.
시료 번호 용량 형성부 (mol) G1 (nm) G2 (nm) G1/G2
A1 (mol) A1/(A1+T1)
시험예 1 0.6 0.55 290 197 1.47
시험예 2 0.5 0.5 242 201 1.20
시험예 3 0.4 0.44 203 196 1.04
시험예 4 0.3 0.38 167 204 0.82
도 5 내지 도 7 은 시험예의 용량 형성부의 유전체층, 커버부, 및 가혹 신뢰성 평가를 진행한 그래프이다.
보다 구체적으로, 도 5a 내지 도 5d는 각각 시험예 1 내지 시험예 4의 용량 형성부를 SEM을 통해 촬영한 이미지이며, 유전체 결정립을 추출하여 프로그램을 통해 확인이 용이하도록 표시한 것이다.
도 6a 내지 도 6d는 각각 시험예 1 내지 시험예 4의 커버부를 SEM을 통해 촬영한 이미지이며, 유전체 결정립을 추출하여 프로그램을 통해 확인이 용이하도록 표시한 것이다.
도 7a 내지 도 7c는 각각 시험예 1 내지 시험예 3의 가혹 신뢰성 평가(HALT, Highly Accelerated Life Test)를 진행한 그래프이다.
각각의 시험예 당 40 개의 샘플 칩을 제작하였으며, 시험예 별로 40 개의 샘플 칩을 온도 조건 105˚C, 전압 조건 15V에서 60 시간 동안 인가하여, 초기 절연 저항(IR0) 값 109Ω 을 기준으로 절연 저항(IR) 값이 104Ω 이하로 떨어진 샘플 칩을 불량이라고 평가하여 카운트 하였고, 104Ω 이하로 떨어지지 않은 샘플 칩을 정상이라고 평가하였다.
시험예 1의 경우, 40 개의 샙플 칩 중 30 개의 샘플 칩이 불량이라고 평가되었고, 시험예 2의 경우, 40 개의 샘플 칩 중 11 개의 샘플 칩이 불량이라고 평가되었으며, 시험예 3의 경우, 40 개의 샘플 칩 중 7 개의 샘플 칩이 불량이라고 평가되었다.
시험예 1 에서 시험예 4로 갈수록 용량 형성부의 유전체층에 포함된 제1 억셉터 원소의 함량이 적어지며, 유전체 결정립의 크기 또한 적어지는 것을 확인할 수 있으며, 적은 함량의 제1 억셉터 원소에 의해서도 n-type화가 진행되어 절연 저항이 개선되고, 결과적으로 가혹 신뢰성 평가 시, 샘플 칩 고장 빈도수가 감소되는 경향이 나타나는 것을 확인할 수 있다.
또한, 본 개시에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극

Claims (13)

  1. 복수의 유전체층 및 복수의 내부 전극을 포함하는 바디; 및
    상기 바디 상에 배치되는 외부 전극; 을 포함하며,
    상기 바디는 상기 유전체층 및 상기 유전체층과 제1 방향으로 번갈아 배치되는 상기 내부 전극을 포함하는 용량 형성부와, 상기 용량 형성부의 상기 제1 방향 양 단면에 배치되는 커버부를 포함하고,
    상기 유전체층은 Al 을 포함하는 제1 억셉터 원소, Mg, Mn 및 V 중 하나 이상을 포함하는 제2 억셉터 원소, 및 Ti 를 포함하며,
    상기 유전체층에 포함된 Ti 100 몰 대비 상기 제1 억셉터 원소의 몰 수를 A1, 상기 제2 억셉터 원소의 몰 수를 T1 이라고 정의할 때, 0.4 몰 ≤ A1 < 0.6 몰 및 0.44 ≤ A1/(A1+T1) < 0.55 을 만족하고,
    상기 유전체층 및 커버부는 복수의 유전체 결정립들을 포함하며, 상기 커버부에 포함된 복수의 유전체 결정립들의 평균 크기(G2) 대비 상기 유전체층에 포함된 복수의 유전체 결정립들의 평균 크기(G1)에 관한 비율(G1/G2)은, 1.00 ≤ G1/G2 < 1.50 을 만족하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 커버부는 상기 제1 억셉터 원소 및 Ti 를 포함하며,
    상기 커버부에 포함된 Ti 100 몰 대비 제1 억셉터 원소의 몰 수를 A2 라고 정의할 때, A2 ≤ 0.50 을 만족하는
    적층형 전자 부품.
  3. 제2항에 있어서,
    상기 커버부는 상기 제2 억셉터 원소를 포함하며,
    상기 커버부에 포함된 Ti 100 몰 대비 제2 억셉터 원소의 몰 수를 T2 라고 정의할 때, A2/(A2+T2) < 0.30 을 만족하는
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 유전체층에 포함된 복수의 유전체 결정립들의 평균 크기(G1)는 100 nm 이상 400 nm 이하인
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 커버부에 포함된 복수의 유전체 결정립들의 평균 크기(G2)는 150 nm 이상 300 nm 이하인
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 커버부에 포함된 복수의 유전체 결정립들의 크기 표준 편차(stdev2) 대비 상기 유전체층에 포함된 복수의 유전체 결정립들의 크기 표준 편차(stdev1)에 관한 비율(stdev1/stdev2)은, 1.45 ≤ stdev1/stdev2 < 2.10 을 만족하는
    적층형 전자 부품.
  7. 제1항에 있어서,
    복수의 유전체 결정립들의 평균 크기(G) 대비 복수의 유전체 결정립들의 크기 표준 편차(stdev)에 관한 비율(stdev/G)을 변동계수(CV)라고 정의할 때,
    상기 커버부의 변동계수(CV2) 값 대비 상기 유전체층의 변동계수(CV1) 값에 관한 비율(CV1/CV2)은, 1.40 ≤ CV1/CV2 < 1.51 을 만족하는
    적층형 전자 부품.
  8. 제1항에 있어서,
    상기 복수의 유전체층 중 적어도 하나의 평균 두께는 3.0 μm 이하인
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 복수의 내부 전극 중 적어도 하나의 평균 두께는 1.0 μm 이하인
    적층형 전자 부품.
  10. 제1항에 있어서,
    상기 복수의 유전체층 중 적어도 하나의 평균 두께를 td 라고 정의하고, 상기 복수의 내부 전극 중 적어도 하나의 평균 두께를 te 라고 정의할 때,
    2×te < td 를 만족하는
    적층형 전자 부품.
  11. 제1항에 있어서,
    상기 커버부의 상기 제1 방향 평균 크기는 20 μm 이하인
    적층형 전자 부품.
  12. 제1항에 있어서,
    상기 외부 전극은 상기 바디의 상기 제1 방향에 수직한 제2 방향에 배치되며,
    상기 용량 형성부의 상기 제1 및 제2 방향에 수직한 제3 방향 양 단면에 배치되는 사이드 마진부를 더 포함하는
    적층형 전자 부품.
  13. 제12항에 있어서,
    상기 사이드 마진부의 상기 제3 방향 평균 크기는 20 μm 이하인
    적층형 전자 부품.
KR1020230022760A 2023-02-21 2023-02-21 적층형 전자 부품 KR20240129782A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020230022760A KR20240129782A (ko) 2023-02-21 2023-02-21 적층형 전자 부품
US18/414,789 US20240282525A1 (en) 2023-02-21 2024-01-17 Multilayer electronic component
JP2024008507A JP2024119036A (ja) 2023-02-21 2024-01-24 積層型電子部品
EP24153927.9A EP4421834A2 (en) 2023-02-21 2024-01-25 Multilayer electronic component
CN202410188012.5A CN118538538A (zh) 2023-02-21 2024-02-20 多层电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230022760A KR20240129782A (ko) 2023-02-21 2023-02-21 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20240129782A true KR20240129782A (ko) 2024-08-28

Family

ID=89722954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230022760A KR20240129782A (ko) 2023-02-21 2023-02-21 적층형 전자 부품

Country Status (5)

Country Link
US (1) US20240282525A1 (ko)
EP (1) EP4421834A2 (ko)
JP (1) JP2024119036A (ko)
KR (1) KR20240129782A (ko)
CN (1) CN118538538A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036335A (ko) 2012-08-09 2015-04-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 그 제조방법
KR20220044099A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036335A (ko) 2012-08-09 2015-04-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 그 제조방법
KR20220044099A (ko) 2020-09-30 2022-04-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
US20240282525A1 (en) 2024-08-22
EP4421834A2 (en) 2024-08-28
JP2024119036A (ja) 2024-09-02
CN118538538A (zh) 2024-08-23

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR102097332B1 (ko) 적층 세라믹 전자 부품
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
CN104517730A (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
KR20140081568A (ko) 적층 세라믹 전자 부품
US11062847B2 (en) Capacitor component and method for manufacturing the same
KR102437803B1 (ko) 적층 세라믹 전자부품
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR102115955B1 (ko) 적층 세라믹 전자부품
KR20220081633A (ko) 적층형 전자 부품 및 유전체 조성물
KR20240129782A (ko) 적층형 전자 부품
KR102191252B1 (ko) 적층 세라믹 전자부품
KR102724891B1 (ko) 적층형 전자 부품
EP4401103A2 (en) Multilayer electronic component
KR102473419B1 (ko) 적층 세라믹 전자부품
EP4418288A2 (en) Bending of the end of the internal electrodes in the interface area with the external electrodes of a multilayer ceramic electronic component
US20240062966A1 (en) Multilayer electronic component
US20230215627A1 (en) Multilayer electronic component
KR20240102406A (ko) 적층형 전자 부품
KR20240091624A (ko) 적층형 전자 부품
KR20240150097A (ko) 적층형 전자 부품
KR20240153829A (ko) 적층형 전자 부품
KR20240111500A (ko) 적층형 전자 부품
KR20240133138A (ko) 적층형 전자 부품
KR20240139823A (ko) 적층형 전자 부품