[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20240108857A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240108857A
KR20240108857A KR1020220190647A KR20220190647A KR20240108857A KR 20240108857 A KR20240108857 A KR 20240108857A KR 1020220190647 A KR1020220190647 A KR 1020220190647A KR 20220190647 A KR20220190647 A KR 20220190647A KR 20240108857 A KR20240108857 A KR 20240108857A
Authority
KR
South Korea
Prior art keywords
disposed
area
layer
metal layer
display panel
Prior art date
Application number
KR1020220190647A
Other languages
English (en)
Inventor
조대규
우성환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220190647A priority Critical patent/KR20240108857A/ko
Publication of KR20240108857A publication Critical patent/KR20240108857A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 일 실시예에 따른 표시 장치는 표시 영역을 포함하는 제1 영역, 표시 영역의 일측에서 연장되어 벤딩되는 제3 영역 및 제3 영역의 일 측에서 연장되고 비표시 영역을 포함하는 제2 영역을 포함하는 표시 패널, 제3 영역에서 표시 패널 상에 배치되는 제1 부재 및 제3 영역에서 제1 부재 상에 배치되는 커버 부재를 포함하고, 표시 패널은 기판, 제3 영역에서 기판 상에 배치되는 복수의 신호 링크 배선 및 복수의 신호 링크 배선과 제1 부재 사이에 배치되는 금속층을 포함할 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 배선의 전부식 및 크랙을 방지할 수 있는 표시 장치에 관한 것이다.
표시 장치는 TV, 모니터, 태블릿 컴퓨터, 네비게이션, 게임기 및 휴대폰 등과 같은 다양한 형태의 기기에 사용될 수 있다. 이러한 표시 장치로서, 액정 표시장치(Liquid Crystal Display Device: LCD), 유기발광 표시장치(Organic Light Emitting Display Device: OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
한편, 표시 장치의 일 측에는 기판 상에 본딩되는 인쇄 회로 기판이 배치될 수 있다. 이러한 인쇄 회로 기판이 배치되는 영역은 실제 영상이 표시되지 않는 영역으로, 표시 장치 전면에 배치되는 경우, 해당 영역을 가리기 위한 베젤이 필요하다. 이에, 이러한 베젤 영역을 최소화하기 위해, 인쇄 회로 기판이 배치되는 기판의 일 측을 뒤 쪽으로 벤딩하는 기술이 개발되고 있다.
본 명세서가 해결하고자 하는 과제는 전부식 가속 현상을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 명세서가 해결하고자 하는 다른 과제는 표시 장치의 벤딩 영역에서 신뢰성을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 명세서의 실시예에 따른 표시 장치는 표시 영역을 포함하는 제1 영역, 표시 영역의 일측에서 연장되어 벤딩된 제3 영역 및 제3 영역의 일 측에서 연장되고 비표시 영역을 포함하는 제2 영역을 포함하는 표시 패널, 제3 영역에서 표시 패널 상에 배치되는 제1 부재 및 제3 영역에서 제1 부재 상에 배치되는 커버 부재를 포함하고, 표시 패널은 기판, 제3 영역에서 기판 상에 배치되는 복수의 신호 링크 배선 및 복수의 신호 링크 배선과 제1 부재 사이에 배치되는 금속층을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예에 의하면, 표시 장치의 벤딩 영역의 배선에 조사되는 자외선을 차폐함으로써, 배선의 크랙을 방지하여 표시 장치의 신뢰성을 향상시킬 수 있다.
본 명세서의 실시예에 의하면, 제조 단계에서 사전에 공정최적화를 구현하여 표시 장치의 배선이 전부식되는 현상을 저감함으로써, 표시 장치의 제조에 소요되는 제반 자원들을 절약 수 있다.
본 명세서의 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 명세서의 실시예에 따른 표시 장치의 표시 패널의 서브 화소에 대한 단면도이다.
도 3은 본 명세서의 실시예에 따른 표시 장치를 벤딩한 단면도이다.
도 4는 도 3의 A-A'에 따른 표시 장치의 단면도이다.
도 5은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 7은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 10은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 11은 본 명세서의 다른 실시예에 따른 표시 장치의 평면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들면, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 한정되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 명세서의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 명세서가 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 명세서에 대해 설명하기로 한다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 평면도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(PN), 복수의 서브 화소(SP), 패드부(PAD), 게이트 구동부(GD), 데이터 드라이버(D-IC), 복수의 신호 링크 배선(LL), 저전위 전압 배선(VSS) 및 고전위 전압 배선(VDD)을 포함할 수 있다.
표시 패널(PN)에는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치(100)에서 실제로 영상이 표시되는 영역으로, 표시 영역(AA)에는 후술할 발광 소자 및 발광 소자를 구동하기 위한 다양한 구동 소자들이 배치될 수 있다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 서브 화소(SP)를 구동하기 위한 다양한 구성요소들이 배치될 수 있다.
도 1을 참조하면, 표시 패널(PN)은 제1 영역(NBA1)과 표시 영역(AA)의 일측에서 연장되어 벤딩된 제3 영역(BA) 및 제3 영역(BA)의 일 측에서 연장되고 비표시 영역(NA)을 포함하는 제2 영역(NBA2)을 포함할 수 있다. 제1 영역(NBA1)은 복수의 서브 화소(SP)가 배치되는 표시 영역(AA)과 대응되며, 플랫(flat)한 상태를 유지하는 영역일 수 있다. 제2 영역(NBA2)는 제1 영역(NBA1)에 대향하는 영역이며, 데이터 드라이버(D-IC) 및 패드부(PAD)에 연결된 인쇄 회로 기판(PCB)과 같이 회로 소자가 배치되며 플랫한 상태를 유지하는 영역일 수 있다.
제3 영역(BA)은 표시 영역(AA)과 패드부(PAD)를 연결하는 복수의 신호 링크 배선(LL)이 배치되는 영역이며, 벤딩된 상태를 유지하는 영역일 수 있다. 한편, 표시 패널(PN) 중 제3 영역(BA)에서 기판의 양 측 모서리를 절단하여 형성된 노치(notch, N)가 배치될 수 있다. 예를 들면, 모 기판에서 패널 단위로 절단하는 공정에서 제3 영역(BA) 및 제2 영역(NBA2)에서 기판의 양 측면을 절단하여 절단면이 고전위 전압 배선(VDD)이나 저전위 전압 배선(VSS)에 인접하도록 노치(N)를 형성할 수 있다. 예를 들면, 제3 영역(BA)에 배치되는 표시 패널(PN)의 면적이 상대적으로 감소하여 표시 패널(PN)이 받게 되는 응력이 감소될 수 있다. 한편, 절단 공정 시 발생할 수 있는 크랙(Crack)의 전파를 막기 위해 노치(N)를 포함한 절단 면을 따라 표시 패널(PN) 내측에 크랙방지구조가 배치될 수 있다.
제2 영역(NBA2)에 패드부(PAD)가 배치될 수 있다. 패드부(PAD)는 외부 전원과 데이터 구동 신호 등을 받거나 터치 신호를 주고받기 위해 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있다. 예를 들면, 구동 신호, 데이터 전압 등과 같은 다양한 구동 신호가 패드부(PAD)를 통해 데이터 드라이버(D-IC)로 공급될 수 있다
제2 영역(NBA2)에 데이터 드라이버(D-IC)가 배치될 수 있다. 데이터 드라이버(D-IC)는 복수의 서브 화소(SP)에 데이터 신호를 제공할 수 있다. 예를 들면, 데이터 드라이버(D-IC)는 타이밍 컨트롤러로부터 공급된 데이터 타이밍 제어 신호에 응답하여 타이밍 컨트롤러로부터 공급되는 데이터 신호를 샘플링하고 래치 하여 감마 기준전압으로 변환하여 출력할 수 있다. 데이터 드라이버(D-IC)는 복수의 데이터 배선을 통해 데이터 신호를 출력할 수 있다.
제3 영역(BA)이 벤딩됨에 따라 데이터 드라이버(D-IC) 및 패드부(PAD)에 연결된 인쇄 회로 기판(PCB)이 기판(101) 배면 측으로 이동하게 되고, 제1 영역(NBA1)과 중첩할 수 있다. 예를 들면, 기판(101) 상부에서 바라보았을 때 데이터 드라이버(D-IC), 패드부(PAD)에 연결된 인쇄 회로 기판(PCB)과 같은 회로 소자가 시인되지 않을 수 있다. 예를 들면, 제3 영역(BA)이 벤딩됨에 따라 기판(101) 상부에서 시인되는 비표시 영역(NA)의 크기가 감소되어 네로우 베젤(narrow bezel)이 구현될 수 있다.
제1 영역(NBA1)에서 비표시 영역(NA)에 게이트 구동부(GD)가 배치될 수 있다. 게이트 구동부(GD)는 표시 영역(AA)의 측면에 배치되어 타이밍 콘트롤러의 제어 하에 게이트 신호와 발광 제어 신호를 출력하여, 게이트 배선, 발광 제어 신호 배선 등과 같은 배선을 통해 데이터 전압이 충전되는 서브 화소(SP)를 선택하고 발광 타이밍을 조정할 수 있다. 게이트 구동부(GD)는 시프트 레지스터(shift register)를 이용하여 스캔 신호와 발광 제어 신호를 시프트시켜, 게이트 신호와 발광 제어 신호들을 순차적으로 공급할 수 있다. 게이트 구동부(GD)는 도 1에 도시된 바와 같이 GIP(Gate-driver In Panel)방식으로 기판(101) 상에 직접 형성될 수 있으나, 이에 한정되지 않는다.
제1 영역(NBA1)의 외곽을 따라 저전위 전압 배선(VSS)이 배치될 수 있다. 저전위 전압 배선(VSS)은 도 1에 도시된 것과 같이 표시 영역(AA) 및 게이트 구동부(GD)의 외측에 형성되어, 표시 영역(AA) 및 게이트 구동부(GD)를 둘러싸도록 배치될 수 있다.
제1 영역(NBA1)에 복수의 고전위 전압 배선(VDD)이 배치될 수 있다. 고전위 전원 배선(VDDL)은 복수의 서브 화소(SP) 각각으로 고전원 전원 전압을 전달하는 배선일 수 있다.
제2 영역(NBA2)과 제1 영역(NBA1) 사이에 복수의 신호 링크 배선(LL)이 배치될 수 있다. 복수의 신호 링크 배선(LL)은 제2 영역(NBA2)에서부터 연장되어 제3 영역(BA) 및 제1 영역(NBA1)에 배치될 수 있다. 예를 들면, 복수의 신호 링크 배선(LL)은 제3 영역(BA)에서 표시 패널(PN)과 함께 벤딩될 수 있다.
복수의 신호 링크 배선(LL)은 다양한 도전성 물질을 포함하는 다층 구조로 구성될 수도 있으며, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 이에 한정되지 않는다. 복수의 신호 링크 배선(LL)은 표시 영역(AA)에서 사용되는 다양한 도전성 물질 중 하나로 형성될 수도 있다.
복수의 신호 링크 배선(LL)은 복수의 데이터 링크 배선(DLL) 및 복수의 게이트 링크 배선(GLL)을 포함할 수 있다.
도 1을 참조하면, 데이터 드라이버(D-IC)와 연결되어 제3 영역(BA) 및 제1 영역(NBA1)으로 연장되는 복수의 데이터 링크 배선(DLL)이 배치될 수 있다. 복수의 데이터 링크 배선(DLL)은 데이터 드라이버(D-IC)에 인가된 신호를 표시 영역(AA)에 배치된 서브 화소(SP)로 전달할 수 있다.
데이터 드라이버(D-IC)와 게이트 구동부(GD)를 연결하는 복수의 게이트 링크 배선(GLL)이 배치될 수 있다. 복수의 게이트 링크 배선(GLL)은 패드부(PAD)에서 들어오는 외부 전원을 제1 영역(NBA1)에 배치된 게이트 구동부(GD)로 전달할 수 있다.
제3 영역(BA)에서 표시 패널(PN)의 상부에 제1 부재 및 금속층(190)이 배치될 수 있다. 금속층(190)은 제3 영역(BA)에서 표시 패널(PN) 중 기판 상에 배치되는 복수의 신호 링크 배선(LL)과 제1 부재 사이에 배치될 수 있다. 예를 들면, 금속층(190)은 복수의 신호 링크 배선(LL) 중 데이터 드라이버(D-IC)와 연결되어 제3 영역(BA) 및 제1 영역(NBA1)으로 연장되어 배치되는 복수의 게이트 링크 배선(GLL)과만 중첩하도록 배치될 수 있다 예를 들면, 금속층(190)은 복수의 데이터 링크 배선(DLL)이 배치되는 표시 패널(PN)의 중앙부에는 배치되지 않을 수 있다. 예를 들면, 금속층(190)은 표시 패널(PN)의 제3 영역(BA)에 대응하여 배치될 수 있다.
제1 부재 및 금속층(190)에 대한 상세한 설명은 도 3 및 도 4를 참조하여 후술한다. 이하에서는 본 명세서의 실시예에 따른 표시 장치(100)의 구성요소들에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.
도 2는 본 명세서의 실시예에 따른 표시 장치의 표시 패널의 서브 화소에 대한 단면도이다. 도 2를 참조하면, 표시 패널(PN)은 기판(101), 제1 트랜지스터(120) 및 제2 트랜지스터(130), 스토리지 커패시터(Cst), 발광 소자(150), 봉지층(170) 및 터치 감지부(180)를 포함할 수 있다.
기판(101)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들면, 기판(101)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(101)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
멀티 버퍼층(102)이 기판(101) 상에 배치될 수 있다. 멀티 버퍼층(102)은 기판(101)을 통해 수분 또는 불순물이 침투되는 것을 저감할 수 있다. 멀티 버퍼층(102)은 a-Si, 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 적어도 1회 교대로 적층되어 이루어질 수 있다.
하부 버퍼층(103)이 멀티 버퍼층(102)이 상에 배치될 수 있다. 하부 버퍼층(103)은 기판(101)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 제1 트랜지스터(120) 및 제2 트랜지스터(130)를 보호할 수 있다. 하부 버퍼층(103)은 하부 버퍼층(103)의 상부에 형성되는 층들과 기판(101) 간의 접착력을 향상시킬 수 있다. 하부 버퍼층(103)은, 예를 들면, a-Si, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 한정되지 않는다., 하부 버퍼층(103)은 설계에 따라 생략될 수 있다.
제1 트랜지스터(120)가 하부 버퍼층(103) 상에 배치될 수 있다. 제1 트랜지스터(120)는 제1 소스 전극(121), 제1 게이트 전극(122), 제1 반도체층(123) 및 제1 드레인 전극(124)을 포함할 수 있다.
제1 반도체층(123)은 다결정 반도체로 이루어질 수 있고, 제1 반도체층(123)은 채널 영역, 소스 영역 및 드레인 영역을 포함할 수 있다. 제1 반도체층(123)은 비정질 반도체 및 산화물 반도체 보다 이동도가 높은 다결정 반도체로 이루어질 수 있으나, 이에 한정되지 않는다.
하부 게이트 절연막(104)이 제1 반도체층(123) 상에 배치될 수 있다. 하부 게이트 절연막(104)은 제1 반도체층(123) 상에 배치되어 제1 반도체층(123)과 제1 게이트 전극(122)을 절연할 수 있다. 하부 게이트 절연막(104)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 이루어질 수 있으며, 이외에도 절연성 유기물 등으로 이루어질 수도 있다.
제1 게이트 전극(122)이 하부 게이트 절연막(104) 상에 배치될 수 있다. 제1 게이트 전극(122)은 제1 반도체층(123)과 중첩되도록 배치될 수 있다. 제1 게이트 전극(122)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으며, 이에 한정되지 않는다.
제1 하부 층간 절연막(105)이 제1 게이트 전극(122)상에 배치될 수 있다. 제1 하부 층간 절연막(105)은 절연성 물질로 이루어질 수 있다. 제1 하부 층간 절연막(105)은 상부 층간 절연막(108)에 비해 수소 입자 함유량이 높은 무기막으로 이루어질 수 있다. 예를 들면, 제1 하부 층간 절연막(105)은 NH3가스를 이용한 증착 공정으로 형성되는 질화 실리콘(SiNx)으로 이루어질 수 있다. 예를 들면, 제1 하부 층간 절연막(105)에 포함된 수소 입자는 수소화 공정 시 다결정 반도체층으로 확산되어 다결정 반도체층 내의 공극을 수소로 채워줄 수 있다. 예를 들면, 다결정 반도체층은 안정화를 이룰 수 있어 제1 트랜지스터(120)의 특성 저하를 방지할 수 있다.
차광층(136)이 제1 하부 층간 절연막(105) 상에 배치될 수 있다. 차광층(136)은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금과 같은 도전성 물질로 구성될 수 있으며, 이에 한정되지 않는다.
제2 하부 층간 절연막(106)이 차광층(136) 상에 배치될 수 있다. 제2 하부 층간 절연막(106)은 제1 하부 층간 절연막(105)과 같이 상부 층간 절연막(108)에 비해 수소 입자 함유량이 높은 무기막으로 이루어질 수 있다. 예를 들면, 제2 하부 층간 절연막(106)은 NH3가스를 이용한 증착 공정으로 형성되는 질화 실리콘(SiNx)으로 이루어질 수 있으며, 이에 한정되지 않는다.
상부 버퍼층(107)이 제2 하부 층간 절연막(106) 상에 배치될 수 있다. 상부 버퍼층(107)은 a-Si, 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등으로 이루어질 수 있으며, 이에 한정되지 않는다.
제2 트랜지스터(130)가 상부 버퍼층(107) 상에 배치될 수 있다. 제2 트랜지스터(130)는 제2 소스 전극(131), 제2 게이트 전극(132) 및 제2 반도체층(133) 및 제2 드레인 전극(134)을 포함할 수 있다.
제2 트랜지스터(130)의 제2 반도체층(133)은 상부 버퍼층(107) 상에서 차광층(136)과 중첩되도록 배치될 수 있다.
제2 트랜지스터(130)의 제2 반도체층(133)은 제1 트랜지스터 (120)의 제1 반도체층(123)의 활성화 및 수소화 공정 이후에 배치될 수 있다. 이에, 제2 반도체층(133)은 제1 반도체층(123)의 활성화 및 수소화 공정의 고온 분위기에 노출되지 않으므로, 제2 반도체층(133)의 손상을 방지할 수 있어 신뢰성이 향상될 수 있다. 이때 제2 반도체층(133)은 산화물 반도체로 이루어질 수 있다.
제2 반도체층(133)의 상에 상부 게이트 절연막(137)이 배치될 수 있다. 상부 게이트 절연막(137)은 제2 게이트 전극(132)과 제2 반도체층(133)을 절연시킬 수 있다. 상부 게이트 절연막(137)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 이루어질 수 있으며, 이외에도 절연성 유기물 등으로 이루어질 수도 있다.
제2 게이트 전극(132)이 상부 게이트 절연막(137) 상에 배치될 수 있다. 제2 게이트 전극(132)은 제1 게이트 전극(122)과 동일한 물질로 이루어질 수 있다. 예를 들면, 제2 게이트 전극(132)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으며, 이에 한정되지 않는다.
상부 층간 절연막(108)이 제2 게이트 전극(132) 상에 배치될 수 있다. 상부 층간 절연막(108)은 제1 하부 층간 절연막(105) 및 제2 하부 층간 절연막(106)에 비해 수소 입자 함유량이 낮은 무기막으로 이루어질 수 있다. 예를 들면, 상부 층간 절연막(108)은 산화 실리콘(SiOx)로 이루어질 수 있다.
상부 층간 절연막(108)이 배치된 후, 제1 트랜지스터(120)의 소스 영역 및 드레인 영역에 대응되도록 제1 소스 컨택홀(125S)과 제1 드레인 컨택홀(125D)이 상부 층간 절연막(108)부터 하부 게이트 절연막(104)까지 연속적으로 홀이 배치될 수 있다. 제2 트랜지스터(130)의 소스 영역 및 드레인 영역에 대응되도록 제2 소스 컨택홀(135S)과 제2 드레인 컨택홀(135D) 상부 층간 절연막(108) 및 상부 게이트 절연막(137)에 홀이 배치될 수 있다.
제1 소스 전극(121) 및 제1 드레인 전극(124)과 제2 소스 전극(131) 및 제2 드레인 전극(134)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디늄(Nd) 및 구리(Cu)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으며, 이에 한정되지 않는다. 제1 소스 전극(121) 및 제1 드레인 전극(124)과 제2 소스 전극(131) 및 제2 드레인 전극(134)은 3층 구조로 이루어질 수 있다. 예를 들면, 제1 소스 전극(121)은 제1 층(121a), 제2 층(121b), 제3 층(121c)로 구성될 수 있고, 다른 소스 및 드레인 전극들도 동일한 구조일 수 있다.
제1 트랜지스터(120)의 제1 소스 전극(121), 제1 드레인 전극(124)과 제2 트랜지스터(130)의 제2 소스 전극(131), 제2 드레인 전극(134)은 동시에 형성될 수 있다. 이를 통해 제1 트랜지스터(120)와 제2 트랜지스터(130) 각각의 소스 및 드레인 전극을 형성하는 공정 횟수를 줄일 수 있다.
제1 트랜지스터(120)와 제2 트랜지스터(130)의 사이에 스토리지 커패시터(Cst)가 배치될 수 있다. 스토리지 커패시터(Cst)는 도 2에 도시된 바와 같이, 제1 하부 층간 절연막(105)을 사이에 두고 배치되는 스토리지 하부 전극(141)과 스토리지 상부 전극(142)을 포함할 수 있다.
스토리지 하부 전극(141)이 하부 게이트 절연막(104) 상에 배치될 수 있다. 스토리지 하부 전극(141)은 제1 게이트 전극(122)과 동일층에 동일 재질로 이루어질 수 있다. 예를 들면, 스토리지 하부 전극(141)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
스토리지 상부 전극(142)이 제1 하부 층간 절연막(105) 상에 배치될 수 있다. 스토리지 상부 전극(142)은 차광층(136)과 동일층에 동일 재질로 이루어질 수 있다. 예를 들면, 스토리지 상부 전극(142)는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금과 같은 도전성 물질로 구성될 수 있으나, 이에 한정되지 않는다.
스토리지 상부 전극(142)은 도 3에 도시된 바와 같이 차광층(136)과 이격되어 있으나, 서로 연결된 일체형으로 형성될 수도 있다.
제1 소스 전극(121), 제1 드레인 전극(124), 제2 소스 전극(131) 및 제2 드레인 전극(134) 상에 보호막(109)이 배치될 수 있다. 보호막(109)은 SiNx 도는 SiOx와 같은 무기 절연 물질로 구성될 수 있다.
보호막(109) 상에 제1 절연층(110) 및 제2 절연층(111)이 배치될 수 있다. 제1 절연층(110) 및 제2 절연층(111)은 기판(101)의 상부를 평탄화하는 절연층일 수 있다. 제1 절연층(110) 및 제2 절연층(111)은 유기 물질로 이루어질 수 있고, 예를 들면, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으며, 이에 한정되지 않는다.
제1 절연층(110)은 제2 트랜지스터(130)와 연결 전극(145)을 전기적으로 연결하기 위한 컨택홀을 포함할 수 있다. 예를 들면, 제1 절연층(110)은 제2 트랜지스터(130)의 제2 소스 전극(131) 또는 제2 드레인 전극(134) 중 어느 하나를 노출시키는 컨택홀을 포함할 수 있다.
제2 절연층(111)은 연결 전극(145)과 애노드(151)를 전기적으로 연결하기 위한 컨택홀을 포함할 수 있다.
연결 전극(145)이 제1 절연층(110)과 제2 절연층(111) 사이에 배치될 수 있다. 연결 전극(145)은 제2 트랜지스터(130)의 제2 소스 전극(131)과 발광 소자(150)의 애노드(151)를 연결시킬 수 있다. 도 2에서는 연결 전극(145)이 제2 소스 전극(131)과 연결되는 것으로 도시되었으나, 연결 전극(145)은 제2 드레인 전극(134)과 연결될 수도 있다. 연결 전극(145)은 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으며, 이에 한정되지 않는다.
발광 소자(150)는 제1 트랜지스터(120) 및 제2 트랜지스터(130) 상에 배치될 수 있다. 발광 소자(150)는 애노드(151), 발광층(152) 및 캐소드(153)를 포함할 수 있다.
표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 애노드(151)의 하부에는 발광층(152)에서 발광된 광을 캐소드(153) 측으로 반사시키기 위한 반사층이 배치될 수 있다. 예를 들면, 반사층은 알루미늄(Al) 또는 은(Ag)과 같은 반사성이 우수한 물질을 포함할 수 있으나, 이에 한정되지 않는다. 바텀 에미션 방식인 경우, 애노드(151)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 명세서의 일 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.
애노드(151)는 제2 절연층(111) 상에 배치될 수 있다. 애노드(151)는 복수의 서브 화소(SP) 각각과 대응될 수 있다. 예를 들면, 애노드(151)는 복수의 서브 화소(SP) 각각과 하나씩 대응되도록 패터닝될 수 있다. 애노드(151)는 제2 절연층(111) 및 제1 절연층(110)에 형성된 컨택홀을 통해 연결 전극(145) 및 제2 트랜지스터(130)의 제2 소스 전극(131)과 전기적으로 연결될 수 있다.
애노드(151)는 발광층(152)에 정공을 공급하기 위하여 일함수가 높은 도전성 물질로 이루어질 수 있다. 예를 들면, 애노드(151)는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으며, 이에 한정되지 않는다.
애노드(151) 및 제2 절연층(111) 상에는 뱅크(154)가 배치될 수 있다. 뱅크(154)는 애노드(151)의 가장자리를 덮도록 제2 절연층(111) 상에 형성될 수 있다.
뱅크(154)는 복수의 서브 화소(SP)를 구분하기 위해, 복수의 서브 화소(SP) 사이에 배치된 절연층이다. 뱅크(154)는 유기 절연 물질일 수 있다. 예를 들면, 뱅크(154)는 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으며, 이에 한정되지 않는다.
도 2에 도시하지 않았지만, 뱅크(154) 상에 스페이서가 배치될 수 있다. 스페이서는 발광 소자(150)의 발광층(152)을 형성할때 사용되는 미세 금속 마스크(Fine Metal Mask; FMM)가 직접적으로 뱅크(154)나 애노드(151)에 접촉함에 의해서 발생될 수 있는 발광 소자(150)의 손상을 방지할 수 있다. 스페이서는 뱅크(154)와 동일한 물질로 이루어질 수도 있고, 뱅크(154)와는 상이한 절연 물질로 이루어질 수 있으며, 이에 한정되지 않는다. 또한, 스페이서와 뱅크(154)는 일체로 한 번에 형성될 수도 있다. 스페이서가 뱅크(154) 상에 배치됨에 따라 캐소드(153)는 스페이서 및 뱅크(154)를 덮도록 배치될 수 있다.
발광층(152)은 애노드(151) 및 뱅크(154) 상에 배치될 수 있다. 발광층(152)은 기판(101)의 전면에 걸쳐서 형성될 수 있다. 즉, 발광층(152)은 복수의 서브 화소(SP)에 공통적으로 형성되는 공통층일 수 있다. 발광층(152)은 특정 색의 광을 발광하기 위한 유기층일 수 있다. 발광층(152)은 정공 수송층, 정공 주입층, 정공 저지층, 전자 주입층, 전자 저지층, 전자 수송층 등과 같은 다양한 층을 포함할 수 있고, 복수의 발광층이 중첩된 텐덤(Tandem)구조에서는 발광층과 발광층 사이에 전하 생성층이 추가로 배치될 수 있다.
발광층의 경우 서브 화소(SP)마다 다른 색을 발광하도록 서브 화소(SP)마다 별도로 형성될 수 있다. 예를 들면 적색(Red)용 발광층, 녹색(Green)용 발광층, 청색(Blue)용 발광층이 각 서브 화소(SP) 별로 별도 형성될 수 있으며, 이에 제한되지 않는다. 예를 들면 각 화소별로 색상구분없이 백색 광을 하도록 공통 발광층이 형성되고, 색을 구분해주는 컬러 필터(Color filter)가 별도 구비될 수도 있다.
캐소드(153)는 발광층(152) 상에 배치될 수 있다. 캐소드(153)는 기판(101)의 전면에 걸쳐서 하나의 층으로 형성될 수 있다. 예를 들면, 캐소드(153)는 복수의 서브 화소(SP)에 공통적으로 형성되는 공통층일 수 있다. 캐소드(153)는 발광층(152)으로 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(153)는 예를 들면, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질, MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 한정되지 않는다.
봉지층(170)은 발광 소자(150) 상에 배치될 수 있다. 봉지층(170)은 표시 장치(100) 외부로부터 침투하는 수분 등으로부터 발광 소자(150)를 보호할 수 있다. 봉지층(170)은 제1 무기 봉지층(171), 유기 봉지층(172) 및 제2 무기 봉지층(173)을 포함할 수 있다.
제1 무기 봉지층(171)은 캐소드(153) 상에 배치되어 수분이나 산소의 침투를 억제할 수 있다. 제1 무기 봉지층(171)은 산화 실리콘(SiOX), 질화 실리콘(SiNx), 산질화 실리콘(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으며, 이에 한정되지 않는다.
유기 봉지층(172)은 제1 무기 봉지층(171) 상에 배치되어 표면을 평탄화할 수 있다. 유기 봉지층(172)은 제조 공정 상 발생할 수 있는 이물 또는 파티클을 커버할 수 있다. 유기 봉지층(172)은 유기물, 예를 들면, 실리콘옥시카본(SiOxCz), 아크릴 또는 에폭시 계열의 수지 등으로 이루어질 수 있으나, 이에 한정되지 않는다.
제2 무기 봉지층(173)은 유기 봉지층(172) 상에 배치되고, 제1 무기 봉지층(171)과 같이 수분이나 산소의 침투를 억제할 수 있다. 제2 무기 봉지층(173)과 제1 무기 봉지층(171)은 유기 봉지층(172)을 밀봉하도록 형성될 수 있다. 예를 들면, 제2 무기 봉지층(173)에 의하여 발광 소자(150)로 침투하는 수분이나 산소가 보다 효과적으로 감소될 수 있다. 제2 무기 봉지층(173)은 산화 실리콘(SiOX), 질화 실리콘(SiNx), 산질화 실리콘(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으며, 이에 한정되지 않는다.
봉지층(170) 상에 터치 감지부(180)가 배치될 수 있다. 터치 감지부(180)는 발광 소자(150)를 포함하는 표시 영역(AA)에 배치되어 터치 입력을 센싱할 수 있다. 터치 감지부(180)는 사용자의 손가락 또는 터치펜 등을 이용한 외부의 터치 정보를 감지할 수 있다. 터치 감지부(180)는 제1 무기 절연층(181), 제2 무기 절연층(182), 유기물층(183), 브릿지 전극(184) 및 터치 전극(185)을 포함한다.
봉지층(170) 상에 제1 무기 절연층(181)이 배치될 수 있다. 제1 무기 절연층(181)은 봉지부(150)의 표면을 따라 평탄한 형상으로 배치될 수 있다. 제1 무기 절연층(181)은 무기물로 이루어질 수 있다. 예를 들면, 실리콘 질화물(SiNx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으며, 이에 한정되지 않는다.
제1 무기 절연층(181) 상에 브릿지 전극(184)이 배치될 수 있다. 브릿지 전극(184)은 행 방향으로 연장하는 터치 전극(185)과 열 방향으로 연장하는 터치 전극(185)이 서로 교차하는 지점에서 단절된 터치 전극(185)을 연결시켜주기 위한 구성일 수 있다.
브릿지 전극(184) 및 제1 무기 절연층(181) 상에 제2 무기 절연층(182)이 배치될 수 있다. 제2 무기 절연층(182)은 인접하게 배치된 브릿지 전극(184)의 단락을 방지할 수 있다. 제2 무기 절연층(182)은 무기물로 이루어질 수 있다. 예를 들면, 제2 무기 절연층(182)은 실리콘 질화물(SiNx), 실리콘 산화질화물(SiON) 등과 같은 무기물로 이루어질 수 있으나, 이에 한정되지 않는다.
브릿지 전극(184) 및 제2 무기 절연층(182) 상에 터치 전극(185)이 배치될 수 있다. 예를 들면, 터치 전극(185)은 봉지층(170)의 상면을 따라 평탄한 형상으로 배치될 수 있다. 터치 전극(185)은 행 방향 및 열 방향으로 배치될 수 있다.
도 2에서 도시하지 않았지만, 비표시 영역(NA)에는 표시 영역(AA)의 최외곽에 배치된 터치 전극(185)을 비표시 영역(NA)에 배치된 터치 패드까지 연장하는 라우팅 배선이 배치될 수 있다.
터치 전극(185) 및 제2 무기 절연층(182) 상에 유기물층(183)이 배치될 수 있다. 유기물층(183)은 터치 전극(185)의 상부를 평탄화할 수 있고, 유기물층(183) 하부의 구성들을 보호할 수 있다. 유기물층(183)은 에폭시(Epoxy) 계열 또는 아크릴(Acryl) 계열의 폴리머가 사용될 수 있으며, 이에 한정되지 않는다.
도 2에서는 터치 감지부(180)가 표시 패널(PN)의 상부에 위치하는 TOE(Touch On Encapsulation) 구조로 도시하였으나, 본 명세서의 실시예에 따른 터치 감지부(180) 구조가 이에 한정되지 않는다.
이하에서는 도 3을 참조하여, 본 명세서의 실시예에 따른 표시 장치(100)의 제3 영역(BA)에 대하여 설명한다.
도 3은 본 명세서의 일 실시예에 따른 표시 장치를 벤딩한 단면도이다. 도 3을 참조하면, 표시 장치(100)는, 표시 패널(PN), 차광 패턴(167), 쿠션 테이프(168), 터치 감지부(180), 백 플레이트(back plate)(BP), 편광판(162), 커버 글라스(164), 제1 부재(161), 커버 부재(166) 및 금속층(190)을 포함한다.
도 3을 참조하면 기판(101)은 제3 영역(BA)에서 벤딩되어 배치될 수 있다. 예를 들면, 제2 영역(NBA2)은 복수의 서브 화소(SP)들이 배치된 제1 영역(NBA1)에 대향하도록 배치될 수 있다.
편광판(162)은 표시 영역(AA) 위에서 외부 광의 반사를 억제할 수 있다. 표시 장치(100)가 외부에서 사용되는 경우, 외부 자연 광이 유입되어 발광 소자(150)의 애노드(151)에 포함된 반사층에 의해 반사되거나, 발광 소자(150) 하부에 배치된 금속으로 구성된 전극에 의해 반사될 수 있다. 반사된 광들에 의해 표시 장치(100)의 영상이 시인되지 않을 수 있다. 편광판(162)은 외부에서 유입된 광을 특정 방향으로 편광하며, 반사된 광이 다시 표시 장치(100)의 외부로 방출되지 못하게 한다. 편광판(162)은 표시 영역(AA) 위에 배치될 수 있으나, 이에 한정되지 않는다.
편광판(162)은 편광자 및 이를 보호하는 보호필름으로 구성된 편광판일 수도 있고, 가요성을 위하여 편광 물질을 코팅하는 방식으로 형성할 수도 있다.
편광판(162)과 표시 패널(PN) 사이에 터치 감지부(180)가 배치될 수 있으나, 이에 한정되지 않는다.
터치 감지부(180)는 복수의 터치 센서를 포함할 수 있다. 터치 센서는 표시 패널(PN)의 표시 영역(AA)과 대응되는 위치에 배치될 수 있다. 터치 센서는 상호 용량 센서, 및 자기 용량 센서 중 적어도 어느 하나를 포함할 수 있다.
도 3을 참조하면, 편광판(162) 상부에 접착층(163)을 배치하여 표시 장치(100)의 외관을 보호하는 커버 글라스(164)를 접착하여 배치할 수 있다. 커버 글라스(164)는 표시 패널(PN)의 전면을 덮도록 구비되어 표시 패널(PN)을 보호하는 역할을 한다.
접착층(163)은 OCA(Optically Clear Adhesive)를 포함할 수 있다.
커버 글라스(164)의 가장자리 4면에는 차광 패턴(167)이 배치될 수 있다.
차광 패턴(167)은 커버 글라스(164)의 배면 가장자리에 배치될 수 있다.
차광 패턴(167)은 하부의 접착층(163), 편광판(162) 및 표시 패널(PN)의 일부와 중첩하도록 배치될 수 있다.
차광 패턴(167)은 블랙 잉크로 도포될 수 있다.
표시 패널(PN)의 배면에는 백 플레이트(BP)가 배치될 수 있다. 표시 패널(PN)의 기판이 폴리이미드와 같은 플라스틱 물질로 이루어지는 경우, 표시 패널(PN) 하부에 글라스로 구성된 지지 기판이 배치된 상황에서 표시 장치(100)의 제조공정이 진행되고, 제조공정이 완료된 후에 지지 기판이 분리되어 릴리즈(release)될 수 있다.
지지 기판이 릴리즈 된 이후에도 표시 패널(PN)을 지지하기 위한 구성 요소가 필요하므로, 표시 패널(PN)을 지지하기 위한 백 플레이트(BP)가 표시 패널(PN)의 배면에 배치될 수 있다.
백 플레이트(BP)는 기판의 하부에 이물이 부착되는 것을 방지할 수 있고, 외부로부터의 충격을 완충하는 역할을 할 수 있다.
백 플레이트(BP)는 제3 영역(BA)을 제외한 표시 패널(PN)의 다른 영역에서 제3 영역(BA)에 인접하도록 배치될 수 있다.
백 플레이트(BP)는 제1 영역(NBA1)과 제2 영역(NBA2)의 배면 각각에 위치하는 제1 백 플레이트(BP1)와 제2 백 플레이트(BP2)를 포함할 수 있다. 제1 백 플레이트(BP1)는 제1 영역(NBA1)의 강성을 보강하여, 제1 영역(NBA1)가 플랫한 상태를 유지할 수 있다. 제2 백 플레이트(BP2)는 제2 영역(NBA2)의 강성을 보강하여, 제2 영역(NBA2)가 플랫한 상태를 유지할 수 있다. 제3 영역(BA)의 유연성을 확보하고, 제1 부재(161)를 이용한 중립면의 제어를 용이하게 하기 위해, 백 플레이트(BP)는 제3 영역(BA)의 배면에 배치되지 않을 수 있다.
백 플레이트(BP)는 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리머들, 이들 폴리머들의 조합 등으로 형성된 플라스틱 박막으로 이루어질 수 있다.
제1 백 플레이트(BP1)의 배면에 쿠션 테이프(168)가 배치될 수 있다.
쿠션 테이프(168)는 점착제를 이용하여 제1 백 플레이트(BP1)의 배면에 부착될 수 있다. 점착제는 PSA(Pressure Sensitive Adhesive)로 구성될 수 있다.
쿠션 테이프(168)는 외력을 받을 경우 압축되어 충격을 흡수하는 기능을 할 수 있다. 쿠션 테이프(168)는 배면에 방열시트를 포함할 수 있다. 방열시트는 방열, 그라운드 및 배면을 보호하는 기능을 할 수 있다.
쿠션 테이프(168)의 배면 일부에는 쿠션 테이프(168)와 제2 백 플레이트(BP2) 사이의 접착 및 구동 IC의 EMI 차폐를 위한 기능성 테이프(160)가 배치될 수 있다.
기능성 테이프(160)는, 쿠션 테이프(168) 배면에 위치한 제1 양면 테이프(160a), 제2 백 플레이트(101b) 상면에 위치한 제2 양면 테이프(160c) 및 제1, 제2 양면 테이프(160a, 165c) 사이에 개재된 EMI 차폐 시트(160b)를 포함할 수 있다. 예를 들면, 기능성 테이프(160)는 점착 기능과 EMI 차폐 기능을 동시에 수행할 수 있다.
기능성 테이프(160)는, 도 3에 도시된바와 같이, 제1, 제2 양면 테이프(160a, 160c)와 EMI 차폐 시트(160b) 사이에 오프셋 갭(offset gap)(G)을 두어 층간 분리를 사전에 예방하여 구조의 안정성을 확보할 수 있으며, 이에 한정되지 않는다. 예를 들면, 제1, 제2 양면 테이프(160a, 160c)와 EMI 차폐 시트(160b) 사이에 오프셋 갭이 없을 수도 있다.
제3 영역(BA)에서 표시 패널(PN) 상에 제1 부재(161)가 배치될 수 있다. 제1 부재(161)는 제3 영역(BA)에서 표시 패널(PN) 상부에 발생하는 인장력에 의해 복수의 신호 링크 배선(LL)이 파손되는 것을 방지할 수 있다. 예를 들면, 제1 부재(161)는 마이크로 코팅층(Micro Coating Layer; MCL)으로 지칭될 수 있다.
제1 부재(161)는 복수의 신호 링크 배선(LL)이 받는 인장력을 최소화하기 위해서 중립면 위에 배치될 수 있다. 예를 들면, 제1 부재(1610는 표시 패널(PN)의 벤딩 시 복수의 신호 링크 배선(LL)의 크랙 발생을 저감할 수 있다.
제1 부재(161)는 아크릴레이트 폴리머와 같은 아크릴계 물질로 구성할 수 있으며, 이에 한정되지 않는다.
제3 영역(BA)에서 제1 부재(161) 상에 커버 부재(166)가 배치될 수 있다.
커버 부재(166)는 표시 장치(100)의 측면에 부착될 수 있다. 예를 들면, 커버 부재(166)는 도 3에 도시된바와 같이 커버 글라스(164)와 표시 패널(PN) 사이의 공간을 충진하고, 제3 영역(BA) 및 제2 영역(NBA2)에서 제1 부재(161)와 접하도록 배치될 수 있다.
커버 부재(166)는 외부의 충격 및 진동으로부터 표시 장치(100)를 보호하며, 방진 및 화학성을 가질 수 있다.
커버 부재(166)는 몰드를 이용하여 형성될 수 있다. 예를 들면, 가소화 된 절연 물질을 몰드를 이용하여 기판(101)의 측면에 배치한 후 경화시켜 커버 부재(166)가 형성될 수 있다.
커버 부재(166)는 UV 경화 레진으로 이루어질 수 있다. 예를 들면, 커버 부재(166)는 가소화된 레진을 자외선을 조사를 통해 경화시켜 형성할 수 있다.
제3 영역(BA)에서 표시 패널(PN)과 제1 부재(161) 사이에 금속층(190)이 배치될 수 있다.
이하에서는, 제3 영역(BA)에 대한 보다 상세한 설명을 위해 도 4를 함께 참조한다.
도 4는 도 3의 A-A'에 따른 표시 장치의 단면도이다. 도 4에서는 도시의 편의를 위해 커버 부재(166)에 대한 도시를 생략하였다.
도 4를 참조하면, 제3 영역(BA)에서 기판(101) 상부에 제1 절연층(110)이 배치될 수 있다. 제1 절연층(110)은 제1 영역(NBA1)에서 연장되어 배치될 수 있으며, 이에 한정되지 않는다. 예를 들면, 제1 절연층(110)은 제1 영역(NBA1)과 제3 영역(BA) 사이에서 이격되어 배치될 수 있다.
제3 영역(BA)에서는 벤딩에 따른 무기층의 파손을 방지하기 위해 기판(101)과 제1 절연층(110) 사이에는 복수의 무기 절연층들이 배치되지 않을 수 있다.
제1 절연층(110) 상에는 복수의 신호 링크 배선(LL)이 배치될 수 있다. 복수의 신호 링크 배선(LL)은 표시 영역(AA)에 배치된 연결 전극(145)과 동일한 물질로 이루어질 수 있다.
복수의 신호 링크 배선(LL) 상에 제2 절연층(111)이 배치될 수 있다.
제2 절연층(111) 상부에 금속층(190)이 배치될 수 있다. 금속층(190)은 제3 영역(BA)에서 복수의 신호 링크 배선(LL) 및 제1 부재(161) 사이에 배치되며, 복수의 신호 링크 배선(LL) 중 게이트 링크 배선(GLL)과 중첩하도록 배치될 수 있다.
도 1에서는 금속층(190)이 복수의 데이터 링크 배선(DLL) 사이에서만 이격되어 배치되는 것으로 도시하였으나, 금속층(190)은 이격되어 배치되는 복수개의 패턴으로 형성되어 복수의 게이트 링크 배선(GLL)과 중첩하도록 배치될 수 있다.
도 3 및 도 4에서는 금속층(190)이 플로팅되어 있는 것으로 도시하였으나, 금속층(190)에는 저전압이 인가될 수 있다. 예를 들면, 금속층(190)은 게이트 구동부(GD)와 연결되는 배선 중 낮은 전압이 인가되는 배선과 연결될 수도 있다.
제3 영역(BA)에서 금속층(190)의 상부에는 제3 절연층(112)이 배치될 수 있다.
제3 절연층(112)은 제3 영역(BA)에서 금속층(190)의 상부를 평탄화 할 수 있으며, 금속층(190)과 외부의 구성을 절연할 수 있다. 예를 들면, 제3 절연층(112)은 제1 영역(NBA1), 제2 영역(NBA2) 및 제3 영역(BA) 중 제3 영역(BA)에만 배치될 수 있다.
제3 절연층(112)은 유기 물질로 이루어질 수 있고, 예를 들면, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 한정되지 않는다.
제3 영역(BA)의 표시 패널(PN)의 상부에는 제1 부재(161)가 배치될 수 있다. 예를 들면, 제1 부재(161)는 표시 패널(PN)의 제3 절연층(112) 상에서 표시 패널(PN) 상부에 배치되는 복수의 신호 링크 배선(LL)과 중첩하여 배치될 수 있다.
표시 장치를 외부 환경으로부터 보호하기 합성수지를 사출하여 형성되거나 금속 재질로 형성된 케이스를 표시 패널에 조립하여 사용하였다. 표시 패널과 케이스의 조립 공차가 발생하여 표시 패널이 케이스와 이격되어 배치되고, 벤딩 영역에서 커버 글래스와 표시 패널 사이가 이격되어 배치되어 표시 장치의 베젤 영역이 증가하는 문제가 발생하였다. 커버 글래스와 표시 패널의 벤딩 영역의 이격 공간을 감소시키기 위해 절연 물질을 표시 패널의 표면을 커버하도록 배치하고, 절연 물질을 경화시킴으로써 외부로부터 표시 패널을 보호할 수 있었다. 따라서, 커버 부재를 프레임으로으로 사용하여 기존 프레임 방식 대비 공정 마진을 확보하며, 커버 부재가 표시 패널의 측면과 이격 공간 없이 배치되므로, 표시 장치의 베젤 영역을 축소할 수 있었다.
커버 부재의 경화를 위해 자외선 또는 열 경화 공정을 진행한 경우, 표시 패널의 비벤딩 영역에는 커버 글라스나 다른 금속층이 배치되어 자외선이 차폐될 수 있다. 그러나, 벤딩 영역에는 별도의 금속층이 배치되지 않아 차외선 차폐가 어려우며, 특히 벤딩 영역에 배치된 복수의 배선에 전부식에 의한 크랙과 같은 불량이 발생할 수 있다. 예를 들면, 자외선 조사에 따라 형성된 전계에 의해, 신호 배선을 형성하기 위해 사용되는 현상액(TMAH; Tetramethylamoniahydro)에서 잔류된 화학 물질(TMAH)과 마이크로 코팅층과 평탄화층 계면에서 침투된 수분이 반응하여 신호 배선 예를 들면, 알루미늄으로 형성된 배선이 부식될 수 있다. 특히, 벤딩 영역에 배치된 신호 링크 배선 중 상대적으로 전압차가 큰 신호가 인가되는 게이트 배선에 대한 부식이 심화될 수 있다.
본 명세서의 발명자들은 위에서 언급한 문제점을 인식하고, 표시 장치의 벤딩 영역에 배치되는 복수의 배선에 발생하는 전부식을 방지하기 위한 다양한 연구와 실험을 하였다. 다양한 연구와 시험을 통하여 배선의 전부식을 방지하거나 저감하여 품질을 향상시킬 수 있는 표시 장치를 발명하였다. 이에 대하여 아래에 설명한다.
본 명세서의 실시예에 따른 표시 장치(100)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 중 전압차가 큰 신호가 인가되는 복수의 게이트 링크 배선(GLL)의 상부에 금속으로 이루어진 금속층(190)을 배치할 수 있다. 이에 의해, 자외선으로 형성된 전계가 복수의 게이트 링크 배선(GLL)) 상부에 배치된 금속층(190)에서 형성되어 복수의 게이트 링크 배선(GLL) 은 불량 가속 현상으로부터 보호될 수 있다. 또한, 금속층(190)에 저전압을 인가하여 신호 링크 배선(LL)을 효과적으로 보호할 수 있다. 예를 들면, 금속층(190)은 게이트 구동부(GD) 중 가장 낮은 전압을 인가하는 회로 및 배선과 연결될 수 있다. 이에 의해, 신호 배선을 부식시킬 수 있는 TMA+ 양이온이 반대 극성이 인가된 저전압 이 인가되는 금속층(190)로 이동할 수 있다. 따라서, TMA+ 양이온이 복수의 신호 링크 배선(LL)측으로 이동하여 신호 링크 배선(LL)을 부식시키는 현상을 방지할 수 있다.
도 5은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다. 도 5의 표시 장치(500)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 금속층(590) 및 제1 부재(561)가 상이하고, 제3 영역(BA)에 뱅크(554) 및 유기물층(583)이 배치될 수 있다는 점을 제외하고, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 도 5에서는 도시의 편의를 위해 커버 부재(166)에 대한 도시를 생략하였다
도 5를 참조하면, 제3 영역(BA)에서 기판(101), 제1 절연층(110) 및 복수의 신호 링크 배선(LL) 상에 제2 절연층(111)이 배치될 수 있다. 제2 절연층(111)은 제1 영역(NBA1)에서 연장되어 배치될 수 있으며, 이에 한정되지 않는다. 예를 들면, 제2 절연층(111)은 제1 영역(NBA1)과 제3 영역(BA) 사이에서 이격되어 배치될 수 있다.
제3 영역(BA)에서 제2 절연층(111) 상에 뱅크(554)가 배치될 수 있다. 제3 영역(BA)에서 제2 절연층(111) 상에 뱅크(554)와 함께 스페이서가 추가적으로 배치될 수 있다. 예를 들면, 뱅크(554) 및 스페이서는 제3 영역(BA)에서 금속층(590)과 제2 절연층(111) 사이에 배치될 수 있으며, 이에 한정되지 않는다.
뱅크(554)는 제3 영역(BA)에서 연장되어 제2 영역(NBA2)의 일부에 배치될 수 있다. 예를 들면, 뱅크(554)는 제3 영역(BA)에서 제2 영역(NBA2)에서 복수의 신호 링크 배선(LL) 상에 배치될 수 있다. 예를 들면, 뱅크(554)는 제1 영역(NBA1) 중 표시 영역(AA)을 제외한 영역에 배치되지 않을 수 있으나, 이에 한정되지 않는다.
제3 영역(BA)에서 뱅크(554) 상부에 금속층(590)이 배치될 수 있다. 금속층(590)은 복수의 신호 링크 배선(LL) 중 게이트 링크 배선(GLL)과 중첩하도록 배치될 수 있다.
금속층(590)은 터치 감지부(180)의 터치 전극(185)과 동일한 물질로 이루어질 수 있다.
제3 영역(BA)에서 금속층(590) 상에 유기물층(583)이 배치될 수 있다. 유기물층(583)은 제1 영역(NBA1)에서 연장되어 제3 영역(BA)에 배치된 금속층(590)과 중첩하도록 배치될 수 있다.
유기물층(583)은 제3 영역(BA)의 중립면을 조절하여 벤딩 시 복수의 신호 링크 배선(LL) 및 금속층(590)의 크랙 발생을 저감할 수 있다.
제3 영역(BA)에서 유기물층(583)의 상부에는 제1 부재(561)가 배치될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(500)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 중 전압차가 큰 신호가 인가되는 복수의 게이트 링크 배선(GLL)의 상부에 금속으로 이루어진 금속층(590)이 배치될 수 있다. 이에 의해, 자외선에 의해 형성된 전계가 복수의 게이트 링크 배선(GLL) 상부에 배치된 금속층(590)에서 형성되어 복수의 게이트 링크 배선(GLL)의 전부식에 의한 불량의 발생을 저감할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(500)에서는 금속층(590)을 터치 감지부(180)의 터치 전극(185)과 동일한 물질로 형성할 수 있다. 예를 들면, 본 명세서의 다른 실시예에 따른 표시 장치(500)에서는 금속층(590) 배치를 위한 별도의 금속층을 배치하지 않을 수 있어 공정의 효율성이 증가할 수 있다. 예를 들면, 상대적으로 얇은 두께로 배치되는 터치 전극(185)을 제3 영역(BA)에서 금속층(590)으로 사용하므로 제3 영역(BA)에서 발생하는 응력에 따른 금속층(590)의 크랙 발생 위험이 저감될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(500)에서는 제3 영역(BA)에서 유기물층(583)이 배치되어 제3 영역(BA)의 중립면을 조절할 수 있다. 이에 의해, 유기물층(583)은 벤딩 시 복수의 신호 링크 배선(LL) 및 금속층(590)이 받는 인장력을 최소화하여, 복수의 신호 링크 배선(LL) 및 금속층(590)의 크랙을 발생을 저감할 수 있다.
도 6은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다. 도 6의 표시 장치(600)는 도 5의 표시 장치(500)와 비교하여 제1 부재(661)가 상이하고, 유기물층(683)이 배치되지 않는다는 점을 제외하고, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 6을 참조하면, 제3 영역(BA)에 기판(101), 제1 절연층(110), 복수의 신호 링크 배선(LL), 제2 절연층(111), 뱅크(554) 및 금속층(590)이 배치될 수 있다.
제3 영역(BA)에서 금속층(590) 상에 제1 부재(661)가 배치될 수 있다. 예를 들면, 금속층(590)은 제1 부재(661)와 접할 수 있다. 예를 들면, 제1 부재(661)는 금속층(590)의 상부를 평탄화 할 수 있으며, 금속층(590)과 외부의 구성을 절연할 수 있다
본 명세서의 다른 실시예에 따른 표시 장치(600)에서는 제3 영역(BA)에 배치된 복수의 게이트 링크 배선(GLL)의 상부에 금속으로 이루어진 금속층(590)을 배치할 수 있다. 예를 들면, 자외선으로 형성된 전계가 복수의 게이트 링크 배선(GLL) 상부에 배치된 금속층(590)에서 형성되어 게이트 링크 배선(GLL)은 불량 가속 현상으로부터 보호될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(600)에서는 금속층(590)을 터치 감지부(180)의 터치 전극(185)과 동일한 물질로 형성하여 금속층(590) 배치를 위한 별도의 금속층을 배치하지 않을 수 있어 공정의 효율성이 증가할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(600)에서는 금속층(590) 상에 제1 부재(661)를 배치하여, 금속층(590)을 절연시킬 수 있다. 예를 들면, 금속층(590) 상부에 별도의 절연 물질을 배치하지 않을 수 있어 제3 영역(BA)에 배치되는 표시 패널(PN)의 두께를 저감할 수 있다.
도 7은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다. 도 7의 표시 장치(700)는 도 5의 표시 장치(500)와 비교하여 금속층(790)이 상이하고, 제3 영역(BA)에 뱅크(554)가 배치되지 않는다는 점을 제외하고, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 도 7에서는 도시의 편의를 위해 커버 부재(166)에 대한 도시를 생략하였다
도 7를 참조하면, 제3 영역(BA)에서 기판(101), 제1 절연층(110) 및 복수의 신호 링크 배선(LL) 상에 제2 절연층(111)이 배치될 수 있다.
제3 영역(BA)에서 제2 절연층(111) 상에 차폐 메탈(970)이 차폐 메탈(970)은 복수의 신호 링크 배선(LL) 중 게이트 링크 배선(GLL)과 중첩하도록 배치될 수 있다.
금속층(790)은 터치 감지부(180)의 터치 전극(185)과 동일한 물질로 이루어질 수 있다.
제3 영역(BA)에서 금속층(790) 상에 유기물층(783)이 배치될 수 있다.
유기물층(783)은 제1 영역(NBA1)에서 연장되어 제3 영역(BA)에 배치된 금속층(790)과 제1 부재161) 사이에 배치될 수 있다.
유기물층(783)은 제3 영역(BA)의 중립면을 조절할 수 있다. 예를 들면, 유기물층(783)은, 벤딩 시 복수의 신호 링크 배선(LL) 및 금속층(790)의 크랙 발생을 저감할 수 있다.
제3 영역(BA)에서 유기물층(783)의 상부에는 제1 부재(561)가 배치될 수 있다.
본 명세서의 실시예에 따른 표시 장치(700)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 중 게이트 링크 배선(GLL)의 상부에 금속으로 이루어진 금속층(790)이 배치될 수 있다. 예를 들면, 자외선에 의해 형성된 전계가 복수의 게이트 링크 배선(GLL) 상부에 배치된 금속층(790)에서 형성되어 게이트 링크 배선(GLL)의 전부식에 의한 불량의 발생을 저감할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(700)에서는 금속층(790)을 터치 감지부(180)의 터치 전극(185)과 동일한 물질로 형성하여 금속층(790) 배치를 위한 별도의 금속층을 배치하지 않을 수 있어 공정의 효율성이 증가할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(700)에서는 금속층(790)을 제2 절연층(111) 상에 배치할 수 있다. 예를 들면, 제1 부재(561)가 금속층(790)을 절연시킬 수 있고, 제3 영역(BA)에서 금속층(790)과 제1 부재(561) 사이에 배치되는 별도의 절연 물질을 배치하지 않을 수 있어 제3 영역(BA)에 배치되는 표시 패널(PN)의 두께를 저감할 수 있다. 예를 들면, 본 명세서의 또 다른 실시예에 따른 표시 장치(700)에서는 제3 영역(BA)에서 유기물층(783)이 배치되어 제3 영역(BA)의 중립면을 조절할 수 있다. 이에 의해, 유기물층(783)은 벤딩 시 복수의 신호 링크 배선(LL) 및 금속층(790)의 크랙을 발생을 저감할 수 있다.
도 8은 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다. 도 8의 표시 장치(800)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 금속층(890) 및 제1 부재(861)가 상이하고, 제3 영역(BA)에 제3 절연층(112)이 배치되지 않고, 뱅크(854)가 배치될 수 있다는 점을 제외하고, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 도 8에서는 도시의 편의를 위해 커버 부재(166)에 대한 도시를 생략하였다
도 8을 참조하면, 제3 영역(BA)에서 기판(101), 제1 절연층(110) 및 복수의 신호 링크 배선(LL) 상에 제2 절연층(111)이 배치될 수 있다.
제3 영역(BA)에서 제2 절연층(111) 상에 금속층(890)이 배치될 수 있다. 금속층(890)은 복수의 신호 링크 배선(LL) 중 게이트 링크 배선(GLL)과 중첩하도록 배치될 수 있다.
금속층(890)은 발광 소자(150) 중 애노드(151)와 동일한 물질로 이루어질 수 있다.
제3 영역(BA)에서 금속층(890) 상에 뱅크(854)가 배치될 수 있다. 제3 영역(BA)에서 금속층(890) 상에 뱅크(854)와 함께 스페이서가 추가적으로 배치될 수 있다. 이에, 뱅크(854) 및 스페이서는 제3 영역(BA)에서 금속층(590)과 제1 부재(861) 사이에 배치될 수 있으나, 이에 한정되지 않는다.
뱅크(854)는 제3 영역(BA)에서 중립면을 조절할 수 있다.
제3 영역(BA)에서 뱅크(854) 상에 제1 부재(861)가 배치될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(800)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 중 복수의 게이트 링크 배선(GLL)의 상부에 금속으로 이루어진 금속층(890)을 배치한다. 이에 의해, 자외선에 의해 형성된 전계가 복수의 게이트 링크 배선(GLL) 상부에 배치된 금속층(890)에서 형성되어 게이트 링크 배선(GLL)의 전부식에 의한 불량의 발생을 저감할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(800)에서는 금속층(890)을 발광 소자(150)의 애노드(151)와 동일한 물질로 형성하여 금속층(890) 배치를 위한 별도의 금속층을 배치하지 않을 수 있다. 이에 의해, 표시 장치(800) 제조 공정의 효율성이 증가할 수 있다. 예를 들면, 상대적으로 얇은 두께로 배치되는 애노드(151)를 제3 영역(BA)에서 금속층(890)으로 사용하므로 제3 영역(BA)에서 발생하는 응력에 따른 금속층(890)의 크랙 발생 위험이 저감될 수 있다. 예를 들면, 본 명세서의 또 다른 실시예에 따른 표시 장치(800)에서는 제3 영역(BA)에서 뱅크(854)가 배치되어 제3 영역(BA)의 중립면을 조절할 수 있다. 이에 의해, 뱅크(854)는 벤딩 시 복수의 신호 링크 배선(LL) 및 금속층(890)이 받는 인장력을 최소화할 수 있다.
도 9는 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다. 도 9의 표시 장치(900)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 신호 링크 배선(LL) 제1 절연층(910), 금속층(990), 제2 절연층(911) 및 제1 부재 (961)가 상이하고, 제3 절연층(112)이 배치되지 않는다는 점을 제외하고, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 도 9에서는 도시의 편의를 위해 커버 부재(166)에 대한 도시를 생략하였다
도 9을 참조하면, 제3 영역(BA)에서 기판(101) 상에 복수의 신호 링크 배선(LL)이 배치될 수 있다.
복수의 신호 링크 배선(LL)은 제1 트랜지스터(120)의 제1 소스 전극(121), 제1 드레인 전극(124) 및 제2 트랜지스터(130)의 제2 소스 전극(131), 제2 드레인 전극(134)과 동일 물질로 이루어질 수 있다.
제3 영역(BA)에서 복수의 신호 링크 배선(LL) 상에 제1 절연층(910)이 배치될 수 있다. 예를 들면, 제1 절연층(910)은 복수의 신호 링크 배선(LL)의 상부를 평탄화 할 수 있다.
제3 영역(BA)에서 제1 절연층(910) 상에 금속층(990)이 배치될 수 있다. 금속층(990)은 복수의 신호 링크 배선(LL) 중 게이트 링크 배선(GLL)과 중첩하도록 배치될 수 있다.
금속층(990)은 표시 영역(AA)에 배치된 연결 전극(145)과 동일 물질로 이루어질 수 있다.
제3 영역(BA)에서 금속층(990) 상에 제2 절연층(911)이 배치될 수 있다. 이에, 제2 절연층(911)은 금속층(990) 상부를 평탄화 할 수 있다.
제3 영역(BA)에서 금속층(990) 상에 제1 부재(961)가 배치될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(900)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 중 복수의 게이트 링크 배선(GLL) 상부에 금속으로 이루어진 금속층(990)을 배치한다. 이에 의해, 자외선에 의해 형성된 전계가 복수의 게이트 링크 배선(GLL) 상부에 배치된 금속층(990)에서 형성되어 게이트 링크 배선(GLL)의 전부식에 의한 불량의 발생을 저감할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(900)에서는 금속층(990)을 표시 영역(AA)에 배치된 연결 전극(145)과 동일한 물질로 형성하여 금속층(990) 배치를 위한 별도의 금속층을 배치하지 않을 수 있다. 이에 의해, 표시 장치(900) 제조 공정의 효율성이 증가할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(900)에서는 제3 영역(BA)에서 제1 절연층(910), 제2 절연층(911) 및 제1 부재(961)를 제외한 절연물질을 배치하지 않을 수 있어 제3 영역(BA)에 배치되는 표시 패널(PN)의 두께를 저감할 수 있다.
도 10은 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 10의 표시 장치(1000)는 도 9의 표시 장치(900)와 비교하여 뱅크(1054)가 추가되고, 제1 부재(161)가 상이하다는 점을 제외하면, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 도 10에서는 도시의 편의를 위해 커버 부재(166)에 대한 도시를 생략하였다
도 10을 참조하면, 제3 영역(BA)에서 기판(101) 상에 복수의 신호 링크 배선(LL), 제1 절연층(910), 금속층(990) 및 제2 절연층(911)이 배치될 수 있다.
제3 영역(BA)에서 제2 절연층(911) 상에 뱅크(1054)가 배치될 수 있다. 제3 영역(BA)에서 제2 절연층(911) 상에 뱅크(1054)와 함께 스페이서가 추가적으로 배치될 수 있다. 예를 들면, 뱅크(1054) 및 스페이서는 제3 영역(BA)에서 제2 절연층(911)과 제1 부재(1061) 사이에 배치될 수 있으며, 이에 한정되지 않는다.
제3 영역(BA)에 뱅크(1054) 상에 스페이서가 추가적으로 배치될 수 있으나, 이에 한정되지 않는다.
제3 영역(BA)에서 뱅크(1054) 상에 제1 부재(1061)가 배치될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(1000)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 중 복수의 게이트 링크 배선(GLL)의 상부에 금속으로 이루어진 금속층(990)을 배치할 수 있다. 이에 의해, 자외선으로 형성된 전계가 복수의 게이트 링크 배선(GLL) 상부에 배치된 금속층(990)에서 형성되어 게이트 링크 배선(GLL)은 불량 가속 현상으로부터 보호될 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(1000)에서는 금속층(990)을 표시 영역(AA)에 배치된 연결 전극(145)과 동일한 물질로 형성하여 금속층(990) 배치를 위한 별도의 금속층을 배치하지 않을 수 있다. 이에 의해, 표시 장치(1000) 제조 공정의 효율성이 증가할 수 있다.
본 명세서의 다른 실시예에 따른 표시 장치(1000)에서는 제3 영역(BA)에서 뱅크(1054)가 배치되어 제3 영역(BA)의 중립면을 조절할 수 있다. 이에 의해, 뱅크(1054)는 벤딩 시 복수의 신호 링크 배선(LL) 및 금속층(990)의 크랙을 발생을 저감할 수 있다.
도 11은 본 명세서의 다른 실시예에 따른 표시 장치의 평면도이다. 도 11의 표시 장치(1100)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 차폐 메달(1190)이 상이하다는 점을 제외하면, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 11을 참조하면, 표시 패널(PN)의 제3 영역(BA)에서 복수의 신호 링크 배선(LL)과 제1 부재 사이에 차폐 메탈이 배치될 수 있다. 예를 들면, 금속층(190)은 복수의 신호 링크 배선(LL)과 중첩하도록 배치될 수 있다. 예를 들면, 금속층(190)은 데이터 드라이버(D-IC)와 연결되어 제3 영역(BA) 및 제1 영역(NBA1)으로 연장되어 배치되는 복수의 게이트 링크 배선(GLL) 및 복수의 데이터 링크 배선(DLL)과 중첩하도록 배치될 수 있다.
도 11에서는 금속층(190)이 표시 패널(PN)의 제3 영역(BA) 전체에 대응하여 연장되어 배치되는 것으로 도시하였지만 금속층(190)은 복수의 패턴으로 배치될 수 있다. 예를 들면, 금속층(190)은 복수의 데이터 링크 배선(DLL)과 복수의 게이트 링크 배선(GLL) 사이에서 이격되어 배치될 수 있으며, 이에 한정되지 않는다.
본 명세서의 다른 실시예에 따른 표시 장치(1100)에서는 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL) 상부에 금속으로 이루어진 금속층(1190)을 배치할 수 있다. 예를 들면, 복수의 신호 링크 배선(LL) 중 상대적으로 전압차가 큰 신호가 인가되는 복수의 게이트 링크 배선(GLL)과 함께, 상대적으로 전압차가 작은 신호가 인가되는 복수의 데이터트 링크 배선(DLL) 상부에도 금속층(1190)을 배치하여, 제3 영역(BA)에 배치된 복수의 신호 링크 배선(LL)의 전부식에 의한 불량의 발생을 저감할 수 있다.
본 명세서의 실시예에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역을 포함하는 제1 영역, 표시 영역의 일측에서 연장되어 벤딩된 제3 영역 및 제3 영역의 일 측에서 연장되고 비표시 영역을 포함하는 제2 영역을 포함하는 표시 패널, 제3 영역에서 표시 패널 상에 배치되는 제1 부재 및 제3 영역에서 제1 부재 상에 배치되는 커버 부재를 포함하고, 표시 패널은 기판, 제3 영역에서 기판 상에 배치되는 복수의 신호 링크 배선 및 복수의 신호 링크 배선과 제1 부재 사이에 배치되는 금속층을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은 제2 영역에 배치된 데이터 드라이버를 더 포함하고, 복수의 신호 링크 배선은 데이터 드라이버와 연결되어 제3 영역 및 제1 영역으로 연장되고, 제3 영역에서 금속층과 중첩할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 영역에 배치된 게이트 구동부를 더 포함하고, 복수의 신호 링크 배선은 데이터 드라이버와 게이트 구동부를 연결하는 복수의 게이트 링크 배선을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 신호 링크 배선은 복수의 데이터 링크 배선을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은, 기판 상에서 표시 영역에 배치되는 트랜지스터, 기판 상에서 표시 영역에 배치되는 발광 소자, 트랜지스터와 발광 소자를 연결하는 연결 전극, 기판과 복수의 신호 링크 배선사이에 배치되는 제1 절연층 및 복수의 신호 링크 배선과 제1 부재 사이에 배치되는 제2 절연층을 더 포함하고, 복수의 신호 링크 배선은 연결 전극과 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은 제2 절연층과 제1 부재 사이에 배치되는 제3 절연층을 더 포함하고, 금속층은 제2 절연층과 제3 절연층 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널 상에 배치되고, 터치 전극을 포함하는 터치 감지부를 더 포함하고, 금속층은 터치 전극과 동일 물질로 이루어질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은 발광 영역과 비발광 영역을 정의하는 뱅크 및 뱅크 상의 스페이서를 더 포함하고, 뱅크 및 스페이서는 제3 영역에서 금속층과 제2 절연층 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 터치 감지부 상부에 배치되는 유기물층을 더 포함하고, 유기물층은 제3 영역에서 금속층과 제1 부재 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 금속층은 제1 부재와 접할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 발광 소자는 애노드, 발광층, 캐소드를 포함하고, 금속층은 애노드와 동일한 물질로 이루어질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은 발광 영역과 비발광 영역을 정의하는 뱅크 및 뱅크 상의 스페이서를 더 포함하고, 뱅크 및 스페이서는 제3 영역에서 금속층과 제1 부재 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은 기판 상에서 표시 영역에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터, 기판 상에서 표시 영역에 배치되는 발광 소자, 트랜지스터와 발광 소자를 연결하는 연결 전극, 기판 및 복수의 신호 링크 배선과 금속층 사이에 배치되는 제1 절연층 및 금속층과 제1 부재 사이에 배치되는 제2 절연층을 더 포함하고, 복수의 신호 링크 배선은 기판 상에 배치되고, 트랜지스터의 소스 전극 및 드레인 전극과 동일 물질로 이루어지고, 금속층은 제1 절연층 상에 배치되고, 연결 전극과 동일 물질로 이루어질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널은 발광 영역과 비발광 영역을 정의하는 뱅크 및 뱅크 상의 스페이서를 더 포함하고, 뱅크 및 스페이서는 제3 영역에서 제2 절연층과 제1 부재 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 커버 부재는 UV 경화 레진일 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널 상에 배치되는 커버 글라스를 더 포함하고, 커버 부재는 커버 글라스와 표시 패널 사이의 공간을 충진하고, 제3 영역 및 제2 영역에서 제1 부재와 접하도록 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 금속층은 게이트 구동부와 연결되는 배선 중 가장 낮은 전압을 인가하는 배선과 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되지 않는다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 500, 600, 700, 800, 900, 1000, 1100: 표시 장치
101: 기판 102, 103, 107: 버퍼층
104, 105, 106, 108: 절연막 109: 보호막
110, 111, 910, 911: 절연층 145: 연결 전극
150: 발광 소자 161, 661, 861, 961, 1061: 제1 부재
162: 편광판 163: 접착층
164: 커버 글라스 165, 165a, 168: 기능성 테이프
165b: EMI 차폐 시트 166: 커버 부재
167: 차광 패턴 170, 171, 172, 173: 봉지층
180: 터치 감지부 181, 182, 183, 583, 783: 절연층
184, 185: 브릿지 전극 190, 590, 790, 890, 990, 1190: 차폐메탈
AA: 표시 영역 NA: 제1 비표시 영역
GD: 게이트 구동부 D-IC: 데이터 드라이버
VDD: 고전위 전압 배선 NBA1, NBA2, BA: 영역
LL, GLL, DLL: 링크 배선 N: 노치
PN: 표시 패널 BP, BP1, BP2: 백 플레이트

Claims (17)

  1. 표시 영역을 포함하는 제1 영역, 상기 표시 영역의 일측에서 연장되어 벤딩되는 제3 영역 및 상기 제3 영역의 일 측에서 연장되고 비표시 영역을 포함하는 제2 영역을 포함하는 표시 패널;
    상기 제3 영역에서 상기 표시 패널 상에 배치되는 제1 부재 및
    상기 제3 영역에서 상기 제1 부재 상에 배치되는 강성의 물질로 이루어진 커버 부재를 포함하고,
    상기 표시 패널은,
    기판;
    상기 제3 영역에서 상기 기판 상에 배치되는 복수의 신호 링크 배선; 및
    상기 복수의 신호 링크 배선과 상기 제1 부재 사이에 배치되는 금속층을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 표시 패널은 상기 제2 영역에 배치된 데이터 드라이버를 더 포함하고,
    상기 복수의 신호 링크 배선은 상기 데이터 드라이브와 연결되어 상기 제3 영역 및 상기 제1 영역으로 연장되고, 상기 제3 영역에서 상기 금속층과 중첩하는 표시 장치.
  3. 제2항에 있어서,
    상기 제1 영역에 배치된 게이트 구동부를 더 포함하고,
    상기 복수의 신호 링크 배선은 상기 데이터 드라이버와 상기 게이트 구동부를 연결하는 복수의 게이트 링크 배선을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 신호 링크 배선은 복수의 데이터 링크 배선을 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 표시 패널은,
    상기 기판 상에서 상기 표시 영역에 배치되는 트랜지스터;
    상기 기판 상에서 상기 표시 영역에 배치되는 발광 소자;
    상기 트랜지스터와 상기 발광 소자를 연결하는 연결 전극;
    상기 제1 영역 및 제3 영역에 배치되고, 상기 기판과 상기 복수의 신호 링크 배선 사이에 배치되는 제1 절연층; 및
    상기 제1 영역 및 제3 영역에 배치되고, 상기 복수의 신호 링크 배선과 상기 제1 부재 사이에 배치되는 제2 절연층을 더 포함하고,
    상기 복수의 신호 링크 배선은 상기 연결 전극과 동일한 물질로 이루어지는, 표시 장치.
  6. 제5항에 있어서,
    상기 표시 패널은 상기 제2 절연층 및 상기 금속층 상에 배치되는 제3 절연층을 더 포함하고, 상기 제3 절연층 상에 상기 제1 부재가 배치되는 배치되는, 표시 장치.
  7. 제5항에 있어서,
    상기 표시 패널 상에 배치되고, 터치 전극을 포함하는 터치 감지부를 더 포함하고,
    상기 금속층은 상기 터치 전극과 동일 물질로 이루어진, 표시 장치.
  8. 제7항에 있어서,
    상기 표시 패널은 발광 영역과 비발광 영역을 정의하는 뱅크; 및
    상기 뱅크 상의 스페이서를 더 포함하고,
    상기 뱅크 및 상기 스페이서는 상기 제3 영역에서 상기 금속층과 상기 제2 절연층 사이에 배치되는, 표시 장치.
  9. 제7항에 있어서,
    상기 터치 감지부 상부에 배치되는 유기물층을 더 포함하고,
    상기 유기물층은 상기 제3 영역에서 상기 금속층과 상기 제1 부재 사이에 배치되는, 표시 장치.
  10. 제7항에 있어서,
    상기 금속층은 상기 제1 부재와 접하는, 표시 장치.
  11. 제5항에 있어서,
    상기 발광 소자는 애노드, 발광층, 캐소드를 포함하고,
    상기 금속층은 상기 애노드와 동일한 물질로 이루어진, 표시 장치.
  12. 제11항에 있어서,
    상기 표시 패널은 발광 영역과 비발광 영역을 정의하는 뱅크; 및
    상기 뱅크 상의 스페이서를 더 포함하고,
    상기 뱅크 및 상기 스페이서는 상기 제3 영역에서 상기 금속층과 상기 제1 부재 사이에 배치되는, 표시 장치.
  13. 제1항에 있어서,
    상기 표시 패널은,
    상기 기판 상에서 상기 표시 영역에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 트랜지스터;
    상기 기판 상에서 상기 표시 영역에 배치되는 발광 소자;
    상기 트랜지스터와 상기 발광 소자를 연결하는 연결 전극;
    상기 기판 및 상기 복수의 신호 링크 배선과 상기 금속층 사이에 배치되는 제1 절연층; 및
    상기 금속층과 상기 제1 부재 사이에 배치되는 제2 절연층을 더 포함하고,
    상기 복수의 신호 링크 배선은 상기 기판 상에 배치되고, 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일 물질로 이루어지고,
    상기 금속층은 상기 제1 절연층 상에 배치되고, 상기 연결 전극과 동일 물질로 이루어지는, 표시 장치.
  14. 제13항에 있어서,
    상기 표시 패널은 발광 영역과 비발광 영역을 정의하는 뱅크; 및
    상기 뱅크 상의 스페이서를 더 포함하고,
    상기 뱅크 및 상기 스페이서는 상기 제3 영역에서 상기 제2 절연층과 상기 제1 부재 사이에 배치되는, 표시 장치.
  15. 제1항에 있어서,
    상기 커버 부재는 UV 경화 레진으로 이루어진, 표시 장치.
  16. 제1항에 있어서,
    상기 표시 패널 상에 배치되는 커버 글라스를 더 포함하고,
    상기 커버 부재는 상기 커버 글라스와 상기 표시 패널 사이의 공간을 충진하고, 상기 제3 영역 및 상기 제2 영역에서 상기 제1 부재와 접하도록 배치되는, 표시 장치.
  17. 제1항에 있어서,
    상기 제1 영역에 배치된 게이트 구동부를 더 포함하고,
    상기 금속층은 상기 게이트 구동부와 연결되는 배선 중 가장 낮은 전압을 인가하는 배선과 연결되는, 표시 장치.
KR1020220190647A 2022-12-30 2022-12-30 표시 장치 KR20240108857A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220190647A KR20240108857A (ko) 2022-12-30 2022-12-30 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220190647A KR20240108857A (ko) 2022-12-30 2022-12-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20240108857A true KR20240108857A (ko) 2024-07-10

Family

ID=91947096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220190647A KR20240108857A (ko) 2022-12-30 2022-12-30 표시 장치

Country Status (1)

Country Link
KR (1) KR20240108857A (ko)

Similar Documents

Publication Publication Date Title
CN107885383B (zh) 显示模块
US9058074B2 (en) Organic light emitting display
CN107492563B (zh) 显示装置
KR20230029743A (ko) 유기발광 표시장치
CN107819006B (zh) 显示装置
KR102553875B1 (ko) 표시 장치 및 표시 장치의 제조 방법
CN107785392B (zh) 显示装置
KR20170136053A (ko) 표시 장치
KR20190048401A (ko) 프로세스 키를 포함하는 표시장치
KR20240037224A (ko) 유기발광 표시장치
KR20220096122A (ko) 플렉서블 표시 장치
KR20210066181A (ko) 표시 장치
KR20220105218A (ko) 표시 장치
KR20240108857A (ko) 표시 장치
KR102707629B1 (ko) 표시장치
US20180045994A1 (en) Liquid crystal display
KR20220082366A (ko) 표시장치
KR102620846B1 (ko) 표시장치
KR102227163B1 (ko) 표시 장치
US20230397461A1 (en) Display device and manufacturing method of the same
KR20240105131A (ko) 플렉서블 표시 장치
KR20240092908A (ko) 표시 장치
KR20240076029A (ko) 표시 장치
KR20210109087A (ko) 표시 장치
KR20240120198A (ko) 커버 플레이트 모듈 및 이를 포함한 표시 장치