[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20240104657A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240104657A
KR20240104657A KR1020220187118A KR20220187118A KR20240104657A KR 20240104657 A KR20240104657 A KR 20240104657A KR 1020220187118 A KR1020220187118 A KR 1020220187118A KR 20220187118 A KR20220187118 A KR 20220187118A KR 20240104657 A KR20240104657 A KR 20240104657A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
disposed
emitting device
electrode
Prior art date
Application number
KR1020220187118A
Other languages
English (en)
Inventor
김민석
장훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220187118A priority Critical patent/KR20240104657A/ko
Priority to US18/532,447 priority patent/US20240224667A1/en
Priority to CN202311801890.1A priority patent/CN118263277A/zh
Publication of KR20240104657A publication Critical patent/KR20240104657A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H01L27/124—
    • H01L33/36—
    • H01L33/52—
    • H01L33/60—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 기판, 기판 상에서 복수의 서브 화소에 배치되고, 서로 이격되어 배치된 제1 조립 배선 및 제2 조립 배선, 제1 조립 배선 및 제2 조립 배선을 덮는 패시베이션층, 패시베이션층 상에서 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 제1 전극, 제1 반도체층, 발광층, 제2 반도체층 및 제2 전극을 포함하는 발광 소자 및 패시베이션층과 발광 소자 사이에 배치되고, 제1 조립 배선 및 제2 조립 배선과 연결된 금속층을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 LED(Light Emitting Diode)를 자가 조립한 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
또한, 최근에는, LED를 포함하는 표시 장치가 차세대 표시 장치로 주목받고 있다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 발광 효율이 뛰어나고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있다.
본 명세서가 해결하고자 하는 과제는 자가 조립된 발광 소자의 고정력이 개선된 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 전면 방향 광량을 증가시킴으로써, 광 효율이 개선된 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 표시 장치는 복수의 서브 화소를 포함하는 기판, 기판 상에서 복수의 서브 화소에 배치되고, 서로 이격되어 배치된 제1 조립 배선 및 제2 조립 배선, 제1 조립 배선 및 제2 조립 배선을 덮는 패시베이션층, 패시베이션층 상에서 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 제1 전극, 제1 반도체층, 발광층, 제2 반도체층 및 제2 전극을 포함하는 발광 소자 및 패시베이션층과 발광 소자 사이에 배치되고, 제1 조립 배선 및 제2 조립 배선과 연결된 금속층을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예에 따르면, 발광 소자의 전면 방향 광량을 증가시켜 광 추출 효율을 개선할 수 있다.
본 명세서의 실시예에 따르면, 자가 조립된 발광 소자 하부에 금속층을 배치하여, 후속 공정에서의 발광 소자의 조립력을 개선할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개략적인 구성도이다.
도 2a는 본 명세서의 일 실시예에 따른 표시 장치의 확대 평면도이다.
도 2b은 도 2의 A-A' 및 B-B'에 따른 단면도이다.
도 3a 내지 3e는 본 명세서의 일 실시예에 따른 표시 장치의 제조 공정을 설명하기 위한 도면이다.
도 4는 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 7a 내지 7e는 본 명세서의 또 다른 실시예에 따른 표시 장치의 제조 공정을 설명하기 위한 도면이다.
도 8은 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 명세서의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 명세서가 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 명세서에 대해 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개략적인 구성도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 표시 패널(PN), 게이트 구동부(GD), 데이터 구동부(DD) 및 타이밍 컨트롤러(TC)만을 도시하였다.
도 1을 참조하면, 표시 장치(100)는 복수의 서브 화소(SP)를 포함하는 표시 패널(PN), 표시 패널(PN)에 각종 신호를 공급하는 게이트 구동부(GD) 및 데이터 구동부(DD), 게이트 구동부(GD)와 데이터 구동부(DD)를 제어하는 타이밍 컨트롤러(TC)를 포함한다.
표시 패널(PN)은 사용자에게 영상을 표시하기 위한 구성으로, 복수의 서브 화소(SP)를 포함한다. 표시 패널(PN)에서 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)이 서로 교차되고, 복수의 서브 화소(SP) 각각은 스캔 배선(SL) 및 데이터 배선(DL)에 연결된다. 이 외에도 도면에 도시되지는 않았으나, 복수의 서브 화소(SP) 각각은 고전위 전원 배선, 저전위 전원 배선, 기준 배선 등에 연결될 수 있다.
복수의 서브 화소(SP)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각은 발광 소자 및 이를 구동하기 위한 화소 회로를 포함한다. 복수의 발광 소자는 표시 패널(PN)의 종류에 따라 상이하게 정의될 수 있다. 예를 들어, 표시 패널(PN)이 무기 발광 표시 패널인 경우, 발광 소자는 LED(Light-emitting Diode) 또는 마이크로 LED(Micro Light-emitting Diode)일 수 있다.
게이트 구동부(GD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 스캔 배선(SL)에 복수의 스캔 신호(SCAN)를 공급한다. 도 1에서는 하나의 게이트 구동부(GD)가 표시 패널(PN)의 일 측에 이격되어 배치된 것으로 도시하였으나, 게이트 구동부(GD)의 개수 및 배치는 이에 제한되지 않는다.
데이터 구동부(DD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(TC)로부터 입력되는 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 전압(Vdata)으로 변환한다. 데이터 구동부(DD)는 변환된 데이터 전압(Vdata)을 복수의 데이터 배선(DL)에 공급할 수 있다.
타이밍 컨트롤러(TC)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 구동부(DD)에 공급한다. 타이밍 컨트롤러(TC)는 외부로부터 입력되는 동기 신호, 예를 들어, 도트 클럭 신호, 데이터 인에이블 신호, 수평/수직 동기 신호를 이용해 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 그리고 타이밍 컨트롤러(TC)는 생성된 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 게이트 구동부(GD) 및 데이터 구동부(DD) 각각에 공급하여 게이트 구동부(GD) 및 데이터 구동부(DD)를 제어할 수 있다.
이하에서는 본 명세서의 일 실시예에 따른 표시 장치(100)의 표시 패널(PN)의 복수의 서브 화소(SP)를 보다 상세히 설명하기로 한다.
도 2a는 본 명세서의 일 실시예에 따른 표시 장치의 확대 평면도이다. 도 2b는 도 2a의 A-A' 및 B-B'에 따른 단면도이다. 도 2a를 참조하면, 복수의 서브 화소(SP) 각각은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 스토리지 커패시터(Cst) 및 하나 이상의 발광 소자(130)를 포함한다. 도 2a에서는 설명의 편의를 위해 제1 조립 전극(121), 제2 조립 전극(122), 발광 소자(130), 반사층(160) 및 화소 전극(PE)의 해칭을 생략하고, 금속층(140)의 도시를 생략하였다.
도 2a 및 도 2b를 참조하면, 복수의 서브 화소(SP)는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다. 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각은 발광 소자(130) 및 회로를 포함하여 독립적으로 광을 발광할 수 있다. 예를 들어, 제1 서브 화소(SP1)는 적색 서브 화소이고, 제2 서브 화소(SP2)는 녹색 서브 화소이며, 제3 서브 화소(SP3)는 청색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다.
표시 패널(PN)은 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 제1 패시베이션층(114), 제1 평탄화층(115), 제2 패시베이션층(116), 제3 패시베이션층(117) 및 제2 평탄화층(118)을 포함한다.
먼저, 기판(110)은 표시 장치(100)에 포함된 다양한 구성 요소를 지지하기 위한 구성으로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110) 상에 고전위 전원 배선(VDD), 복수의 데이터 배선(DL), 기준 배선(RL), 차광층(LS) 및 제1 커패시터 전극(SC1)이 배치된다.
고전위 전원 배선(VDD)은 복수의 서브 화소(SP) 각각으로 고전위 전원 전압을 전달하는 배선이다. 복수의 고전위 전원 배선(VDD)은 고전위 전원 전압을 복수의 서브 화소(SP) 각각의 제2 트랜지스터(T2)로 전달할 수 있다. 고전위 전원 배선(VDD)은 복수의 서브 화소(SP) 사이에서 열 방향을 따라 연장될 수 있다. 예를 들어, 고전위 전원 배선(VDD)은 제1 서브 화소(SP1)와 제3 서브 화소(SP3) 사이에서 열 방향을 따라 배치될 수 있다. 그리고 고전위 전원 배선(VDD)은 후술할 보조 고전위 전원 배선(VDDA)을 통해 행 방향으로 배치된 복수의 서브 화소(SP) 각각으로 고전위 전원 전압을 전달할 수 있다.
복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 각각으로 데이터 전압(Vdata)을 전달하는 배선이다. 복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 각각의 제1 트랜지스터(T1)와 연결될 수 있다. 복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 사이에서 열 방향을 따라 연장될 수 있다. 예를 들어, 제1 서브 화소(SP1)와 고전위 전원 배선(VDD) 사이에서 열 방향으로 연장된 데이터 배선(DL)은 제1 서브 화소(SP1)로 데이터 전압(Vdata)을 전달하고, 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 배치된 데이터 배선(DL)은 제2 서브 화소(SP2)로 데이터 전압(Vdata)을 전달하며, 제3 서브 화소(SP3)와 고전위 전원 배선(VDD) 사이에 배치된 데이터 배선(DL)은 제3 서브 화소(SP3)로 데이터 전압(Vdata)을 전달할 수 있다.
기준 배선(RL)은 복수의 서브 화소(SP) 각각으로 기준 전압을 전달하는 배선이다. 기준 배선(RL)은 복수의 서브 화소(SP) 각각의 제3 트랜지스터(T3)와 연결될 수 있다. 기준 배선(RL)은 복수의 서브 화소(SP) 사이에서 열 방향을 따라 연장될 수 있다. 예를 들어, 기준 배선(RL)은 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에서 열 방향을 따라 연장될 수 있다. 그리고 기준 배선(RL)과 인접한 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각의 제3 트랜지스터(T3)의 제3 드레인 전극(DE3)은 행 방향으로 연장되어 기준 배선(RL)과 전기적으로 연결될 수 있다.
복수의 서브 화소(SP) 각각에서 기판(110) 상에 차광층(LS)이 배치된다. 차광층(LS)은 기판(110) 하부에서 트랜지스터로 입사하는 광을 차단하여 누설 전류를 최소화할 수 있다. 예를 들어, 차광층(LS)은 구동 트랜지스터인 제2 트랜지스터(T2)의 제2 액티브층(ACT2)으로 입사하는 광을 차단할 수 있다.
복수의 서브 화소(SP) 각각에서 기판(110) 상에 제1 커패시터 전극(SC1)이 배치된다. 제1 커패시터 전극(SC1)은 다른 커패시터 전극과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 제1 커패시터 전극(SC1)은 차광층(LS)과 일체로 형성될 수 있다.
고전위 전원 배선(VDD), 복수의 데이터 배선(DL), 기준 배선(RL), 차광층(LS) 및 제1 커패시터 전극(SC1) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
먼저, 복수의 서브 화소(SP) 각각에서 버퍼층(111) 상에 제1 트랜지스터(T1)가 배치된다. 제1 트랜지스터(T1)는 데이터 전압(Vdata)을 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)으로 전달하는 트랜지스터이다. 제1 트랜지스터(T1)는 스캔 배선(SL)으로부터 스캔 신호(SCAN)에 의해 턴-온 될 수 있고, 데이터 배선(DL)으로부터 데이터 전압(Vdata)은 턴-온 된 제1 트랜지스터(T1)를 통해 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)으로 전달될 수 있다. 이에, 제1 트랜지스터(T1)는 스위칭 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 액티브층(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다.
버퍼층(111) 상에 제1 액티브층(ACT1)이 배치된다. 제1 액티브층(ACT1)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제1 액티브층(ACT1) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 제1 액티브층(ACT1)과 제1 게이트 전극(GE1)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 제1 게이트 전극(GE1)이 배치된다. 제1 게이트 전극(GE1)은 스캔 배선(SL)과 전기적으로 연결될 수 있다. 제1 게이트 전극(GE1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 게이트 전극(GE1) 상에 층간 절연층(113)이 배치된다. 층간 절연층(113)에는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 각각이 제1 액티브층(ACT1)에 접속하기 위한 컨택홀이 형성된다. 층간 절연층(113)은 층간 절연층(113) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
층간 절연층(113) 상에 제1 액티브층(ACT1)과 전기적으로 연결되는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 배치된다. 제1 드레인 전극(DE1)은 데이터 배선(DL)과 제1 액티브층(ACT1)에 연결될 수 있고, 제1 소스 전극(SE1)은 제1 액티브층(ACT1)과 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)에 연결될 수 있다. 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 서브 화소(SP) 각각에서 버퍼층(111) 상에 제2 트랜지스터(T2)가 배치된다. 제2 트랜지스터(T2)는 구동 전류를 발광 소자(130)로 공급하는 트랜지스터이다. 제2 트랜지스터(T2)는 턴-온되어 발광 소자(130)로 흐르는 구동 전류를 제어할 수 있다. 따라서, 구동 전류를 제어하는 제2 트랜지스터(T2)는 구동 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 제2 액티브층(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다.
버퍼층(111) 상에 제2 액티브층(ACT2)이 배치된다. 제2 액티브층(ACT2)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제2 액티브층(ACT2) 상에 게이트 절연층(112)이 배치되고, 게이트 절연층(112) 상에 제2 게이트 전극(GE2)이 배치된다. 제2 게이트 전극(GE2)은 제1 트랜지스터(T1)의 제1 소스 전극(SE1)과 전기적으로 연결될 수 있다. 제2 게이트 전극(GE2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 게이트 전극(GE2) 상에 층간 절연층(113)이 배치되고, 층간 절연층(113) 상에 제2 액티브층(ACT2)과 전기적으로 연결되는 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 배치된다. 제2 드레인 전극(DE2)은 제2 액티브층(ACT2) 및 고전위 전원 배선(VDD)에 전기적으로 연결될 수 있고, 제2 소스 전극(SE2)은 제2 액티브층(ACT2) 및 발광 소자(130)에 전기적으로 연결될 수 있다. 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 서브 화소(SP) 각각에서 버퍼층(111) 상에 제3 트랜지스터(T3)가 배치된다. 제3 트랜지스터(T3)는 제2 트랜지스터(T2)의 문턱 전압을 보상하기 위한 트랜지스터이다. 제3 트랜지스터(T3)는 제2 트랜지스터(T2)의 제2 소스 전극(SE2)과 기준 배선(RL) 사이에 연결된다. 제3 트랜지스터(T3)는 턴-온되어 제2 트랜지스터(T2)의 제2 소스 전극(SE2)으로 기준 전압을 전달하여 제2 트랜지스터(T2)의 문턱 전압을 센싱할 수 있다. 이에, 제2 트랜지스터(T2)의 특성을 센싱하는 제3 트랜지스터(T3)는 센싱 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(T3)는 제3 액티브층(ACT3), 제3 게이트 전극(GE3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함한다.
버퍼층(111) 상에 제3 액티브층(ACT3)이 배치된다. 제3 액티브층(ACT3)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제3 액티브층(ACT3) 상에 게이트 절연층(112)이 배치되고, 게이트 절연층(112) 상에 제3 게이트 전극(GE3)이 배치된다. 제3 게이트 전극(GE3)은 스캔 배선(SL)과 전기적으로 연결될 수 있다. 제3 게이트 전극(GE3)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제3 게이트 전극(GE3) 상에 층간 절연층(113)이 배치되고, 층간 절연층(113) 상에 제3 액티브층(ACT3)과 전기적으로 연결되는 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)이 배치된다. 제3 드레인 전극(DE3)은 제3 액티브층(ACT3) 및 기준 배선(RL)에 전기적으로 연결될 수 있고, 제3 소스 전극(SE3)은 제3 액티브층(ACT3) 및 제2 트랜지스터(T2)의 제2 소스 전극(SE2)에 전기적으로 연결될 수 있다. 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
다음으로, 게이트 절연층(112) 상에 제2 커패시터 전극(SC2)이 배치된다. 제2 커패시터 전극(SC2)은 스토리지 커패시터(Cst)를 형성하는 전극 중 하나로, 제1 커패시터 전극(SC1)에 중첩하도록 배치될 수 있다. 제2 커패시터 전극(SC2)은 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)과 일체로 형성되어, 제2 게이트 전극(GE2)과 전기적으로 연결될 수 있다. 제1 커패시터 전극(SC1)과 제2 커패시터 전극(SC2)은 버퍼층(111) 및 게이트 절연층(112)을 사이에 두고 서로 이격되어 배치될 수 있다.
그리고 층간 절연층(113) 상에 복수의 스캔 배선(SL), 보조 고전위 전원 배선(VDDA) 및 제3 커패시터 전극(SC3)이 배치된다.
먼저, 스캔 배선(SL)은 복수의 서브 화소(SP) 각각으로 스캔 신호(SCAN)를 전달하는 배선이다. 스캔 배선(SL)은 복수의 서브 화소(SP)를 가로지르며 행 방향으로 연장될 수 있다. 스캔 배선(SL)은 복수의 서브 화소(SP) 각각의 제1 트랜지스터(T1)의 제1 게이트 전극(GE1) 및 제3 트랜지스터(T3)의 제3 게이트 전극(GE3)에 전기적으로 연결될 수 있다.
층간 절연층(113) 상에 보조 고전위 전원 배선(VDDA)이 배치된다. 보조 고전위 전원 배선(VDDA)은 행 방향으로 연장되어 복수의 서브 화소(SP)를 가로질러 배치될 수 있다. 보조 고전위 전원 배선(VDDA)은 열 방향으로 연장된 고전위 전원 배선(VDD)과 행 방향을 따라 배치된 복수의 서브 화소(SP) 각각의 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)에 전기적으로 연결될 수 있다.
층간 절연층(113) 상에 제3 커패시터 전극(SC3)이 배치된다. 제3 커패시터 전극(SC3)은 스토리지 커패시터(Cst)를 형성하는 전극으로, 제1 커패시터 전극(SC1) 및 제2 커패시터 전극(SC2)에 중첩하도록 배치될 수 있다. 제3 커패시터 전극(SC3)은 제2 트랜지스터(T2)의 제2 소스 전극(SE2)과 일체로 형성되어 제2 소스 전극(SE2)과 전기적으로 연결될 수 있다. 그리고 제2 소스 전극(SE2)은 층간 절연층(113) 및 버퍼층(111)에 형성된 컨택홀을 통해 제1 커패시터 전극(SC1)과도 전기적으로 연결될 수 있다. 이에, 제1 커패시터 전극(SC1) 및 제3 커패시터 전극(SC3)은 제2 트랜지스터(T2)의 제2 소스 전극(SE2)과 전기적으로 연결될 수 있다.
스토리지 커패시터(Cst)는 발광 소자(130)가 발광하는 동안 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)과 제2 소스 전극(SE2) 사이의 전위차를 저장하여 발광 소자(130)에 일정한 전류가 공급되도록 할 수 있다. 스토리지 커패시터(Cst)는 기판(110) 상에 형성되고, 제2 소스 전극(SE2)과 연결된 제1 커패시터 전극(SC1), 버퍼층(111) 및 게이트 절연층(112) 상에 형성되고, 제2 게이트 전극(GE2)과 연결된 제2 커패시터 전극(SC2) 및 층간 절연층(113) 상에 형성되고, 제2 소스 전극(SE2)과 연결된 제3 커패시터 전극(SC3)을 포함하여, 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)과 제2 소스 전극(SE2) 사이의 전압을 저장할 수 있다.
제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 스토리지 커패시터(Cst) 상에 제1 패시베이션층(114)이 배치된다. 제1 패시베이션층(114)은 제1 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 패시베이션층(114) 상에 제1 평탄화층(115)이 배치된다. 제1 평탄화층(115)은 복수의 트랜지스터(T1, T2, T3) 및 스토리지 커패시터(Cst)가 배치된 기판(110)의 상부를 평탄화할 수 있다. 제1 평탄화층(115)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제1 평탄화층(115) 상에 제2 패시베이션층(116)이 배치된다. 제2 패시베이션층(116)은 제2 패시베이션층(116) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 패시베이션층(116) 상에 연결부(150), 제1 조립 전극(121) 및 제2 조립 전극(122)이 배치된다.
먼저, 복수의 서브 화소(SP) 각각에 연결부(150)가 배치된다. 연결부(150)는 제2 트랜지스터(T2)와 화소 전극(PE)을 전기적으로 연결하는 전극이다. 연결부(150)는 제2 패시베이션층(116), 제1 평탄화층(115) 및 제1 패시베이션층(114)에 형성된 컨택홀을 통해 제2 소스 전극(SE2)이자 제3 커패시터 전극(SC3)에 전기적으로 연결될 수 있다.
연결부(150)는 제1 연결층(150a) 및 제2 연결층(150b)으로 이루어진 복층 구조일 수 있다. 제2 패시베이션층(116) 상에 제1 연결층(150a)이 배치되고, 제1 연결층(150a)을 덮는 제2 연결층(150b)이 배치된다. 제2 연결층(150b)은 제1 연결층(150a)의 상면과 측면을 모두 둘러싸도록 배치될 수 있다. 제2 연결층(150b)은 제1 연결층(150a)보다 부식에 강한 물질로 이루어져 표시 장치(100) 제조 시, 제1 연결층(150a)과 인접한 배선 사이의 마이그레이션(migration)에 의한 쇼트 불량을 최소화할 수 있다. 예를 들어, 제1 연결층(150a)은 구리(Cu) 및 크롬(Cr) 등과 같은 도전성 물질로 이루어지고, 제2 연결층(150b)은 몰리브덴(Mo), 몰리브덴 티타늄(MoTi) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 패시베이션층(116) 상에 제1 조립 전극(121) 및 제2 조립 전극(122)이 배치된다. 제1 조립 전극(121) 및 제2 조립 전극(122)은 발광 소자(130)로 저전위 전원 전압을 전달하는 배선이다. 이에, 제1 조립 전극(121) 및 제2 조립 전극(122)은 저전위 전원 배선으로 지칭될 수도 있다. 복수의 제1 조립 전극(121) 및 제2 조립 전극(122)은 복수의 서브 화소(SP) 각각에 배치되고 서로 이격되어 열 방향으로 연장될 수 있다. 예를 들어, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에는 일정 간격을 두고 서로 이격된 한 쌍의 제1 조립 전극(121) 및 제2 조립 전극(122)이 배치될 수 있다.
한편, 제1 조립 전극(121) 및 제2 조립 전극(122)은 발광 소자(130)를 자가 조립하기 위한 전극으로 기능할 수 있다. 예를 들어, 표시 장치(100) 제조 시, 제1 조립 전극(121) 및 제2 조립 전극(122) 전기장을 형성하여 발광 소자(130)를 자가 조립할 수 있다.
제1 조립 전극(121) 및 제2 조립 전극(122) 각각은 도전층(121a, 122a) 및 클래드층(121b, 122b)을 포함한다. 즉, 제1 조립 전극(121)은 제1 도전층(121a) 및 제1 클래드층(121b)을 포함하고, 제2 조립 전극(122)은 제2 도전층(122a) 및 제2 클래드층(122b)을 포함한다.
제1 조립 전극(121) 및 제2 조립 전극(122) 각각의 도전층(121a, 122a)은 제2 패시베이션층(116) 상에 배치되고, 클래드층(121b, 122b)은 도전층(121a, 122a) 상에서 도전층(121a, 122a)의 상면과 측면을 모두 덮도록 배치된다. 예를 들어, 도전층(121a, 122a)은 구리(Cu) 및 크롬(Cr) 등과 같은 도전성 물질로 이루어질 수 있다. 그리고 클래드층(121b, 122b)은 도전층(121a, 122a)보다 부식에 강한 물질, 예를 들어, 몰리브덴(Mo), 몰리브덴 티타늄(MoTi) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 조립 전극(121) 및 제2 조립 전극(122) 각각의 클래드층(121b, 122b)은 복수의 발광 소자(130)가 배치되는 영역을 향해 돌출되어 배치될 수 있다. 이에, 클래드층(121b, 122b)은 복수의 발광 소자(130)가 배치되는 영역과 중첩하도록 구성됨으로써, 제1 조립 전극(121) 및 제2 조립 전극(122) 각각이 발광 소자(130)를 자가 조립하기 위한 전극으로 기능할 수 있도록 구성될 수 있다.
연결부(150), 제1 조립 전극(121) 및 제2 조립 전극(122) 상에 제3 패시베이션층(117)이 배치된다. 제3 패시베이션층(117)은 제3 패시베이션층(117) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제3 패시베이션층(117) 상에 복수의 발광 소자(130)가 배치된다. 하나의 서브 화소(SP)에 하나 이상의 발광 소자(130)가 배치된다. 발광 소자(130)는 전류에 의해 빛을 발광하는 소자이다. 발광 소자(130)는 적색 광, 녹색 광, 청색 광 등을 발광하는 발광 소자(130)를 포함할 수 있고, 이들의 조합으로 백색을 포함하는 다양한 색상의 광을 구현할 수 있다. 또한, 특정 색상의 광을 발광하는 발광 소자(130)와 발광 소자(130)로부터 광을 다른 색상의 광으로 변환시키는 광변환 부재를 사용하여 다양한 색상의 광을 구현할 수도 있다. 발광 소자(130)는 제2 트랜지스터(T2)와 제1 조립 전극(121) 및 제2 조립 전극(122) 사이에 전기적으로 연결되고, 제2 트랜지스터(T2)로부터 구동 전류를 공급받아 발광할 수 있다.
이때, 하나의 서브 화소(SP)에 배치된 복수의 발광 소자(130)는 병렬로 연결될 수 있다. 즉, 복수의 발광 소자(130) 각각의 하나의 전극은 동일한 제2 트랜지스터(T2)의 소스 전극에 연결되고, 다른 전극은 동일한 조립 전극(121, 122)에 연결될 수 있다.
한편, 복수의 서브 화소(SP) 각각에 배치된 발광 소자(130)는 서로 다른 구조를 가질 수 있다. 예를 들어, 발광 소자(130)는 제1 발광 소자(130a), 제2 발광 소자(130b) 및 제3 발광 소자(130c)를 포함할 수 있다. 제1 발광 소자(130a)는 복수의 서브 화소(SP) 중 제1 서브 화소(SP1)에 배치될 수 있고, 제2 발광 소자(130b)는 복수의 서브 화소(SP) 중 제2 서브 화소(SP2)에 배치될 수 있고, 제3 발광 소자(130c)는 복수의 서브 화소(SP) 중 제3 서브 화소(SP3)에 배치될 수 있다. 다만, 발광 소자(130)의 타입은 예시적인 것이며, 발광 소자(130)로 제1 발광 소자(130a), 제2 발광 소자(130b) 및 제3 발광 소자(130c) 중 어느 하나만 사용하거나, 다른 타입의 발광 소자(130)를 사용할 수도 있으며 이에 제한되지 않는다. 또한, 도 2a에서는 설명의 편의를 위해 복수의 서브 화소(SP) 각각에 2개의 발광 소자(130)가 배치된 것으로 도시하였으나, 복수의 서브 화소(SP) 각각에 배치된 발광 소자(130)의 개수는 이에 제한되지 않는다.
도 2a를 참조하면, 복수의 서브 화소(SP) 각각에 배치된 발광 소자(130)는 서로 다른 크기를 가질 수 있다. 예를 들어, 복수의 서브 화소(SP) 중 제1 서브 화소(SP1)에 배치된 제1 발광 소자(130a)는 제2 서브 화소(SP2)에 배치된 제2 발광 소자(130b) 및 제3 서브 화소(SP3)에 배치된 제3 발광 소자(130c) 보다 클 수 있고, 제2 서브 화소(SP2)에 배치된 제2 발광 소자(130b)는 제3 서브 화소(SP3)에 배치된 제3 발광 소자(130c) 보다 클 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(130) 각각은 제1 반도체층(131), 발광층(132), 제2 반도체층(133), 제1 전극(134), 제2 전극(135) 및 봉지층(136)을 포함한다.
제3 패시베이션층(117) 상에 제1 반도체층(131)이 배치되고, 제1 반도체층(131) 상에 제2 반도체층(133)이 배치된다. 제1 반도체층(131) 및 제2 반도체층(133)은 특정 물질에 n형 및 p형의 불순물을 도핑하여 형성된 층일 수 있다. 예를 들어, 제1 반도체층(131) 및 제2 반도체층(133)은 질화 갈륨(GaN), 인듐 알루미늄 인화물(InAlP), 갈륨 비소(GaAs) 등과 같은 물질에 p형 또는 n형의 불순물이 도핑된 층일 수 있다. 그리고 p형의 불순물은 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으나, 이에 제한되지 않는다.
제1 반도체층(131)의 일부분은 제2 반도체층(133) 외측으로 돌출되어 배치될 수 있다. 제1 반도체층(131)의 상면은 제2 반도체층(133)의 하면과 중첩하는 부분과 제2 반도체층(133)의 하면 외측에 배치된 부분으로 이루어질 수 있다. 다만, 제1 반도체층(131)과 제2 반도체층(133)의 크기 및 형상은 다양하게 변형될 수 있으며, 이에 제한되지 않는다.
제1 반도체층(131)과 제2 반도체층(133) 사이에 발광층(132)이 배치된다. 발광층(132)은 제1 반도체층(131) 및 제2 반도체층(133)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(132)은 단층 또는 다중 양자 우물(Multi-Quantum Well, MQW) 구조로 이루어질 수 있고, 예를 들어, 인듐 갈륨 질화물(InGaN) 또는 질화갈륨(GaN) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 반도체층(131)의 하면과 측면을 둘러싸는 제1 전극(134)이 배치된다. 제1 전극(134)은 제1 발광 소자(130)와 조립 전극(121, 122)을 전기적으로 연결하기 위한 전극이다. 제1 전극(134)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 또는 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 또는 이들의 합금과 같은 불투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 반도체층(133)의 상면에 제2 전극(135)이 배치된다. 제2 전극(135)은 후술할 화소 전극(PE)과 제2 반도체층(133)을 전기적으로 연결하는 전극이다. 제2 전극(135)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 반도체층(131), 발광층(132), 제2 반도체층(133), 제1 전극(134) 및 제2 전극(135)의 적어도 일부를 둘러싸는 봉지층(136)이 배치된다. 봉지층(136)은 절연 물질로 이루어져, 제1 반도체층(131), 발광층(132) 및 제2 반도체층(133)을 보호할 수 있다. 봉지층(136)은 발광층(132), 발광층(132)에 인접한 제1 반도체층(131)의 측면 일부 및 발광층(132)에 인접한 제2 반도체층(133)의 측면 일부를 덮도록 배치될 수 있다. 제1 전극(134)과 제2 전극(135)은 봉지층(136)으로부터 노출될 수 있고, 이에, 이후 형성될 화소 전극(PE)과 제2 전극(135)이 전기적으로 연결될 수 있다.
조립 배선(121, 122) 상에 금속층(140)이 배치된다. 구체적으로, 금속층(140)은 제3 패시베이션층(117)과 발광 소자(130) 사이, 발광 소자(130)의 측면의 일부 및 조립 배선(121, 122)과 접하도록 배치된다. 금속층(140)은 제1 조립 배선(121) 및 제2 조립 배선(122) 상에서 제1 조립 배선(121) 및 제2 조립 배선(122)과 중첩하도록 배치된다. 이때, 금속층(140)은 발광 소자(130) 외측의 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 배선(121) 및 제2 조립 배선(122)과 연결된다.
금속층(140)은 제1 부분(141) 및 제2 부분(142)을 포함한다.
제1 부분(141)은 발광 소자(130)와 제3 패시베이션층(117) 사이에 배치된다. 이에, 제1 부분(141)은 발광 소자(130)의 하면과 접하고, 구체적으로, 발광 소자(130)의 제1 전극(134)과 접할 수 있다. 이때, 금속층(140)의 제1 부분(141)은 발광 소자(130)를 제3 패시베이션층(117)에 고정 및 접착시키는 접착층으로 기능할 수 있다.
제2 부분(142)은 발광 소자(130)의 하면으로부터 연장하는 발광 소자(130)의 측면 중 일부에 접할 수 있다. 즉, 제2 부분(142)은 제1 부분(141)으로부터 연장하여 발광 소자(130)의 하면에 인접한 측면 일부와 접할 수 있다. 이에, 제2 부분(142)은 발광 소자(130)의 봉지층(136)의 측면 일부와 접할 수 있다. 또한, 제2 부분(142)은 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 전극(121) 및 제2 조립 전극(122)과 연결될 수 있다.
금속층(140)은 금속 잉크젯 공정으로 형성 가능한 물질로 이루어질 수 있다. 예를 들어, 금속층(140)은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층일 수 있다. 금속층(140)의 제조 공정에 대해서는 도 3a 내지 도 3e를 참조하여 상세히 후술한다.
이어서, 발광 소자(130) 상에 제2 평탄화층(118)이 배치된다. 제2 평탄화층(118)은 발광 소자(130)가 배치된 기판(110)의 상부를 평탄화하며, 금속층(140)과 함께 발광 소자(130)를 기판(110) 상에 고정할 수 있다. 제2 평탄화층(118)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제2 평탄화층(118) 및 제3 패시베이션층(117)에 개구부(OP)가 배치된다. 개구부(OP)는 제1 조립 배선(121) 및 제2 조립 배선(122)의 상면을 노출시킬 수 있다. 또한, 개구부(OP)는 측면이 경사진 형상을 가질 수 있다. 예를 들어, 도 2b를 참조하면, 개구부(OP)는 역사다리꼴 형상일 수 있으나, 이에 제한되는 것은 아니다. 또한, 도 2b를 참조하면, 개구부(OP)는 도전층(121a, 122a)과 중첩할 수 있다.
개구부(OP)의 측면에 반사층(160)이 배치된다. 반사층(160)은 발광 소자(130)로부터 발광된 광 중 발광 소자(130)의 측면으로 진행하는 광을 반사시켜, 전면으로 추출되는 광을 증가시킬 수 있다. 이에, 반사층(160)은 반사율이 높은 금속 물질로 이루어질 수 있다.
반사층(160)은 개구부(OP)의 측면 및 하면에 배치될 수 있다. 이에, 반사층(160)은 개구부(OP)의 측면인 제2 평탄화층(118)의 측면, 제1 조립 전극(121) 중 개구부(OP)에 의해 노출된 상면 및 제2 조립 전극(122) 중 개구부(OP)에 의해 노출된 상면과 접하도록 배치될 수 있다.
도 2b를 참조하면, 반사층(160)은 개구부(OP)의 측면 둘 모두에 배치될 수도 있다. 다만, 이에 제한되지 않고, 반사층(160)은 개구부(OP)의 측면 중 발광 소자(130)에 인접한 측면에 배치될 수 있다. 후술하겠지만, 개구부(OP)를 충진하는 충진층(119)이 블랙 물질로 이루어지므로, 반사층(160)은 반드시 개구부(OP)의 측면 중 발광 소자(130)에 인접한 측면에만 배치되어도 무방할 수 있다.
반사층(160)이 배치된 개구부(OP)를 충진층(119)이 충진한다. 충진층(119)은 개구부(OP)를 충진하여, 개구부(OP)에 의한 단차를 완화할 수 있다.
충진층(119)은 블랙 물질로 이루어질 수 있다. 충진층(119)은 충진층(119) 하부에 배치되는 반사층(160)에 의해 외광이 반사되는 것을 방지하기 위해, 블랙 물질로 이루어질 수 있다.
제2 패시베이션층(118) 상에 화소 전극(PE)이 배치된다.
화소 전극(PE)은 복수의 발광 소자(130)와 연결부(150)를 전기적으로 연결하기 위한 전극이다. 화소 전극(PE)은 복수의 발광 소자(130)와 전기적으로 연결된다. 구체적으로, 화소 전극(PE)은 제2 평탄화층(118)에 형성된 컨택홀을 통해 발광 소자(130), 연결부(150) 및 제2 트랜지스터(T2)에 전기적으로 연결될 수 있다. 따라서 발광 소자(130)의 제2 전극(135), 연결부(150) 및 제2 트랜지스터(T2)의 제2 소스 전극(SE2)은 화소 전극(PE)을 통해 서로 전기적으로 연결될 수 있다. 화소 전극(PE)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
이하에서는 도 3a 내지 도 3e를 참조하여 본 명세서의 일 실시예에 따른 표시 장치(100)의 제조 공정을 보다 상세히 설명하기로 한다.
도 3a 내지 3e는 본 명세서의 일 실시예에 따른 표시 장치의 제조 공정을 설명하기 위한 도면이다.
먼저, 도 3a를 참조하면, 제3 패시베이션층(117) 상에 임시 유기층(390)이 배치된다. 임시 유기층(390)은 발광 소자(130)의 자가 조립 과정에서 발광 소자(130)가 조립될 수 있는 공간인 포켓을 제공할 수 있다.
이어서, 임시 유기층(390)이 배치된 상태에서 자가 조립이 진행되면 제3 패시베이션층(117) 상에 발광 소자(130)가 배치된다. 이때, 발광 소자(130)와 제3 패시베이션층(117) 사이에는 미세 공간이 존재할 수 있다. 발광 소자(130)의 하면과 제3 패시베이션층(117)의 상면이 완벽한 평면이 아닌 굴곡이 있을 수 밖에 없으며, 이에 따라, 발광 소자(130)와 제3 패시베이션층(117)은 완전하게 접하지 않고 부분적으로 접할 수 있다.
이어서, 발광 소자(130)가 자가 조립 공정이 완료된 상태에서 금속 잉크젯 공정이 수행된다. 즉, 발광 소자(130)가 제3 패시베이션층(117) 상에 배치된 상태에서 발광 소자(130)와 제3 패시베이션층(117) 사이에 액체 금속이나 은 페이스트를 잉크젯 공정으로 주입하면, 발광 소자(130)와 제3 패시베이션층(117) 사이에 액체 금속이나 은 페이스트가 스며들 수 있다. 이후 경화 공정을 진행하면 발광 소자(130)와 제3 패시베이션층(117) 사이에 금속층(140)의 제1 부분(141)이 형성된다. 이에, 금속층(140)의 제1 부분(141)은 발광 소자(130) 하부에서 경화되어 발광 소자(130)를 고정하는 기능을 수행할 수 있다.
한편, 도 3a에서는 금속층(140)의 제1 부분(141)만이 형성되는 것으로 도시되었으나, 이에 제한되지 않고, 금속층(140)의 제2 부분(142)의 일부도 형성될 수 있다. 즉, 금속 잉크젯 공정에서 액체 금속이나 은 페이스트의 일부가 발광 소자(130)의 측면까지 도포되어 남는 경우, 경화 공정에서 금속층(140)의 제2 부분(142)의 일부가 제1 부분(141)과 함께 형성될 수도 있다.
다음으로, 도 3b를 참조하면, 먼저, 임시 유기층(390)이 제거된다. 임시 유기층(390)은 자가 조립 공정에서 임시로 사용되는 층이므로, 후속 공정을 위해 제거된다.
이어서, 제3 패시베이션층(117)에 컨택홀 및 개구부(OP)가 형성된다. 제3 패시베이션층(117)에는 연결부(150), 제1 조립 배선(121) 및 제2 조립 배선(122)을 노출시키는 컨택홀 및 제1 조립 배선(121) 및 제2 조립 배선(122)을 노출시키는 개구부가 형성될 수 있다.
이어서, 금속 잉크젯 공정이 수행된다. 이에, 금속층(140)의 제2 부분(142)이 형성될 수 있다. 금속층(140)의 제2 부분(142)은 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 배선(121) 및 제2 조립 배선(122)과 발광 소자(130) 및 금속층(140)의 제1 부분(141)을 연결한다. 금속층(140)의 제2 부분(142)은 금속층(140)의 제1 부분(141)과 동일하게 금속 잉크젯 공정을 통해 형성되므로, 제1 부분(141)과 제2 부분(142) 사이에는 계면이 없고 제1 부분(141)과 제2 부분(142)은 일체로 형성될 수 있으나, 이에 제한되는 것은 아니다.
한편, 도 3b에서는 금속층(140)의 제2 부분(142)이 금속층(140)의 제1 부분(141)과 별개의 공정으로 형성되는 것으로 설명하였으나, 이에 제한되지 않고, 금속층(140)의 제1 부분(141)과 제2 부분(142)은 도 3a에서 설명한 공정에서 동시에 형성될 수도 있다.
다음으로, 도 3c를 참조하면, 제2 평탄화층(118)이 형성된다. 제2 평탄화층(118)은 발광 소자(130), 제1 조립 배선(121) 및 제2 조립 배선(122) 상을 평탄화시킬 수 있다. 한편, 식각 공정과 같은 패터닝 공정을 통해 제2 평탄화층(118)의 개구부(OP)가 형성될 수 있다.
다음으로, 도 3d를 참조하면, 개구부(OP)의 측면에 반사층(160)이 형성된다. 반사층(160)은 증착 공정을 통해 형성될 수 있다. 다만, 이에 제한되지 않고, 반사층(160)도 금속층(140)과 동일하게 금속 잉크젯 공정으로 형성될 수 있다.
다음으로, 도 3e를 참조하면, 개구부(OP)를 충진하는 충진층(119)이 형성되고, 화소 전극(PE)이 형성된다.
자가 조립 방식으로 표시 장치를 제조하는 경우, 발광 소자가 조립될 공간인 포켓을 제공하기 위해 임시 유기층이 사용된다. 발광 소자가 조립된 후, 발광 소자 상부를 평탄화하기 위한 임시 평탄화층이 배치되고, 추후 조립 배선과 발광 소자를 전기적으로 연결하고, 발광 소자와 트랜지스터를 전기적으로 연결하기 위해 임시 유기층과 임시 평탄화층은 제거된다. 이때, 발광 소자가 기판 측에 제대로 고정이 되지 않을 수 있다. 임시 평탄화층을 형성하는 과정에서 임시 평탄화층의 일부가 발광 소자 하부로 침투하여 발광 소자를 고정할 수 있으나, 발광 소자를 고정할 구성요소가 임시 평탄화층의 일부 밖에 없어 발광 소자를 충분히 고정하기 어렵다. 이와 같이, 발광 소자가 충분히 고정되지 않은 경우, 발광 소자가 유실될 수 있다. 또한, 발광 소자가 유실되지 않더라도, 발광 소자의 배치 위치가 변경되어 화소 전극과 저전위 전원이 공급되는 조립 배선이 서로 연결되는 불량이 발생할 수도 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 발광 소자(130)와 제3 패시베이션층(117) 사이에 배치되는 금속층(140)을 사용하여 발광 소자(130)의 고정력을 개선할 수 있다. 금속층(130)은 금속 잉크젯 공정에 의해 형성되므로, 액체 상태로 발광 소자(130) 하부에 주입된 후 경화된다. 이에, 발광 소자(130)는 보다 높은 고정력으로 제3 패시베이션층(117) 상에 고정될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 발광 소자(130)가 유실되거나, 발광 소자(130)가 오정렬되어 발생할 수 있는 화소 전극(PE)과 조립 배선(121, 122)의 연결 문제가 방지될 수 있다.
한편, 발광 소자의 발광층에서 발광된 광은 모든 방향으로 발광된다. 이때, 표시 장치의 전면 방향으로 발광된 광은 정상적으로 표시 장치 외부로 추출되고, 발광 소자의 하부로 발광된 광은 조립 배선에서 반사되어 표시 장치의 전면 방향으로 추출될 수 있다. 다만, 발광 소자의 측부로 발광된 광은 높은 표시 장치의 전면 방향으로 추출되지 못하고, 전반사에 의해 표시 장치 내부에 갇힐 수 있으며, 표시 장치의 광추출 효율이 감소될 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 발광 소자(130)의 측부에 반사층(160)을 배치하여, 발광 효율이 개선될 수 있다. 발광 소자(130)의 측부로 발광된 광은 발광 소자(130)의 측부에 배치된 반사층(160)에서 반사되어 표시 장치(100)의 전면 방향으로 진행할 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 발광 소자(130)에서 발광된 광의 광추출 효율을 개선할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 개구부(OP)에 배치된 반사층(160)에 의한 외광 반사를 저감할 수 있다. 상술한 바와 같은 광추출 효율 개선을 위해 반사층(160)을 배치하는 경우, 외광이 반사층(160)에서 반사되어 사용자에게 시인될 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 블랙 물질로 이루어진 충진층(119)을 개구부(OP)에 배치하여 반사층(160)에 의한 외광 반사를 최소화할 수 있다.
도 4는 본 명세서의 다른 실시예에 따른 표시 장치의 단면도이다. 도 4의 표시 장치(400)는 도 1 내지 도 3e의 표시 장치(100)와 비교하여 충진층(419) 및 반사층(460)만이 상이할 뿐, 다른 구성요소는 실질적으로 동일하므로, 중복 설명을 생략한다.
도 4를 참조하면, 개구부(OP)의 측면에 반사층(460)이 배치된다. 반사층(460)은 발광 소자(130)로부터 발광된 광 중 발광 소자(130)의 측면으로 진행하는 광을 반사시켜, 전면으로 추출되는 광을 증가시킬 수 있다. 이에, 반사층(460)은 반사율이 높은 금속 물질로 이루어질 수 있다.
반사층(460)은 개구부(OP)의 측면 중 발광 소자(130)를 마주보는 측면에 배치될 수 있다. 즉, 반사층(460)은 개구부(OP)의 측면 중 발광 소자(130)로부터 상대적으로 멀리 배치된 측면에 배치될 수 있다. 이에, 반사층(460)은 개구부(OP)의 측면인 제2 평탄화층(118)의 측면 중 발광 소자(130)를 마주보는 측면 및 개구부(OP)의해 노출된 조립 배선(121, 122)의 상면에 접하도록 배치될 수 있다.
반사층(460)는 발광 소자(130)에서 발광된 광이 표시 장치(400)의 전면 방향으로 반사시키기 위한 각도로 배치될 수 있다. 예를 들어, 반사층(460) 중 조립 배선(121, 122)의 상면에 접하는 부분과 개구부(OP)의 측면 중 발광 소자(130)를 마주보는 측면에 접하는 부분이 이루는 각도는 둔각일 수 있다.
도 4를 참조하면, 반사층(460)이 배치된 개구부(OP)를 충진층(419)이 충진한다. 충진층(419)은 개구부(OP)를 충진하여, 개구부(OP)에 의한 단차를 완화할 수 있다.
충진층(419)은 투명 물질로 이루어질 수 있다. 상술한 바와 같이 반사층(460)은 개구부(OP)의 측면 중 발광 소자(130)를 마주보는 측면에 배치될 수 있다. 이에, 발광 소자(130)로부터 발광된 광이 반사층(460)에서 반사되어 표시 장치(400)의 전면 방향으로 진행하기 위해서는, 발광 소자(130)와 반사층(460) 사이의 제2 평탄화층(118) 및 충진층(419)이 투명하여야 한다. 이에, 충진층(419)은 제2 평탄화층(118)의 물질과 동일한 아크릴계 유기물질 중 투명 물질로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(400)에서는 발광 소자(130)와 제3 패시베이션층(117) 사이에 배치되는 금속층(540)을 사용하여 발광 소자(130)의 고정력을 개선할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 발광 소자(130)가 유실되거나, 발광 소자(130)가 오정렬되어 발생할 수 있는 화소 전극(PE)과 조립 배선(121, 122)의 연결 문제가 방지될 수 있다.
또한, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 발광 소자(130)의 측부에 반사층(460)을 배치하여, 발광 효율이 개선될 수 있다. 발광 소자(130)의 측부로 발광된 광은 발광 소자(130)의 측부에 배치된 반사층(460)에서 반사되어 표시 장치(400)의 전면 방향으로 진행할 수 있다. 특히, 반사층(460) 중 조립 배선(121, 122)의 상면에 접하는 부분과 개구부(OP)의 측면 중 발광 소자(130)를 마주보는 측면에 접하는 부분이 이루는 각도는 둔각일 수 있어, 발광 소자(130)에서 발광된 광이 보다 효율적으로 표시 장치(400)의 전면 방향으로 반사될 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는 발광 소자(130)에서 발광된 광의 광추출 효율을 개선할 수 있다.
도 5는 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 5의 표시 장치(500)는 도 1 내지 도 3e의 표시 장치(100)와 비교하여, 제2 평탄화층(518), 제3 평탄화층(519), 금속층(540) 및 반사층(560)만이 상이할 뿐, 다른 구성요소는 실질적으로 동일하므로, 중복 설명을 생략한다.
도 5를 참조하면, 제1 조립 배선(121) 및 제2 조립 배선(122)을 덮는 제2 평탄화층(518)이 배치된다. 제2 평탄화층(518)은 제3 패시베이션층(117) 상부를 평탄화할 수 있다. 제2 평탄화층(518)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제2 평탄화층(518)은 발광 소자(130)를 둘러싸는 개구부(OP)를 가질 수 있다. 이에, 제2 평탄화층(518)은 발광 소자(130)와 이격될 수 있다. 개구부(OP)는 제3 패시베이션층(117)에도 형성되어, 제1 조립 배선(121)의 제1 클래드층(121b) 및 제2 조립 배선(122)의 제2 클래드층(122b)의 상면을 노출시킬 수 있다. 또한, 개구부(OP)는 측면이 경사진 형상을 가질 수 있다. 예를 들어, 도 2b를 참조하면, 개구부(OP)는 역사다리꼴과 유사한 형상일 수 있으나, 이에 제한되는 것은 아니다.
조립 배선(121, 122) 상에 금속층(540)이 배치된다. 구체적으로, 금속층(540)은 제3 패시베이션층(117)과 발광 소자(130) 사이, 발광 소자(130)의 측면의 일부 및 조립 배선(121, 122)과 접하도록 배치된다. 금속층(540)은 제1 조립 배선(121) 및 제2 조립 배선(122) 상에서 제1 조립 배선(121) 및 제2 조립 배선(122)과 중첩하도록 배치된다. 이때, 금속층(540)은 발광 소자(130) 외측의 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 배선(121) 및 제2 조립 배선(122)과 연결된다.
금속층(540)은 제1 부분(541) 및 제2 부분(542)을 포함한다.
제1 부분(541)은 발광 소자(130)와 제3 패시베이션층(117) 사이에 배치된다. 이에, 제1 부분(541)은 발광 소자(130)의 하면과 접하고, 구체적으로, 발광 소자(130)의 제1 전극(134)과 접할 수 있다. 이때, 금속층(540)의 제1 부분(541)은 발광 소자(130)를 제3 패시베이션층(117)에 고정 및 접착시키는 접착층으로 기능할 수 있다.
제2 부분(542)은 발광 소자(130)의 하면으로부터 연장하는 발광 소자(130)의 측면 중 일부에 접할 수 있다. 즉, 제2 부분(542)은 제1 부분(541)으로부터 연장하여 발광 소자(130)의 하면에 인접한 측면 일부와 접할 수 있다. 이에, 제2 부분(542)은 발광 소자(130)의 봉지층(136)의 측면 일부와 접할 수 있다. 또한, 제2 부분(542)은 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 전극(121) 및 제2 조립 전극(122)과 연결될 수 있다.
금속층(540)은 금속 잉크젯 공정으로 형성 가능한 물질로 이루어질 수 있다. 예를 들어, 금속층(540)은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층일 수 있다.
개구부(OP)의 측면에 반사층(560)이 배치된다. 반사층(560)은 발광 소자(130)로부터 발광된 광 중 발광 소자(130)의 측면으로 진행하는 광을 반사시켜, 전면으로 추출되는 광을 증가시킬 수 있다. 이에, 반사층(560)은 반사율이 높은 금속 물질로 이루어질 수 있다.
반사층(560)은 개구부(OP)의 측면에 배치될 수 있다. 이에, 반사층(560)은 개구부(OP)의 측면인 제2 평탄화층(518)의 측면과 접하도록 배치될 수 있다.
반사층(560)은 금속층(540)과 동일 물질로 이루어질 수 있다. 즉, 반사층(560)은 금속 잉크젯 공정으로 형성 가능한 물질로 이루어질 수 있고, 예를 들어, 금속층(540)은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층일 수 있다.
반사층(560)은 금속층(540)과 동일 공정에서 형성될 수 있다. 예를 들어, 반사층(560)은 금속층(540)의 제2 부분(542)과 동일 공정에서 동시에 형성될 수 있다. 다만, 이에 제한되지 않고, 반사층(560)을 형성하기 위한 금속 잉크젯 공정은 금속층(540)을 형성하기 위한 금속 잉크젯 공정 이후에 형성될 수 있다.
반사층(560)을 형성하기 위한 공정 및 금속층(540)을 형성하기 위한 공정은 모두 금속 잉크젯 공정이므로, 반사층(560)과 금속층(540)은 서로 연결될 수 있다. 이에, 도 5에 도시된 바와 같이, 반사층(560)과 금속층(540) 사이에는 계면이 존재하지 않고, 반사층(560)과 금속층(540)은 일체로 이루어질 수 있다. 다만, 이에 제한되지 않고, 반사층(560)과 금속층(540)은 서로 분리될 수도 있다. 또한, 반사층(560)은 금속층(540)과 상이한 물질로 상이한 공정으로 형성될 수도 있다.
반사층(560) 및 발광 소자(130)가 배치된 개구부(OP)를 충진하고, 상부를 평탄화하기 위한 제3 평탄화층(519)이 배치된다. 제3 평탄화층(519)은 개구부(OP)를 충진하고, 제2 평탄화층(518) 상에 배치될 수 있다. 이에, 제3 평탄화층(519)은 개구부(OP)에 의한 단차를 완화할 수 있다. 제3 평탄화층(519)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 발광 소자(130)와 제3 패시베이션층(117) 사이에 배치되는 금속층(540)을 사용하여 발광 소자(130)의 고정력을 개선할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 발광 소자(130)가 유실되거나, 발광 소자(130)가 오정렬되어 발생할 수 있는 화소 전극(PE)과 조립 배선(121, 122)의 연결 문제가 방지될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 발광 소자(130)의 측부에 반사층(560)을 배치하여, 발광 효율이 개선될 수 있다. 발광 소자(130)의 측부로 발광된 광은 발광 소자(130)의 측부에 배치된 반사층(560)에서 반사되어 표시 장치(400)의 전면 방향으로 진행할 수 있다. 특히, 제2 평탄화층(518)의 개구부(OP)는 발광 소자(130)에 인접한 제1 조립 배선(121)의 제1 클래드층(121b) 및 제2 조립 배선(122)의 제2 클래드층(122b)를 노출시키므로, 반사층(560)은 제1 조립 배선(121)의 제1 클래드층(121b) 및 제2 조립 배선(122)의 제2 클래드층(122b) 상에 배치된 금속층(540)의 제2 부분(542)에 연결된다. 따라서, 발광 소자(130)와 반사층(560) 사이의 거리가 감소되어, 발광 소자(130)에서 발광된 광 중 보다 많은 광이 반사층(560)에서 반사될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는 발광 소자(130)에서 발광된 광의 광추출 효율을 개선할 수 있다.
도 6은 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 6의 표시 장치(600)는 도 1 내지 도 3e의 표시 장치(100)와 비교하여, 발광 소자(630), 제2 평탄화층(618) 및 금속층(640)만이 상이할 뿐, 다른 구성요소는 실질적으로 동일하므로, 중복 설명을 생략한다.
제3 패시베이션층(117) 상에 복수의 발광 소자(630)가 배치된다. 도 6을 참조하면, 복수의 발광 소자(630) 각각은 제1 반도체층(631), 발광층(632), 제2 반도체층(633), 제1 전극(634), 제2 전극(635) 및 봉지층(636)을 포함한다.
제3 패시베이션층(117) 상에 제1 반도체층(631)이 배치되고, 제1 반도체층(631) 상에 제2 반도체층(633)이 배치된다. 제1 반도체층(631) 및 제2 반도체층(633)은 특정 물질에 n형 및 p형의 불순물을 도핑하여 형성된 층일 수 있다. 예를 들어, 제1 반도체층(631) 및 제2 반도체층(633)은 질화 갈륨(GaN), 인듐 알루미늄 인화물(InAlP), 갈륨 비소(GaAs) 등과 같은 물질에 p형 또는 n형의 불순물이 도핑된 층일 수 있다. 그리고 p형의 불순물은 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으나, 이에 제한되지 않는다.
제1 반도체층(631)과 제2 반도체층(633) 사이에 발광층(632)이 배치된다. 발광층(632)은 제1 반도체층(631) 및 제2 반도체층(633)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(632)은 단층 또는 다중 양자 우물(Multi-Quantum Well, MQW) 구조로 이루어질 수 있고, 예를 들어, 인듐 갈륨 질화물(InGaN) 또는 질화갈륨(GaN) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 반도체층(631)의 하면에 제1 전극(634)이 배치된다. 제1 전극(634)은 발광 소자(630)와 조립 전극(121, 122)을 전기적으로 연결하기 위한 전극이다. 제1 전극(634)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 또는 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 또는 이들의 합금과 같은 불투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 반도체층(633)의 상면에 제2 전극(635)이 배치된다. 제2 전극(635)은 후술할 화소 전극(PE)과 제2 반도체층(633)을 전기적으로 연결하는 전극이다. 제2 전극(635)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 반도체층(631), 발광층(632), 제2 반도체층(633) 및 제2 전극(635)의 적어도 일부를 둘러싸는 봉지층(636)이 배치된다. 봉지층(636)은 절연 물질로 이루어져, 제1 반도체층(631), 발광층(632) 및 제2 반도체층(633)을 보호할 수 있다. 봉지층(636)은 제1 반도체층(631), 발광층(632) 및 제2 반도체층(633)의 측면을 덮도록 배치될 수 있다. 제1 전극(634)과 제2 전극(635)은 봉지층(636)으로부터 노출될 수 있고, 이에, 이후 형성될 화소 전극(PE)과 제2 전극(635)이 전기적으로 연결될 수 있다.
발광 소자(630)의 단면은 하면으로부터 상면으로 갈수록 폭이 감소하는 형상을 가질 수 있다. 예를 들어, 발광 소자(630)의 단면은 도 6에 도시된 바와 같이 사다리꼴 형상일 수 있다. 즉, 단면 상에서 제2 전극(635), 제2 반도체층(633), 발광층(632), 제1 반도체층(631), 제1 전극(634)의 순서로 단면 폭이 증가할 수 있다.
조립 배선(121, 122) 상에 금속층(640)이 배치된다. 구체적으로, 금속층(640)은 제3 패시베이션층(117)과 발광 소자(630) 사이, 발광 소자(630)의 측면 및 조립 배선(121, 122)과 접하도록 배치된다. 금속층(640)은 제1 조립 배선(121) 및 제2 조립 배선(122) 상에서 제1 조립 배선(121) 및 제2 조립 배선(122)과 중첩하도록 배치된다. 이때, 금속층(640)은 발광 소자(630) 외측의 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 배선(121)의 제1 클래드층(121b) 및 제2 조립 배선(122)의 제2 클래드층(122b)과 연결된다.
금속층(640)은 제1 부분(641), 제2 부분(642) 및 제3 부분(643)을 포함한다.
제1 부분(641)은 발광 소자(630)와 제3 패시베이션층(117) 사이에 배치된다. 이에, 제1 부분(641)은 발광 소자(630)의 하면과 접하고, 구체적으로, 발광 소자(630)의 제1 전극(634)과 접할 수 있다. 이때, 금속층(640)의 제1 부분(641)은 발광 소자(630)를 제3 패시베이션층(117)에 고정 및 접착시키는 접착층으로 기능할 수 있다.
제2 부분(642)은 제1 부분(641)과 제1 조립 배선(121) 및 제2 조립 배선(122)을 연결할 수 있다. 제2 부분(642)은 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 전극(121)의 제1 클래드 전극(121b) 및 제2 조립 전극(122)의 제2 클래드 전극(122b)과 연결될 수 있다.
제3 부분(643)은 발광 소자(630)의 측면 전체에 접하도록 배치될 수 있다. 제3 부분(643)은 발광 소자(630)의 봉지층(636)에 접하도록 배치될 수 있다. 또한, 도 6에 도시된 바와 같이, 제3 부분(643)은 발광 소자(630)의 상면의 일부와 접하도록 배치될 수도 있다.
금속층(640)은 금속 잉크젯 공정으로 형성 가능한 물질로 이루어질 수 있다. 예를 들어, 금속층(640)은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층일 수 있다. 금속층(640)의 제조 공정에 대해서는 도 7a 내지 도 7e를 참조하여 상세히 후술한다.
이어서, 발광 소자(630) 상에 제2 평탄화층(618)이 배치된다. 제2 평탄화층(618)은 제1 조립 배선(121), 제2 조립 배선(122) 및 발광 소자(630)가 배치된 기판(110)의 상부를 평탄화하며, 금속층(640)과 함께 발광 소자(630)를 기판(110) 상에 고정할 수 있다. 이에, 제2 평탄화층(618)은 발광 소자(630)의 측면에 배치된 금속층(640)과 접할 수 있다. 제2 평탄화층(618)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
이하에서는 도 7a 내지 도 7e를 참조하여 본 명세서의 또 다른 실시예에 따른 표시 장치(600)의 제조 공정을 보다 상세히 설명하기로 한다.
도 7a 내지 7e는 본 명세서의 또 다른 실시예에 따른 표시 장치의 제조 공정을 설명하기 위한 도면이다.
먼저, 도 7a를 참조하면, 제3 패시베이션층(117) 상에 임시 유기층(690)이 배치된다. 임시 유기층(690)은 발광 소자(630)의 자가 조립 과정에서 발광 소자(630)가 조립될 수 있는 공간인 포켓을 제공할 수 있다.
이어서, 임시 유기층(690)이 배치된 상태에서 자가 조립이 진행되면 제3 패시베이션층(117) 상에 발광 소자(630)가 배치된다. 이때, 발광 소자(630)와 제3 패시베이션층(117) 사이에는 미세 공간이 존재할 수 있다. 발광 소자(630)의 하면과 제3 패시베이션층(117)의 상면이 완벽한 평면이 아닌 굴곡이 있을 수 밖에 없으며, 이에 따라, 발광 소자(630)와 제3 패시베이션층(117)은 완전하게 접하지 않고 부분적으로 접할 수 있다.
다음으로, 도 7b를 참조하면, 제3 패시베이션층(117)에 개구부가 형성되어 제1 조립 배선(121)의 제1 클래드층(121b) 및 제2 조립 배선(122)의 제2 클래드층(122b)의 일부가 노출될 수 있다.
이어서, 금속 잉크젯 공정이 수행된다. 즉, 발광 소자(630)가 제3 패시베이션층(117) 상에 배치된 상태에서 발광 소자(630)와 임시 유기층(690) 사이에 임시 금속층(649)을 형성한다. 발광 소자(630)를 둘러싸는 임시 유기층(690)의 포켓에 액체 금속이나 은 페이스트를 잉크젯 공정으로 주입하면, 발광 소자(630)와 제3 패시베이션층(117) 사이에 액체 금속이나 은 페이스트가 스며들 수 있다. 이후 경화 공정을 진행하면 발광 소자(630)와 제3 패시베이션층(117) 사이 및 발광 소자(630)와 임시 유기층(690) 사이에 임시 금속층(649)이 형성된다.
다음으로, 도 7c를 참조하면, 발광 소자(630) 및 임시 금속층(639) 상에 포토레지스트(PR)을 배치한다. 포토레지스트(PR)는 발광 소자(630)의 상면과 완전히 중첩하고, 발광 소자(630)에 인접한 임시 금속층(639)의 상면 일부에 중첩하도록 배치될 수 있다.
다음으로, 도 7d를 참조하면, 에칭 공정을 통해 금속층(640)을 형성한다. 도 7c에 도시된 바와 같은 포토레지스트(PR)를 배치한 상태에서 에칭 공정을 진행하면, 제3 패시베이션층(117)과 발광 소자(630) 사이의 금속층(640)의 제1 부분(641), 발광 소자(630)의 측면 전체에 접하는 금속층(640)의 제3 부분(643) 및 제1 부분(641)과 제3 부분(643)을 연결하는 제2 부분(642)이 형성될 수 있다.
이어서, 임시 유기층(690)이 제거된다. 임시 유기층(690)은 자가 조립 공정에서 임시로 사용되는 층이므로, 후속 공정을 위해 제거된다.
다음으로, 도 7e를 참조하면, 제2 평탄화층(618)이 형성된다. 제2 평탄화층(618)은 발광 소자(630), 제1 조립 배선(121) 및 제2 조립 배선(122) 상을 평탄화시킬 수 있다.
이어서, 제2 평탄화층(618) 상에 화소 전극(PE)이 형성된다.
본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 발광 소자(630)와 제3 패시베이션층(117) 사이에 배치되는 금속층(640)을 사용하여 발광 소자(630)의 고정력을 개선할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 발광 소자(630)가 유실되거나, 발광 소자(630)가 오정렬되어 발생할 수 있는 화소 전극(PE)과 조립 배선(121, 122)의 연결 문제가 방지될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 발광 소자(630)와 접하도록 금속층(640)을 배치하여, 발광 효율이 개선될 수 있다. 발광 소자(630)의 측부로 발광된 광은 발광 소자(630)의 측면에 접하도록 배치된 금속층(640)의 제3 부분(643)에서 반사된다. 즉, 금속층(640)이 발광 소자(630)의 측면에 접하므로, 금속층(640)과 발광 소자(630) 사이의 거리가 최소화될 수 있다. 이에, 금속층(640)의 제3 부분(643)에서 반사된 광은 바로 발광 소자(630)의 제2 전극(635)을 통해 표시 장치(600)의 전면 방향으로 방출될 수도 있고, 발광 소자(630)의 내부에서 전반사되다가 발광 소자(630)의 제2 전극(635)을 통해 표시 장치(600)의 전면 방향으로 방출될 수도 있다. 따라서, 발광 소자(630)에서 발광된 광이 유실 없이 표시 장치(600)의 전면 방향으로 반사될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 발광 소자(630)에서 발광된 광의 광추출 효율을 개선할 수 있다.
도 8은 본 명세서의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 8의 표시 장치(800)는 도 6 내지 도 7e의 표시 장치(600)와 비교하여, 발광 소자(830), 제2 평탄화층(818) 및 금속층(840)만이 상이할 뿐, 다른 구성요소는 실질적으로 동일하므로, 중복 설명을 생략한다.
제3 패시베이션층(117) 상에 복수의 발광 소자(830)가 배치된다. 도 6을 참조하면, 복수의 발광 소자(830) 각각은 제1 반도체층(831), 발광층(832), 제2 반도체층(833), 제1 전극(834), 제2 전극(835) 및 봉지층(836)을 포함한다.
제3 패시베이션층(117) 상에 제1 반도체층(831)이 배치되고, 제1 반도체층(831) 상에 제2 반도체층(833)이 배치된다. 제1 반도체층(831) 및 제2 반도체층(833)은 특정 물질에 n형 및 p형의 불순물을 도핑하여 형성된 층일 수 있다. 예를 들어, 제1 반도체층(831) 및 제2 반도체층(833)은 질화 갈륨(GaN), 인듐 알루미늄 인화물(InAlP), 갈륨 비소(GaAs) 등과 같은 물질에 p형 또는 n형의 불순물이 도핑된 층일 수 있다. 그리고 p형의 불순물은 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으나, 이에 제한되지 않는다.
제1 반도체층(831)과 제2 반도체층(833) 사이에 발광층(832)이 배치된다. 발광층(832)은 제1 반도체층(831) 및 제2 반도체층(833)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(832)은 단층 또는 다중 양자 우물(Multi-Quantum Well, MQW) 구조로 이루어질 수 있고, 예를 들어, 인듐 갈륨 질화물(InGaN) 또는 질화갈륨(GaN) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 반도체층(831)의 하면에 제1 전극(834)이 배치된다. 제1 전극(834)은 발광 소자(830)와 조립 전극(121, 122)을 전기적으로 연결하기 위한 전극이다. 제1 전극(834)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 또는 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 또는 이들의 합금과 같은 불투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
제2 반도체층(833)의 상면에 제2 전극(835)이 배치된다. 제2 전극(835)은 후술할 화소 전극(PE)과 제2 반도체층(833)을 전기적으로 연결하는 전극이다. 제2 전극(835)은 도전성 물질, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질 등으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 반도체층(831), 발광층(832), 제2 반도체층(833) 및 제2 전극(835)의 적어도 일부를 둘러싸는 봉지층(836)이 배치된다. 봉지층(836)은 절연 물질로 이루어져, 제1 반도체층(831), 발광층(832) 및 제2 반도체층(833)을 보호할 수 있다. 봉지층(836)은 제1 반도체층(831), 발광층(832) 및 제2 반도체층(833)의 측면을 덮도록 배치될 수 있다. 제1 전극(834)과 제2 전극(835)은 봉지층(836)으로부터 노출될 수 있고, 이에, 이후 형성될 화소 전극(PE)과 제2 전극(835)이 전기적으로 연결될 수 있다.
발광 소자(830)의 단면은 하면으로부터 상면으로 갈수록 폭이 증가하는 형상을 가질 수 있다. 예를 들어, 발광 소자(830)의 단면은 도 8에 도시된 바와 같이 역 사다리꼴 형상일 수 있다. 즉, 단면 상에서 제2 전극(835), 제2 반도체층(833), 발광층(832), 제1 반도체층(831), 제1 전극(834)의 순서로 단면 폭이 감소할 수 있다.
조립 배선(121, 122) 상에 금속층(840)이 배치된다. 구체적으로, 금속층(840)은 제3 패시베이션층(117)과 발광 소자(830) 사이, 발광 소자(830)의 측면 및 조립 배선(121, 122)과 접하도록 배치된다. 금속층(840)은 제1 조립 배선(121) 및 제2 조립 배선(122) 상에서 제1 조립 배선(121) 및 제2 조립 배선(122)과 중첩하도록 배치된다. 이때, 금속층(840)은 발광 소자(830) 외측의 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 배선(121)의 제1 클래드층(121b) 및 제2 조립 배선(122)의 제2 클래드층(122b)과 연결된다.
금속층(840)은 제1 부분(841), 제2 부분(842) 및 제3 부분(843)을 포함한다.
제1 부분(841)은 발광 소자(830)와 제3 패시베이션층(117) 사이에 배치된다. 이에, 제1 부분(841)은 발광 소자(830)의 하면과 접하고, 구체적으로, 발광 소자(830)의 제1 전극(834)과 접할 수 있다. 이때, 금속층(840)의 제1 부분(841)은 발광 소자(830)를 제3 패시베이션층(117)에 고정 및 접착시키는 접착층으로 기능할 수 있다.
제2 부분(842)은 제1 부분(841)과 제1 조립 배선(121) 및 제2 조립 배선(122)을 연결할 수 있다. 제2 부분(842)은 제3 패시베이션층(117)의 컨택홀을 통해 제1 조립 전극(121)의 제1 클래드 전극(121b) 및 제2 조립 전극(122)의 제2 클래드 전극(122b)과 연결될 수 있다.
제3 부분(843)은 발광 소자(830)의 측면 전체에 접하도록 배치될 수 있다. 제3 부분(843)은 발광 소자(830)의 봉지층(836)에 접하도록 배치될 수 있다. 또한, 도 68에 도시된 바와 같이, 제3 부분(843)은 발광 소자(830)의 상면의 일부와 접하도록 배치될 수도 있다.
금속층(840)은 금속 잉크젯 공정으로 형성 가능한 물질로 이루어질 수 있다. 예를 들어, 금속층(840)은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층일 수 있다.
이어서, 발광 소자(830) 상에 제2 평탄화층(818)이 배치된다. 제2 평탄화층(818)은 제1 조립 배선(121), 제2 조립 배선(122) 및 발광 소자(830)가 배치된 기판(110)의 상부를 평탄화하며, 금속층(840)과 함께 발광 소자(830)를 기판(110) 상에 고정할 수 있다. 이에, 제2 평탄화층(818)은 발광 소자(830)의 측면에 배치된 금속층(840)과 접할 수 있다. 제2 평탄화층(818)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 발광 소자(830)와 제3 패시베이션층(117) 사이에 배치되는 금속층(840)을 사용하여 발광 소자(830)의 고정력을 개선할 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 발광 소자(830)가 유실되거나, 발광 소자(830)가 오정렬되어 발생할 수 있는 화소 전극(PE)과 조립 배선(121, 122)의 연결 문제가 방지될 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 발광 소자(830)와 접하도록 금속층(840)을 배치하여, 발광 효율이 개선될 수 있다. 발광 소자(830)의 측부로 발광된 광은 발광 소자(830)의 측면에 접하도록 배치된 금속층(840)의 제3 부분(843)에서 반사된다. 즉, 금속층(840)이 발광 소자(830)의 측면에 접하므로, 금속층(840)과 발광 소자(830) 사이의 거리가 최소화될 수 있다. 이에, 금속층(840)의 제3 부분(843)에서 반사된 광은 바로 발광 소자(830)의 제2 전극(835)을 통해 표시 장치(800)의 전면 방향으로 방출될 수도 있고, 발광 소자(830)의 내부에서 전반사되다가 발광 소자(830)의 제2 전극(835)을 통해 표시 장치(800)의 전면 방향으로 방출될 수도 있다. 따라서, 발광 소자(830)에서 발광된 광이 유실 없이 표시 장치(800)의 전면 방향으로 반사될 수 있다. 또한, 금속층(840) 중 발광 소자(630)의 측면에 접하는 제3 부분(843)과 금속층(840)의 제1 부분(841)이 이루는 각도는 둔각일 수 있어, 발광 소자(830)에서 발광된 광이 보다 효율적으로 표시 장치(800)의 전면 방향으로 반사될 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 발광 소자(830)에서 발광된 광의 광추출 효율을 개선할 수 있다.
본 명세서의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 기판, 기판 상에서 복수의 서브 화소에 배치되고, 서로 이격되어 배치된 제1 조립 배선 및 제2 조립 배선, 제1 조립 배선 및 제2 조립 배선을 덮는 패시베이션층, 패시베이션층 상에서 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 제1 전극, 제1 반도체층, 발광층, 제2 반도체층 및 제2 전극을 포함하는 발광 소자 및 패시베이션층과 발광 소자 사이에 배치되고, 제1 조립 배선 및 제2 조립 배선과 연결된 금속층을 포함한다.
본 명세서의 다른 특징에 따르면, 금속층은 발광 소자의 하면 및 측면 중 일부에 접할 수 있다.
본 명세서의 또 다른 특징에 따르면, 금속층은 패시베이션층의 컨택홀을 통해 제1 조립 배선 및 제2 조립 배선과 연결될 수 있다.
본 명세서의 또 다른 특징에 따르면, 표시 장치는 발광 소자 상부를 평탄화하는 평탄화층을 더 포함하고, 평탄화층 및 패시베이션층에 제1 조립 배선 및 제2 조립 배선의 상면을 노출하고, 측면이 경사진 개구부가 배치될 수 있다.
본 명세서의 또 다른 특징에 따르면, 표시 장치는 개구부의 측면에 배치되는 반사층을 더 포함할 수 있다.
본 명세서의 또 다른 특징에 따르면, 반사층은 개구부의 측면 중 적어도 발광 소자에 인접한 측면에 배치될 수 있다.
본 명세서의 또 다른 특징에 따르면, 표시 장치는 반사층이 배치된 개구부를 충진하는 충진층을 포함하고, 충진층은 블랙 물질로 이루어질 수 있다.
본 명세서의 또 다른 특징에 따르면, 반사층은 개구부의 측면 중 발광 소자를 마주보는 측면에 배치될 수 있다.
본 명세서의 또 다른 특징에 따르면, 표시 장치는 반사층이 배치된 개구부를 충진하는 충진층을 더 포함하고, 충진층은 투명 물질로 이루어질 수 있다.
본 명세서의 또 다른 특징에 따르면, 제1 조립 배선 및 제2 조립 배선 각각은 도전층 및 도전층을 덮고 발광 소자 측으로 연장되는 클래드층을 포함하고, 개구부는 도전층과 중첩할 수 있다.
본 명세서의 또 다른 특징에 따르면, 표시 장치는 제1 조립 배선 및 제2 조립 배선을 덮고, 발광 소자를 둘러싸고, 측면이 경사진 개구부가 배치되는 평탄화층 및 개구부의 측면에 배치된 반사층을 더 포함할 수 있다.
본 명세서의 또 다른 특징에 따르면, 반사층은 금속층과 연결될 수 있다.
본 명세서의 또 다른 특징에 따르면, 반사층은 금속층과 동일 물질로 이루어질 수 있다.
본 명세서의 또 다른 특징에 따르면, 금속층은 발광 소자의 하면 및 측면 전체에 접하도록 배치될 수 있다.
본 명세서의 또 다른 특징에 따르면, 발광 소자의 단면은 하면으로부터 상면으로 갈수록 폭이 증가하는 형상을 가질 수 있다.
본 명세서의 또 다른 특징에 따르면, 발광 소자의 단면은 하면으로부터 상면으로 갈수록 폭이 감소하는 형상을 가질 수 있다.
본 명세서의 또 다른 특징에 따르면, 표시 장치는 제1 조립 배선, 제2 조립 배선 및 발광 소자를 상부를 평탄화하는 평탄화층을 더 포함하고, 평탄화층은 발광 소자의 측면에 배치된 금속층과 접할 수 있다.
본 명세서의 또 다른 특징에 따르면, 금속층은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층일 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 400, 600, 800: 표시 장치
PN: 표시 패널
GD: 게이트 구동부
DD: 데이터 구동부
TC: 타이밍 컨트롤러
SCAN: 스캔 신호
Vdata: 데이터 전압
SP: 서브 화소
SP1: 제1 서브 화소
SP2: 제2 서브 화소
SP3: 제3 서브 화소
SL: 스캔 배선
DL: 데이터 배선
RL: 기준 배선
VDD: 고전위 전원 배선
VDDA: 보조 고전위 전원 배선
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 제1 패시베이션층
115: 제1 평탄화층
116: 제2 패시베이션층
117: 제3 패시베이션층
118, 518, 618, 818: 제2 평탄화층
119, 419: 충진층
519: 제3 평탄화층
LS: 차광층
T1: 제1 트랜지스터
ACT1: 제1 액티브층
GE1: 제1 게이트 전극
SE1: 제1 소스 전극
DE1: 제1 드레인 전극
T2: 제2 트랜지스터
ACT2: 제2 액티브층
GE2: 제2 게이트 전극
SE2: 제2 소스 전극
DE2: 제2 드레인 전극
T3: 제3 트랜지스터
ACT3: 제3 액티브층
GE3: 제3 게이트 전극
SE3: 제3 소스 전극
DE3: 제3 드레인 전극
Cst: 스토리지 커패시터
SC1: 제1 커패시터 전극
SC2: 제2 커패시터 전극
SC3: 제3 커패시터 전극
121: 제1 조립 전극
121a: 제1 도전층
121b: 제1 클래드층
122: 제2 조립 전극
122a: 제2 도전층
122b: 제2 클래드층
130, 630, 830: 발광 소자
130a: 제1 발광 소자
130b: 제2 발광 소자
130c: 제3 발광 소자
131, 631, 831: 제1 반도체층
132, 632, 832: 발광층
133, 633, 833: 제2 반도체층
134, 634, 834: 제1 전극
135, 635, 835: 제2 전극
136, 636, 836: 봉지층
140, 540, 640, 840: 금속층
141, 541, 641, 841: 제1 부분
142, 542, 642, 842: 제2 부분:
643, 843: 제3 부분
649: 임시 금속층
150: 연결부
150a: 제1 연결층
150b: 제2 연결층
160, 460, 560: 반사층
390, 690: 임시 유기층
PR: 포토레지스트
PE: 화소 전극

Claims (18)

  1. 복수의 서브 화소를 포함하는 기판;
    상기 기판 상에서 복수의 서브 화소에 배치되고, 서로 이격되어 배치된 제1 조립 배선 및 제2 조립 배선;
    상기 제1 조립 배선 및 상기 제2 조립 배선을 덮는 패시베이션층;
    상기 패시베이션층 상에서 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 배치되고, 제1 전극, 제1 반도체층, 발광층, 제2 반도체층 및 제2 전극을 포함하는 발광 소자; 및
    상기 패시베이션층과 상기 발광 소자 사이에 배치되고, 상기 제1 조립 배선 및 상기 제2 조립 배선과 연결된 금속층을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 금속층은 상기 발광 소자의 하면 및 측면 중 일부에 접하는, 표시 장치.
  3. 제1항에 있어서,
    상기 금속층은 상기 패시베이션층의 컨택홀을 통해 상기 제1 조립 배선 및 상기 제2 조립 배선과 연결되는, 표시 장치.
  4. 제1항에 있어서,
    상기 발광 소자 상부를 평탄화하는 평탄화층을 더 포함하고,
    상기 평탄화층 및 상기 패시베이션층에 상기 제1 조립 배선 및 상기 제2 조립 배선의 상면을 노출하고, 측면이 경사진 개구부가 배치되는, 표시 장치.
  5. 제4항에 있어서,
    상기 개구부의 측면에 배치되는 반사층을 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 반사층은 상기 개구부의 측면 중 적어도 상기 발광 소자에 인접한 측면에 배치되는, 표시 장치.
  7. 제6항에 있어서,
    상기 반사층이 배치된 상기 개구부를 충진하는 충진층을 포함하고,
    상기 충진층은 블랙 물질로 이루어지는, 표시 장치.
  8. 제5항에 있어서,
    상기 반사층은 상기 개구부의 측면 중 상기 발광 소자를 마주보는 측면에 배치되는, 표시 장치.
  9. 제8항에 있어서,
    상기 반사층이 배치된 상기 개구부를 충진하는 충진층을 더 포함하고,
    상기 충진층은 투명 물질로 이루어지는, 표시 장치.
  10. 제4항에 있어서,
    상기 제1 조립 배선 및 상기 제2 조립 배선 각각은 도전층 및 상기 도전층을 덮고 상기 발광 소자 측으로 연장되는 클래드층을 포함하고,
    상기 개구부는 상기 도전층과 중첩하는, 표시 장치.
  11. 제1항에 있어서,
    상기 제1 조립 배선 및 상기 제2 조립 배선을 덮고, 상기 발광 소자를 둘러싸고, 측면이 경사진 개구부가 배치되는 평탄화층; 및
    상기 개구부의 측면에 배치된 반사층을 더 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 반사층은 상기 금속층과 연결되는, 표시 장치.
  13. 제11항에 있어서,
    상기 반사층은 상기 금속층과 동일 물질로 이루어지는, 표시 장치.
  14. 제1항에 있어서,
    상기 금속층은 상기 발광 소자의 하면 및 측면 전체에 접하도록 배치되는, 표시 장치.
  15. 제14항에 있어서,
    상기 발광 소자의 단면은 하면으로부터 상면으로 갈수록 폭이 증가하는 형상을 갖는, 표시 장치.
  16. 제14항에 있어서,
    상기 발광 소자의 단면은 하면으로부터 상면으로 갈수록 폭이 감소하는 형상을 갖는, 표시 장치.
  17. 제14항에 있어서,
    상기 제1 조립 배선, 상기 제2 조립 배선 및 상기 발광 소자를 상부를 평탄화하는 평탄화층을 더 포함하고,
    상기 평탄화층은 상기 발광 소자의 측면에 배치된 상기 금속층과 접하는, 표시 장치.
  18. 제1항에 있어서,
    상기 금속층은 액체 금속 또는 은 페이스트(Ag paste)가 경화된 층인, 표시 장치.
KR1020220187118A 2022-12-28 2022-12-28 표시 장치 KR20240104657A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220187118A KR20240104657A (ko) 2022-12-28 2022-12-28 표시 장치
US18/532,447 US20240224667A1 (en) 2022-12-28 2023-12-07 Display device
CN202311801890.1A CN118263277A (zh) 2022-12-28 2023-12-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220187118A KR20240104657A (ko) 2022-12-28 2022-12-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20240104657A true KR20240104657A (ko) 2024-07-05

Family

ID=91608364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220187118A KR20240104657A (ko) 2022-12-28 2022-12-28 표시 장치

Country Status (3)

Country Link
US (1) US20240224667A1 (ko)
KR (1) KR20240104657A (ko)
CN (1) CN118263277A (ko)

Also Published As

Publication number Publication date
US20240224667A1 (en) 2024-07-04
CN118263277A (zh) 2024-06-28

Similar Documents

Publication Publication Date Title
KR20200079817A (ko) 표시 장치
KR102722115B1 (ko) 유기 발광 다이오드 표시 장치 및 그 제조 방법
KR102650144B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR20240104657A (ko) 표시 장치
US20240258291A1 (en) Display device
US12094919B2 (en) Display device including reflective layers and light conversion layer on bottom of LED reflective layer on top of LED
KR20240094825A (ko) 표시 장치
EP4391052A1 (en) Display device
KR20240106296A (ko) 표시 장치
KR20240094728A (ko) 표시 장치
US20240222559A1 (en) Light emitting element and display device including the same
US20240145634A1 (en) Display device
KR20240103342A (ko) 표시 장치
US20250029968A1 (en) Display device comprising semiconductor light-emitting elements
KR20240104723A (ko) 표시 장치
KR20240062744A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240119598A (ko) 표시 장치
KR20240106343A (ko) 표시 장치
KR20230153785A (ko) 양면 발광형 투명 표시 장치
KR20250009700A (ko) 표시 장치
KR20240175350A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240119287A (ko) 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
KR20250010394A (ko) 표시 장치
KR20240104650A (ko) 표시 장치
KR20240080281A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20221228

PG1501 Laying open of application