KR20240026665A - 테스트 슬롯 병렬 진단 장치 - Google Patents
테스트 슬롯 병렬 진단 장치 Download PDFInfo
- Publication number
- KR20240026665A KR20240026665A KR1020220104811A KR20220104811A KR20240026665A KR 20240026665 A KR20240026665 A KR 20240026665A KR 1020220104811 A KR1020220104811 A KR 1020220104811A KR 20220104811 A KR20220104811 A KR 20220104811A KR 20240026665 A KR20240026665 A KR 20240026665A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- diagnostic
- signal
- slot
- test slot
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 387
- 238000003745 diagnosis Methods 0.000 claims abstract description 71
- 230000004044 response Effects 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명의 목적은, 테스트 장치에 구비된 테스트 슬롯들을 동시에 진단할 수 있는, 테스트 슬롯 병렬 진단 장치를 제공하는 것이며, 이를 위해, 본 발명에 따른 테스트 슬롯 병렬 진단 장치는, 테스트 대상 스토리지 소자가 연결되는 테스트 슬롯들을 포함하는 테스트 장치 및 상기 테스트 슬롯들에 1대1로 삽입되어 상기 테스트 슬롯들의 정상동작 여부를 진단하는 진단 보드들을 포함하고, 상기 테스트 장치는 테스트 슬롯 별로 해당 테스트 슬롯의 진단을 위한 진단 명령을 생성하여 해당 테스트 슬롯에 삽입된 진단 보드로 전송하고, 상기 진단 명령에 따라 진단 보드들 각각에서 생성되는 진단 정보들을 획득하여 상기 테스트 슬롯들 각각의 정상동작 여부를 동시에 진단할 수 있다.
Description
본 발명은 스토리지 소자들이 연결되는 테스트 슬롯들을 진단하는 진단 장치에 관한 것이다.
데이터 저장을 위해 다양한 종류의 스토리지(Storage) 소자들이 이용되고 있다.
스토리지 소자들 중, 솔리드 스테이트 드라이브(Solid State Drive: SSD)는 플래시 및 DDR 등과 같은 메모리를 기반으로 하며, 하드 디스크 드라이브(Hard Disk Drive: HDD)에서 필수적으로 사용되는 모터와 기계적 구동장치를 포함하지 않는다. 따라서, SSD는 작동 시, 열과 소음이 거의 발생되지 않고, 외부충격에 강할 뿐 아니라, 데이터 전송 속도에 있어서 HDD에 비해 수십 배 이상 향상된 성능을 보이므로, 그 이용이 급증하고 있다.
SSD가 정상적으로 동작하는지 여부를 진단하기 위해 테스트 장치가 이용된다. 테스트 장치는 SSD 뿐만 아니라, 다양한 종류의 반도체 소자를 테스트하기 위해 이용된다.
테스트 장치에는 복수의 SSD들 및 복수의 반도체 소자들을 테스트하기 위해, 복수의 테스트 슬롯들이 구비된다. 즉, 테스트 슬롯들 각각에는 SSD 또는 반도체 소자가 장착되며, 테스트 장치에 의해 SSD 또는 반도체 소자의 정상여부가 테스트될 수 있다.
그러나, 테스트 슬롯들 각각에 대한 신뢰성이 확보되어야 만, 테스트 장치의 신뢰성이 확보될 수 있다. 따라서, 테스트 슬롯들의 신뢰성을 확보하기 위한 진단과정이 선행되어야 하며, 테스트 장치가 이용되는 중에도, 정기적으로 또는 비정기적으로 테스트 슬롯들의 정상동작 여부가 진단되어야 한다.
이를 위해, 종래에는 테스트 장치와 독립적으로 구비된 진단 장치가 테스트 슬롯에 장착되어, 테스트 슬롯의 정상동작 여부가 진단되었다.
그러나, 종래에는 진단 장치가 삽입되는 테스트 슬롯에 대해서만 정상동작 여부가 진단되었으며, 따라서, 테스트 장치에 구비된 모든 테스트 슬롯들이 진단되기 위해서는, 모든 테스트 슬롯들에 순차적으로 진단 장치가 삽입되어야 했다.
따라서, 종래에는 테스트 장치의 테스트 슬롯들을 진단하기 위해 많은 시간 및 절차들이 요구되었다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 테스트 장치에 구비된 테스트 슬롯들을 동시에 진단할 수 있는, 테스트 슬롯 병렬 진단 장치를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명에 따른 테스트 슬롯 병렬 진단 장치는, 테스트 대상 스토리지 소자가 연결되는 테스트 슬롯들을 포함하는 테스트 장치 및 상기 테스트 슬롯들에 1대1로 삽입되어 상기 테스트 슬롯들의 정상동작 여부를 진단하는 진단 보드들을 포함하고, 상기 테스트 장치는 테스트 슬롯 별로 해당 테스트 슬롯의 진단을 위한 진단 명령을 생성하여 해당 테스트 슬롯에 삽입된 진단 보드로 전송하고, 상기 진단 명령에 따라 진단 보드들 각각에서 생성되는 진단 정보들을 획득하여 상기 테스트 슬롯들 각각의 정상동작 여부를 동시에 진단할 수 있다.
상기 테스트 장치는 상기 진단 정보들을 분석하여, 기 설정된 오차범위를 넘는 진단 정보가 획득된 테스트 슬롯에 대한 교체신호 또는 사용중지신호를 출력할 수 있다.
상기 테스트 장치는 상기 진단 보드들 중 제1 진단 보드로는 제1 진단 명령을 전송하고, 제2 진단 보드로는 제2 진단 명령을 전송하며, 상기 제1 진단 명령과 상기 제2 진단 명령은 서로 다른 종류의 진단 명령일 수 있다.
상기 진단 명령은 테스트 슬롯을 통해 소비되는 전류값을 진단하는 전류값 진단 명령, 테스트 슬롯의 입출력신호 전달특성을 진단하는 입출력신호 진단 명령 및 테스트 슬롯의 패턴신호 전달특성을 진단하는 패턴신호 진단 명령 중 적어도 하나를 포함할 수 있다.
상기 진단 보드들 각각은, 테스트 슬롯으로부터 공급되는 전류가 소비되는 전류 로드 생성부를 포함하고, 상기 테스트 장치는 설정 전류값을 포함하는 전류값 진단 명령을 각 진단 보드로 전송하고, 진단 보드는 상기 전류 로드 생성부가 상기 설정 전류값에 해당하는 전류를 소비하도록 상기 전류 로드 생성부를 제어하며, 상기 테스트 장치는 설정 전류값과 상기 전류 로드 생성부에서 소비된 소비 전류값을 비교하여 각 테스트 슬롯의 정상여부를 진단할 수 있다.
상기 진단 보드들 각각은 입출력신호 체크부를 포함하고, 상기 입출력신호 체크부는, 테스트 슬롯 중 출력단자를 통해 상기 테스트 장치로부터 출력신호가 수신되면 상기 출력신호와 동일한 출력응답신호를 생성하여 상기 테스트 슬롯의 입력단자를 통해 상기 테스트 장치로 전송하며, 입력단자 테스트를 요청하는 입출력신호 진단 명령이 상기 테스트 장치로부터 수신되면 입력신호를 생성하여 상기 입력단자를 통해 상기 입력신호를 상기 테스트 장치로 전송할 수 있다.
상기 테스트 장치는, 상기 진단 보드들로 출력된 출력신호들과, 상기 진단 보드들에 구비된 상기 입출력신호 체크부들로부터 수신되는 출력응답신호들을 분석하여, 상기 테스트 슬롯들의 출력단자들의 정상동작 여부를 진단하며, 상기 진단 보드들로부터 수신된 입력신호들을 분석하여, 상기 테스트 슬롯들의 입력단자들의 정상동작 여부를 진단할 수 있다.
상기 진단 보드들 각각은 제1 PCIe 디바이스를 포함하고, 상기 제1 PCIe 디바이스는, 수신용 패턴신호를 생성하여, 테스트 슬롯의 패턴신호 입력단자를 통해, 상기 수신용 패턴신호를 상기 테스트 장치에 구비된 제2 PCIe 디바이스로 전송하고, 상기 제2 PCIe 디바이스는 상기 수신용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 상기 패턴신호 입력단자의 정상동작 여부를 진단할 수 있다.
상기 제1 PCIe 디바이스는 상기 제2 PCIe 디바이스로부터 상기 테스트 슬롯의 패턴신호 출력단자를 통해 출력용 패턴신호가 전송되면, 상기 출력용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 상기 패턴신호 출력단자의 정상동작 여부를 진단할 수 있다.
상기 테스트 장치는 상기 테스트 슬롯들과 연결된 테스트 보드들을 포함하고, 상기 테스트 보드들 각각은 상기 진단 명령을 생성하는 테스트 보드 제어부를 포함할 수 있다.
본 발명에 따르면, 테스트 장치에 구비된 테스트 슬롯들이 동시에 진단될 수 있기 때문에, 테스트 슬롯들을 진단하기 위한 과정이 신속하게 이루어질 수 있다.
또한, 본 발명에 의하면, 동일한 조건 하에서, 테스트 슬롯들이 동시에 진단될 수 있기 때문에, 테스트 슬롯들에 대한 신뢰성이 향상될 수 있다.
도 1은 본 발명에 따른 테스트 슬롯 병렬 진단 장치의 사용 방법을 설명하기 위한 예시도.
도 2는 본 발명에 따른 테스트 슬롯 병렬 진단 장치의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 테스트 슬롯 병렬 진단 장치에 적용되는 진단 보드의 구성을 나타낸 예시도.
도 4는 본 발명에 따른 테스트 슬롯 병렬 진단 장치에 적용되는 테스트 보드와 진단 보드의 연결관계를 나타낸 예시도.
도 5는 본 발명에 따른 테스트 슬롯 병렬 진단 장치에서 분석되는 EYE 패턴을 나타낸 예시도.
도 2는 본 발명에 따른 테스트 슬롯 병렬 진단 장치의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 테스트 슬롯 병렬 진단 장치에 적용되는 진단 보드의 구성을 나타낸 예시도.
도 4는 본 발명에 따른 테스트 슬롯 병렬 진단 장치에 적용되는 테스트 보드와 진단 보드의 연결관계를 나타낸 예시도.
도 5는 본 발명에 따른 테스트 슬롯 병렬 진단 장치에서 분석되는 EYE 패턴을 나타낸 예시도.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예가 상세히 설명된다.
도 1은 본 발명에 따른 테스트 슬롯 병렬 진단 장치의 사용 방법을 설명하기 위한 예시도이며, 도 2는 본 발명에 따른 테스트 슬롯 병렬 진단 장치의 구성을 나타낸 예시도이다.
본 발명에 따른 테스트 슬롯 병렬 진단 장치는, 도 1 및 도 2에 도시된 바와 같이, 테스트 대상 스토리지 소자(300)가 연결되는 테스트 슬롯(211)들을 포함하는 테스트 장치(200) 및 테스트 슬롯들에 1대1로 삽입되어 테스트 슬롯들의 정상동작 여부를 진단하는 진단 보드(100)들을 포함한다.
우선, 테스트 장치(200)는 테스트 슬롯(211) 별로 해당 테스트 슬롯의 진단을 위한 진단 명령을 생성하여, 해당 테스트 슬롯(211)에 삽입된 진단 보드(100)들로 진단 명령을 전송하고, 진단 명령에 따라 진단 보드(100)들 각각에서 생성되는 진단 정보들을 획득하여, 테스트 슬롯(211)들 각각의 정상동작 여부를 동시에 진단한다.
이를 위해, 테스트 장치(200)는 테스트 슬롯(211)들과 연결된 테스트 보드(230)들을 포함한다. 테스트 보드(230)들 각각은 테스트 슬롯(211)과 1대1로 연결될 수도 있으며, 또는 2개 이상의 테스트 보드(230)들이 하나의 테스트 슬롯(211)에 연결될 수도 있다.
테스트 보드(230)는 테스트 슬롯(211)에 연결되는 진단 보드(100)와 통신을 수행하여 테스트 슬롯(211)의 정상동작 여부를 진단할 수 있다. 또한, 테스트 보드(230)는 테스트 슬롯(211)에 연결되는 스토리지 소자(300)와 통신을 수행하여 스토리지 소자(300)의 정상동작 여부를 테스트할 수 있다.
이를 위해, 테스트 보드(230)에는 각종 진단 명령 또는 테스트 명령을 생성하는 테스트 보드 제어부(231)가 구비될 수 있다. 즉, 테스트 보드(230)는 실질적으로 테스트 슬롯(211)에 대한 진단을 수행할 수 있다. 이하에서는, 설명의 편의를 위해 간단히 테스트 장치가 테스트 슬롯(211)에 대한 진단을 수행하는 것으로 설명된다. 그러나, 상기에서 설명된 바와 같이, 실질적인 진단은 테스트 보드(230)에서 수행될 수 있으며, 특히, 테스트 보드 제어부(231)에 의해 수행될 수 있다.
여기서, 진단 보드(100)는 테스트 슬롯(211)을 진단하기 위한 것이며, 스토리지 소자(300)는 솔리드 스테이트 드라이브(Solid State Drive: SSD), 하드 디스크 드라이브(Hard Disk Drive: HDD) 및 반도체 소자 등을 의미한다.
즉, 진단 보드(100)는 테스트 장치(200) 중 테스트 슬롯(211)의 정상동작 여부를 진단하기 위해 테스트 슬롯(211)에 삽입되며, 테스트 대상 스토리지 소자(300)는 그 자체의 테스트를 목적으로 테스트 슬롯(211)에 삽입된다.
테스트 보드(230)는 인터페이스 보드(Hi-Fix라고도 함)(210)를 통해 테스트 슬롯(211)과 연결될 수 있다.
테스트 장치(200)는 네트워크를 통해 관리자 단말기(400)와 연결될 수 있다. 관리자는 관리자 단말기(400)를 통해 테스트 장치(200)의 각종 기능들을 제어할 수 있으며, 테스트 장치(200)에서 수집된 각종 테스트 정보 및 진단 정보를 관리자 단말기(400)를 통해 모니터링할 수 있다.
다음, 테스트 장치(200)에 구비된 테스트 슬롯(211)들 중 적어도 두 개에 진단 보드들이 장착되어, 적어도 두 개의 테스트 슬롯(211)들이 동시에 진단될 수 있다.
즉, 본 발명에는 적어도 두 개의 진단 보드(100)들이 구비되며, 적어도 두 개의 진단 보드(100)들 각각은 테스트 슬롯(211)에 삽입된다.
예를 들어, 도 2에 도시된 바와 같이, 테스트 장치(200)에 구비된 챔버(240)에 8개의 테스트 슬롯(211)들이 구비된 경우, 8개의 진단 보드(100)들이 8개의 테스트 슬롯(211)들에 1대1로 연결될 수 있다.
이 경우, 8개의 테스트 슬롯(211)들에 연결된 테스트 보드(230)들에 의해 8개의 테스트 슬롯(211)들이 동시에 진단될 수 있다. 이하에서는, 설명의 편의를 위해, 도 2에 도시된 바와 같이 하나의 챔버(240)에 8개의 테스트 슬롯(211)들이 구비되어 있는 테스트 장치(200)가 본 발명의 일예로서 설명된다.
여기서, 챔버(240)는 테스트 슬롯(211)들 및 진단 보드(100)들(또는 스토리지 소자(300)들)이 구비되는 밀폐된 공간을 형성한다. 즉, 진단 보드(100)들 또는 스토리지 소자(300)들은 챔버(240) 내부에서 테스트 슬롯(211)에 연결된다.
다음, 테스트 장치(200)는 진단 보드(100)들을 통해 수집된 진단 정보들을 분석하여, 기 설정된 오차범위를 넘는 진단 정보가 획득된 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 테스트 장치(200)에 구비된 출력부를 통해 출력할 수 있으며, 또는 교체신호 또는 사용중지신호를 관리자 단말기(400)로 전송할 수도 있다.
예를 들어, 도 2에 도시된 바와 같이, 8개의 진단 보드(100)들이 8개의 테스트 슬롯(211)에 연결된 경우, 테스트 장치(200)로는 8개의 진단 보드(100)들로부터 8개의 테스트 슬롯(211)들을 통해 8개의 진단 정보들이 수집될 수 있다.
8개의 진단 정보들을 수집한 테스트 장치(200)의 메인 제어부 또는 테스트 장치(200)로부터 8개의 진단 정보들을 수집한 관리자 단말기(400)는 동일한 조건하에서 수집된 8개의 진단 정보들을 분석하여, 기 설정된 오차범위를 넘는 진단 정보가 획득된 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 출력할 수 있다. 메인 제어부는 테스트 보드 제어부(231)들을 제어하는 기능을 수행할 수 있다.
예를 들어, 테스트 슬롯(211)들을 통해 진단 보드(100)들로 동일한 조건 하에서 전류가 공급될 때, 어느 하나의 테스트 슬롯을 통해 공급되는 전류의 크기가 나머지 테스트 슬롯들을 통해 공급되는 전류의 크기보다 오차 범위 이상으로 크거나 작은 경우, 테스트 장치의 메인 제어부 또는 관리자 단말기(400)는 해당 테스트 슬롯에 오류가 있다고 판단하여, 해당 테스트 슬롯에 대한 교체신호 또는 사용중지신호를 출력할 수 있다.
이 경우, 어느 하나의 테스트 슬롯을 통해 공급되는 전류의 크기가 나머지 테스트 슬롯들을 통해 공급되는 전류의 크기보다 오차 범위 내에서 크거나 작은 경우, 메인 제어부 또는 관리자 단말기(400) 또는 테스트 보드 제어부(231)는 테스트 슬롯을 통해 공급되는 전류의 크기를 이용하여 보상값을 산출할 수 있다. 산출된 보상값은 테스트 보드(230) 또는 메인 제어부에 저장될 수 있다.
테스트 슬롯에 대한 진단 이후, 테스트 슬롯(211)에 스토리지 소자(300)가 연결되어 테스트될 때, 테스트 장치는 보상값을 이용하여 테스트 슬롯(211)을 통해 스토리지 소자(300)로 전류를 공급할 수 있다. 이에 따라, 보상값이 고려된 전류는 나머지 테스트 슬롯(211)들을 통해 스토리지 소자(300)들로 공급되는 전류와 동일 또는 유사한 값을 가질 수 있다. 따라서, 스토리지 소자(300)들이 정상적으로 테스트될 수 있다.
그러나, 8개의 진단 정보들 중 대응되는 진단 정보를 수신한 테스트 보드 제어부(231)는, 대응되는 테스트 슬롯(211)에 대한 진단 결과를 관리자 단말기(400)로 전송할 수 있으며, 대응되는 테스트 슬롯(211)에 대한 보상값을 생성하여 저장할 수도 있다.
즉, 동시에 생성된 8개의 진단 정보들은 종합적으로 관리될 수도 있으며, 또는, 각각의 테스트 보드(230)에서 개별적으로 관리될 수도 있다.
다음, 테스트 장치(200)는 진단 보드(100)들 중 제1 진단 보드로는 제1 진단 명령을 전송하고, 제2 진단 보드로는 제2 진단 명령을 전송할 수 있으며, 이 경우, 제1 진단 명령과 제2 진단 명령은 서로 다른 종류의 진단 명령일 수 있다.
본 발명에 적용되는 진단 명령은, 테스트 슬롯(211)을 통해 소비되는 전류값을 진단하는 전류값 진단 명령, 테스트 슬롯(211)의 입출력신호 전달특성을 진단하는 입출력신호 진단 명령 및 테스트 슬롯(211)의 패턴신호 전달특성을 진단하는 패턴신호 진단 명령 중 적어도 하나를 포함할 수 있다. 전류값 진단 명령, 입출력신호 진단 명령 및 패턴신호 진단 명령 각각에 대한 내용은 이하에서 도 3 내지 도 6을 참조하여 설명된다.
본 발명에 적용되는 진단 명령이 상기에서 설명된 바와 같이, 전류값 진단 명령, 입출력신호 진단 명령 및 패턴신호 진단 명령을 포함하는 경우, 적어도 하나의 제1 진단 보드로는 전류값 진단 명령이 전송될 수 있으며, 적어도 하나의 제2 진단 보드로는 입출력신호 진단 명령이 전송될 수 있다. 이 경우, 전류값 진단 명령은 제1 진단 명령이 될 수 있으며, 입출력신호 진단 명령은 제2 진단 명령이 될 수 있다.
즉, 테스트 장치(200)는 진단 보드(100)들 중 적어도 하나의 제1 진단 보드로는 제1 진단 명령으로 전류값 진단 명령을 전송하고, 적어도 하나의 제2 진단 보드로는 제2 진단 명령으로 입출력신호 진단 명령을 전송할 수 있으며, 이 경우, 제1 진단 명령과 제2 진단 명령은 서로 다른 종류의 진단 명령일 수 있다.
예를 들어, 테스트 장치(200)는 8개의 테스트 슬롯(211)들 중 4개의 테스트 슬롯(211)들에 대해서는 전류값 진단 명령을 이용하여 전류값의 정상적인 전송여부를 진단할 수 있으며, 4개의 테스트 슬롯(211)들에 대해서는 입출력신호 진단 명령을 이용하여 입출력신호의 정상적인 전송여부를 진단할 수 있다. 또한, 테스트 장치(200)는 8개의 테스트 슬롯(211)들 중 2개의 테스트 슬롯(211)들에 대해서는 전류값 진단 명령을 이용하여 전류값의 정상적인 전송여부를 진단할 수 있고, 2개의 테스트 슬롯(211)들에 대해서는 입출력신호 진단 명령을 이용하여 입출력신호의 정상적인 전송여부를 진단할 수 있으며, 나머지 4개의 테스트 슬롯(211)들에 대해서는 패턴신호 진단 명령을 이용하여 패턴신호의 정상적인 전송여부를 진단할 수 있다.
부연하여 설명하면, 관리자는 전류값과 관련된 오류가 발생거나 전류값의 이상이 발견된 테스트 슬롯(211)에 대해서는 전류값의 정상적인 전송여부를 진단할 수 있고, 입출력신호와 관련된 오류가 발생되거나 입출력신호의 이상이 발견된 테스트 슬롯(211)에 대해서는 입출력신호의 정상적인 전송여부를 진단할 수 있으며, 패턴신호와 관련된 오류가 발생되거나 패턴신호의 이상이 발견된 테스트 슬롯(211)에 대해서는 패턴신호의 정상적인 전송여부를 진단할 수 있다.
따라서, 8개의 테스트 슬롯(211)들에 대한 동시 진단 시, 테스트 슬롯들의 다양한 기능들 중, 테스트 슬롯(211) 별로 오류가 발생되었거나 이상이 발견된 기능에 대한 진단이 우선적으로 수행될 수 있다. 이에 따라, 보다 신속하게, 테스트 슬롯들이 진단될 수 있다.
마지막으로, 진단 보드(100)들은 테스트 슬롯(211)들에 1대1로 삽입되어 테스트 슬롯(211)들의 정상동작 여부를 진단하는 기능을 수행할 수 있다.
진단 보드(100)들 각각의 구성 및 기능은 이하에서, 도 3 내지 도 5를 참조하여 설명된다.
도 3은 본 발명에 따른 테스트 슬롯 병렬 진단 장치에 적용되는 진단 보드의 구성을 나타낸 예시도이고, 도 4는 본 발명에 따른 테스트 슬롯 병렬 진단 장치에 적용되는 테스트 보드와 진단 보드의 연결관계를 나타낸 예시도이며, 도 5는 본 발명에 따른 테스트 슬롯 병렬 진단 장치에서 분석되는 EYE 패턴을 나타낸 예시도이다.
진단 보드(100)들은 테스트 슬롯(211)들에 1대1로 삽입되어 테스트 슬롯(211)들의 정상동작 여부를 진단하는 기능을 수행할 수 있다.
이를 위해, 진단 보드(100)들 각각은 도 3에 도시된 바와 같이, 전류 로드 생성부(110), 입출력신호 체크부(150), 제1 PCIe 디바이스(180), 인터페이스부(120), 제어부(130) 및 통신부(140)를 포함할 수 있다.
우선, 전류 로드 생성부(110)에서는, 테스트 슬롯(211)으로부터 공급되는 전류가 소비된다.
전류 로드 생성부(110)는 적어도 두 개의 서로 다른 크기의 전류가 소비될 수 있는 로드들을 포함한다. 예를 들어, 전류 로드 생성부(110)는 1암페어(1Amp)가 소비될 수 있는 로드 및 6암페어(6Amp)가 소비될 수 있는 로드를 포함할 수 있으며, 이 외에도 다양한 크기의 전류가 소비될 수 있는 로드들을 포함할 수 있다. 즉, 전류 로드 생성부(110)는 제어부(130)의 제어에 따라 다양한 크기의 전류를 소비할 수 있다. 따라서, 테스트 슬롯(211) 중 전류가 공급되는 전류단자는 다양한 크기의 전류를 이용하여 진단될 수 있다.
테스트 장치(200)는 설정 전류값을 포함하는 전류값 진단 명령을 진단 보드(100)들 각각으로 전송할 수 있으며, 진단 보드(100)들 각각은, 전류 로드 생성부(110)가 설정 전류값에 해당하는 전류를 소비하도록 전류 로드 생성부(110)를 제어한다.
즉, 테스트 장치(200)에 구비된 테스트 보드 제어부(231)는 통신부(140)로 전류값 진단 명령을 전송할 수 있다. 통신부(140)는 인터페이스부(120)를 통해 테스트 보드 제어부(231)와 통신을 수행할 수도 있으며, 또는, 인터페이스부(120)와 독립적으로 통신부(140)와 테스트 보드 제어부(231) 사이에 연결된 통신라인을 통해 테스트 보드 제어부(231)와 통신을 수행할 수도 있다.
제어부(130)는 통신부(140)를 통해 수신된 전류값 진단 명령에 포함된 설정 전류값에 따라, 전류 로드 생성부(110)를 제어한다.
예를 들어, 1암페어(1Amp)의 전류가 소비되도록 하는 전류값 진단 명령이 수신되면, 제어부(130)는 전류 로드 생성부(110)에 구비된 로드들 중 1암페어를 소비하도록 설정되어 있는 로드를 전원 공급부(232)에 연결한다.
전원 공급부(232)는 도 4에 도시된 바와 같이, 테스트 보드(230)에 구비될 수 있다.
테스트 장치(200)는 설정 전류값과 전류 로드 생성부(110)에서 소비된 소비 전류값을 비교하여 테스트 슬롯(211)들 각각의 정상여부를 진단할 수 있다.
즉, 테스트 보드 제어부(231)는 전원 공급부(232)로부터 테스트 슬롯(211)의 전류단자를 통해 전류 로드 생성부(110)로 공급된 전류량을 센싱하여 전류 로드 생성부(110)로 공급된 전류량, 즉, 소비 전류값을 산출한다.
이후, 테스트 보드 제어부(231)는 설정 전류값과 소비 전류값을 비교한다.
예를 들어, 설정 전류값이 1암페어(1Amp) 였으나, 소비 전류값이 1.1Amp인 경우, 테스트 슬롯(211)에서 0.1암페어가 누설되었다고 판단될 수 있다.
이 경우, 테스트 보드 제어부(231)는 0.1암페어의 차이를 보상하기 위한 보상값을 설정하여 저장할 수 있다.
테스트 슬롯에 대한 진단 이후, 테스트 슬롯(211)에 스토리지 소자(300)가 연결되어 테스트될 때, 테스트 장치는 보상값을 이용하여 테스트 슬롯(211)을 통해 스토리지 소자(300)로 전류를 공급할 수 있다.
예를 들어, 전원 공급부(232)가 1암페어의 전류를 스토리지 소자(300)로 공급해야 하는 경우, 테스트 보드 제어부(231)는 1.1암페어를 공급하도록 하는 보상값을 이용하여 전원 공급부(232)를 제어할 수 있다. 이에 따라, 전원 공급부(232)는 1.1암페어를 테스트 슬롯(211)으로 공급할 수 있다. 따라서, 스토리지 소자(300)에는 실질적으로 1암페어가 공급될 수 있으며, 이에 따라, 스토리지 소자(300)에 대한 테스트가 정상적으로 수행될 수 있다.
이 경우, 상기한 바와 같은 진단은 다양한 설정 전류값들을 이용하여 수행될 수 있다. 테스트 보드 제어부(231)는 다양한 설정 전류값들에 의해 진단된 결과에 따라, 다양한 설정 전류값들에 대응되는 보상값들을 생성할 수 있다. 또한, 테스트 보드 제어부(231)는 설정 전류값들에 대응되는 보상값들을 이용하여, 설정 전류값들에 포함되지 않은 미설정 전류값들에 대한 미설정 보상값들을 산출할 수 있다.
즉, 스토리지 소자(300)로는 다양한 크기의 전류들이 공급될 수 있다. 이 경우, 스토리지 소자(300)로 공급되는 다양한 크기의 전류들이 설정 전류값들로 설정될 수 있다. 그러나, 스토리지 소자(300)로 공급되는 전류들의 크기가 매우 다양한 경우, 스토리지 소자(300)로 공급되는 모든 크기의 전류들이 설정 전류값들로 설정되어, 테스트 슬롯(211)의 진단에 이용되기는 어렵다.
이 경우, 테스트 보드 제어부(231)는 상기에서 설명된 바와 같이, 테스트 슬롯(211)의 진단에 실제로 이용된 설정 전류값들에 대응되는 보상값들을 이용하여 미설정 전류값들에 대한 미설정 보상값들을 산출할 수 있다. 즉, 테스트 보드 제어부(231)는 보간법을 이용하여, 보상값들로부터 미설정 보상값들을 산출할 수 있다.
상기한 바와 같은 과정들을 통해 산출된 보상값들 및 미설정 보상값들을 이용하여, 테스트 보드 제어부(231)는 스토리지 소자(300)를 테스트할 때, 다양한 크기의 전류들을 정상적으로 스토리지 소자(300)에 공급할 수 있다.
상기한 바와 같은 기능들은, 테스트 슬롯(211)들에 연결된 모든 진단 보드(100)들에서 동시에 수행될 수 있다.
다음, 입출력신호 체크부(150)는 테스트 슬롯 중 출력단자를 통해 테스트 장치로부터 출력신호(OS)가 수신되면 출력신호(OS)와 동일한 출력응답신호(ORS)를 생성하여 테스트 슬롯의 입력단자를 통해 테스트 장치로 전송한다. 이를 위해, 테스트 보드 제어부(231)는 테스트 슬롯(211)의 입력단자 및 출력단자를 진단하도록 하는 입출력신호 진단 명령을 통신부(140) 또는 입출력신호 체크부(150)로 전송할 수 있다. 여기서, 테스트 슬롯(211)의 출력단자는 테스트 보드(230)로부터 스토리지 소자(300)로 출력되는 신호가 전달되는 단자를 의미하며, 테스트 슬롯(211)의 입력단자는 스토리지 소자(300)로부터 테스트 보드(230)로 수신되는 신호가 전달되는 단자를 의미한다.
이 경우, 테스트 장치(200), 특히, 테스트 슬롯과 연결된 테스트 보드 제어부(231)는 테스트 보드(230)에서 진단 보드(100)로 출력된 출력신호(OS)와, 진단 보드(100)에 구비된 입출력신호 체크부(150)로부터 수신되는 출력응답신호(ORS)를 분석하여, 테스트 슬롯의 출력단자 및 입력단자의 정상동작 여부를 진단할 수 있다.
예를 들어, 테스트 보드 제어부(231)에서 생성되어 테스트 슬롯(211)의 출력단자를 통해 진단 보드(100)로 전송된 출력신호(OS)와, 출력신호(OS)에 따라 입출력신호 체크부(150)에서 생성되어 테스트 슬롯(211)의 입력단자를 통해 테스트 보드 제어부(231)로 전송된 출력응답신호(ORS)가 동일하거나, 오차 범위 내에서 유사한 특성을 갖는다면, 테스트 슬롯(211)의 출력단자 및 입력단자 모두가 정상이라고 진단될 수 있다.
그러나, 출력신호(OS)와 출력응답신호(ORS)가 동일하지 않거나, 오차 범위 밖에서 유사한 특성을 갖는다면, 테스트 슬롯(211)의 출력단자 및 입력단자 중 적어도 하나는 정상이 아니라고 진단될 수 있다.
이 경우, 테스트 보드 제어부(231)는 테스트 장치(200)에 구비된 출력부를 통해 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 출력하거나, 관리자 단말기(400)로 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 전송할 수 있으며, 관리자 단말기(400)는 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 관리자에게 제공할 수 있다.
교체신호 또는 사용중지신호를 확인한 관리자는 해당 테스트 슬롯(211)을 교체하거나 사용하지 않을 수 있으며, 해당 테스트 슬롯(211)에 대한 보다 정밀한 진단을 수행할 수도 있다.
또 다른 예로서, 입출력신호 체크부(150)는 입력단자 테스트를 요청하는 진단 명령, 즉, 입출력신호 진단 명령이 테스트 장치로부터 수신되면, 입력신호를 생성한 후, 테스트 슬롯(211)에 구비된 입력단자를 통해 입력신호를 테스트 장치(테스트 보드 제어부(231))로 전송할 수 있다.
입출력신호 진단 명령에는, 입력신호와 관련된 정보들이 포함될 수 있다. 즉, 입출력신호 체크부(150)는 입출력신호 진단 명령에 포함된 정보를 이용하여 입력신호를 생성하며, 생성된 입력신호를 입력단자를 통해 테스트 장치로 전송할 수 있다.
그러나, 입출력신호 진단 명령에는, 입력신호를 생성하여 전송하라는 정보가 포함될 수 있다. 입출력신호 진단 명령을 수신한 입출력신호 체크부(150)는 입력신호를 생성하여 입력단자를 통해 테스트 장치(200)로 전송하고, 생성된 입력신호에 대한 정보를 인터페이스부(120) 또는 통신부(140)를 통해 테스트 장치(테스트 보드 제어부(231))로 전송할 수 있다.
이 경우, 테스트 장치(200), 특히, 테스트 슬롯과 연결된 테스트 보드 제어부(231)는 진단 보드(100)로부터 수신된 입력신호를 분석하여, 테스트 슬롯의 입력단자의 정상동작 여부를 진단할 수 있다.
예를 들어, 입출력신호 체크부(150)에서 생성되어 테스트 슬롯(211)의 입력단자를 통해 테스트 보드 제어부(231)로 전송된 입력신호가, 입출력신호 진단 명령에 포함된 정보에 기반한 설정 입력신호 또는 입출력신호 체크부(150)로부터 수신된 정보에 기반한 설정 입력신호와, 동일하거나, 오차 범위 내에서 유사한 특성을 갖는다면, 테스트 슬롯(211)의 입력단자가 정상이라고 진단될 수 있다.
그러나, 입출력신호 체크부(150)에서 생성되어 테스트 슬롯(211)의 입력단자를 통해 테스트 보드 제어부(231)로 전송된 입력신호가, 입출력신호 진단 명령에 포함된 정보에 기반한 설정 입력신호 또는 입출력신호 체크부(150)로부터 수신된 정보에 기반한 설정 입력신호와, 동일하지 않거나, 오차 범위 밖에서 유사한 특성을 갖는다면, 테스트 슬롯(211)의 입력단자는 정상이 아니라고 진단될 수 있다.
이 경우, 테스트 보드 제어부(231)는 테스트 장치(200)에 구비된 출력부를 통해 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 출력하거나, 관리자 단말기(400)로 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 전송할 수 있으며, 관리자 단말기(400)는 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 관리자에게 제공할 수 있다.
교체신호 또는 사용중지신호를 확인한 관리자는 해당 테스트 슬롯(211)을 교체하거나 사용하지 않을 수 있으며, 해당 테스트 슬롯(211)에 대한 보다 정밀한 진단을 수행할 수도 있다.
상기한 바와 같은 기능들은, 테스트 슬롯(211)들에 연결된 모든 진단 보드(100)들에서 동시에 수행될 수 있다.
마지막으로, 제1 PCIe 디바이스(180)는, 수신용 패턴신호를 생성하여 수신용 패턴신호를 테스트 슬롯(211)의 패턴신호 입력단자를 통해 테스트 장치, 특히, 테스트 보드(230)에 구비된 제2 PCIe 디바이스(233)로 전송할 수 있다.
이 경우, 제2 PCIe 디바이스(233)는 수신용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 패턴신호 입력단자의 정상동작 여부를 진단할 수 있다.
여기서, 제1 PCIe 디바이스(180) 및 제2 PCIe 디바이스(233)는 넓은 대역폭을 지원하는 PCIe(Peripheral Component Interconnect standard Express)를 이용하여 패턴신호를 송수신하는 디바이스를 의미한다.
예를 들어, 제1 PCIe 디바이스(180)는 패턴신호 전달특성 진단을 요청하는 진단 명령, 즉, 패턴신호 진단 명령이 테스트 장치로부터 수신되면, 수신용 패턴신호를 생성한 후 테스트 슬롯(211)에 구비된 패턴신호 입력단자를 통해 수신용 패턴신호를 테스트 장치(테스트 보드 제어부(231))로 전송할 수 있다.
패턴신호 진단 명령에는, 수신용 패턴신호와 관련된 정보들이 포함될 수 있다. 즉, 제1 PCIe 디바이스(180)는 패턴신호 진단 명령에 포함된 정보를 이용하여 수신용 패턴신호를 생성하며, 생성된 수신용 패턴신호를 테스트 장치로 전송할 수 있다.
그러나, 패턴신호 진단 명령에는, 수신용 패턴신호를 생성하여 전송하라는 정보가 포함될 수 있다. 패턴신호 진단 명령을 수신한 제1 PCIe 디바이스(180)는 수신용 패턴신호를 생성하여 테스트 장치(200)로 전송하고, 생성된 수신용 패턴신호에 대한 정보를 인터페이스부(120) 또는 통신부(140)를 통해 테스트 장치(테스트 보드 제어부(231))로 전송할 수 있다.
이 경우, 테스트 장치(200), 특히, 테스트 슬롯과 연결된 제2 PCIe 디바이스(233)는 수신용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 패턴신호 입력단자의 정상동작 여부를 진단할 수 있다.
기준치는 사용 가능한 EYE 패턴으로 인정될 수 있는 최소폭일 수도 있고, 또는 제1 PCIe 디바이스(180)에서 생성될 때의 수신용 패턴신호의 폭일 수도 있으며, 또는 EYE 패턴 분석에 이용되는 다양한 기준값들 중 적어도 하나가 될 수도 있다.
예를 들어, 제2 PCIe 디바이스(233)는, 패턴신호 입력단자를 통해 수신된 수신용 패턴신호에 대해, 도 5의 (b)에 도시된 바와 같이, EYE 패턴을 생성한다.
EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 기준치(X), 예를 들어, 도 5의 (a)에 도시된, 제1 PCIe 디바이스(180)에서 생성될 때의 수신용 패턴신호의 폭보다 크다면, 테스트 슬롯(211)의 패턴신호 입력단자가 정상이라고 진단될 수 있다. 또한, EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 사용 가능한 EYE 패턴으로 인정될 수 있는 기준치(X)보다 크다면, 테스트 슬롯(211)의 패턴신호 입력단자가 정상이라고 진단될 수 있다. 또한, EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 EYE 패턴 분석에 이용되는 다양한 기준값들에 대응되는 기준치(X)를 만족한다면, 테스트 슬롯(211)의 패턴신호 입력단자가 정상이라고 진단될 수 있다.
부연하여 설명하면, 제2 PCIe 디바이스(233)는 분석된 EYE 패턴의 폭(Y)이 기준치(X)보다 크다면, 테스트 슬롯(211)의 패턴신호 입력단자가 정상이라고 진단할 수 있다.
그러나, 분석된 EYE 패턴의 폭(Y)이 기준치(X)보다 작다면, 테스트 슬롯(211)의 패턴신호 입력단자가 비정상이라고 진단될 수 있다. EYE 패턴의 폭(Y)이 기준치(X)보다 작다는 것은 수신용 패턴신호가 패턴신호 입력단자를 통해 전송될 때, 노이즈 등에 의해 수신용 패턴신호가 과도하게 변경되었다는 것을 의미한다.
패턴신호 입력단자가 정상이 아니라고 판단되는 경우, 테스트 보드 제어부(231)는 테스트 장치(200)에 구비된 출력부를 통해 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 출력하거나, 관리자 단말기(400)로 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 전송할 수 있으며, 관리자 단말기(400)는 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 관리자에게 제공할 수 있다.
교체신호 또는 사용중지신호를 확인한 관리자는 해당 테스트 슬롯(211)을 교체하거나 사용하지 않을 수 있으며, 해당 테스트 슬롯(211)에 대한 보다 정밀한 진단을 수행할 수도 있다.
또 다른 예로서, 제1 PCIe 디바이스(180)는 제2 PCIe 디바이스(233)로부터 테스트 슬롯의 패턴신호 출력단자를 통해 출력용 패턴신호가 전송되면, 출력용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 테스트 슬롯(211)에 구비된 패턴신호 출력단자의 정상동작 여부를 진단할 수 있다.
예를 들어, 제1 PCIe 디바이스(180)는 출력용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 패턴신호 출력단자의 정상동작 여부를 진단할 수 있다.
기준치는 사용 가능한 EYE 패턴으로 인정될 수 있는 최소폭일 수도 있고, 또는 제2 PCIe 디바이스(233)에서 생성될 때의 출력용 패턴신호의 폭일 수도 있으며, 또는 EYE 패턴 분석에 이용되는 다양한 기준값들 중 적어도 하나가 될 수도 있다. 기준치가 제2 PCIe 디바이스(233)에서 생성될 때의 출력용 패턴신호의 폭인 경우, 제2 PCIe 디바이스(233)는 출력용 패턴신호의 폭과 관련된 정보를 제1 PCIe 디바이스(180)로 전송할 수 있다.
제1 PCIe 디바이스(180)는, 패턴신호 입력단자를 통해 수신된 출력용 패턴신호에 대해, 도 5의 (b)에 도시된 바와 같이, EYE 패턴을 생성한다.
EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 기준치(X) 보다 크다면, 테스트 슬롯(211)의 패턴신호 출력단자가 정상이라고 진단될 수 있다.
그러나, 분석된 EYE 패턴의 폭(Y)이 기준치(X)보다 작다면, 테스트 슬롯(211)의 패턴신호 출력단자가 비정상이라고 진단될 수 있다.
진단결과는, 통신부(140)를 통해 테스트 보드 제어부(231) 또는 메인 제어부 또는 관리자 단말기(400)로 전송될 수 있다.
패턴신호 출력단자가 정상이 아니라고 판단되는 경우, 테스트 보드 제어부(231) 또는 메인 제어부는 테스트 장치(200)에 구비된 출력부를 통해 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 출력하거나, 관리자 단말기(400)로 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 전송할 수 있다. 또한, 테스트 보드 제어부(231) 또는 메인 제어부 또는 통신부(140)를 통해 진단결과를 수신한 관리자 단말기(400)는 해당 테스트 슬롯(211)에 대한 교체신호 또는 사용중지신호를 관리자에게 제공할 수 있다.
교체신호 또는 사용중지신호를 확인한 관리자는 해당 테스트 슬롯(211)을 교체하거나 사용하지 않을 수 있으며, 해당 테스트 슬롯(211)에 대한 보다 정밀한 진단을 수행할 수도 있다.
상기한 바와 같은 기능들은, 테스트 슬롯(211)들에 연결된 모든 진단 보드(100)들에서 동시에 수행될 수 있다.
상기한 바와 같은 본 발명에 의하면, 테스트 장치(200)에 구비된 모든 테스트 슬롯(211)들이 동시에 진단될 수 있으며, 이에 따라, 테스트 슬롯(211)들에 대한 진단 과정이 신속하게 진행될 수 있다.
따라서, 스토리지 소자(300)들에 대한 테스트 역시 신속하게 진행될 수 있다.
이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 진단 보드
200: 테스트 장치
300: 스토리지 소자 400: 관리자 단말기
211: 테스트 슬롯
300: 스토리지 소자 400: 관리자 단말기
211: 테스트 슬롯
Claims (10)
- 테스트 대상 스토리지 소자가 연결되는 테스트 슬롯들을 포함하는 테스트 장치; 및
상기 테스트 슬롯들에 1대1로 삽입되어 상기 테스트 슬롯들의 정상동작 여부를 진단하는 진단 보드들을 포함하고,
상기 테스트 장치는 테스트 슬롯 별로 해당 테스트 슬롯의 진단을 위한 진단 명령을 생성하여 해당 테스트 슬롯에 삽입된 진단 보드로 전송하고, 상기 진단 명령에 따라 진단 보드들 각각에서 생성되는 진단 정보들을 획득하여 상기 테스트 슬롯들 각각의 정상동작 여부를 동시에 진단하는 테스트 슬롯 병렬 진단 장치. - 제 1 항에 있어서,
상기 테스트 장치는 상기 진단 정보들을 분석하여, 기 설정된 오차범위를 넘는 진단 정보가 획득된 테스트 슬롯에 대한 교체신호 또는 사용중지신호를 출력하는 테스트 슬롯 병렬 진단 장치. - 제 1 항에 있어서,
상기 테스트 장치는 상기 진단 보드들 중 제1 진단 보드로는 제1 진단 명령을 전송하고, 제2 진단 보드로는 제2 진단 명령을 전송하며,
상기 제1 진단 명령과 상기 제2 진단 명령은 서로 다른 종류의 진단 명령인 테스트 슬롯 병렬 진단 장치. - 제 1 항에 있어서,
상기 진단 명령은 테스트 슬롯을 통해 소비되는 전류값을 진단하는 전류값 진단 명령, 테스트 슬롯의 입출력신호 전달특성을 진단하는 입출력신호 진단 명령 및 테스트 슬롯의 패턴신호 전달특성을 진단하는 패턴신호 진단 명령 중 적어도 하나를 포함하는 테스트 슬롯 병렬 진단 장치. - 제1항에 있어서,
상기 진단 보드들 각각은, 테스트 슬롯으로부터 공급되는 전류가 소비되는 전류 로드 생성부를 포함하고,
상기 테스트 장치는 설정 전류값을 포함하는 전류값 진단 명령을 진단 보드들 각각으로 전송하고, 진단 보드는 상기 전류 로드 생성부가 상기 설정 전류값에 해당하는 전류를 소비하도록 상기 전류 로드 생성부를 제어하며, 상기 테스트 장치는 설정 전류값과 상기 전류 로드 생성부에서 소비된 소비 전류값을 비교하여 테스트 슬롯들 각각의 정상여부를 진단하는 테스트 슬롯 병렬 진단 장치. - 제 1 항에 있어서,
상기 진단 보드들 각각은 입출력신호 체크부를 포함하고,
상기 입출력신호 체크부는,
테스트 슬롯 중 출력단자를 통해 상기 테스트 장치로부터 출력신호가 수신되면 상기 출력신호와 동일한 출력응답신호를 생성하여 상기 테스트 슬롯의 입력단자를 통해 상기 테스트 장치로 전송하며, 입력단자 테스트를 요청하는 입출력신호 진단 명령이 상기 테스트 장치로부터 수신되면 입력신호를 생성하여 상기 입력단자를 통해 상기 입력신호를 상기 테스트 장치로 전송하는 테스트 슬롯 병렬 진단 장치. - 제 6 항에 있어서,
상기 테스트 장치는,
상기 진단 보드들로 출력된 출력신호들과, 상기 진단 보드들에 구비된 상기 입출력신호 체크부들로부터 수신되는 출력응답신호들을 분석하여, 상기 테스트 슬롯들의 출력단자들의 정상동작 여부를 진단하며,
상기 진단 보드들로부터 수신된 입력신호들을 분석하여, 상기 테스트 슬롯들의 입력단자들의 정상동작 여부를 진단하는 테스트 슬롯 병렬 진단 장치. - 제 1 항에 있어서,
상기 진단 보드들 각각은 제1 PCIe 디바이스를 포함하고,
상기 제1 PCIe 디바이스는, 수신용 패턴신호를 생성하여, 테스트 슬롯의 패턴신호 입력단자를 통해, 상기 수신용 패턴신호를 상기 테스트 장치에 구비된 제2 PCIe 디바이스로 전송하고,
상기 제2 PCIe 디바이스는 상기 수신용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 상기 패턴신호 입력단자의 정상동작 여부를 진단하는 테스트 슬롯 병렬 진단 장치. - 제 8 항에 있어서,
상기 제1 PCIe 디바이스는 상기 제2 PCIe 디바이스로부터 상기 테스트 슬롯의 패턴신호 출력단자를 통해 출력용 패턴신호가 전송되면, 상기 출력용 패턴신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 상기 패턴신호 출력단자의 정상동작 여부를 진단하는 테스트 슬롯 병렬 진단 장치. - 제 1 항에 있어서,
상기 테스트 장치는 상기 테스트 슬롯들과 연결된 테스트 보드들을 포함하고,
상기 테스트 보드들 각각은 상기 진단 명령을 생성하는 테스트 보드 제어부를 포함하는 테스트 슬롯 병렬 진단 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220104811A KR20240026665A (ko) | 2022-08-22 | 2022-08-22 | 테스트 슬롯 병렬 진단 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220104811A KR20240026665A (ko) | 2022-08-22 | 2022-08-22 | 테스트 슬롯 병렬 진단 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240026665A true KR20240026665A (ko) | 2024-02-29 |
Family
ID=90041371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220104811A KR20240026665A (ko) | 2022-08-22 | 2022-08-22 | 테스트 슬롯 병렬 진단 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20240026665A (ko) |
-
2022
- 2022-08-22 KR KR1020220104811A patent/KR20240026665A/ko unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11686759B2 (en) | Functional tester for printed circuit boards, and associated systems and methods | |
US7650555B2 (en) | Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer | |
JP4664621B2 (ja) | ハードディスクドライブテスト方法,ハードディスクドライブテスト装置,データ保存装置および記録媒体 | |
EP1113462A2 (en) | Method and apparatus for transmitting fibre-channel and non-fibre channel signals through common cable. | |
EP1113363A2 (en) | Fibre channel data storage system fail-over mechanism | |
CN114076864B (zh) | 灵活的测试系统和方法 | |
KR20150126364A (ko) | 독립적으로 다수의 dut를 시험하기 위한 다수의 fpga 기반 하드웨어 가속기 블록을 갖는 시험 아키텍처 | |
US6842022B2 (en) | System and method for heterogeneous multi-site testing | |
CN111858197A (zh) | 一种支持多种ssd测试的装置、系统和方法 | |
US5588114A (en) | Method and apparatus for passive loopback testing of software-controllable parallel ports | |
KR101750927B1 (ko) | 반도체 테스트 장치 | |
US6550029B1 (en) | Testing system and methods with protocol pattern injection and external verification | |
US6185708B1 (en) | Maintenance free test system | |
KR20240026665A (ko) | 테스트 슬롯 병렬 진단 장치 | |
CN118335163B (zh) | 存储器测试系统、方法、装置、芯片及计算机存储介质 | |
KR20240026686A (ko) | 테스트 슬롯 진단용 보드 | |
US7970569B2 (en) | Apparatus and method for connection test on printed circuit board | |
JPH0628272A (ja) | 試験機能を備えた入出力装置 | |
US20200371159A1 (en) | Debug interface recorder and replay unit | |
CN112462246A (zh) | 边界扫描测试系统及其方法 | |
JP2021052122A (ja) | 半導体集積回路装置 | |
CN111147318B (zh) | 网络连接埠测试治具 | |
CN1873623A (zh) | 网络附加存储设备测试系统及方法 | |
US20070259569A1 (en) | Device and Method for Generating Predetermined Signal Patterns | |
CN115766545A (zh) | 一种车载以太网电缆诊断测试方法及系统 |