[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230110324A - 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램 - Google Patents

처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20230110324A
KR20230110324A KR1020237020763A KR20237020763A KR20230110324A KR 20230110324 A KR20230110324 A KR 20230110324A KR 1020237020763 A KR1020237020763 A KR 1020237020763A KR 20237020763 A KR20237020763 A KR 20237020763A KR 20230110324 A KR20230110324 A KR 20230110324A
Authority
KR
South Korea
Prior art keywords
processing container
film
gas
substrate
processing
Prior art date
Application number
KR1020237020763A
Other languages
English (en)
Inventor
야스노부 코시
카즈히로 하라다
유지 우라노
싱고 노하라
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230110324A publication Critical patent/KR20230110324A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(a) 기판을 수용한 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 공정; (b) 상기 기판을 수용하지 않은 상기 처리 용기 내에 불소 함유 가스를 공급하여, 상기 처리 용기 내에 부착된 상기 막을 포함하는 퇴적물을 제거하는 공정; (c) 상기 기판을 수용하지 않은 상기 퇴적물 제거 후의 상기 처리 용기 내에 프리코팅 가스를 공급하여 상기 처리 용기 내에 프리코팅 막을 형성하는 공정; 및 (d) 기판을 수용한 상기 프리코팅 막 형성 후의 상기 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 공정을 포함하고, (c)에서는 상기 처리 용기 내에서의 잔류 불소 농도의 분포에 맞춰서 상기 프리코팅 막의 막 두께 분포를 조정한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
본 개시(開示)는 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 처리 용기 내에 수용된 기판 상에 막을 형성하는 성막 처리를 수행한 후, 이 처리 용기 내를 클리닝하는 처리가 수행되는 경우가 있다(예컨대 특허문헌 1 참조).
1. 일본 특개 2012-216696호 공보
하지만 클리닝을 실시하면, 클리닝 후에 수행하는 성막 처리에서 성막 레이트가 저하되고, 기판 상에 형성되는 막의 두께가 얇아지는 현상(막 두께 드롭)이 처리 용기 내에서 발생하는 경우가 있다. 본 개시는 클리닝 후의 처리 용기 내에서의 막 두께 드롭의 발생을 억제하는 것을 목적으로 한다.
본 개시의 일 형태에 따르면, (a) 기판을 수용한 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 공정; (b) 상기 기판을 수용하지 않은 상기 처리 용기 내에 불소 함유 가스를 공급하여, 상기 처리 용기 내에 부착된 상기 막을 포함하는 퇴적물을 제거하는 공정; (c) 상기 기판을 수용하지 않은 상기 퇴적물 제거 후의 상기 처리 용기 내에 프리코팅 가스를 공급하여 상기 처리 용기 내에 프리코팅 막을 형성하는 공정; 및 (d) 기판을 수용한 상기 프리코팅 막 형성 후의 상기 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 공정을 포함하고, (c)에서는 상기 처리 용기 내에서의 잔류 불소 농도의 분포에 맞춰서 상기 프리코팅 막의 막 두께 분포를 조정하는 기술이 제공된다.
본 개시에 따르면, 클리닝 후의 처리 용기 내에서의 막 두께 드롭의 발생을 억제할 수 있다.
도 1은 본 개시의 일 형태에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도(縱斷面圖)로 도시하는 도면.
도 2는 본 개시의 일 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 도시하는 도면.
도 3은 본 개시의 일 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리 용기 부분을 종단면도로 도시하는 도면.
도 4는 본 개시의 일 형태에서 수행되는 반도체 장치의 제조 공정의 일 공정에서의 흐름도.
<본 개시의 일 형태>
이하, 본 개시의 일 형태에 대해서 주로 도 1을 참조하면서 설명한다. 또한 이하의 설명에서 이용되는 도면은 모두 모식적인 것이며, 도면 상의 각 요소의 치수 관계, 각 요소의 비율 등은 현실의 것과 반드시 일치하지 않는다. 또한 복수의 도면의 상호 간에서도 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하지 않는다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는 온도 조정부(가열부)로서의 히터(206)를 포함한다. 히터(206)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(251)에 지지되는 것에 의해 수직으로 설치된다. 히터(206)는 상부부터 순서대로 U(Upper), CU(Center Upper), C(Center), CL(Center Lower), L(Lower)의 5개의 영역으로 분할되고, 각각의 영역을 개별로 독립해서 온도 제어하는 것이 가능하도록 구성된다. 히터(206)는 가스를 열로 활성화[여기(勵起)]시키는 활성화 기구(여기부)로서도 기능한다. 히터(206)의 주위 및 상부에는 이것들을 피복하도록 단열재(208)가 설치된다.
히터(206)의 내측에는 히터(206)와 동심원 형상으로, 반응관으로서의 프로세스 튜브(203)가 배설(配設)된다. 프로세스 튜브(203)는 내부 반응관으로서의 이너 튜브(204)와, 그 외측에 설치된 외부 반응관으로서의 아우터 튜브(205)를 구비한다. 이너 튜브(204)는 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단 및 하단이 개구(開口)된 원통 형상으로 형성된다. 이너 튜브(204)의 통중공부(筒中空部)에는 기판으로서의 웨이퍼(200)에 대한 처리가 수행되는 처리실(201)이 형성된다. 처리실(201)은 후술하는 보트(217)를 수용 가능하도록 구성된다. 아우터 튜브(205)는 예컨대 석영 또는 SiC 등의 내열성 재료에 의해 구성되고, 내경이 이너 튜브(204)의 외경보다 크고, 상단이 폐색(閉塞)되고 하단이 개구(開口)된 원통 형상으로 형성되고, 이너 튜브(204)와 동심원 형상으로 설치된다.
아우터 튜브(205)의 하방(下方)에는 아우터 튜브(205)와 동심원 형상으로 매니폴드(209)가 배설된다. 매니폴드(209)는 예컨대 스텐레스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성된다. 매니폴드(209)는 이너 튜브(204)와 아우터 튜브(205)에 계합(係合)되고, 이것들을 지지하도록 구성된다. 매니폴드(209)와 아우터 튜브(205) 사이에는 씰 부재로서의 O링(220a)이 설치된다. 프로세스 튜브(203)는 히터(206)와 마찬가지로 수직으로 설치된다. 주로 프로세스 튜브(203)와 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 프로세스 튜브(203)와 매니폴드(209)에 의해 구성되는 처리 용기 내의 공간을 처리실(201)이라고도 부를 수 있다.
또한 처리 용기 내에서의 U 영역에 대응하는 영역을 상부 영역이라고 부르는 경우가 있다. 처리 용기 내에서의 CU 영역에 대응하는 영역을 상부 영역에 포함시켜서 생각하는 경우도 있다. 또한 처리 용기 내에서의 L 영역에 대응하는 영역을 하부 영역이라고 부르는 경우가 있다. 처리 용기 내에서의 L 영역보다 하방의 영역, 예컨대 매니폴드(209)나, 후술하는 단열판(216)이나 씰 캡(219) 등이 위치하는 영역을 하부 영역에 포함시켜서 생각하는 경우도 있다. 처리 용기 내에서의 CL 영역에 대응하는 영역을 하부 영역에 포함시켜서 생각하는 경우도 있다. 또한 처리 용기 내에서의 C 영역에 대응하는 영역을 중앙부 영역이라고 부르는 경우가 있다. 처리 용기 내에서의 CU 영역 및 CL 영역 중 적어도 어느 하나에 대응하는 영역을 중앙부 영역에 포함시켜서 생각하는 경우도 있다.
매니폴드(209)에는 가스 도입부로서의 노즐(230a, 230b)이 처리실(201) 내에 연통되도록 접속된다. 노즐(230a, 230b)에는 가스 공급관(232a, 232b)이 각각 접속된다.
가스 공급관(232a, 232b)에는 가스 흐름의 상류측부터 순서대로 가스 공급원(271, 272), 개폐 밸브인 밸브(262a, 262b), 유량 제어기로서의 MFC(매스 플로우 컨트롤러)(241a, 241b), 밸브(261a, 261b)가 각각 설치된다.
가스 공급관(232a, 232b)의 밸브(261a, 262b)보다 하류측에는 가스 공급관(232c, 232d)이 각각 접속된다. 가스 공급관(232c, 232d)에는 가스 흐름의 상류측부터 순서대로 가스 공급원(273), 밸브(262c, 262d), MFC(241c, 241d), 밸브(261c, 261d)가 각각 설치된다.
가스 공급관(232a, 232b)의 밸브(261a, 261b)보다 하류측이며, 또한 가스 공급관(232c, 232d)과의 접속부보다 하류측에는 가스 공급관(232e, 232f)이 각각 접속된다. 가스 공급관(232e, 232f)에는 가스 흐름의 상류측부터 순서대로 가스 공급원(274), 밸브(262e, 262f), MFC(241e, 241f), 밸브(261e, 261f)가 각각 설치된다.
가스 공급관(232a 내지 232f)은 SUS 등의 금속 재료에 의해 구성된다.
가스 공급관(232a)으로부터는 원료 가스가 가스 공급원(271), 밸브(262a), MFC(241a), 밸브(261a)를 개재하여 처리실(201) 내에 공급된다. 본 명세서에서는 편의상 원료 가스를 원료라고 부르는 경우도 있다.
가스 공급관(232b)으로부터는 반응 가스가 가스 공급원(272), 밸브(262b), MFC(241b), 밸브(261b)를 개재하여 처리실(201) 내에 공급된다. 본 명세서에서는 편의상 반응 가스를 반응체라고 부르는 경우도 있다.
가스 공급관(232c, 232d)으로부터는 불활성 가스가 가스 공급원(273), 밸브(262c, 262d), MFC(241c, 241d), 밸브(261c, 261d)를 개재하여 처리실(201) 내에 공급된다. 불활성 가스는 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232e, 232f)으로부터는 불소(F) 함유 가스가 가스 공급원(274), 밸브(262e, 262f), MFC(241e, 241f), 밸브(261e, 261f)를 개재하여 처리실(201) 내에 공급된다. 본 명세서에서는 편의상, F 함유 가스를 클리닝 가스라고 부르는 경우도 있다.
주로 가스 공급관(232a), MFC(241a), 밸브(261a, 262a)에 의해 원료 가스 공급계가 구성된다. 가스 공급원(271)을 원료 가스 공급계에 포함시켜서 생각해도 좋다. 주로 가스 공급관(232b), MFC(241b), 밸브(261b, 262b)에 의해 반응 가스 공급계가 구성된다. 가스 공급원(272)을 반응 가스 공급계에 포함시켜서 생각해도 좋다. 주로 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(261c, 262c, 261d, 262d)에 의해 불활성 가스 공급계가 구성된다. 가스 공급원(273)을 불활성 가스 공급계에 포함시켜서 생각해도 좋다. 주로 가스 공급관(232e, 232f), MFC(241e, 241f), 밸브(261e, 262e, 261f, 262f)에 의해 불소 함유 가스 공급계가 구성된다. 가스 공급원(274)을 불소 함유 가스 공급계에 포함시켜서 생각해도 좋다.
또한 원료 가스, 반응 가스의 각각 또는 양방(兩方)을 성막 가스라고도 부르고, 원료 가스 공급계, 반응 가스 공급계의 각각 또는 양방을 성막 가스 공급계라고도 부른다. 또한 성막 가스를 후술하는 프리코팅 가스로서 이용하는 경우, 성막 가스 공급계를 프리코팅 가스 공급계라고도 부른다. 또한 F 함유 가스 공급계를 클리닝 가스 공급계라고도 부른다.
전술한 각종 가스 공급계 중 어느 하나 또는 모든 가스 공급계는 밸브(261a 내지 261f, 262a 내지 262f)나 MFC(241a 내지 241f) 등이 집적되어 이루어지는 집적형 가스 공급 시스템(248)이 구성되어도 좋다. 집적형 가스 공급 시스템(248)은 가스 공급관(232a 내지 232f)의 각각에 대하여 접속되고, 가스 공급관(232a 내지 232f) 내로의 각종 가스의 공급 동작, 즉 밸브(261a 내지 261f, 262a 내지 262f)의 개폐 동작이나 MFC(241a 내지 241f)에 의한 유량 조정 동작 등이 후술하는 컨트롤러(121)에 의해 제어되도록 구성된다. 집적형 가스 공급 시스템(248)은 일체형 또는 분할형의 집적 유닛으로서 구성되고, 가스 공급관(232a 내지 232f) 등에 대하여 집적 유닛 단위로 탈착을 수행할 수 있고, 집적형 가스 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 수행하는 것이 가능하도록 구성된다.
매니폴드(209)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 배기관(231)은 SUS 등의 금속 재료에 의해 구성된다. 배기관(231)은 이너 튜브(204)와 아우터 튜브(205)의 극간에 의해 형성되는 통 형상 공간(250)의 하단부에 배치되고, 통 형상 공간(250)에 연통된다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(242)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속된다. APC 밸브(242)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브의 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성된다. 주로 배기관(231), APC 밸브(242), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다.
매니폴드(209)의 하단 개구는 처리 용기 내외, 즉 처리실(201) 내외로 웨이퍼(200)를 반송하는 기판 반송구(209a)로서 이용된다. 매니폴드(209)의 하방에는 처리실(201) 내에 후술하는 보트(217)를 반입한 상태에서 기판 반송구(209a)를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)은 예컨대 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단에 당접(當接)하는 씰 부재로서의 O링(220b)이 설치된다. 씰 캡(219)의 하방에는 보트(217)를 회전시키는 회전 기구(254)가 설치된다. 회전 기구(254)의 회전축(255)은 예컨대 SUS 등의 금속 재료에 의해 구성되어, 씰 캡(219)을 관통해서 보트(217)에 접속된다. 회전 기구(254)는 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 프로세스 튜브(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성된다.
매니폴드(209)의 하방에는 씰 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서 기판 반송구(209a)를 기밀하게 폐색 가능한 노구 개체로서의 셔터(219a)가 설치된다. 셔터(219a)는 예컨대 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성된다. 셔터(219a)는 승강 및 회동(回動)하는 것에 의해 매니폴드(209)의 하단을 기밀하게 폐색하도록 구성된다. 셔터(219a)의 상면에는 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220c)이 설치된다. 셔터(219a)의 개폐 동작(승강 동작이나 회동 동작 등)은 도 2에 도시하는 셔터 개폐 기구(115s)에 의해 제어된다.
기판 보지구로서의 보트(217)는 복수 매, 예컨대 25매 내지 200매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 배치시키도록(지지하도록), 즉 간격을 두고 배열시키도록 구성된다. 보트(217)는 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)는 웨이퍼(200)를 배열시키는 영역보다 하방측[매니폴드(209)측]의 영역에서 복수 매, 예컨대 2매 내지 20매의 단열판(216)을 수평 자세로, 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 배치시키도록(지지하도록), 즉 간격을 두고 배열시키도록 구성된다. 단열판(216)은 예컨대 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 웨이퍼(200)를 배열시키는 영역보다 하방측에 단열판(216)이 설치되는 것에 의해 히터(206)로부터의 열이 매니폴드(209)측에 전달되기 어렵도록 이루어진다.
프로세스 튜브(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치된다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태를 독립해서 조정하는 것에 의해, 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는 프로세스 튜브(203)의 내벽을 따라 설치된다.
도 2에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)나, 외부 기억 장치(123)가 접속 가능하도록 구성된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive), SSD(Solid State Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피, 후술하는 클리닝 처리의 순서나 조건 등이 기재된 클리닝 레시피, 후술하는 프리코팅 처리의 순서나 조건 등이 기재된 프리코팅 레시피 등이 판독 가능하도록 격납된다. 프로세스 레시피는 후술하는 기판 처리에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 클리닝 레시피는 후술하는 클리닝 처리에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 프리코팅 레시피는 후술하는 프리코팅 처리에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피, 클리닝 레시피, 프리코팅 레시피, 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 프로세스 레시피, 클리닝 레시피, 프리코팅 레시피를 단순히 레시피라고도 부른다. 본 명세서에서 프로그램이라는 단어를 사용한 경우는 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그것들의 양방을 포함하는 경우가 있다. RAM(121b)은 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 MFC(241a 내지 241f), 밸브(261a 내지 261f, 262a 내지 262f), 압력 센서(245), APC 밸브(242), 진공 펌프(246), 온도 센서(263), 히터(206), 회전 기구(254), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하도록 구성된다. CPU(121a)는 판독한 레시피의 내용을 따르도록 MFC(241a 내지 241f)에 의한 각종 가스의 유량 조정 동작, 밸브(261a 내지 261f, 262a 내지 262f)의 개폐 동작, APC 밸브(242)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(242)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(206)의 온도 조정 동작, 회전 기구(254)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219a)의 개폐 동작 등을 제어하는 것이 가능하도록 구성된다.
컨트롤러(121)는 외부 기억 장치(123)에 격납된 전술한 프로그램을 컴퓨터에 인스톨하는 것에 의해 구성할 수 있다. 외부 기억 장치(123)는 예컨대 HDD 등의 자기 디스크, CD 등의 광(光) 디스크, MO 등의 광자기 디스크, USB 메모리나 SSD 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 본 명세서에서 기록 매체라는 단어를 사용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우 또는 그것들의 양방을 포함하는 경우가 있다. 또한 컴퓨터로의 프로그램의 제공은 외부 기억 장치(123)를 이용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 이용하여 수행해도 좋다.
(2) 성막 처리(클리닝 전)
전술한 기판 처리 장치를 이용하여, 반도체 장치의 제조 공정의 일 공정으로서 기판으로서의 웨이퍼(200)에 대하여 처리를 수행하는 시퀀스예, 즉 웨이퍼(200) 상에 막을 형성하는 성막 시퀀스예에 대해서 주로 도 4를 이용하여 설명한다. 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
본 형태에서의 성막 시퀀스에서는 웨이퍼(200)를 수용한 처리 용기 내에 성막 가스를 공급하고, 웨이퍼(200) 상에 막을 형성한다.
이하에서는 막으로서 질화막을 형성하는 예에 대해서 설명한다. 여기서 질화막이란 실리콘질화막(SiN막) 외에 탄소(C)나 산소(O)나 붕소(B) 등을 포함하는 질화막도 포함한다. 즉 질화막은 실리콘질화막(SiN막), 실리콘탄질화막(SiCN막), 실리콘산질화막(SiON막), 실리콘산탄질화막(SiOCN막), 실리콘붕탄질화막(SiBCN막), 실리콘붕질화막(SiBN막), 실리콘붕산탄질화막(SiBOCN막), 실리콘붕산질화막(SiBON막) 등을 포함한다. 이하에서는 질화막으로서 SiN막을 형성하는 예에 대해서 설명한다.
또한 이하에서는 성막 처리에서 웨이퍼(200)에 대하여 성막 가스로서 원료 가스를 공급하는 스텝과 웨이퍼(200)에 대하여 성막 가스로서 반응 가스를 공급하는 스텝을 포함하는 사이클을 소정 횟수(m회, m은 1 이상의 정수) 수행하는 예에 대해서 설명한다. 또한 원료 가스를 공급하는 스텝과 반응 가스를 공급하는 스텝을 교호(交互)적으로, 즉 비동시에 수행할 수도 있고, 또한 이들의 스텝을 동시에 수행할 수도 있다. 본 명세서에서는 이 스텝을 비동시에 수행하는 처리 시퀀스 및 동시에 수행하는 처리 시퀀스를 편의상 각각 다음과 같이 나타내는 경우도 있다. 이하의 다른 형태나 변형예 등의 설명에서도 마찬가지의 표기를 이용한다. 이하, 본 형태에서는 일례로서 이 스텝을 동시에 수행하는 예, 즉 후자의 처리 시퀀스예에 대해서 설명한다.
(원료 가스 → 반응 가스)×m
(원료 가스 + 반응 가스)×m
본 명세서에서 「웨이퍼」라는 단어를 사용한 경우는 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 단어를 사용한 경우는 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는 웨이퍼 그 자체의 표면에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되는 층 등의 상에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 단어를 사용한 경우도 「웨이퍼」라는 단어를 사용한 경우와 같은 의미다.
(웨이퍼 차지)
복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡)(웨이퍼 차지)된다. 그 후, 셔터 개폐 기구(115s)에 의해 셔터(219a)가 이동시켜져 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈).
(보트 로드)
그 후, 도 1에 도시하는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 밀봉한 상태가 된다.
(압력 조정 및 온도 조정)
보트 로드가 종료된 후, 처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기) 된다. 이때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(242)가 피드백 제어된다(압력 조정). 또한 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도가 되도록 히터(206)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(206)로의 통전 상태, 즉 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태가 독립적으로 피드백 제어된다(온도 조정). 또한 회전 기구(254)에 의한 웨이퍼(200)의 회전을 시작한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다.
(성막 처리)
그 후, 이하의 스텝 1, 스텝 2를 순차 실행한다.
[스텝 1]
스텝 1에서는 처리실(201) 내의 웨이퍼(200)에 대하여 성막 가스로서 원료 가스 및 반응 가스를 동시에 공급한다.
구체적으로는 밸브(261a, 262a, 261b, 262b)를 열고 가스 공급관(232a, 232b) 내에 원료 가스, 반응 가스를 각각 흘린다. 원료 가스, 반응 가스는 각각 MFC(241a, 241b)에 의해 유량 조정되어 노즐(230a, 230b)을 개재하여 처리실(201) 내에 공급된다. 처리실(201) 내에 공급된 원료 가스, 반응 가스는 처리실(201) 내를 상승하여 이너 튜브(204)의 상단 개구로부터 통 형상 공간(250)으로 유출되고, 통 형상 공간(250)을 유하(流下)한 뒤, 배기관(231)으로부터 배기된다. 이 과정에서 원료 가스와 반응 가스가 혼합되어, 웨이퍼(200)에 대하여 혼합된 원료 가스와 반응 가스가 공급된다(성막 가스 공급). 이때 밸브(261c, 262c, 261d, 262d)를 열고 노즐(230a, 230b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 온도: 600℃ 내지 850℃, 바람직하게는 650℃ 내지 800℃
처리 압력: 1Pa 내지 2,666Pa, 바람직하게는 13Pa 내지 1,333Pa
원료 가스 공급 유량: 0.01slm 내지 2slm, 바람직하게는 0.05slm 내지 0.2slm
반응 가스 공급 유량: 0.1slm 내지 10slm, 바람직하게는 0.5slm 내지 2slm
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 5slm
각 가스 공급 시간: 1분 내지 600분, 바람직하게는 1분 내지 60분
여기서 본 명세서에서의 「1Pa 내지 2,666Pa」와 같은 수치 범위의 표기는 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서 예컨대 「1Pa 내지 2,666Pa」란 「1Pa 이상 2,666Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지다. 또한 본 명세서에서의 처리 온도란 웨이퍼(200)의 온도 또는 처리실(201) 내의 온도를 의미하고, 처리 압력이란 처리실(201) 내의 압력을 의미한다. 또한 가스 공급 유량 0slm이란 그 가스를 공급하지 않는 경우를 의미한다. 이것들은 이하의 설명에서도 마찬가지다.
원료 가스로서 예컨대 후술하는 클로로실란계 가스를 이용하고, 반응 가스로서 예컨대 후술하는 질화 가스를 이용하여, 전술한 처리 조건 하에서 스텝 1을 수행하는 것에 의해, 하지(下地)로서의 웨이퍼(200)의 최표면(最表面) 상에 열 CVD 반응에 의해 Si 및 N을 포함하는 층, 즉 실리콘질화층(SiN층)이 형성된다.
원료 가스로서는 예컨대 웨이퍼(200) 상에 형성되는 막을 구성하는 주원소로서의 실리콘(Si)을 포함하는 실란계 가스를 이용할 수 있다. 실란계 가스로서는 예컨대 Si 및 할로겐을 포함하는 가스, 즉 할로실란계 가스를 이용할 수 있다. 할로겐에는 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는 예컨대 Si 및 Cl을 포함하는 클로로실란계 가스를 이용할 수 있다.
원료 가스로서는 예컨대 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란 가스(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 이용할 수 있다. 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
원료 가스로서는 클로로실란계 가스 외에 예컨대 테트라 플루오로실란(SiF4) 가스, 디플루오로실란(SiH2F2) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스, 디브로모실란(SiH2Br2) 가스 등의 브로모실란계 가스나, 테트라요오드실란(SiI4) 가스, 디요오드실란(SiH2I2) 가스 등의 요오드실란계 가스를 이용할 수도 있다. 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
원료 가스로서는 이것들 외에, 예컨대 Si 및 아미노기(基)를 포함하는 가스, 즉 아미노실란계 가스를 이용할 수도 있다. 아미노기란 암모니아, 제1급 아민 또는 제2급 아민으로부터 H를 제거한 1값의 관능기이며, -NH2, -NHR, -NR2과 같이 나타낼 수 있다. 또한 R은 알킬기를 나타내고, -NR2의 2개의 R은 동일이어도 좋고, 달라도 좋다.
원료 가스로서는 예컨대 테트라키스(디메틸아미노)실란{Si[N(CH3)2]4, 약칭: 4DMAS} 가스, 트리스(디메틸아미노)실란{Si[N(CH3)2]3H, 약칭: 3DMAS} 가스, 비스(디에틸아미노)실란{Si[N(C2H5)2]2H2, 약칭: BDEAS} 가스, 비스(터셔리부틸아미노)실란{SiH2[NH(C4H9)]2, 약칭: BTBAS} 가스, (디이소프로필아미노)실란{SiH3[N(C3H7)2], 약칭: DIPAS} 가스 등의 아미노실란계 가스를 이용할 수도 있다. 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
반응 가스로서는 예컨대 질화 가스(질화제)인 질소(N) 및 수소(H) 함유 가스를 이용할 수 있다. N 및 H 함유 가스는 N 함유 가스이며, H 함유 가스이기도 하다. N 및 H 함유 가스는 N-H 결합을 포함하는 것이 바람직하다.
반응 가스로서는 예컨대 암모니아(NH3) 가스, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 이용할 수 있다. 반응 가스로서는 이들 중 1개 이상을 이용할 수 있다.
반응 가스로서는 이것들 외에 예컨대 질소(N), 탄소(C) 및 수소(H) 함유 가스를 이용할 수도 있다. N, C 및 H 함유 가스로서는 예컨대 아민계 가스나 유기 히드라진계 가스를 이용할 수 있다. N, C 및 H 함유 가스는 N 함유 가스이며, C 함유 가스이며, H 함유 가스이며, N 및 C 함유 가스이기도 하다.
반응 가스로서는 예컨대 모노에틸아민(C2H5NH2, 약칭: MEA) 가스, 디에틸아민[(C2H5)2NH, 약칭: DEA] 가스, 트리에틸아민[(C2H5)3N, 약칭: TEA] 가스 등의 에틸아민계 가스나, 모노메틸아민(CH3NH2, 약칭: MMA) 가스, 디메틸아민[(CH3)2NH, 약칭: DMA] 가스, 트리메틸아민[(CH3)3N, 약칭: TMA] 가스 등의 메틸아민계 가스나, 모노메틸히드라진[(CH3)HN2H2, 약칭: MMH] 가스, 디메틸히드라진[(CH3)2N2H2, 약칭: DMH] 가스, 트리메틸히드라진[(CH3)2N2(CH3)H, 약칭: TMH] 가스 등의 유기 히드라진계 가스 등을 이용할 수 있다. 반응 가스로서는 이들 중 1개 이상을 이용할 수 있다.
불활성 가스로서는 예컨대 질소(N2) 가스나, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희(希)가스를 이용할 수 있다. 불활성 가스로서는 이들 중 1개 이상을 이용할 수 있다. 이 점은 후술하는 각 스텝에서도 마찬가지다.
[스텝 2]
스텝 1이 종료된 후, 밸브(261a, 262a, 261b, 262b)를 닫고, 처리실(201) 내로의 원료 가스, 반응 가스의 공급을 각각 정지한다. 그리고 처리실(201) 내를 진공 배기하여 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때 밸브(261c, 262c, 261d, 262d)를 열고 처리실(201) 내에 퍼지 가스를 공급하고, 배기관(231)으로부터 배기해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 압력: 1Pa 내지 20Pa, 바람직하게는 1Pa 내지 10Pa
퍼지 가스 공급 유량: 0slm 내지 10slm, 바람직하게는 0slm 내지 5slm
퍼지 시간: 1분 내지 60분, 바람직하게는 1분 내지 10분
다른 처리 조건은 스텝 1에서의 처리 조건과 마찬가지의 처리 조건으로 할 수 있다. 또한 퍼지 가스로서는 전술한 반응 가스나 불활성 가스를 이용할 수 있다.
[소정 횟수 실시]
전술한 스텝 1, 스텝 2를 비동시에, 즉 동기시키지 않고 수행하는 사이클을 소정 횟수(m회, m은 1 이상의 정수) 수행하는 것에 의해, 웨이퍼(200)의 표면 상에 막으로서 예컨대 원하는 두께의 실리콘질화막(SiN막)을 형성할 수 있다. 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 1사이클 당 형성되는 SiN층의 두께를 원하는 막 두께보다 얇게 하고, SiN층을 적층하는 것에 의해 형성되는 SiN막의 두께가 원하는 두께가 될 때까지 전술한 사이클을 복수 회 반복하는 것이 바람직하다. 또한 반응 가스로서 N, C 및 H 함유 가스를 이용하는 경우, 웨이퍼(200)의 표면 상에 막으로서 예컨대 실리콘탄질화막(SiCN막)을 형성할 수도 있다.
(애프터 퍼지 및 대기압 복귀)
웨이퍼(200) 상으로의 막의 형성이 종료된 후, 노즐(230a, 230b)의 각각으로부터 퍼지 가스로서 불활성 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해 처리실(201) 내가 퍼지되어 처리실(201) 내에 잔류하는 가스나 부생성물등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고 처리 완료 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단 개구로부터 프로세스 튜브(203)의 외부에 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219a)가 이동시켜지고, 매니폴드(209)의 하단 개구가 O링(220c)을 개재하여 셔터(219a)에 의해 밀봉된다(셔터 클로즈).
(웨이퍼 디스차지)
보트 언로드 후, 즉 셔터 클로즈 후, 처리 완료 웨이퍼(200)는 보트(217)에 지지된 상태에서 취득 가능한 소정의 온도가 될 때까지 냉각된다(웨이퍼 냉각). 웨이퍼 냉각 후, 취득 가능한 소정의 온도가 될 때까지 냉각된 처리 완료 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(웨이퍼 디스차지).
(3) 클리닝 처리
전술한 성막 처리를 수행하면, 막을 포함하는 퇴적물이 처리 용기 내의 부재의 표면, 예컨대 프로세스 튜브(203)의 내벽 면이나 보트(217)의 표면 등에 부착된다. 그래서 전술한 성막 처리를 소정 횟수(1회 이상) 실행한 후, 웨이퍼(200)를 수용하지 않은 처리 용기 내에 F 함유 가스를 공급하여, 처리 용기 내에 부착된 막을 포함하는 퇴적물을 제거하는 처리를 실시한다. 이하, 이 클리닝 처리의 시퀀스예, 즉 클리닝 시퀀스예에 대해서 주로 도 4를 이용하여 설명한다. 이하의 설명에서도 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
(빈 보트 로드)
셔터 개폐 기구(115s)에 의해 셔터(219a)가 이동시켜져서 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 표면에 막을 포함하는 퇴적물이 부착된 빈 보트(217), 즉 웨이퍼(200)를 보지하지 않은 보트(217)가 보트 엘리베이터(115)에 의해 들어 올려져 표면에 막을 포함하는 퇴적물이 부착된 처리실(201) 내에 반입(빈 보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 밀봉한 상태가 된다. 또한 빈 보트(217)는 웨이퍼(200)를 보지하지 않지만, 예컨대 단열판(216)을 보지하는 경우, 즉 단열판(216)을 보지한 상태로 하는 경우가 있다.
(압력 조정 및 온도 조정)
빈 보트 로드가 종료된 후, 처리실(201) 내가 원하는 압력(진공도)이 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기) 된다. 이때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(242)가 피드백 제어된다(압력 조정). 또한 처리실(201) 내가 원하는 처리 온도가 되도록 히터(206)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(206)로의 통전 상태, 즉 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태가 독립적으로 피드백 제어된다(온도 조정). 또한 회전 기구(254)에 의한 빈 보트(217)의 회전을 시작한다. 진공 펌프(246)의 가동, 처리실(201) 내의 가열, 보트(217)의 회전은 모두 적어도 클리닝 처리가 종료될 때까지의 동안은 계속해서 수행된다. 또한 보트(217)는 회전시키지 않아도 좋다.
(F 함유 가스 공급)
그 후, 웨이퍼(200)를 수용하지 않은 처리실(201) 내에 F 함유 가스를 공급한다.
구체적으로는 밸브(261e, 262e, 261f, 262f)를 열고 가스 공급원(274)으로부터 가스 공급관(232e, 232f) 내에 F 함유 가스를 흘린다. F 함유 가스는 MFC(241e, 241f)에 의해 유량 조정되어 노즐(230a, 230b)을 각각 개재하여 처리실(201) 내에 공급된다. 처리실(201) 내에 공급된 F 함유 가스는 처리실(201) 내를 상승하여 이너 튜브(204)의 상단 개구로부터 통 형상 공간(250)으로 유출되고, 통 형상 공간(250)을 유하한 후, 배기관(231)으로부터 배기된다. 이 과정에서 처리 용기 내의 부재의 표면에 F 함유 가스가 공급된다(F 함유 가스 공급). 이때 밸브(261c, 262c, 261d, 262d)를 열고 노즐(230a, 230b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 온도: 300℃ 내지 500℃, 바람직하게는 350℃ 내지 450℃
처리 압력: 1Pa 내지 60,000Pa, 바람직하게는 5,000Pa 내지 20,000Pa
F 함유 가스 공급 유량: 1slm 내지 20slm, 바람직하게는 1slm 내지 10slm
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 5slm
각 가스 공급 시간: 1분 내지 600분, 바람직하게는 1분 내지 80분
F 함유 가스로서 후술하는 가스를 이용하여 전술한 처리 조건 하에서 F 함유 가스를 공급하는 것에 의해, 처리 용기 내에 부착된 막을 포함하는 퇴적물을 F 함유 가스와의 열화학 반응(에칭 반응)에 의해 제거할 수 있다.
F 함유 가스로서는 예컨대 불소(F2) 가스, 3불화염소(ClF3) 가스, 1불화염소(ClF) 가스, 3불화질소(NF3) 가스, 불화수소(HF) 가스, 불화니트로실(FNO) 가스, F2 가스 + 산화질소(NO) 가스, ClF3 가스 + NO 가스, ClF 가스 + NO 가스, NF3 가스 + NO 가스 등의 불소(F) 함유 가스를 이용할 수 있다. F 함유 가스로서는 이들 중 1개 이상을 이용할 수 있다. 또한 본 명세서에서 「NF3 가스 + NO 가스」와 같은 2개의 가스의 병기 기재는 NF3 가스와 NO 가스의 혼합 가스를 의미한다. 혼합 가스를 공급하는 경우에는 2개의 가스를 공급관 내에서 혼합(프리믹스) 시킨 후, 처리실(201) 내에 공급해도 좋고, 2개의 가스를 다른 공급관으로부터 따로따로 처리실(201) 내에 공급하여 처리실(201) 내에서 혼합(포스트 믹스)시키도록 해도 좋다.
(애프터 퍼지)
처리 용기 내에 부착된 막을 포함하는 퇴적물의 제거가 종료된 후, 밸브(261e, 262e, 261f, 262f)를 닫고, 처리실(201) 내로의 F 함유 가스의 공급을 정지한다. 그리고 노즐(230a, 230b)의 각각으로부터 불활성 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해 처리실(201) 내가 퍼지되어 처리실(201) 내에 잔류하는 가스나 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지).
(4) 프리코팅 처리
전술한 바와 같이 클리닝 처리에서는 처리 용기 내에 부착된 막을 포함하는 퇴적물의 제거가 종료된 후, 처리 용기 내로부터 F 함유 가스 등을 제거하는 처리인 애프터 퍼지가 수행된다. 단, 애프터 퍼지를 수행해도, 클리닝 처리 직후의 타이밍에서는 처리 용기 내에 소정의 농도로 F가 잔류하는 경우가 있다. 처리 용기 내에 잔류하는 F(이하, 잔류 F 성분)는 다음 성막 처리에서 성막 가스를 소비시켜, 웨이퍼(200)에 대하여 공급되는 성막 가스의 양을 감소시키는 경우가 있다. 즉 처리 용기 내에서의 잔류 F 성분은 막의 형성에 기여하지 않고 소비되는 성막 가스의 양을 늘리고, 성막 레이트를 저하시키는 경우가 있다. 즉, 처리 용기 내에서의 잔류 F 성분은 다음 성막 처리에서 웨이퍼(200) 상에 형성되는 막의 두께를 얇게 하는 현상, 즉 막 두께 드롭을 일으키는 요인이 될 수 있다.
그래서 본 형태에서는 클리닝 처리를 실행한 후, 웨이퍼(200)를 수용하지 않은 퇴적물 제거 후의 처리 용기 내에 프리코팅 가스를 공급하여, 처리 용기 내에 프리코팅 막을 형성하는 처리를 실시한다. 이 프리코팅 처리를 수행하는 것에 의해 처리 용기 내에서의 잔류 F 성분을 프리코팅 가스와 반응시켜 처리 용기 내로부터 잔류 F 성분을 제거하고, 처리 용기 내에 잔류하는 F의 농도(이하, 잔류 F 농도)를 저하시키는 것이 가능해진다. 그 결과, 다음 성막 처리에서 막 두께 드롭의 발생을 억제하는 것이 가능해진다.
하지만 전술한 프리코팅 처리를 수행해도, 그 처리 조건 등에 따라서는 다음 성막 처리에서 처리 용기 내의 일부의 영역에서 국소적으로 막 두께 드롭이 발생하는 경우가 있다는 것을 본건 개시자들은 발견했다. 본건 개시자들의 예의 연구에 따르면, 이 현상은 클리닝 처리 직후의 타이밍에서, 처리 용기 내에서의 잔류 F 농도가 처리 용기 내의 전체에 걸쳐 균일하지 않다(불균일하다)는 것에 기인한다는 것으로 판명되었다. 즉 클리닝 처리 직후의 타이밍에서는, 처리 용기 내에 잔류 F 농도가 가장 높아지는 제1 부(211)와, 잔류 F 농도가 제1 부(211)보다 낮아지는 제2 부(222)가 존재한다. 이와 같이 처리 용기 내에 제1 부(211), 제2 부(222)가 존재하는 상황 하에서, 처리 용기 내의 모든 영역에서, 예컨대 균일한 처리 조건(균일한 온도 분포 등) 하에서 프리코팅 처리를 수행한 경우, 잔류 F 농도가 비교적 낮은 제2 부(222)에서 잔류 F 성분을 충분히 저감시킬 수 있었다고 해도, 잔류 F 농도가 비교적 높은 제1 부(211)에서는 잔류 F 성분을 충분히 저감시키지 못하는 경우가 발생할 수 있다. 이 상태에서 다음 성막 처리를 수행하면, 잔류 F 성분을 충분히 저감시킬 수 있었던 제2 부(222)에서 막 두께 드롭의 발생을 방지할 수 있었다고 해도, 잔류 F 성분을 충분히 저감시키지 못했던 제1 부(211)에서는 국소적으로 막 두께 드롭이 발생하고, 결과적으로 웨이퍼(200) 상에 형성되는 막의 막 두께 균일성, 특히 웨이퍼 간 막 두께 균일성을 저하시키는 경우가 있다.
이러한 과제에 대하여, 예컨대 프리코팅 처리의 시간을 길게 확보하고, 처리 용기 내의 모든 영역에 걸쳐서 프리코팅 막을 두껍게 형성하는 것에 의해, 제2 부(222)뿐만 아니라 제1 부(211)에서도 잔류 F 성분을 충분히 저감시키는 방법도 생각해볼 수 있다. 단, 이 방법에서는 기판 처리 장치의 다운타임이 길어져 반도체 장치의 생산성을 저하시키는 경우가 있다. 또한 프리코팅 막이 처리 용기 내의 모든 영역에 과잉하게 두껍게 형성되는 것에 의해, 클리닝 처리의 실시 빈도의 증가나, 반도체 장치의 제조 비용의 증가를 초래하는 경우도 있다.
그래서 본 형태에서의 프리코팅 처리에서는 처리 용기 내에서의 잔류 F 농도의 분포에 맞춰서 프리코팅 막의 막 두께 분포를 조정한다. 바람직하게는 프리코팅 처리에서는 처리 용기 내에서의 잔류 F 농도가 가장 높은 제1 부(211)에 형성하는 프리코팅 막을, 처리 용기 내에서의 잔류 F 농도가 제1 부(211)보다 낮은 제2 부(222)에 형성하는 프리코팅 막보다 두껍게 한다. 이하, 처리 용기 내에 프리코팅 막을 형성하는 시퀀스예, 즉 프리코팅 시퀀스예에 대해서 주로 도 4를 이용하여 설명한다. 이하의 설명에서도 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 형태에서의 프리코팅 시퀀스에서는 웨이퍼(200)를 수용하지 않은 퇴적물 제거 후의 처리 용기 내에 프리코팅 가스를 공급하여, 처리 용기 내에 프리코팅 막을 형성한다.
이하에서는 프리코팅 막으로서 질화막을 형성하는 예에 대해서 설명한다. 전술한 바와 같이 질화막은 SiN막 외에 C나 O나 B 등을 포함하는 질화막도 포함한다. 즉 질화막은 SiN막, SiCN막, SiON막, SiOCN막, SiBCN막, SiBN막, SiBOCN막, SiBON막 등을 포함한다. 이하에서는 질화막으로서 SiN막을 형성하는 예에 대해서 설명한다.
또한 이하에서는 프리코팅 처리에서 처리 용기 내에 프리코팅 가스로서 원료 가스를 공급하는 스텝과, 처리 용기 내에 프리코팅 가스로서 반응 가스를 공급하는 스텝을 포함하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 수행하는 예에 대해서 설명한다. 또한 이하에 나타내는 처리 시퀀스와 같이, 원료 가스를 공급하는 스텝과, 반응 가스를 공급하는 스텝을 교호적으로, 즉 비동시에 수행할 수도 있고, 또한 이들 스텝을 동시에 수행할 수도 있다. 이하, 본 형태에서는 일례로서 이들 스텝을 동시에 수행하는 예, 즉 후자의 처리 시퀀스예에 대해서 설명한다.
(원료 가스 → 반응 가스)×n
(원료 가스 + 반응 가스)×n
또한 이하에 제1 부(211), 제2 부(222)의 형태의 일례를 도 3을 이용하여 설명한다. 단, 이하에 나타내는 형태는 어디까지나 일례에 지나지 않고, 처리 용기 내에서 제1 부(211), 제2 부(222)가 될 수 있는 영역은 처리 용기의 구조, 클리닝 처리의 처리 순서, 처리 조건 등이 다양한 요소에 의해 결정되고, 도 3에 도시하는 형태와는 일치하지 않는 경우가 있다는 것을 유의해야 한다.
본 형태와 같이, 처리 용기 내에 단열판(216)이 배치되는 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 단열판(216)이 배치되는 영역을 포함하고, 제2 부(222)는 처리 용기 내에서의 단열판(216)이 배치되지 않는 영역을 포함하는 경우가 있다. 또한 본 형태와 같이, 처리 용기 내에 웨이퍼(200)가 배치되는 영역과, 단열판(216)이 배치되는 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 단열판(216)이 배치되는 영역을 포함하고, 제2 부(222)는 처리 용기 내에서의 웨이퍼(200)가 배치되는 영역을 포함하는 경우가 있다. 도 3에서는 단열판(216)을 실선으로 도시하고, 웨이퍼(200)를 점선으로 도시한다. 또한 웨이퍼(200)가 배치되는 영역이란 성막 처리 시에 처리 용기 내에 웨이퍼(200)가 배치되는 영역을 의미한다.
또한 본 형태와 같이, 처리 용기 내에 복수 매의 단열판(216)이 배열되는 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 복수 매의 단열판(216)이 배열되는 영역을 포함하고, 제2 부(222)는 처리 용기 내에서의 복수 매의 단열판(216)이 배열되지 않는 영역을 포함하는 경우가 있다. 또한 본 형태와 같이, 처리 용기 내에 복수 매의 웨이퍼(200)가 배열되는 영역과 복수 매의 단열판(216)이 배열되는 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 복수 매의 단열판(216)이 배열되는 영역을 포함하고, 제2 부(222)는 처리 용기 내에서의 복수 매의 웨이퍼(200)가 배열되는 영역을 포함하는 경우가 있다. 또한 복수 매의 웨이퍼(200)가 배열되는 영역이란 성막 처리 시에 처리 용기 내에 복수 매의 웨이퍼(200)가 배열되는 영역을 의미한다.
또한 본 형태와 같이, 처리 용기 내에 하부 영역, 중앙부 영역, 상부 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 하부 영역이며, 제2 부(222)는 처리 용기 내에서의 상부 영역 및 중앙부 영역 중 적어도 어느 하나의 영역인 경우가 있다. 또한 본 형태와 같이, 처리 용기 내에 하부 영역과 하부 영역 이외의 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 하부 영역이며, 제2 부(222)는 처리 용기 내에서의 하부 영역 이외의 영역인 경우가 있다.
또한 본 형태와 같이, 처리 용기 내에 가스 흐름의 상류측의 영역, 중류측의 영역, 하류측의 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 가스 흐름의 상류측의 영역이며, 제2 부(222)는 처리 용기 내에서의 가스 흐름의 하류측 및 중류측 중 적어도 어느 하나의 영역인 경우가 있다. 또한 본 형태와 같이, 처리 용기 내에 가스 흐름의 상류측의 영역, 상류측 이외의 영역이 설치되는 경우, 제1 부(211)는 처리 용기 내에서의 가스 흐름의 상류측의 영역이며, 제2 부(222)는 처리 용기 내에서의 가스 흐름의 상류측의 영역 이외의 영역인 경우가 있다. 또한 본 형태에서는 가스는 처리 용기 내를 전술한 하부 영역측으로부터 상부 영역측을 향하여 흐르기 때문에, 가스 흐름의 상류측의 영역, 중류측의 영역, 하류측의 영역은 각각 전술한 하부 영역, 중앙부 영역, 상부 영역에 상당하게 된다.
또한 본 형태와 같이, 처리 용기가 처리 용기 내에 웨이퍼(200)를 반송하는 기판 반송구(209a)를 포함하는 경우, 제1 부(211)는 처리 용기 내에서의 기판 반송구(209a)측의 영역이며, 제2 부(222)는 처리 용기 내에서의 기판 반송구(209a)측과 반대측의 영역인 경우가 있다. 또한 제1 부(211)는 처리 용기 내에서의 기판 반송구(209a)측의 영역이며, 제2 부(222)는 처리 용기 내에서의 기판 반송구(209a)측의 영역 이외의 영역인 경우가 있다.
또한 제1 부(211), 제2 부(222)가 전술한 각 영역을 포함하는 하나의 이유로서는 처리 용기 내에서의 가스의 컨덕턴스, 즉 유동 저항의 차이를 들 수 있다. 전술한 바와 같이 클리닝 처리는 빈 보트(217), 예컨대 단열판(216)만을 보지한 보트(217)를 처리 용기 내에 수용한 상태에서 수행된다. 그렇기 때문에 클리닝 처리 실행 중에, 처리 용기 내에서의 단열판(216)이 배치 또는 배열된 영역에서는 단열판(216)에 의해 F 함유 가스의 흐름이 저해되어, 이 영역에는 F 함유 가스가 체류하여 잔류하기 쉬워진다. 이에 대하여 클리닝 처리 실행중에, 처리 용기 내에서의 성막 처리 시에 웨이퍼(200)가 배치 또는 배열되는 영역에서는 웨이퍼(200)가 존재하지 않기 때문에 F 함유 가스의 흐름은 저해되기 어렵고, F 함유 가스의 체류나 잔류는 발생하기 어려워진다. 결과적으로 클리닝 처리 직후의 타이밍에서, 제1 부(211)는 처리 용기 내에서의 단열판(216)이 배치 또는 배열되는 영역을 포함하게 되고, 또한 제2 부(222)는 처리 용기 내에서의 단열판(216)이 배치 또는 배열되지 않는 영역[처리 용기 내에서의 성막 처리 시에 웨이퍼(200)가 배치 또는 배열되는 영역]을 포함하게 된다.
또한 제1 부(211), 제2 부(222)가 전술한 각 영역을 포함하는 하나의 이유로서는 처리 용기 내에서의 F 함유 가스가 흡착할 수 있는 부재의 표면적의 차이를 들 수 있다. 전술한 바와 같이 클리닝 처리는 빈 보트(217), 예컨대 단열판(216)만을 보지한 보트(217)를 처리 용기 내에 수용한 상태에서 수행된다. 그렇기 때문에 클리닝 처리 실행 중에, 처리 용기 내에서의 단열판(216)이 배치 또는 배열된 영역에서는 F 함유 가스가 흡착할 수 있는 부재의 표면적이 비교적 크게 되고, F 함유 가스의 흡착량이 많아진다. 이에 대하여 클리닝 처리 실행 중에, 처리 용기 내에서의 성막 처리 시에 웨이퍼(200)가 배치 또는 배열되는 영역에서는 웨이퍼(200)가 존재하지 않기 때문에 F 함유 가스가 흡착할 수 있는 부재의 표면적이 비교적 작아지고, F 함유 가스의 흡착량이 적어진다. 결과적으로 제1 부(211)는 처리 용기 내에서의 단열판(216)이 배치 또는 배열되는 영역을 포함하게 되고, 또한 제2 부(222)는 처리 용기 내에서의 단열판(216)이 배치 또는 배열되지 않는 영역[처리 용기 내에서의 성막 처리 시에 웨이퍼(200)가 배치 또는 배열되는 영역]을 포함하게 된다.
또한 제1 부(211), 제2 부(222)가 전술한 각 영역을 포함하는 하나의 이유로서는 처리 용기 내에서의 온도 분포를 들 수 있다. 클리닝 처리 실행 중에, 처리 용기 내에서의 가스 흐름의 상류측의 영역[기판 반송구(209a)측의 영역]에서는 처리 용기 내에서의 가스 흐름의 하류측 및 중류측 중 적어도 어느 하나의 영역[가스 흐름의 상류측의 영역 이외의 영역, 기판 반송구(209a)측의 영역과 반대측의 영역]에 비해 저온이 되고, 부재의 표면에 흡착된 F 함유 가스가 부재의 표면으로부터 탈리하기 어려운 경향이 있다. 이것에 대하여 클리닝 처리 실행 중에, 처리 용기 내에서의 가스 흐름의 하류측 및 중류측 중 적어도 어느 하나의 영역[가스 흐름의 상류측의 영역 이외의 영역, 기판 반송구(209a)측의 영역과 반대측의 영역]에서는 처리 용기 내에서의 가스 흐름의 상류측의 영역[기판 반송구(209a)측의 영역]에 비해 고온이 되고, 부재의 표면에 흡착된 F 함유 가스가 부재의 표면으로부터 탈리하기 쉬운 경향이 있다. 결과적으로 제1 부(211)는 처리 용기 내에서의 가스 흐름의 상류측의 영역[기판 반송구(209a)측의 영역]을 포함하게 되고, 또한 제2 부(222)는 처리 용기 내에서의 가스 흐름의 하류측 및 중류측 중 적어도 어느 하나의 영역[가스 흐름의 상류측의 영역 이외의 영역, 기판 반송구(209a)측의 영역과 반대측의 영역]을 포함하게 된다.
(압력 조정 및 온도 조정)
클리닝 처리가 종료된 후, 처리실(201) 내가 원하는 압력(진공도)이 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기) 된다. 이때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(242)가 피드백 제어된다(압력 조정). 또한 처리실(201) 내가 원하는 처리 온도가 되도록 히터(206)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(206)로의 통전 상태, 즉 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태가 독립적으로 피드백 제어된다(온도 조정). 또한 회전 기구(254)에 의한 빈 보트(217)의 회전을 시작한다. 진공 펌프(246)의 가동, 처리실(201) 내의 가열, 보트(217)의 회전은 모두 적어도 클리닝 처리가 종료될 때까지의 동안은 계속해서 수행된다. 또한 보트(217)는 회전시키지 않아도 좋다.
(프리코팅 처리)
그 후, 이하의 스텝 3, 스텝 4를 순차적으로 실시한다.
[스텝 3]
스텝 3에서는 웨이퍼(200)를 수용하지 않은 처리실(201) 내에 프리코팅 가스로서 원료 가스 및 반응 가스를 동시에 공급한다.
구체적인 처리 순서에 대해서는 전술한 성막 처리에서의 스텝 1의 처리 순서와 마찬가지로 할 수 있다. 원료 가스로서는 전술한 성막 처리에서 예시한 원료 가스 중 1개 이상을 이용할 수 있다. 반응 가스로서는 전술한 성막 처리에서 예시한 반응 가스 중 1개 이상을 이용할 수 있다. 처리실(201) 내에 공급된 원료 가스, 반응 가스는 처리실(201) 내를 상승하여 이너 튜브(204)의 상단 개구로부터 통 형상 공간(250)으로 유출되고, 통 형상 공간(250)을 유하한 후, 배기관(231)으로부터 배기된다. 이 과정에서 원료 가스와 반응 가스가 혼합되어, 처리 용기 내의 부재의 표면에 혼합된 원료 가스와 반응 가스가 공급된다(프리코팅 가스 공급). 이때 밸브(261c, 262c, 261d, 262d)를 열고 노즐(230a, 230b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 온도: 600℃ 내지 850℃, 바람직하게는 700℃ 내지 800℃
처리 압력: 1Pa 내지 2,666Pa, 바람직하게는 13Pa 내지 1,333Pa
원료 가스 공급 유량: 0.01slm 내지 2slm, 바람직하게는 0.05slm 내지 0.5slm
반응 가스 공급 유량: 0.1slm 내지 10slm, 바람직하게는 0.5slm 내지 5slm
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 5slm
각 가스 공급 시간: 1분 내지 120분, 바람직하게는 1분 내지 60분
원료 가스로서 예컨대 전술한 클로로실란계 가스를 이용하고, 반응 가스로서 예컨대 전술한 질화 가스를 이용하여 전술한 처리 조건 하에서 스텝 3을 수행하는 것에 의해, 처리 용기 내의 부재의 최표면 상에 열 CVD 반응에 의해 Si 및 N을 포함하는 층, 즉 실리콘질화층(SiN층)이 형성된다. 또한 이 과정에서 처리 용기 내에서의 잔류 F 성분은 프리코팅 가스와 반응하는 것에 의해 제거되고, 처리 용기 내로부터 배출된다. 또한 처리 용기 내의 부재는 예컨대 프로세스 튜브(203), 보트(217), 단열판(216), 매니폴드(209), 회전축(255), 씰 캡(219) 등 중 적어도 어느 하나를 포함한다.
[스텝 4]
스텝 3이 종료된 후, 성막 처리에서의 스텝 2와 마찬가지의 처리 순서, 처리 조건에 의해 처리실(201) 내를 진공 배기하여 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제하고, 처리실(201) 내를 퍼지한다. 이때 스텝 2와 마찬가지로, 처리실(201) 내에 퍼지 가스를 공급해도 좋다. 퍼지 가스로서는 스텝 2와 마찬가지로, 전술한 반응 가스나 불활성 가스를 이용할 수 있다.
[소정 횟수 실시]
전술한 스텝 3, 스텝 4을 비동시에, 즉 동기시키지 않고 수행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 수행하는 것에 의해, 처리 용기 내의 부재의 표면 상에 프리코팅 막으로서 예컨대 원하는 두께의 실리콘질화막(SiN막)을 형성할 수 있다. 전술한 사이클을 복수 회 반복하는 것이 바람직하다는 점이나, 반응 가스로서 N, C 및 H 함유 가스를 이용하는 경우, 처리 용기 내의 부재의 표면 상에 프리코팅 막으로서 SiCN막을 형성할 수도 있다는 점은 전술한 성막 처리와 마찬가지다.
전술한 바와 같이 본 형태에서의 프리코팅 처리에서는 클리닝 처리를 실행한 후의 처리 용기 내에서의 잔류 F 농도의 분포에 맞춰서 프리코팅 막의 막 두께 분포를 조정한다. 바람직하게는 본 형태에서의 프리코팅 처리에서는 처리 용기 내에서의 잔류 F 농도가 가장 높은 제1 부(211)에 형성하는 프리코팅 막을, 처리 용기 내에서의 잔류 F 농도가 제1 부(211)보다 낮은 제2 부(222)에 형성하는 프리코팅 막보다 두껍게 한다.
본 형태에서는 프리코팅 막에서의 전술한 막 두께 분포를 실현하기 위해서, 바람직하게는 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태를 독립해서 조정하여, 프리코팅 처리에서의 제2 부(222)의 온도에 대한 제1 부(211)의 온도의 비율을, 전술한 성막 처리(클리닝 전) 및 후술하는 성막 처리(프리코팅 후) 중 적어도 어느 하나에서의 제2 부(222)의 온도에 대한 제1 부(211)의 온도의 비율보다 크게 한다.
또한 본 형태에서는 프리코팅 막에서의 전술한 막 두께 분포를 실현하기 위해서, 바람직하게는 프리코팅 처리에서는 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태를 독립해서 조정하여, 제1 부(211)의 온도를 제2 부(222)의 온도보다 높게 한다.
또한 본 형태에서는 프리코팅 막에서의 전술한 막 두께 분포를 실현하기 위해서, 바람직하게는 히터(206)가 포함하는 5개의 영역(L, CL, C, CU, U)의 각각으로의 통전 상태를 독립해서 조정하여 프리코팅 처리에서의 제1 부(211)의 온도를, 전술한 성막 처리(클리닝 전) 및 후술하는 성막 처리(프리코팅 후) 중 적어도 어느 하나에서의 제1 부(211)의 온도보다 높게 한다.
(애프터 퍼지 및 대기압 복귀)
처리 용기 내로의 프리코팅 막의 형성이 종료된 후, 노즐(230a, 230b)의 각각으로부터 불활성 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해 처리실(201) 내가 퍼지되어 처리실(201) 내에 잔류하는 가스나 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(빈 보트 언로드)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 매니폴드(209)의 하단이 개구된다. 그리고 빈 보트(217)가 매니폴드(209)의 하단 개구[기판 반송구(209a)]로부터 프로세스 튜브(203)의 외부에 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219a)가 이동시켜져, 매니폴드(209)의 하단 개구가 O링(220c)을 개재하여 셔터(219a)에 의해 밀봉된다(셔터 클로즈).
(5) 성막 처리(프리코팅 후)
프리코팅 처리를 실행한 후, 새로운 웨이퍼(200)에 대하여 전술한 성막 처리(클리닝 전)와 마찬가지의 성막 처리를 재차 수행한다. 즉 새로운 웨이퍼(200)를 수용한 프리코팅 막 형성 후의 처리 용기 내에 성막 가스를 공급하여, 새로운 웨이퍼(200) 상에 막을 형성하는 처리를 재차 수행한다. 이때의 처리 순서, 처리 조건은 전술한 성막 처리(클리닝 전)에서의 처리 순서, 처리 조건과 마찬가지로 할 수 있다. 원료 가스로서는 성막 처리(클리닝 전)에서 예시한 원료 가스 중 1개 이상을 이용할 수 있다. 반응 가스로서는 성막 처리(클리닝 전)에서 예시한 반응 가스 중 1개 이상을 이용할 수 있다.
(6) 본 형태에 따른 효과
본 형태에 따르면, 이하에 나타내는 1개 또는 복수의 효과를 얻을 수 있다.
(a) 프리코팅 처리에서는 처리 용기 내에서의 잔류 F 농도의 분포에 맞춰서 프리코팅 막의 막 두께 분포를 조정하는 것에 의해, 성막 처리(프리코팅 후)에서 처리 용기 내에서 잔류 F 성분과 성막 가스의 반응이 국소적으로 발생하는 것을 억제할 수 있다. 이에 의해 성막 처리(프리코팅 후)에서 웨이퍼(200) 상으로의 막의 형성에 기여하지 않고 소비되는 성막 가스의 양이 국소적으로 많아지는 것을 억제할 수 있고, 막 두께 드롭의 국소적인 발생을 억제하는 것이 가능해진다.
(b) 프리코팅 처리에서는 제1 부(211)에 형성하는 프리코팅 막을 제2 부(222)에 형성하는 프리코팅 막보다 두껍게 하는 것에 의해, 성막 처리(프리코팅 후)에서 처리 용기 내에서 잔류 F 성분과 성막 가스의 반응이 잔류 F 농도가 가장 높은 부분에서 국소적으로 과도하게 발생하는 것을 억제할 수 있다. 이에 의해 성막 처리(프리코팅 후)에서 웨이퍼(200) 상으로의 막의 형성에 기여하지 않고 소비되는 성막 가스의 양이 그 부분에서 국소적으로 많아지는 것을 억제할 수 있고, 막 두께 드롭이 그 부분에서 국소적으로 과도하게 발생하는 것을 억제하는 것이 가능해진다.
(c) 프리코팅 처리에서의 제2 부(222)의 온도에 대한 제1 부(211)의 온도의 비교를 성막 처리(클리닝 전) 및 성막 처리(프리코팅 후) 중의 적어도 어느 하나에서의 제2 부(222)의 온도에 대한 제1 부(211)의 온도의 비교보다 크게 하는 것에 의해, 프리코팅 처리에서 제1 부(211)에 형성하는 프리코팅 막을 제2 부(222)에 형성하는 프리코팅 막보다 두껍게 하는 것이 용이해진다.
(d) 프리코팅 처리에서는 제1 부(211)의 온도를 제2 부(222)의 온도보다 높게 하는 것에 의해, 프리코팅 처리에서 제1 부(211)에 형성하는 프리코팅 막을 제2 부(222)에 형성하는 프리코팅 막보다 두껍게 하는 것이 가능해진다.
(e) 프리코팅 처리에서의 제1 부(211)의 온도를 성막 처리(클리닝 전)에서의 제1 부(211)의 온도보다 높게 하는 것에 의해, 프리코팅 처리에서 제1 부(211)에 형성하는 프리코팅 막을 제2 부(222)에 형성하는 프리코팅 막보다 두껍게 하는 것이 용이해진다.
(f) 제1 부(211) 및 제2 부(222)가, 도 3을 이용하여 예시한 전술한 형태인 경우에서도 전술한 각종 효과 중 1개 또는 복수의 효과를 얻을 수 있다.
(g) 전술한 효과는 성막 처리(클리닝 전, 프리코팅 후)에서 전술한 원료 가스, 반응 가스를 이용하는 경우나, 프리코팅 처리에서 전술한 원료 가스, 반응 가스를 이용하는 경우나, 클리닝 처리에서 전술한 F 함유 가스를 이용하는 경우나, 이들 각 처리에서 전술한 각종 불활성 가스를 이용하는 경우에도 마찬가지로 얻을 수 있다.
(7) 변형예
본 형태에서의 각종 처리는 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 각 변형예에서도 전술한 형태와 마찬가지의 효과를 얻을 수 있다. 또한 이들 변형예는 임의로 조합할 수 있다. 특별한 설명이 없는 한, 각변형예의 각 스텝에서의 처리 순서, 처리 조건은 전술한 각 처리의 각 스텝에서의 처리 순서, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
성막 처리(클리닝 전)에서는 제1 부(211)의 온도를 제2 부(222)의 온도 이하로 해도 좋다. 본 변형예에 따르면, 성막 처리(클리닝 전)에서 웨이퍼(200) 상에 형성되는 막의 막 두께 균일성, 특히 웨이퍼 간 막 두께 균일성을 향상시키는 것이 가능해진다. 또한 성막 처리(클리닝 전)에서는 제1 부(211)의 온도를 제2 부(222)의 온도보다 낮게 하는 것에 의해 여기서 설명한 효과를 보다 높이는 것이 가능해진다.
(변형예 2)
클리닝 처리에서는 제1 부(211)의 온도를 제2 부(222)의 온도 이하로 해도 좋다. 본 변형예에 따르면, 클리닝 처리에서 처리 용기 내에 부착된 막을 포함하는 퇴적물을 균일하게 제거하는 것이 가능해진다. 또한 클리닝 처리에서는 제1 부(211)의 온도를 제2 부(222)의 온도보다 낮게 하는 것에 의해 여기서 설명한 효과를 보다 높이는 것이 가능해진다.
(변형예 3)
성막 처리(프리코팅 후)에서는 제1 부(211)의 온도를 제2 부(222)의 온도 이하로 해도 좋다. 본 변형예에 따르면, 성막 처리(프리코팅 후)에서 웨이퍼(200) 상에 형성되는 막의 막 두께 균일성, 특히 웨이퍼 간 막 두께 균일성을 향상시키는 것이 가능해진다. 또한 성막 처리(프리코팅 후)에서는 제1 부(211)의 온도를 제2 부(222)의 온도보다 낮게 하는 것에 의해, 여기서 설명한 효과를 보다 높이는 것이 가능해진다.
<본 개시의 다른 형태>
이상, 본 개시의 형태를 구체적으로 설명했다. 하지만 본 개시는 전술한 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
예컨대 반응 가스로서는 전술한 N 및 H 함유 가스나, N, C 및 H 함유 가스 외에 예컨대 에틸렌(C2H4) 가스, 아세틸렌(C2H2) 가스, 프로필렌(C3H6) 가스 등의 탄소(C) 함유 가스나, 디보란(B2H6) 가스, 트리클로로보란(BCl3) 가스 등의 붕소(B) 함유 가스나, 산소(O2) 가스, 오존(O3) 가스, 플라즈마 여기시킨 O2(O2 *) 가스, O2 가스 + 수소(H2) 가스, 수증기(H2O) 가스, 과산화수소(H2O2) 가스, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등의 산소(O) 함유 가스 등을 이용할 수 있다.
그리고 이하에 나타내는 성막 시퀀스에 의해 기판 상에 SiN막이나 SiCN막 외에 실리콘산질화막(SiON막), 실리콘산탄화막(SiOC막), 실리콘산탄질화막(SiOCN막), 실리콘붕탄질화막(SiBCN막), 실리콘붕질화막(SiBN막), 실리콘산화막(SiO막) 등의 Si를 포함하는 막을 형성하는 경우에도 전술한 클리닝 처리 및 프리코팅 처리를 바람직하게 적용할 수 있다. 이 경우에서도 전술한 형태에서 설명한 효과 중 적어도 일부의 효과를 얻을 수 있다. 또한 원료 가스, 반응 가스를 공급할 때의 처리 순서, 처리 조건은 예컨대 전술한 형태의 각 스텝에서의 것들과 마찬가지로 할 수 있다. 이러한 경우에서도 전술한 형태와 마찬가지의 효과를 얻을 수 있다.
또한 예컨대 원료 가스로서 알루미늄(Al), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 탄탈(Ta), 몰리브덴(Mo), 텅스텐(W) 등의 금속 원소를 포함하는 원료 가스를 이용하여, 전술한 성막 시퀀스에 의해 기판 상에 알루미늄질화막(AlN막), 티타늄질화막(TiN막), 하프늄질화막(HfN막), 지르코늄질화막(ZrN막), 탄탈질화막(TaN막), 몰리브덴질화막(MoN), 텅스텐질화막(WN), 알루미늄산화막(AlO막), 티타늄산화막(TiO막), 하프늄산화막(HfO막), 지르코늄산화막(ZrO막), 탄탈산화막(TaO막), 몰리브덴산화막(MoO), 텅스텐산화막(WO), 티탄산질화막(TiON막), 티타늄알루미늄탄질화막(TiAlCN막), 티타늄알루미늄탄화막(TiAlC막), 티타늄탄질화막(TiCN막) 등의 금속 원소를 포함하는 막을 형성하는 경우에도 전술한 클리닝 처리 및 프리코팅 처리를 바람직하게 적용할 수 있다. 이러한 경우에서도 전술한 형태에서 설명한 효과 중 적어도 일부의 효과를 얻을 수 있다. 또한 원료 가스, 반응 가스를 공급할 때의 처리 순서, 처리 조건은 예컨대 전술한 형태의 각 스텝에서의 것들과 마찬가지로 할 수 있다. 이러한 경우에서도 전술한 형태와 마찬가지의 효과를 얻을 수 있다.
각 처리에 이용되는 레시피는 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 개재하여 기억 장치(121c) 내에 격납해두는 것이 바람직하다. 그리고 각 처리를 시작할 때, CPU(121a)가, 기억 장치(121c) 내에 격납된 복수의 레시피 중으로부터 처리 내용에 따라 적절한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해 1대(臺)의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 성막 처리나, 다양한 막에 대응한 클리닝 처리나 프리코팅 처리를 재현성 좋게 수행할 수 있게 된다. 또한 오퍼레이터의 부담을 저감할 수 있고, 조작 미스를 회피하면서 각 처리를 신속히 시작할 수 있게 된다.
전술한 레시피는 새로 작성하는 경우에 한정되지 않고, 예컨대 기판 처리 장치에 이미 인스톨된 기존의 레시피를 변경하는 것에 의해 준비해도 좋다. 레시피를 변경하는 경우에는 변경 후의 레시피를 전기 통신 회선이나 상기 레시피를 기록한 기록 매체를 개재하여 기판 처리 장치에 인스톨해도 좋다. 또한 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨된 기존의 레시피를 직접 변경해도 좋다.
전술한 형태에서는 한 번에 복수 매의 기판을 처리하는 뱃치(batch)식의 기판 처리 장치를 이용하여 성막 처리, 클리닝 처리, 프리코팅 처리를 수행하는 예에 대해서 설명했다. 본 개시는 전술한 형태에 한정되지 않고, 예컨대 한 번에 1매 또는 여러 매의 기판을 처리하는 매엽식(枚葉式)의 기판 처리 장치를 이용하여 성막 처리, 클리닝 처리, 프리코팅 처리를 수행하는 경우에도 바람직하게 적용할 수 있다. 또한 전술한 형태에서는 핫 월형의 처리로를 포함하는 기판 처리 장치를 이용하여 성막 처리, 클리닝 처리, 프리코팅 처리를 수행하는 예에 대해서 설명했다. 본 개시는 전술한 형태에 한정되지 않고, 콜드 월형의 처리로를 포함하는 기판 처리 장치를 이용하여 성막 처리, 클리닝 처리, 프리코팅 처리를 수행하는 경우에도 바람직하게 적용할 수 있다.
이러한 기판 처리 장치를 이용하는 경우에서도 전술한 형태나 변형예에서의 처리 순서, 처리 조건과 마찬가지의 처리 순서, 처리 조건에서 각 처리를 수행할 수 있고, 전술한 형태나 변형예와 마찬가지의 효과를 얻을 수 있다.
전술한 형태나 변형예는 적절히 조합해서 이용할 수 있다. 이때의 처리 순서, 처리 조건은 예컨대 전술한 형태나 변형예에서의 처리 순서, 처리 조건과 마찬가지로 할 수 있다.
<실시예>
(실시예 1)
도 1에 도시하는 기판 처리 장치를 이용하여 전술한 형태에서의 성막 처리, 클리닝 처리, 프리코팅 처리를 수행했다. 프리코팅 처리에서는 처리 용기 내의 하부 영역의 온도를 처리 용기 내의 상부 영역 및 중앙부 영역의 온도보다 높게 했다. 프리코팅 막의 막 두께를 측정한 결과, 처리 용기 내의 하부 영역에 형성된 프리코팅 막의 막 두께(T1)는, 처리 용기 내의 상부 영역 및 중앙부 영역에 형성된 프리코팅 막의 막 두께(T2)보다 두껍다는 것을 확인했다. T1은 T2의 1.2배 내지 1.4배였다. 프리코팅 처리 후, 프리코팅 막이 형성된 처리 용기 내에서 재차 성막 처리를 수행하여, 웨이퍼 상에 형성된 막의 막 두께를 측정했다. 또한 성막 처리에서는 웨이퍼 상에 SiN막을 형성하고, 프리코팅 처리에서는 처리 용기 내에 프리코팅 막으로서 SiN막을 형성했다.
(비교예 1)
도 1에 도시하는 기판 처리 장치를 이용하여, 전술한 형태에서의 성막 처리, 클리닝 처리를 수행하고, 실시예 1과는 다른 처리 조건으로 프리코팅 처리를 수행했다. 프리코팅 처리에서는 처리 용기 내의 하부 영역의 온도를, 처리 용기 내의 상부 영역 및 중앙부 영역의 온도보다 낮게 했다. 프리코팅 막의 막 두께를 측정한 결과, 처리 용기 내의 하부 영역에 형성된 프리코팅 막의 막 두께(T3)는, 처리 용기 내의 상부 영역 및 중앙부 영역에 형성된 프리코팅 막의 막 두께(T4)보다 얇다는 것을 확인했다. T3은 T4의 0.7배 내지 0.9배였다. 프리코팅 처리 후, 프리코팅 막이 형성된 처리 용기 내에서 재차 성막 처리를 수행하여, 웨이퍼 상에 형성된 막의 막 두께를 측정했다. 또한 성막 처리에서는 웨이퍼 상에 SiN막을 형성하고, 프리코팅 처리에서는 처리 용기 내에 프리코팅 막으로서 SiN막을 형성했다.
또한 실시예 1에서 처리 용기 내의 하부 영역에 형성된 프리코팅 막의 막 두께(T1)는, 비교예 1에서 처리 용기 내의 하부 영역에 형성된 프리코팅 막의 막 두께(T3)보다 두껍다는 것을 확인했다. T1은 T3의 1.4배 내지 1.6배였다. 또한 실시예 1에서 처리 용기 내의 상부 영역 및 중앙부 영역에 형성된 프리코팅 막의 막 두께는 비교예 1에서 처리 용기 내의 상부 영역 및 중앙부 영역에 형성된 프리코팅 막의 막 두께와 동등한 두께인 것을 확인했다.
그 결과, 비교예 1에서는 프리코팅 처리 후의 성막 처리에서 하부 영역에 배치된 웨이퍼 상에 형성된 막의 막 두께가, 상부 영역 및 중앙부 영역의 각각 배치된 웨이퍼 상에 형성된 막의 막 두께보다 얇아진다는 것을 확인했다. 즉 비교예 1에서는 하부 영역에서 막 두께 드롭이 발생하는 것을 확인했다.
이에 대하여 실시예 1에서는 프리코팅 처리 후의 성막 처리에서 상부 영역, 중앙부 영역 및 하부 영역의 각각 배치된 웨이퍼 상에 형성된 막의 막 두께는 동등하다는 것을 확인했다. 즉 실시예 1에서는 상부 영역, 중앙부 영역 및 하부 영역 중 어느 영역에서도 막 두께 드롭이 발생하지 않다는 것을 확인했다.
200: 웨이퍼(기판) 201: 처리실

Claims (20)

  1. (a) 기판을 수용한 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 공정;
    (b) 상기 기판을 수용하지 않은 상기 처리 용기 내에 불소 함유 가스를 공급하여, 상기 처리 용기 내에 부착된 상기 막을 포함하는 퇴적물을 제거하는 공정;
    (c) 상기 기판을 수용하지 않은 상기 퇴적물 제거 후의 상기 처리 용기 내에 프리코팅 가스를 공급하여 상기 처리 용기 내에 프리코팅 막을 형성하는 공정; 및
    (d) 기판을 수용한 상기 프리코팅 막 형성 후의 상기 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 공정
    을 포함하고,
    (c)에서는 상기 처리 용기 내에서의 잔류 불소 농도의 분포에 맞춰서 상기 프리코팅 막의 막 두께 분포를 조정하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    (c)에서는 상기 처리 용기 내에서의 잔류 불소 농도가 가장 높은 제1 부에 형성하는 상기 프리코팅 막을, 상기 처리 용기 내에서의 잔류 불소 농도가 상기 제1 부보다 낮은 제2 부에 형성하는 프리코팅 막보다 두껍게 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    (c)에서의 상기 제2 부의 온도에 대한 상기 제1 부의 온도의 비율을, (a) 및 (d) 중 적어도 어느 하나에서의 상기 제2 부의 온도에 대한 상기 제1 부의 온도의 비율보다 크게 하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    (c)에서는 상기 제1 부의 온도를 상기 제2 부의 온도보다 높게 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    (a)에서는 상기 제1 부의 온도를 상기 제2 부의 온도 이하로 하는 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    (b)에서는 상기 제1 부의 온도를 상기 제2 부의 온도 이하로 하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서,
    (d)에서는 상기 제1 부의 온도를 상기 제2 부의 온도 이하로 하는 반도체 장치의 제조 방법.
  8. 제2항에 있어서,
    (c)에서의 상기 제1 부의 온도를, (a) 및(d) 중 적어도 어느 하나에서의 상기 제1 부의 온도보다 높게 하는 반도체 장치의 제조 방법.
  9. 제2항에 있어서,
    상기 처리 용기 내에는 단열판이 배치되는 영역이 설치되고,
    상기 제1 부는 상기 처리 용기 내에서의 상기 단열판이 배치되는 영역을 포함하고,
    상기 제2 부는 상기 처리 용기 내에서의 상기 단열판이 배치되지 않는 영역을 포함하는 반도체 장치의 제조 방법.
  10. 제2항에 있어서,
    상기 처리 용기 내에는 기판이 배치되는 영역과 단열판이 배치되는 영역이 설치되고,
    상기 제1 부는 상기 처리 용기 내에서의 상기 단열판이 배치되는 영역을 포함하고,
    상기 제2 부는 상기 처리 용기 내에서의 상기 기판이 배치되는 영역을 포함하는 반도체 장치의 제조 방법.
  11. 제2항에 있어서,
    상기 처리 용기 내에는 복수 매의 단열판이 배열되는 영역이 설치되고,
    상기 제1 부는 상기 처리 용기 내에서의 상기 복수 매의 단열판이 배열되는 영역을 포함하고,
    상기 제2 부는 상기 처리 용기 내에서의 상기 복수 매의 단열판이 배열되지 않는 영역을 포함하는 반도체 장치의 제조 방법.
  12. 제2항에 있어서,
    상기 처리 용기 내에는 복수 매의 기판이 배열되는 영역과 복수 매의 단열판이 배열되는 영역이 설치되고,
    상기 제1 부는 상기 처리 용기 내에서의 상기 복수 매의 단열판이 배열되는 영역을 포함하고,
    상기 제2 부는 상기 처리 용기 내에서의 상기 복수 매의 기판이 배열되는 영역을 포함하는 반도체 장치의 제조 방법.
  13. 제2항에 있어서,
    상기 제1 부는 상기 처리 용기 내에서의 하부 영역이며, 상기 제2 부는 상기 처리 용기 내에서의 상부 영역 및 중앙부 영역 중 적어도 어느 하나의 영역인 반도체 장치의 제조 방법.
  14. 제2항에 있어서,
    상기 제1 부는 상기 처리 용기 내에서의 하부 영역이며, 상기 제2 부는 상기 처리 용기 내에서의 상기 하부 영역 이외의 영역인 반도체 장치의 제조 방법.
  15. 제2항에 있어서,
    상기 제1 부는 상기 처리 용기 내에서의 가스 흐름의 상류측의 영역이며, 상기 제2 부는 상기 처리 용기 내에서의 가스 흐름의 하류측 및 중류측 중 적어도 어느 하나의 영역인 반도체 장치의 제조 방법.
  16. 제2항에 있어서,
    상기 제1 부는 상기 처리 용기 내에서의 가스 흐름의 상류측의 영역이며, 상기 제2 부는 상기 처리 용기 내에서의 가스 흐름의 상류측의 영역 이외의 영역인 반도체 장치의 제조 방법.
  17. 제2항에 있어서,
    상기 처리 용기는 상기 처리 용기 내에 기판을 반송하는 기판 반송구를 포함하고,
    상기 제1 부는 상기 처리 용기 내에서의 상기 기판 반송구측의 영역이며, 상기 제2 부는 상기 처리 용기 내에서의 상기 기판 반송구측의 영역과 반대측의 영역인 반도체 장치의 제조 방법.
  18. 제2항에 있어서,
    상기 처리 용기는 상기 처리 용기 내에 기판을 반송하는 기판 반송구를 포함하고,
    상기 제1 부는 상기 처리 용기 내에서의 상기 기판 반송구측의 영역이며, 상기 제2 부는 상기 처리 용기 내에서의 상기 기판 반송구측의 영역 이외의 영역인 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리 용기;
    상기 처리 용기 내에 성막 가스를 공급하는 성막 가스 공급계;
    상기 처리 용기 내에 불소 함유 가스를 공급하는 불소 함유 가스 공급계;
    상기 처리 용기 내에 프리코팅 가스를 공급하는 프리코팅 가스 공급계;
    상기 처리 용기 내를 가열하는 히터; 및
    (a) 기판을 수용한 상기 처리 용기 내에 상기 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 처리와, (b) 상기 기판을 수용하지 않은 상기 처리 용기 내에 상기 불소 함유 가스를 공급하여, 상기 처리 용기 내에 부착된 상기 막을 포함하는 퇴적물을 제거하는 처리와, (c) 상기 기판을 수용하지 않은 상기 퇴적물 제거 후의 상기 처리 용기 내에 상기 프리코팅 가스를 공급하여 상기 처리 용기 내에 프리코팅 막을 형성하는 처리와, (d) 기판을 수용한 상기 프리코팅 막 형성 후의 상기 처리 용기 내에 상기 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 처리를 수행시키고, (c)에서는 상기 처리 용기 내에서의 잔류 불소 농도의 분포에 맞춰서 상기 프리코팅 막의 막 두께 분포를 조정하도록, 상기 성막 가스 공급계, 상기 불소 함유 가스 공급계, 상기 프리코팅 가스 공급계 및 상기 히터를 제어하는 것이 가능하도록 구성되는 제어부
    를 포함하는 기판 처리 장치.
  20. (a) 기판을 수용한 기판 처리 장치의 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 단계;
    (b) 상기 기판을 수용하지 않은 상기 처리 용기 내에 불소 함유 가스를 공급하여, 상기 처리 용기 내에 부착된 상기 막을 포함하는 퇴적물을 제거하는 단계;
    (c) 상기 기판을 수용하지 않은 상기 퇴적물 제거 후의 상기 처리 용기 내에 프리코팅 가스를 공급하여 상기 처리 용기 내에 프리코팅 막을 형성하는 단계;
    (d) 기판을 수용한 상기 프리코팅 막 형성 후의 상기 처리 용기 내에 성막 가스를 공급하여 상기 기판 상에 막을 형성하는 단계; 및
    (c)에서 상기 처리 용기 내에서의 잔류 불소 농도의 분포에 맞춰서 상기 프리코팅 막의 막 두께 분포를 조정하는 단계
    를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 프로그램.
KR1020237020763A 2021-02-26 2021-02-26 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램 KR20230110324A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/007373 WO2022180793A1 (ja) 2021-02-26 2021-02-26 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (1)

Publication Number Publication Date
KR20230110324A true KR20230110324A (ko) 2023-07-21

Family

ID=83049029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020763A KR20230110324A (ko) 2021-02-26 2021-02-26 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램

Country Status (6)

Country Link
US (1) US20230402281A1 (ko)
JP (1) JP7535647B2 (ko)
KR (1) KR20230110324A (ko)
CN (1) CN116724380A (ko)
TW (1) TWI817226B (ko)
WO (1) WO2022180793A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216696A (ja) 2011-04-01 2012-11-08 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725100B2 (ja) 2002-07-31 2005-12-07 アプライド マテリアルズ インコーポレイテッド 成膜方法
JP5751895B2 (ja) * 2010-06-08 2015-07-22 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法および基板処理装置
JP6560818B2 (ja) * 2016-03-31 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板装填方法、プログラムおよび基板処理装置
JP6920082B2 (ja) 2017-03-17 2021-08-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7013414B2 (ja) * 2019-05-21 2022-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6999616B2 (ja) 2019-08-07 2022-01-18 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216696A (ja) 2011-04-01 2012-11-08 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20230402281A1 (en) 2023-12-14
TWI817226B (zh) 2023-10-01
JP7535647B2 (ja) 2024-08-16
JPWO2022180793A1 (ko) 2022-09-01
CN116724380A (zh) 2023-09-08
TW202248442A (zh) 2022-12-16
WO2022180793A1 (ja) 2022-09-01

Similar Documents

Publication Publication Date Title
US11047048B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102483295B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102121482B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20220230870A1 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
JP7524406B2 (ja) 半導体装置の製造方法、プログラム、基板処理装置および基板処理方法
KR20240005996A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US20230411149A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20230093981A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP7535647B2 (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
US20230307229A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102677435B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7182577B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2022180825A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination