KR20230094210A - 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치 - Google Patents

Abstract

회로 변경을 통하여 부품수를 축소할 수 있는 다채널 레벨 시프터가 개시된다. 상기 레벨 시프터는, 병렬로 배치되며 전압 변환을 수행하는 적어도 하나 이상의 채널, 및 상기 채널에 연결되는 하나의 미러 회로를 포함하는 것을 특징으로 한다.

Description

미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치{Multi-channel level shifter using mirror circuit and Electronic device having the same}

본 발명은 레벨 시프터에 관한 것으로서, 더 상세하게는 전류 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치에 대한 것이다.

각 칩 사이의 디지털 통신을 위해서는 전압 레벨이 동일해야 한다. 그렇지 않으면, 높은 전압의 소자가 낮은 사용 전압의 소자에게 신호를 보내면 손상되거나 오동작한다. 칩마다 사용 전압 레벨이 다르므로 서로 통신하기 위해서는 중간에 레벨시프터 회로를 추가하여 전압 변환을 해주어야 한다.

통신 채널의 증가로 레벨 시프터의 채널수가 늘어날수록 채널당 저항 2개, FET(Field Effect Transistor) 등과 같은 스위칭 소자 1개의 부품이 필요하다. 특히, 레벨 시프터의 채널 수가 많아질수록 부품이 증가하고, 회로도, PCB(Printed Circuit Board) 레이아웃이 복잡하게 된다.

부연하면, 레벨 시프터의 채널 수가 늘어날수록 낮은 전압 쪽에 풀업(pullup) 저항수가 채널수 만큼 늘어나서 저항 재료비의 상승 및 PCB 레이아웃의 복잡도가 상승한다.

이에, 회로 변경을 통하여 부품수를 축소하려는 요구가 증대하고 있다.

1. 대한민국 공개특허번호 제1999-023388호

본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 회로 변경을 통하여 부품수를 축소할 수 있는 다채널 레벨 시프터를 제공하는데 그 목적이 있다.

또한, 본 발명은 이러한 다채널 레벨 시프터를 갖는 전자 장치를 제공하는데 다른 목적이 있다.

본 발명은 위에서 제시된 과제를 달성하기 위해, 회로 변경을 통하여 부품수를 축소할 수 있는 다채널 레벨 시프터를 제공한다.

상기 레벨 시프터는,

병렬로 배치되며 전압 변환을 수행하는 적어도 하나 이상의 채널; 및

상기 채널에 연결되는 하나의 미러 회로;를 포함하는 것을 특징으로 한다.

이때, 상기 채널은, 상기 미러 회로에 연결되는 제 1 저항; 및 상기 제 1 저항이 제 1 입력단에 연결되는 제 1 반도체 소자;를 포함하는 것을 특징으로 한다.

또한, 상기 미러 회로는, 전류 미러 회로인 것을 특징으로 한다.

또한, 상기 미러 회로는, 상기 제 1 저항과 병렬로 연결되는 제 2 저항; 및 상기 제 2 저항이 제 2 입력단에 연결되는 제 2 반도체 소자;를 포함하는 것을 특징으로 한다.

또한, 상기 제 2 반도체 소자는 FET(Field Effect Transistor)이고, 상기 FET의 게이트와 드레인은 서로 연결되는 것을 특징으로 한다.

이와 달리, 상기 제 2 반도체 소자는 BJT(Bipolar Junction Transistor)이고, 상기 BJT의 콜렉터와 베이스는 서로 연결되는 것을 특징으로 한다.

다른 한편으로, 본 발명의 다른 일실시예는, 제어기; 위에서 기술된 다채널 레벨 시프터; 및 상기 다채널 레벨 시프터를 통해 전압 레벨이 변환되는 디지털 신호를 상기 제어기와 송수신하는 단일전자부품;을 포함하는 것을 특징으로 하는 전자 장치를 제공한다.

본 발명에 따르면, 미러 회로를 추가함으로써, 각 채널당 필요한 저항 개수를 2개에서 1개로 줄이면서 레벨 시프터의 기능이 가능하다.

또한, 본 발명의 다른 효과로서는 저항수 감소를 통해 재료비 절감 및 PCB(Printed Circuit Board)의 크기를 축소하는 것이 가능하다는 점을 들 수 있다.

또한, 본 발명의 또 다른 효과로서는 회로 간략화를 통해 레이아웃의 복잡도를 감소시킬 수 있다는 점을 들 수 있다.

또한, 본 발명의 또 다른 효과로서는 양산시 SMT(surface mount technology) 부품 포인트수의 감소로 생산 비용 저감이 가능하다는 점을 들 수 있다.

도 1은 본 발명의 일실시예에 따른 전자 장치의 구성 블럭도이다.
도 2는 도 1에 도시된 레벨 시프터의 세부 회로도이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 제어기에서 단일전자부품측으로 데이터를 전송하는 회로 동작도이다.
도 5 및 도 6은 본 발명의 일실시예에 따른 단일전자부품측에서 제어기측으로 데이터를 전송하는 회로 동작도이다.
도 7은 본 발명의 일실시예에 따른 제어기에서 단일전자부품측으로 데이터를 전송하는 경우, 신호 측정 결과이다.
도 8은 본 발명의 일실시예에 따른 단일전자부품에서 제어기측으로 데이터를 전송하는 경우, 신호 측정 결과이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.

제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.

이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치를 상세하게 설명하기로 한다.

도 1은 본 발명의 일실시예에 따른 전자 장치(100)의 구성 블럭도이다. 전자 장치(100)는, 제어기(110), 레벨 시프터(120), 단일전자부품(130), 미러 회로(140) 등을 포함하여 구성될 수 있다.

제어기(110)는 제어를 위해 제어 신호를 생성하는 기능을 수행한다. 따라서, 제어기(110)는 MCU(Micro Control Unit), MPU(Micro Processing Unit), 마이크로프로세서 등이 될 수 있다. MCU는 CPU(Central Processing Unit)의 기능을 하는 핵심 장치와 그 주변 장치들을 포함하고 있는 통합형 칩셋이다. 주변 장치는 RAM(Random Access Memory), ROM(Read Only Memory), I/O(Input/Output) 등이 될 수 있다. 물론, MPU, 마이크로프로세서의 경우, 주변장치가 추가로 구성될 수 있다.

레벨 시프터(120)는 제어기(110)와 단일전자부품(130)사이의 전압 레벨을 변환하는 기능을 수행한다.

미러 회로(140)는 레벨 시프터(120)에 병렬로 연결되어 레벨 시프터의 기능을 수행한다.

단일전자부품(130)은 모뎀 등이 될 수 있다.

도 2는 도 1에 도시된 레벨 시프터(120)의 세부 회로도이다. 다수의 채널(200)이 병렬로 구성된다. 채널(200)은 반도체 소자(222)와 반도체 소자(222)의 입력단에 연결되는 저항(221)으로 구성된다. 반도체 소자(222)는 채널별로 설치되며, 도 2에서는 8채널을 예시하고 있으나, 이에 한정되는 것은 아니며, 8채널보다 적거나 많을 수 있다.

반도체 소자(222)는 FET(Field Effect Transistor)가 주로 사용되나, 이에 한정되지는 않으며 BJT(Bipolar Junction Transistor) 등이 사용될 수도 있다.

미러 회로(140)는 저항(221)에 병렬로 연결되는 저항(141), 저항(141)과 직렬로 연결되는 반도체 소자(142)로 구성될 수 있다.

채널(200)의 반도체 소자(222)의 게이트는 서로 연결된다. 또한, 미러 회로(140)의 반도체 소자(142)의 게이트와 채널(200)의 반도체 소자(222)의 게이트도 연결된다.

한편, 미러 회로(140)의 반도체 소자(222)에서 드레인과 게이트는 서로 연결된다.

물론, BJT의 경우, 채널(200)의 반도체 소자(222)의 베이스는 서로 연결된다. 또한, 미러 회로(140)의 반도체 소자(142)의 베이스와 채널(200)의 반도체 소자(222)의 베이스도 연결된다.

한편, 미러 회로(140)의 반도체 소자(222)에서 베이스와 콜렉터는 서로 연결된다.

도 2에 도시된 바와 같이, 각 채널당 필요한 저항 개수를 2개에서 1개로 줄이면서 레벨 시프터의 기능이 구현된다.

도 2를 참조하면, 제어기(110)에서 출력되는 신호는 0V, 3.3V가 될 수 있고, 레벨 시프터(120)에 의해 통신 회로(130)에 도달하는 신호는 0V, 1.8V가 된다.

도 3 및 도 4는 본 발명의 일실시예에 따른 제어기(110)에서 단일전자부품(130)측으로 데이터를 전송하는 회로 동작도이다.

특히, 도 3은 디지털 신호를 제어기(110)에서 단일전자부품(130) 중 모뎀에 전송하는 경우, 회로 동작이다. 도 3을 참조하면, 2.5V-Vgs = 1.8V이상 올라가면 FET가 꺼지므로 꺼지지 않을 때까지만 올라간다. 예를 들면, 1.65V를 들 수 있다. 결과적으로, 1.8 x 0.7 = 1.26V이상이면 High로 인식된다.

도 4는 0V가 송신되는 경우, 디지털 "0"을 수신한다.

도 5 및 도 6은 본 발명의 일실시예에 따른 단일전자부품(130)측에서 제어기(110)측으로 데이터를 전송하는 회로 동작도이다. 특히, 도 5를 참조하면, 단일전자부품(130)으로부터 1.8V가 송신되고, Vgs가 0.7V를 초과하는 전압을 확보하지 못하여 FET가 off된다. 이 경우, 저항(141)에 걸린 3.3V가 제어기(110)로 도통되며, 제어기(110)는 이를 디지털 "1"로 인식한다.

도 6을 참조하면, 단일전자부품(130)으로부터 0V가 송신되면, 저항(141)에 걸린 3.3V에 의해 FET가 온되며, 전류가 소스쪽으로 흐르면서, 제어기(110)측에는 0V를 수신한다. 즉, 디지털 "0"이 된다.

도 7은 본 발명의 일실시예에 따른 제어기(110)에서 단일전자부품(130)측으로 데이터를 전송하는 경우, 신호 측정 결과이다. 도 7을 참조하면, 위에서부터 순차적으로 드레인 전압(즉, 입력 전압)(720), 게이트 전압(710), 소스 전압(즉, 출력 전압)(730)이 표시된다. 즉, 제어기(3.3V) => 모뎀(1.8V)의 데이터 전송이고, 0V <--> 3.3V이다. 0V <--> 3.3V의 경우, 하이(High) 인식 임계값은 3.3V x 0.7 = 2.31V이다. 0V <--> 1.65V의 경우, 하이(High) 인식 임계값은 1.8 x 0.7 = 1.26V이다.

도 8은 본 발명의 일실시예에 따른 단일전자부품(130)에서 제어기(110)측으로 데이터를 전송하는 경우, 신호 측정 결과이다. 도 8을 참조하면, 위에서부터 순차적으로 드레인 전압(즉, 출력 전압)(820), 게이트 전압(810), 소스 전압(즉, 입력 전압)(830)이 표시된다. 즉, 모뎀(1.8V) => 제어기(3.3V)의 데이터 전송이고, 0V <--> 3.25V이다. 0V <--> 3.25V의 경우, 하이(High) 인식 임계값은 3.3 x 0.7 = 2.31V이다. 0V <--> 1.65V의 경우, 하이(High) 인식 임계값은 1.8 x 0.7 = 1.26V이다.

100: 전자 장치
110: 제어기
120: 레벨 시프터
130: 단일전자부품
140: 미러 회로
200: 채널
221,141: 저항
222,142: 반도체 소자

Claims (7)

1. 병렬로 배치되며 전압 변환을 수행하는 적어도 하나 이상의 채널; 및
   상기 채널에 연결되는 하나의 미러 회로;
   를 포함하는 것을 특징으로 하는 미러 회로를 이용한 다채널 레벨 시프터.
   
2. 제 1 항에 있어서,
   상기 채널은,
   상기 미러 회로에 연결되는 제 1 저항; 및
   상기 제 1 저항이 제 1 입력단에 연결되는 제 1 반도체 소자;를 포함하는 것을 특징으로 하는 다채널 레벨 시프터.
   
3. 제 2 항에 있어서,
   상기 미러 회로는, 전류 미러 회로인 것을 특징으로 하는 다채널 레벨 시프터.
   
4. 제 2 항에 있어서,
   상기 미러 회로는, 상기 제 1 저항과 병렬로 연결되는 제 2 저항; 및
   상기 제 2 저항이 제 2 입력단에 연결되는 제 2 반도체 소자;를 포함하는 것을 특징으로 하는 다채널 레벨 시프터.
   
5. 제 4 항에 있어서,
   상기 제 2 반도체 소자는 FET(Field Effect Transistor)이고, 상기 FET의 게이트와 드레인은 서로 연결되는 것을 특징으로 하는 다채널 레벨 시프터.
   
6. 제 4 항에 있어서,
   상기 제 2 반도체 소자는 BJT(Bipolar Junction Transistor)이고, 상기 BJT의 콜렉터와 베이스는 서로 연결되는 것을 특징으로 하는 다채널 레벨 시프터.
   
7. 제어기;
   제 1 항 내지 제 6 항 중 어느 한항에 따른 다채널 레벨 시프터; 및
   상기 다채널 레벨 시프터를 통해 전압 레벨이 변환되는 디지털 신호를 상기 제어기와 송수신하는 단일전자부품;
   를 포함하는 것을 특징으로 하는 전자 장치.

Images