[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230094210A - Multi-channel level shifter using mirror circuit and Electronic device having the same - Google Patents

Multi-channel level shifter using mirror circuit and Electronic device having the same Download PDF

Info

Publication number
KR20230094210A
KR20230094210A KR1020210182566A KR20210182566A KR20230094210A KR 20230094210 A KR20230094210 A KR 20230094210A KR 1020210182566 A KR1020210182566 A KR 1020210182566A KR 20210182566 A KR20210182566 A KR 20210182566A KR 20230094210 A KR20230094210 A KR 20230094210A
Authority
KR
South Korea
Prior art keywords
level shifter
mirror circuit
channel
channel level
resistor
Prior art date
Application number
KR1020210182566A
Other languages
Korean (ko)
Inventor
전성호
김주용
오상환
Original Assignee
주식회사 현대케피코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대케피코 filed Critical 주식회사 현대케피코
Priority to KR1020210182566A priority Critical patent/KR20230094210A/en
Publication of KR20230094210A publication Critical patent/KR20230094210A/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

The present invention relates to a multi-channel level shifter using a mirror circuit and an electronic device having the same. The multi-channel level shifter comprises: at least one channel performing voltage conversion; and one mirror circuit connected to the channel. Therefore, the multi-channel level shifter can reduce the number of components through circuit changes.

Description

미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치{Multi-channel level shifter using mirror circuit and Electronic device having the same}Multi-channel level shifter using mirror circuit and Electronic device having the same}

본 발명은 레벨 시프터에 관한 것으로서, 더 상세하게는 전류 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치에 대한 것이다.The present invention relates to a level shifter, and more particularly, to a multi-channel level shifter using a current mirror circuit and an electronic device having the same.

각 칩 사이의 디지털 통신을 위해서는 전압 레벨이 동일해야 한다. 그렇지 않으면, 높은 전압의 소자가 낮은 사용 전압의 소자에게 신호를 보내면 손상되거나 오동작한다. 칩마다 사용 전압 레벨이 다르므로 서로 통신하기 위해서는 중간에 레벨시프터 회로를 추가하여 전압 변환을 해주어야 한다.For digital communication between each chip, the voltage level must be the same. Otherwise, if a high voltage device sends a signal to a device with a low operating voltage, it will be damaged or malfunction. Since each chip has a different voltage level, in order to communicate with each other, a level shifter circuit must be added in the middle to convert the voltage.

통신 채널의 증가로 레벨 시프터의 채널수가 늘어날수록 채널당 저항 2개, FET(Field Effect Transistor) 등과 같은 스위칭 소자 1개의 부품이 필요하다. 특히, 레벨 시프터의 채널 수가 많아질수록 부품이 증가하고, 회로도, PCB(Printed Circuit Board) 레이아웃이 복잡하게 된다.As the number of level shifter channels increases due to the increase in communication channels, two resistors per channel and one switching element such as FET (Field Effect Transistor) are required. Particularly, as the number of channels of the level shifter increases, the number of components increases, and a circuit diagram and printed circuit board (PCB) layout become complicated.

부연하면, 레벨 시프터의 채널 수가 늘어날수록 낮은 전압 쪽에 풀업(pullup) 저항수가 채널수 만큼 늘어나서 저항 재료비의 상승 및 PCB 레이아웃의 복잡도가 상승한다. In other words, as the number of channels of the level shifter increases, the number of pullup resistors on the low voltage side increases as much as the number of channels, resulting in an increase in resistance material cost and complexity of PCB layout.

이에, 회로 변경을 통하여 부품수를 축소하려는 요구가 증대하고 있다.Accordingly, there is an increasing demand for reducing the number of parts through circuit change.

1. 대한민국 공개특허번호 제1999-023388호1. Republic of Korea Patent Publication No. 1999-023388

본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 회로 변경을 통하여 부품수를 축소할 수 있는 다채널 레벨 시프터를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the problems caused by the above background art, and an object of the present invention is to provide a multi-channel level shifter capable of reducing the number of parts through a circuit change.

또한, 본 발명은 이러한 다채널 레벨 시프터를 갖는 전자 장치를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide an electronic device having such a multi-channel level shifter.

본 발명은 위에서 제시된 과제를 달성하기 위해, 회로 변경을 통하여 부품수를 축소할 수 있는 다채널 레벨 시프터를 제공한다.In order to achieve the object presented above, the present invention provides a multi-channel level shifter capable of reducing the number of parts through a circuit change.

상기 레벨 시프터는,The level shifter,

병렬로 배치되며 전압 변환을 수행하는 적어도 하나 이상의 채널; 및at least one or more channels arranged in parallel and performing voltage conversion; and

상기 채널에 연결되는 하나의 미러 회로;를 포함하는 것을 특징으로 한다.It is characterized in that it includes; one mirror circuit connected to the channel.

이때, 상기 채널은, 상기 미러 회로에 연결되는 제 1 저항; 및 상기 제 1 저항이 제 1 입력단에 연결되는 제 1 반도체 소자;를 포함하는 것을 특징으로 한다.At this time, the channel may include a first resistor connected to the mirror circuit; and a first semiconductor element to which the first resistor is connected to a first input terminal.

또한, 상기 미러 회로는, 전류 미러 회로인 것을 특징으로 한다.Further, the mirror circuit is characterized in that it is a current mirror circuit.

또한, 상기 미러 회로는, 상기 제 1 저항과 병렬로 연결되는 제 2 저항; 및 상기 제 2 저항이 제 2 입력단에 연결되는 제 2 반도체 소자;를 포함하는 것을 특징으로 한다.In addition, the mirror circuit may include a second resistor connected in parallel with the first resistor; and a second semiconductor element to which the second resistor is connected to a second input terminal.

또한, 상기 제 2 반도체 소자는 FET(Field Effect Transistor)이고, 상기 FET의 게이트와 드레인은 서로 연결되는 것을 특징으로 한다.In addition, the second semiconductor device is a field effect transistor (FET), and the gate and drain of the FET are connected to each other.

이와 달리, 상기 제 2 반도체 소자는 BJT(Bipolar Junction Transistor)이고, 상기 BJT의 콜렉터와 베이스는 서로 연결되는 것을 특징으로 한다.In contrast, the second semiconductor element is a Bipolar Junction Transistor (BJT), and a collector and a base of the BJT are connected to each other.

다른 한편으로, 본 발명의 다른 일실시예는, 제어기; 위에서 기술된 다채널 레벨 시프터; 및 상기 다채널 레벨 시프터를 통해 전압 레벨이 변환되는 디지털 신호를 상기 제어기와 송수신하는 단일전자부품;을 포함하는 것을 특징으로 하는 전자 장치를 제공한다.On the other hand, another embodiment of the present invention, the controller; the multi-channel level shifter described above; and a single electronic component that transmits and receives a digital signal whose voltage level is converted through the multi-channel level shifter to and from the controller.

본 발명에 따르면, 미러 회로를 추가함으로써, 각 채널당 필요한 저항 개수를 2개에서 1개로 줄이면서 레벨 시프터의 기능이 가능하다.According to the present invention, by adding a mirror circuit, it is possible to function as a level shifter while reducing the number of resistors required for each channel from two to one.

또한, 본 발명의 다른 효과로서는 저항수 감소를 통해 재료비 절감 및 PCB(Printed Circuit Board)의 크기를 축소하는 것이 가능하다는 점을 들 수 있다.In addition, as another effect of the present invention, it is possible to reduce material costs and reduce the size of a printed circuit board (PCB) through a reduction in the number of resistors.

또한, 본 발명의 또 다른 효과로서는 회로 간략화를 통해 레이아웃의 복잡도를 감소시킬 수 있다는 점을 들 수 있다.In addition, another effect of the present invention is that the complexity of the layout can be reduced through circuit simplification.

또한, 본 발명의 또 다른 효과로서는 양산시 SMT(surface mount technology) 부품 포인트수의 감소로 생산 비용 저감이 가능하다는 점을 들 수 있다.In addition, another effect of the present invention is that production costs can be reduced by reducing the number of points of surface mount technology (SMT) parts in mass production.

도 1은 본 발명의 일실시예에 따른 전자 장치의 구성 블럭도이다.
도 2는 도 1에 도시된 레벨 시프터의 세부 회로도이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 제어기에서 단일전자부품측으로 데이터를 전송하는 회로 동작도이다.
도 5 및 도 6은 본 발명의 일실시예에 따른 단일전자부품측에서 제어기측으로 데이터를 전송하는 회로 동작도이다.
도 7은 본 발명의 일실시예에 따른 제어기에서 단일전자부품측으로 데이터를 전송하는 경우, 신호 측정 결과이다.
도 8은 본 발명의 일실시예에 따른 단일전자부품에서 제어기측으로 데이터를 전송하는 경우, 신호 측정 결과이다.
1 is a block diagram of an electronic device according to an embodiment of the present invention.
FIG. 2 is a detailed circuit diagram of the level shifter shown in FIG. 1 .
3 and 4 are circuit operation diagrams for transmitting data from a controller to a single electronic component according to an embodiment of the present invention.
5 and 6 are circuit operation diagrams for transmitting data from a single electronic component side to a controller side according to an embodiment of the present invention.
7 is a signal measurement result when data is transmitted from a controller to a single electronic component according to an embodiment of the present invention.
8 is a signal measurement result when data is transmitted from a single electronic component to a controller side according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, or substitutes included in the spirit and technical scope of the present invention.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.In describing each figure, like reference numbers are used for like elements.

제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. The term "and/or" includes any combination of a plurality of related listed items or any of a plurality of related listed items.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in this application, it should not be interpreted in an ideal or excessively formal meaning. Should not be.

이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 미러 회로를 이용한 다채널 레벨 시프터 및 이를 갖는 전자 장치를 상세하게 설명하기로 한다.Hereinafter, a multi-channel level shifter using a mirror circuit according to an embodiment of the present invention and an electronic device having the same will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 전자 장치(100)의 구성 블럭도이다. 전자 장치(100)는, 제어기(110), 레벨 시프터(120), 단일전자부품(130), 미러 회로(140) 등을 포함하여 구성될 수 있다.1 is a block diagram of an electronic device 100 according to an embodiment of the present invention. The electronic device 100 may include a controller 110, a level shifter 120, a single electronic component 130, a mirror circuit 140, and the like.

제어기(110)는 제어를 위해 제어 신호를 생성하는 기능을 수행한다. 따라서, 제어기(110)는 MCU(Micro Control Unit), MPU(Micro Processing Unit), 마이크로프로세서 등이 될 수 있다. MCU는 CPU(Central Processing Unit)의 기능을 하는 핵심 장치와 그 주변 장치들을 포함하고 있는 통합형 칩셋이다. 주변 장치는 RAM(Random Access Memory), ROM(Read Only Memory), I/O(Input/Output) 등이 될 수 있다. 물론, MPU, 마이크로프로세서의 경우, 주변장치가 추가로 구성될 수 있다.The controller 110 performs a function of generating a control signal for control. Accordingly, the controller 110 may be a micro control unit (MCU), a micro processing unit (MPU), a microprocessor, or the like. An MCU is an integrated chipset that includes a core device that functions as a CPU (Central Processing Unit) and its peripheral devices. The peripheral device may be RAM (Random Access Memory), ROM (Read Only Memory), I/O (Input/Output), and the like. Of course, in the case of an MPU or microprocessor, peripheral devices may be additionally configured.

레벨 시프터(120)는 제어기(110)와 단일전자부품(130)사이의 전압 레벨을 변환하는 기능을 수행한다. The level shifter 120 performs a function of converting a voltage level between the controller 110 and the single electronic component 130 .

미러 회로(140)는 레벨 시프터(120)에 병렬로 연결되어 레벨 시프터의 기능을 수행한다. The mirror circuit 140 is connected in parallel to the level shifter 120 to perform a level shifter function.

단일전자부품(130)은 모뎀 등이 될 수 있다.The single electronic component 130 may be a modem or the like.

도 2는 도 1에 도시된 레벨 시프터(120)의 세부 회로도이다. 다수의 채널(200)이 병렬로 구성된다. 채널(200)은 반도체 소자(222)와 반도체 소자(222)의 입력단에 연결되는 저항(221)으로 구성된다. 반도체 소자(222)는 채널별로 설치되며, 도 2에서는 8채널을 예시하고 있으나, 이에 한정되는 것은 아니며, 8채널보다 적거나 많을 수 있다. FIG. 2 is a detailed circuit diagram of the level shifter 120 shown in FIG. 1 . A number of channels 200 are configured in parallel. The channel 200 is composed of a semiconductor element 222 and a resistor 221 connected to an input terminal of the semiconductor element 222 . The semiconductor element 222 is installed for each channel, and although 8 channels are illustrated in FIG. 2 , the semiconductor device 222 is not limited thereto and may be less than or more than 8 channels.

반도체 소자(222)는 FET(Field Effect Transistor)가 주로 사용되나, 이에 한정되지는 않으며 BJT(Bipolar Junction Transistor) 등이 사용될 수도 있다.The semiconductor device 222 is mainly used as a Field Effect Transistor (FET), but is not limited thereto, and a Bipolar Junction Transistor (BJT) or the like may be used.

미러 회로(140)는 저항(221)에 병렬로 연결되는 저항(141), 저항(141)과 직렬로 연결되는 반도체 소자(142)로 구성될 수 있다.The mirror circuit 140 may include a resistor 141 connected in parallel to the resistor 221 and a semiconductor element 142 connected in series with the resistor 141 .

채널(200)의 반도체 소자(222)의 게이트는 서로 연결된다. 또한, 미러 회로(140)의 반도체 소자(142)의 게이트와 채널(200)의 반도체 소자(222)의 게이트도 연결된다. Gates of the semiconductor elements 222 of the channel 200 are connected to each other. In addition, the gate of the semiconductor element 142 of the mirror circuit 140 and the gate of the semiconductor element 222 of the channel 200 are also connected.

한편, 미러 회로(140)의 반도체 소자(222)에서 드레인과 게이트는 서로 연결된다. Meanwhile, the drain and gate of the semiconductor element 222 of the mirror circuit 140 are connected to each other.

물론, BJT의 경우, 채널(200)의 반도체 소자(222)의 베이스는 서로 연결된다. 또한, 미러 회로(140)의 반도체 소자(142)의 베이스와 채널(200)의 반도체 소자(222)의 베이스도 연결된다. Of course, in the case of a BJT, bases of the semiconductor elements 222 of the channel 200 are connected to each other. In addition, the base of the semiconductor element 142 of the mirror circuit 140 and the base of the semiconductor element 222 of the channel 200 are also connected.

한편, 미러 회로(140)의 반도체 소자(222)에서 베이스와 콜렉터는 서로 연결된다. Meanwhile, in the semiconductor element 222 of the mirror circuit 140, a base and a collector are connected to each other.

도 2에 도시된 바와 같이, 각 채널당 필요한 저항 개수를 2개에서 1개로 줄이면서 레벨 시프터의 기능이 구현된다.As shown in FIG. 2, the function of the level shifter is implemented while reducing the number of resistors required for each channel from two to one.

도 2를 참조하면, 제어기(110)에서 출력되는 신호는 0V, 3.3V가 될 수 있고, 레벨 시프터(120)에 의해 통신 회로(130)에 도달하는 신호는 0V, 1.8V가 된다.Referring to FIG. 2 , signals output from the controller 110 may be 0V or 3.3V, and signals reaching the communication circuit 130 by the level shifter 120 may be 0V or 1.8V.

도 3 및 도 4는 본 발명의 일실시예에 따른 제어기(110)에서 단일전자부품(130)측으로 데이터를 전송하는 회로 동작도이다. 3 and 4 are circuit operation diagrams for transmitting data from the controller 110 to the single electronic component 130 according to an embodiment of the present invention.

특히, 도 3은 디지털 신호를 제어기(110)에서 단일전자부품(130) 중 모뎀에 전송하는 경우, 회로 동작이다. 도 3을 참조하면, 2.5V-Vgs = 1.8V이상 올라가면 FET가 꺼지므로 꺼지지 않을 때까지만 올라간다. 예를 들면, 1.65V를 들 수 있다. 결과적으로, 1.8 x 0.7 = 1.26V이상이면 High로 인식된다.In particular, FIG. 3 shows a circuit operation when a digital signal is transmitted from the controller 110 to a modem among the single electronic components 130 . Referring to FIG. 3, when 2.5V-Vgs = 1.8V or more, the FET is turned off, so it goes up only until it is not turned off. For example, 1.65V. As a result, if 1.8 x 0.7 = 1.26V or more, it is recognized as High.

도 4는 0V가 송신되는 경우, 디지털 "0"을 수신한다.4 receives a digital “0” when 0V is transmitted.

도 5 및 도 6은 본 발명의 일실시예에 따른 단일전자부품(130)측에서 제어기(110)측으로 데이터를 전송하는 회로 동작도이다. 특히, 도 5를 참조하면, 단일전자부품(130)으로부터 1.8V가 송신되고, Vgs가 0.7V를 초과하는 전압을 확보하지 못하여 FET가 off된다. 이 경우, 저항(141)에 걸린 3.3V가 제어기(110)로 도통되며, 제어기(110)는 이를 디지털 "1"로 인식한다.5 and 6 are circuit operation diagrams for transmitting data from the single electronic component 130 side to the controller 110 side according to an embodiment of the present invention. In particular, referring to FIG. 5 , 1.8V is transmitted from the single electronic component 130 and the FET is turned off because Vgs does not secure a voltage exceeding 0.7V. In this case, 3.3V across the resistor 141 is conducted to the controller 110, and the controller 110 recognizes it as a digital "1".

도 6을 참조하면, 단일전자부품(130)으로부터 0V가 송신되면, 저항(141)에 걸린 3.3V에 의해 FET가 온되며, 전류가 소스쪽으로 흐르면서, 제어기(110)측에는 0V를 수신한다. 즉, 디지털 "0"이 된다.Referring to FIG. 6 , when 0V is transmitted from the single electronic component 130, the FET is turned on by 3.3V applied to the resistor 141, and the controller 110 receives 0V while the current flows toward the source. That is, it becomes digital "0".

도 7은 본 발명의 일실시예에 따른 제어기(110)에서 단일전자부품(130)측으로 데이터를 전송하는 경우, 신호 측정 결과이다. 도 7을 참조하면, 위에서부터 순차적으로 드레인 전압(즉, 입력 전압)(720), 게이트 전압(710), 소스 전압(즉, 출력 전압)(730)이 표시된다. 즉, 제어기(3.3V) => 모뎀(1.8V)의 데이터 전송이고, 0V <--> 3.3V이다. 0V <--> 3.3V의 경우, 하이(High) 인식 임계값은 3.3V x 0.7 = 2.31V이다. 0V <--> 1.65V의 경우, 하이(High) 인식 임계값은 1.8 x 0.7 = 1.26V이다.7 is a signal measurement result when data is transmitted from the controller 110 to the single electronic component 130 according to an embodiment of the present invention. Referring to FIG. 7 , a drain voltage (ie, input voltage) 720, a gate voltage 710, and a source voltage (ie, output voltage) 730 are sequentially displayed from the top. That is, data transmission of the controller (3.3V) => modem (1.8V), and 0V <--> 3.3V. For 0V <--> 3.3V, the high recognition threshold is 3.3V x 0.7 = 2.31V. For 0V <--> 1.65V, the high recognition threshold is 1.8 x 0.7 = 1.26V.

도 8은 본 발명의 일실시예에 따른 단일전자부품(130)에서 제어기(110)측으로 데이터를 전송하는 경우, 신호 측정 결과이다. 도 8을 참조하면, 위에서부터 순차적으로 드레인 전압(즉, 출력 전압)(820), 게이트 전압(810), 소스 전압(즉, 입력 전압)(830)이 표시된다. 즉, 모뎀(1.8V) => 제어기(3.3V)의 데이터 전송이고, 0V <--> 3.25V이다. 0V <--> 3.25V의 경우, 하이(High) 인식 임계값은 3.3 x 0.7 = 2.31V이다. 0V <--> 1.65V의 경우, 하이(High) 인식 임계값은 1.8 x 0.7 = 1.26V이다.8 is a signal measurement result when data is transmitted from the single electronic component 130 to the controller 110 according to an embodiment of the present invention. Referring to FIG. 8 , a drain voltage (ie, output voltage) 820, a gate voltage 810, and a source voltage (ie, input voltage) 830 are sequentially displayed from the top. That is, data transmission of the modem (1.8V) => controller (3.3V), and 0V <--> 3.25V. For 0V <--> 3.25V, the high recognition threshold is 3.3 x 0.7 = 2.31V. For 0V <--> 1.65V, the high recognition threshold is 1.8 x 0.7 = 1.26V.

100: 전자 장치
110: 제어기
120: 레벨 시프터
130: 단일전자부품
140: 미러 회로
200: 채널
221,141: 저항
222,142: 반도체 소자
100: electronic device
110: controller
120: level shifter
130: single electronic component
140: mirror circuit
200: channel
221,141: Resistance
222,142: semiconductor element

Claims (7)

병렬로 배치되며 전압 변환을 수행하는 적어도 하나 이상의 채널; 및
상기 채널에 연결되는 하나의 미러 회로;
를 포함하는 것을 특징으로 하는 미러 회로를 이용한 다채널 레벨 시프터.
at least one or more channels arranged in parallel and performing voltage conversion; and
one mirror circuit connected to the channel;
Multi-channel level shifter using a mirror circuit, characterized in that it comprises a.
제 1 항에 있어서,
상기 채널은,
상기 미러 회로에 연결되는 제 1 저항; 및
상기 제 1 저항이 제 1 입력단에 연결되는 제 1 반도체 소자;를 포함하는 것을 특징으로 하는 다채널 레벨 시프터.
According to claim 1,
The channel is
a first resistor coupled to the mirror circuit; and
A multi-channel level shifter comprising a; first semiconductor element to which the first resistor is connected to a first input terminal.
제 2 항에 있어서,
상기 미러 회로는, 전류 미러 회로인 것을 특징으로 하는 다채널 레벨 시프터.
According to claim 2,
The multi-channel level shifter, characterized in that the mirror circuit is a current mirror circuit.
제 2 항에 있어서,
상기 미러 회로는, 상기 제 1 저항과 병렬로 연결되는 제 2 저항; 및
상기 제 2 저항이 제 2 입력단에 연결되는 제 2 반도체 소자;를 포함하는 것을 특징으로 하는 다채널 레벨 시프터.
According to claim 2,
The mirror circuit may include a second resistor connected in parallel with the first resistor; and
A multi-channel level shifter comprising a; second semiconductor element to which the second resistor is connected to a second input terminal.
제 4 항에 있어서,
상기 제 2 반도체 소자는 FET(Field Effect Transistor)이고, 상기 FET의 게이트와 드레인은 서로 연결되는 것을 특징으로 하는 다채널 레벨 시프터.
According to claim 4,
The second semiconductor device is a field effect transistor (FET), and the gate and drain of the FET are connected to each other.
제 4 항에 있어서,
상기 제 2 반도체 소자는 BJT(Bipolar Junction Transistor)이고, 상기 BJT의 콜렉터와 베이스는 서로 연결되는 것을 특징으로 하는 다채널 레벨 시프터.
According to claim 4,
The second semiconductor element is a BJT (Bipolar Junction Transistor), and a multi-channel level shifter, characterized in that a collector and a base of the BJT are connected to each other.
제어기;
제 1 항 내지 제 6 항 중 어느 한항에 따른 다채널 레벨 시프터; 및
상기 다채널 레벨 시프터를 통해 전압 레벨이 변환되는 디지털 신호를 상기 제어기와 송수신하는 단일전자부품;
를 포함하는 것을 특징으로 하는 전자 장치.
controller;
A multi-channel level shifter according to any one of claims 1 to 6; and
a single electronic component that transmits and receives a digital signal whose voltage level is converted through the multi-channel level shifter to and from the controller;
An electronic device comprising a.
KR1020210182566A 2021-12-20 2021-12-20 Multi-channel level shifter using mirror circuit and Electronic device having the same KR20230094210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210182566A KR20230094210A (en) 2021-12-20 2021-12-20 Multi-channel level shifter using mirror circuit and Electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210182566A KR20230094210A (en) 2021-12-20 2021-12-20 Multi-channel level shifter using mirror circuit and Electronic device having the same

Publications (1)

Publication Number Publication Date
KR20230094210A true KR20230094210A (en) 2023-06-28

Family

ID=86994567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210182566A KR20230094210A (en) 2021-12-20 2021-12-20 Multi-channel level shifter using mirror circuit and Electronic device having the same

Country Status (1)

Country Link
KR (1) KR20230094210A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023388A (en) 1997-08-05 1999-03-25 가네꼬 히사시 Constant Voltage Generator with Current Mirror Amplifier Optimized by Level Shifter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023388A (en) 1997-08-05 1999-03-25 가네꼬 히사시 Constant Voltage Generator with Current Mirror Amplifier Optimized by Level Shifter

Similar Documents

Publication Publication Date Title
US7579882B2 (en) Output buffer circuit eliminating high voltage insulated transistor and level shift circuit, and an electronic device using the output buffer circuit
KR960701510A (en) INTEGRATED CIRCUIT OPER-ATING FROM DIFFERENT POWER SUPPLIES
US7173472B2 (en) Input buffer structure with single gate oxide
EP3217552B1 (en) Input-output receiver
US7446564B2 (en) Level shifter
CN115865076A (en) Level conversion circuit
US8255711B2 (en) Power supply circuit
KR20230094210A (en) Multi-channel level shifter using mirror circuit and Electronic device having the same
US7511556B2 (en) Multi-function circuit module having voltage level shifting function and data latching function
US11175318B2 (en) Overcurrent detector for a multi-channel level shifter module
JP2002076285A (en) ELECTRICAL APPARATUS ASSEMBLED WITH A PLURALITY OF LSIs, AND THE LSIs
US6462602B1 (en) Voltage level translator systems and methods
KR100192582B1 (en) Input protect circuit
JP4641660B2 (en) Level shift circuit
KR0126254B1 (en) Data input buffer for semiconductor memory device
KR970076811A (en) Multi-Power Semiconductor Integrated Circuit
US7737734B1 (en) Adaptive output driver
US6999739B2 (en) Stacked FET receiver method and apparatus
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
CN219087122U (en) Level conversion and isolation circuit
CN214675118U (en) Circuit for converting positive voltage level to negative voltage level
US20230371149A1 (en) LED driver for photoplethysmography application and current driver
CN118740131A (en) Electronic device and switching circuit
US8004264B2 (en) Voltage converter
KR940001196Y1 (en) Input circuit for adjusting programmable threshold voltage

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination