[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20230048634A - 터널 접합들의 p형 층들의 활성화 - Google Patents

터널 접합들의 p형 층들의 활성화 Download PDF

Info

Publication number
KR20230048634A
KR20230048634A KR1020237008631A KR20237008631A KR20230048634A KR 20230048634 A KR20230048634 A KR 20230048634A KR 1020237008631 A KR1020237008631 A KR 1020237008631A KR 20237008631 A KR20237008631 A KR 20237008631A KR 20230048634 A KR20230048634 A KR 20230048634A
Authority
KR
South Korea
Prior art keywords
layer
nitride
type
iii
tunnel junction
Prior art date
Application number
KR1020237008631A
Other languages
English (en)
Inventor
판판 리
홍지안 리
마이클 이자
슈지 나카무라
스티븐 피. 덴버스
Original Assignee
더 리전츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전츠 오브 더 유니버시티 오브 캘리포니아
Publication of KR20230048634A publication Critical patent/KR20230048634A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 MOCVD에 의해 성장되고, 낮은 순방향 전압을 갖는 p+GaN, InxAlyGazN 삽입층들, 및 n+GaN 층들로 구성된 에피택셜 터널 접합을 갖는 μLED들을 제조하기 위한 방법을 개시한다. 상기 InxAlyGazN 삽입층들은 공핍 폭을 줄이고, 터널링 확률을 높이기 위하여 GaN 보다 낮은 밴드갭을 갖는다.

Description

터널 접합들의 p형 층들의 활성화
본 발명은 금속유기화학기상증착(MOCVD)에 의해 성장된 에피택셜 터널 접합을 갖는 마이크로 크기의 발광 다이오드(light emitting diodes; LED)를 제조하는 방법에 관한 것이다.
관련 출원의 상호 참조
본 출원은 다음의 동시 계류 중이고, 출원인이 동일한 출원의 미국 특허법 119(e)에 의한 이익을 주장하며:
"터널 접합들의 p형 층들의 활성화"라는 제목으로, 판판 리, 홍지안 리, 미셀 이자, 쉬지 나카무라, 및 스티븐 P. 덴바에 의해 2020년 8월 11일에 출원된 미국 가출원번호 63/064,113, 대리인 명부 번호 G&C 30794.0782USP1 (UC 2021-551-1);
이 출원은 참조로 본 명세서에 포함된다.
관련 기술의 설명
(참고: 본 출원은 예를 들어 [x]와 같이 하나 이상의 괄호 안의 참조 번호들로 명세서 전체에 걸쳐 표시된 바와 같은 다수의 다른 간행물을 참조한다. 이러한 참조 번호들에 따라 정렬된 여러 간행물들의 목록은 아래 "참조" 섹션에서 찾을 수 있다. 이 간행물들 각각은 본 명세서에 참조로 포함된다.)
상용화된 Ⅲ-질화물 발광 다이오드(LED)들 및 레이저 다이오드(LD)들은 n형 영역, 빛이 생성되는 활성 영역, 및 p형 영역을 사용하여 다이오드를 형성한다. 방출 파장은 자외선 파장에서 적색, 심지어 적외선 적색까지 포함한다. 그러나, p형 질화갈륨(GaN)은 전기적으로 접촉하기 어렵고, 낮은 정공 농도 및 이동도를 갖는다. p-GaN을 전류 확산 층으로 사용할 수 없으며, 기존의 p-콘택들이 장치들에 상당한 전압을 더한다는 것을 의미한다. 이러한 내재된 문제들에도 불구하고, 모든 상용 발광 장치들은 전류 확산을 위해 전통적인 p-콘택들 및 p-GaN 이외의 재료들을 사용하며, 이는 일반적으로 인듐 주석 산화물(indium tin oxide; ITO)과 같은 투명 전도성 산화물(transparent conducting oxides; TCO)을 포함한다.
p-GaN 상부의 낮은 저항 터널 접합(TJ)은 장치 양 측면들의 n형 GaN(n-GaN)에서 전류 확산을 가능하게 할 뿐 아니라, 상기 장치의 양 측면들 상의 n형 콘택들의 낮은 저항의 사용을 가능하게 한다. 터널 접합은 전자들이 가전자대와 전도대 사이를 터널링할 수 있도록 매우 높게 도핑된 (n +/p +) 인터페이스로 구성된 다이오드이다. 이것은 Esaki [1] 에 의하여 매우 얇은 공핍 영역을 갖는 고도로 도핑된 게르마늄(Ge) 동종접합들에서 처음으로 입증되었다.
그러나, GaN은 밴드갭이 넓은 반도체로, 터널링에 대한 장벽이 높다. 질화알루미늄(AlN) 중간막을 사용한 분극화를 통한 밴드갭 엔지니어링[2], 질화인듐갈륨(InGaN) 중간막을 사용한 밴드갭 감소[3], 및 계면 GaN 나노 입자들을 통한 결함 상태 도입[4]을 포함하여, 상기 터널링 장벽을 낮추기 위한 여러가지 접근이 시도되었다. 그러나, 이러한 모든 접근들은 전압 또는 저항 증가 측면에서의 손실, 또는 최종 장치 성능의 광학적 손실과 관련되었다.
또 다른 예에서, MOCVD에 의해 성장된 마그네슘(Mg) 도핑된 p-GaN은 성장되면서 수소에 의해 보완되고, 상기 수소를 제거하기 위해 성장 후에 어닐링되어야 한다. 이 어닐링은 수소가 n-GaN 을 통해 쉽게 확산될 수 없기 때문에 상기 p-GaN이 n-GaN에 의해 덮여있지 않은 경우에만 작동할 수 있다[5]. 이는 터널 접합들의 효율성을 제한하고, 그들의 광범위한 사용을 막는다.
또 다른 예에서, 발광 장치는 우선 MOCVD에 의해 상기 n형 영역, 활성 영역, 및 p형 영역들을 성장시키고, 이후에 분자 빔 에피택시(molecular beam epitaxy; MBE)와 같은 다른 증착 기술에 의해 상기 장치 위해 n형 터널 접합을 증착시켜 제조될 수 있다. 이 방법은 상기 p형 영역이 전기 전도성을 유지하도록 하여 터널 접합을 형성한다. 그러나, 이 방법에는 두 가지 별도의 증착 기술이 필요하다. 이 두 가지 기술은 제조의 복잡성과 비용을 증가시킨다.
또한, 10,000 ㎛2 미만의 면적을 갖는 LED 장치인 Ⅲ-질화물 기반의 μLED는 근안용(near-eye) 디스플레이 및 헤드업(head-up) 디스플레이를 포함하는 차세대 디스플레이 활용의 유망한 후보이다. μLED는 표준 LED에 비해 일반적으로 10,000 ㎛2 미만의 작은 크기가 특징이다. 터널 접합을 갖는 Ⅲ-질화물 μLED장치의 사용은 청색, 녹색, 및 적색과 같은 다양한 방출 색상을 갖는 계단식 μLED의 구현을 가능하게 한다. 이 기술은 청색, 녹색, 및 적색 μLED를 하나의 장치에 통합하는 것을 가능하게 한다.
그러나, 터널 접합 층들을 통합한 상기 LED들은 전술한 전통적인 LED들과 비교하여 높은 구동 전압을 나타낸다. 게다가, MOCVD에 의한 터널 접합 μLED들의 순방향 전압(forward voltage)은 장치 치수에 매우 민감하여, 상용화를 크게 방해한다.
따라서, Ⅲ-질화물 장치들의 성능을 개선하기 위한 구조에 대한 당업계의 요구가 있다. 본 발명은 이러한 욕구를 만족시킨다.
상술한 종래 기술의 한계를 극복하기 위하여, 본 발명은 MOCVD에 의해 성장되고, 낮은 순방향 전압을 갖는 p+GaN, InxAlyGazN 삽입층들, 및 n+GaN 층들로 구성된 에피택셜 터널 접합을 갖는 μLED들을 제조하기 위한 방법을 개시한다. 상기 InxAlyGazN 삽입층들은 공핍 폭을 줄이고, 터널링 확률을 높이기 위하여 GaN 보다 낮은 밴드갭을 갖는다.
MOCVD 반응기 내에서의 p+GaN 층의 성장 이후에, 상기 샘플은 상기 반응기 외부로 꺼내진다. 상기 샘플은 산소를 제거하기 위해 용제 세척 및 화학적 처리로 처리된다. 그런 다음, 상기 샘플은 상기 터널 접합을 형성하기 위해 InxAlyGazN 삽입층들 및 n+GaN 층들의 이어지는 성장을 위해 상기 반응기에 로드된다. 피처 패턴은 상기 p형 층의 활성화를 제공하는 상기 p형 층을 노출시키기 위해 n+GaN 및 n-GaN 층들 또는 측벽들에 구멍 또는 비아를 포함하는 액세스 포인트들을 생성한다.
이 방법을 이용하여, 100 내지 10,000 ㎛2의 치수를 갖는 터널 접합 μLED들이 제조된다. InxAlyGazN 삽입층들을 갖는 터널 접합들을 포함하는 상기 μLED들이 20 A/cm2의 전류 밀도에서 약 3.08 V 내지 3.3 V 에서 안정적이고 균일한 크기 독립적인 순방향 전압을 갖는 것이 확인되었다. 터널 접합 μLED들의 이러한 낮은 순방향 전압은 다양한 적용을 위해 매우 중요하다.
또한, 터널 접합 μLED들은 간단한 제조공정, 더욱 우수한 전류 확산, 및 더 높은 출력 파워와 같은 몇가지 이득들을 제공한다. 또한, 터널 접합 μLED들은 청색, 녹색, 및 적색과 같은 다양한 방출 색상을 갖는 계단식 μLED의 구현을 가능하게 한다.
도 1은 InxAlyGazN 삽입층을 갖는 터널 접합 구조의 장치의 단면 개략도(측면도)이다.
도 2는 InxAlyGazN 삽입층을 갖고 p형 층에 액세스 하기 위한 어퍼쳐들(apetures) 또는 비아들로 구성된 액세스 포인트들을 갖는 터널 접합 구조의 장치 구조의 평면 개략도(측면도)이다.
도 3은 InxAlyGazN 삽입층을 갖고 p형 층에 액세스 하기 위해 노출된 측면들을 갖는 터널 접합 구조의 장치 구조의 평면 개략도(측면도)이다.
도 4는 p형 층에 액세스 하기 위한 어퍼쳐들 또는 비아들로 구성된 액세스 포인트들을 갖는 터널 접합 구조의 다중-접합 LED의 단면 개략도(측면도)이다.
도 5는 p형 층에 액세스 하기 위해 노출된 측면들을 갖는 터널 접합 구조의 다중-접합 LED의 단면 개략도(측면도)이다.
도 6은 금속 콘택 층들 및 콘택 패드들을 갖고, InxAlyGazN 삽입층을 갖는 터널 접합 구조를 갖는 완전히 제조된 장치 구조의 단면 개략도(측면도)이다.
도 7은 InxAlyGazN 삽입층을 갖는 터널 접합 구조에 의해 연결된 금속 콘택 층들 및 콘택 패드들을 갖는 완전히 제조된 다중-접합 LED의 단면 개략도(측면도)이다.
도 8은 InxAlyGazN 삽입층을 갖는 터널 접합 구조에 의해 연결되고, 독립적인 접합 제어를 실현하게 하는 금속 콘택 층들 및 콘택 패드들을 갖는 완전히 제조된 다중-접합 3단 LED의 단면 개략도(측면도)이다.
도 9는 InxAlyGazN 삽입층을 갖는 터널 접합 구조에 의해 연결된 금속 콘택 층들 및 콘택 패드들 및 마이크로 디스플레이를 실현하기 위해 CMOS 기판에 본딩된 뒤집힌 칩을 갖는 완전히 제조된 다중-접합 LED의 단면 개략도(측면도)이다.
도 10은 금속 콘택 층들 및 콘택 패드들을 갖는 완전히 제조된 LED구조의 단면 개략도(측면도)이다.
도 11은 터널 접합 상부에 고 반사율의 금속 콘택 층들을 갖고, 조면화 된 표면을 갖는 완전히 제조된 접합 LED 구조의 단면 개략도(측면도)이다.
도 12는 n형 및 p형 InAlGaN 삽입층을 갖는 TJ μLED, 및 InAlGaN 삽입층을 갖지 않는 기준 터널 접합 μLED의 20 A/cm2의 전류 밀도에서의 순방향 전압(forward voltage)의 플롯이다.
도 13은 SAG 를 이용한 n형 및 p형 InAlGaN 삽입층을 갖는 TJ μLED, 및 InAlGaN 삽입층을 갖지 않는 기준 터널 접합 μLED의 20 A/cm2의 전류 밀도에서의 순방향 전압의 플롯이다.
도 14는 n형 및 p형 InAlGaN 삽입층을 갖는 TJ μLED, 및 InAlGaN 삽입층을 갖지 않는 기준 터널 접합 μLED의 전류 밀도의 플롯이다.
도 15는 Ⅲ-질화물 반도체 장치에서 InxAlyGazN 삽입층과 터널 접합을 형성하는 방법에 대한 공정 흐름도이다.
바람직한 실시예의 이하의 설명에서, 본 명세서의 일부를 형성하고 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 다른 실시예가 이용될 수 있고 본 발명의 범위를 벗어나지 않고 구조적 변경이 이루어질 수 있음을 이해해야 한다.
개요
본 발명은 유기금속화학증착(metalorganic chemical vapor deposition; MOCVD)법을 사용하여 제조된 터널 접합(tunnel junction)을 포함하는 Ⅲ-질화물(Ⅲ-Nitride) 발광 장치(light emitting device) 구조를 설명한다. 발광 장치에 포함된 터널 접합에의 InxAlyGazN 삽입층의 사용은 Ⅲ-질화물 발광 장치의 성능을 향상시키는 수단을 제공한다.
유기금속화학증착(MOCVD)법에 의해 에피택셜하게 성장된 질화갈륨(GaN) 터널 접합들은 광범위하게 연구되었지만, 여전히 높은 구동 전압 문제를 직면하고 있다. 이러한 구조들은 다양한 크기의 다이오드의 정전류에서의 전력 출력 및 구동 전압과 같은 성능의 급격한 저하를 보여준다.
본 발명은 유기금속화학증착법을 사용하여 에피택셜 터널 접합들을 갖는 Ⅲ-질화물 마이크로 LED(light emitting diode)를 제조하는 방법 및 이의 결과인 낮은 순방향 전압(forward voltage)을 갖는 장치를 설명한다. InxAlyGazN 삽입층들과 터널 접합들을 포함하는 Ⅲ-질화물 발광 장치 구조들은 장치들의 출력 전력과 정전류에서의 구동 전압을 크게 향상시켜 Ⅲ-질화물 발광 장치의 성능을 향상시키는 수단을 제공한다.
본 발명의 바람직한 실시예는 적어도 하나의 n형 층, 활성 (발광) 영역, 및 기판 상에 적층된 p형 층으로 구성된 Ⅲ-질화물 반도체 장치이다. 상기 방법은 터널 접합을 형성하기 위해 상기 p형 층 상(on)에 또는 위(above)에 InxAlyGazN 삽입층 및 고도로 도핑된 n형 터널 접합 층을 성장시키는 단계를 포함한다.
일 실시예에서, 상기 n형 터널 접합 층은 약 300 nm의 두께를 갖는 질화갈륨(GaN)으로 구성된다. 바람직하게는, InxAlyGazN 삽입층은 하나 이상의 필름으로 구성되고 1 x 1019 cm-3보다 높은 실리콘(Si) 도핑 농도 또는 마그네슘(Mg) 도핑 농도를 갖는다. 후속 n형 층은 실리콘(Si) 도핑 농도가 바람직하게는 약 1.5 x 1020 cm-3이 되도록 더 낮은 도핑 농도를 갖는 Ⅲ-질화물 필름들로 구성될 수 있다.
일 실시예에서, 상기 장치는 상기 n형 터널 접합층이 상기 p형 층을 완전히 덮지 않도록 제조된다. 이러한 부분적인 커버리지는 상기 n형 터널 접합층의 성장 후 식각, 또는 상기 n형 터널 접합층의 증착 전에 p형 층을 마스킹하고 상기 마스킹된 p형 층 상에 선택적 영역 성장(selective area growth; SAG) 또는 에피택셜 측면 과성장(epitaxial lateral overgrowth; ELOG)을 수행하는 것을 포함하는 다양한 방법들에 의해 달성될 수 있다[5]. 그 결과, 상기 n형 터널 접합층은 그 아래에 위치한 p형 층에 대한 홀들 또는 비아들을 포함하는 액세스 포인트들(access points)을 포함한다.
상기 p형 층에 대한 액세스 포인트들은 상기 p형 층을 부분적으로 노출시키기 위해 상기 n형 터널 접합층의 일부를 선택적으로 식각함으로써 제조될 수 있다. 상기 식각은 반응성 이온 식각(reactive ion etching; RIE), 유도 결합 플라즈마(inductively coupled plasma; ICP) 식각, 또는 적절한 화학을 이용한 습식 식각, 또는 이들의 조합에 의해 수행될 수 있다.
상기 p형 층에 대한 액세스 포인트들은 또한 마스크 및 선택적 영역 성장을 사용하여 제조될 수 있고, 여기서 이산화규소(SiO2), 질화규소(SiN) 또는 다른 실리콘(Si) 함유 물질과 같은 유전체가 상기 p형 층 상에 패터닝 될 수 있다. 상기 패턴은 상기 액세스 포인트들을 생성하기 위해 사용되는 원, 사각형, 줄무늬, 육각형 또는 다른 기하학적 모양, 또는 모양들의 조합으로 구성될 수 있다. 상기 n형 터널 접합층은 상기 선택적 영영 성장에 의해 상기 유전체 및 상기 노출된 p형 층의 상부에 순차적으로 적층된다. 상기 유전체는 나중에 상기 p형 층으로부터 제거되어, 상기 액세스 포인트들에 의해 부분적으로 노출된 p형 층을 남긴다.
또한, 상기 액세스 포인트들이 제조된 후 남는 상기 n형 터널 접합층에 의한 상기 p형 층의 피복률은 50% 이상인 것이 바람직하고, 80% 이상인 것이 더욱 바람직하다.
상기 p형 층을 부분적으로 덮는 고도로 도핑된 n형 터널 접합층을 형성하는 것에 의해, 이러한 Ⅲ-질화물 장치들의 구동 전압을 낮추고, 효율을 높일 수 있을 뿐 아니라, 새로운 유형의 발광 다이오드, 레이저 다이오드, 수직 공동 표면 방출 레이저, 태양 전치 및 광 검출기를 포함하는 새로운 형태의 장치 구조를 가능하게 할 수 있다.
본 발명의 또 다른 목적은 마이크로 LED의 접촉층의 전기적 특성을 획기적으로 개선하여 LOP(light output power) 특성을 향상시키는 것이다. 이러한 개선은 마이크로 LED의 사용 확대로 이끌 수 있다.
기술적 설명
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 장치 구조의 단면 개략도(측면도)이다. 이 LED(100)는 기판(101) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(102), InGaN/GaN 다중 양자 우물(multiple quantum well; MQW) 구조를 포함하는 발광층(103), 마그네슘(Mg)으로 도핑된 p형 GaN 층(104), InxAlyGazN 삽입층(105), 및 n형 터널 접합 층(106)으로 구성된다.
전술한 바와 같이, 제1 실시예에 따른 상기 LED(100)는 n형 층(102)과 p형 층(104) 사이에 샌드위치된 적어도 하나의 양자 우물 구조로 구성된 Ⅲ-질화물 발광층(103)을 갖는다. 상기 실리콘(Si)으로 도핑된 n형 GaN 층(102), 2㎛ 이상, 보다 바람직하게는, 4㎛ 이상의 두께를 갖는다. 상기 발광층(103)은 1㎛ 이하, 보다 바람직하게는, 200 nm 이하의 총 두께를 갖는 InGaN 및 GaN의 다중층들로 구성될 수 있다. 두께가 2.5 nm 미만인 얇은 InGaN 양자 우물은 압전장(piezoelectric field)을 완화하고 적색 InGaN LED들의 발광 효율을 높일 수 있다. 상기 p형 층(104)은 AlGaN 및 GaN을 갖는 다중층들로 구성될 수 있고, 마그네슘(Mg)으로 도핑될 수 있으며, 이들 층들(104)은 총 1㎛ 미만, 보다 바람직하게는 200 nm 미만의 총 두께를 포함한다. 상기 InxAlyGazN 삽입층(105)은 실리콘(Si) 또는 마그네슘(Mg)로 도핑되고, 0.1 nm 이상의 두께, 보다 바람직하게는 2.5 nm 이상의 두께를 갖는 GaN으로 구성된다. 상기 n형 터널 접합 층(106)은 실리콘(Si)으로 도핑되고, 50 nm 이상의 두께, 보다 바람직하게는 300 nm 이상의 두께를 갖는 GaN으로 구성된다.
제2 실시예
도 2는 본 발명의 제1 실시예에 따른 장치 구조의 평면 개략도(측면도)이다. 이 LED(200)는 기판(201), 그 위에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(202), InGaN/GaN 양자 우물 구조(MQW)를 포함하는 발광층(203), 마그네슘(Mg)로 도핑된 p형 GaN 층(204), InxAlyGazN 삽입층(205), 및 n형 터널 접합 층(206)으로 구성된다. 상기 LED(200)는 또한 홀을 포함하는 액세스 포인트(207)의 패턴을 포함한다. 상기 액세스 포인트(207)는 또한 원, 정사각형, 줄무늬, 육각형 등과 같은 임의의기하학적 형상으로 구성될 수 있고, 액세스 포인트(207)의 패턴은 형상들의 조합을 포함할 수 있다.
제3 실시예
도 3은 본 발명의 제1 실시예에 따른 장치 구조의 평면 개략도(측면도)이다. 이 LED(300)는 기판(301), 그 위에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(302), InGaN/GaN 양자 우물 구조(MQW)를 포함하는 발광층(303), 마그네슘(Mg)로 도핑된 p형 GaN 층(304), InxAlyGazN 삽입층(305), 및 n형 터널 접합 층(306)으로 구성된다. 상기 LED(300)는 또한 상기 p형 층(304)의 활성화를 위한 액세스를 제공하는 메사(mesa)의 식각된 측벽들(307)을 포함한다. 상기 측벽들(307)은 또한 다양한 구성들 및 형상들로 구성될 수 있다.
제4 실시예
도 4는 본 발명의 제2 실시예에 따른 장치 구조의 단면 개략도(측면도)이다. 이 LED(400)는 기판(401), 실리콘(Si)으로 도핑된 n형 GaN 층(402), InGaN/GaN 양자 우물 구조(MQW)를 포함하는 발광층(403), 마그네슘(Mg)로 도핑된 p형 GaN 층(404), InxAlyGazN 삽입층(405), 및 n형 터널 접합 층(406)을 포함하는 상기 제2 실시예와 같은 구조를 가질 수 있다.
이 LED(400)는 또한 제2 발광층(407), 제2 p형 층(408), 제2 InxAlyGazN 삽입층(409), 및 제2 n형 터널 접합 층(410)을 포함할 수 있다. 이 층들(407, 408, 409, 410)은 필요에 따라 0 내지 x 번 반복될 수 있는 반복 단위를 포함한다.
상기 n형 터널 접합 층들(406, 410)은 상기 p형 층들(404, 408) 각각을 부분적으로 덮고, 이들 각각과 터널 접합을 형성하여, 상기 p형 층들(404, 408)의 일부가 각각 액세스 포인트들(411, 412)에 의해 노출된 상태로 유지되도록 한다. 이들 액세스 포인트들(411, 412)은 각각 p형 층들(404, 408)의 활성화를 위한 액세스를 제공한다.
상기 제2 발광층(407)은 InGaN/GaN 양자 우물 구조(MQW)로 구성될 수 있어, 상기 제2 발광층(407)에서 방출되는 빛의 파장(
Figure pct00001
1)이 제1 발광층(403)에서 방출되는 빛의 파장(
Figure pct00002
2)과 다르도록 한다. 일 실시예에서, 상기 제1 발광층(403)은 약 450 nm를 중심으로 하는 파장(
Figure pct00003
1)의 빛을 방출할 수 있는 반면, 상기 제2 발광층(407)은 약 550nm를 중심으로 하는 파장(
Figure pct00004
2)의 빛을 방출하고,
Figure pct00005
이다. 하지만, 다른 실시예에서,
Figure pct00006
이다.
제5 실시예
도 5는 본 발명의 제2 실시예에 따른 장치 구조의 단면 개략도(측면도)이다. 이 LED(500)는 기판(501), 실리콘(Si)으로 도핑된 n형 GaN 층(502), InGaN/GaN 양자 우물 구조(MQW)를 포함하는 발광층(503), 마그네슘(Mg)로 도핑된 p형 GaN 층(504), InxAlyGazN 삽입층(505), 및 n형 터널 접합 층(506)을 포함하는 상기 제3 실시예와 같은 구조를 가질 수 있다.
이 LED(500)는 또한 제2 발광층(507), 제2 p형 층(508), 제2 InxAlyGazN 삽입층(509), 및 제2 n형 터널 접합 층(510)을 포함할 수 있다. 이 층들(507, 508, 509, 510)은 상기 제1 실시예에서 설명된 상기 에피택셜 구조 상에 증착된 추가 에피택셜 구조의 반복 단위를 형성하고, 상기 추가 에피택셜 구조의 0 내지 X의 반복 단위들은 상기 제1 실시예에서 설명된 상기 에피택셜 구조 상에 형성될 수 있고, 여기서 X는 정수이다.
상기 LED(500)는 또한 상기 p형 층들(504, 508)의 활성화를 위한 액세스를 제공하는 메사의 식각된 측벽들(511)을 포함한다. 상기 측벽들(511)은 또한 다양한 구성들 및 형상들로 구성될 수 있다.
제6 실시예
도 6은 일 실시예에 따른 완전히 제조된 장치 구조의 단면 개략도(측면도)이다. 이 장치 구조는 기판(601) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(602), InGaN/GaN 다중 양자 우물(MQW) 구조를 포함하는 발광층(603), 마그네슘(Mg)으로 도핑된 p형 GaN 층(604), InxAlyGazN 삽입층(605), 및 터널 접합을 부분적으로 덮고 형성하는 n형 터널 접합 층(606)으로 구성되는 LED(600)이다. 콘택 패드들(607)은 n형 층(602) 및 n형 터널 접합 층(606)을 위해 제공된다.
제7 실시예
도 7은 일 실시예에 따른 완전히 제조된 다중 발광층 장치 구조의 단면 개략도(측면도)이다. 이 장치 구조는 기판(701) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(702), InGaN/GaN 다중 양자 우물(MQW) 구조를 포함하는 발광층(703), 마그네슘(Mg)으로 도핑된 p형 GaN 층(704), InxAlyGazN 삽입층(705), n형 터널 접합 층(706), 제2 발광층(707), 제2 p형 층(708), 제2 InxAlyGazN 삽입층(709), 및 제2 n형 터널 접합 층(710)으로 구성되는 LED(700)이다. 콘택 패드들(711, 712, 및 713)은 n형 층(702), n형 터널 접합 층(706), n형 터널 접합 층(710) 각각을 위해 제공된다. 다색 발광은 콘택 패드들(711, 712, 및 713)을 통한 전기적 주입을 제어하여 구현된다.
제8 실시예
도 8은 일 실시예에 따른 완전히 제조된 다중 발광층 장치 구조의 단면 개략도(측면도)이다. 이 장치 구조는 기판(801) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(802), InGaN/GaN 다중 양자 우물(MQW) 구조를 포함하는 발광층(803), 마그네슘(Mg)으로 도핑된 p형 GaN 층(804), InxAlyGazN 삽입층(805), n형 터널 접합 층(806), 제2 발광층(807), 제2 p형 층(808), 제2 InxAlyGazN 삽입층(809), 제2 n형 터널 접합 층(810), 제2 발광층(811), 및 제2 p형 층(812)으로 구성되는 LED(800)이다. 콘택 패드들(813, 814, 815, 및 816)은 n형 층(802), n형 터널 접합 층(806), n형 터널 접합 층(810), 및 p형 층(812) 각각을 위해 제공된다. 청색, 녹색 및 적색과 같은 다색 발광은 콘택 패드들(813, 814, 815, 및 816)을 통한 전기적 주입을 독립적으로 제어하여 구현된다.
제9 실시예
도 9는 일 실시예에 따라 CMOS 기판에 본딩된 완전히 제조된 다중 발광층 장치 구조의 단면 개략도(측면도)이다. 이 장치 구조는 기판(901) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(902), InGaN/GaN 다중 양자 우물(MQW) 구조를 포함하는 발광층(903), 마그네슘(Mg)으로 도핑된 p형 GaN 층(904), InxAlyGazN 삽입층(905), n형 터널 접합 층(906), 제2 발광층(907), 제2 p형 층(908), 제2 InxAlyGazN 삽입층(909), 및 제2 n형 터널 접합 층(910)으로 구성되는 디스플레이(900)이다. 콘택 패드들(911, 912, 및 913)은 n형 층(902), n형 터널 접합 층(906), n형 터널 접합 층(910) 각각을 위해 제공된다. 다색 발광은 콘택 패드들(911, 912, 및 913)을 통한 전기적 주입을 제어하여 구현된다. 계단식 LED들은 결합 요소(914)에 의해 CMOS 기판(915)에 결합된다. 따라서, 계단식 마이크로 LED들을 사용하는 디스플레이가 형성된다. 상기 마이크로 LED들의 공간을 줄일 수 있고, 상기 마이크로 LED들의 인치 당 픽셀의 수(pixels per inch; PPI)는 증가된다.
제10 실시예
도 10은 일 실시예에 따른 발광 다이오드 구조의 단면 개략도(측면도)이다. 이 장치 구조는 기판(1001) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(1002), GaN 양자 장벽(들)(1003), InGaN 양자 우물(들)(1004), InAlGaN 캡 층(들)(1005), 마그네슘(Mg)로 도핑된 p형 AlGaN 층(1006) 및 마그네슘(Mg)로 도핑된 p형 GaN 층(1007)으로 구성되는 LED(1000)이다. InGaN 양자 우물들(1004)의 강한 압전장을 완화하기 위해, InGaN 양자 우물(1004)의 두께는 2.5nm 미만으로 감소될 수 있다. 따라서, LED들의 효율이 증가될 수 있다.
제11 실시예
도 11은 일 실시예에 따른 완전히 제조된 발광층 장치 구조의 단면 개략도(측면도)이다. 이 장치 구조는 기판(미도시) 상에 다음의 순서로 연속적으로 증착되는: 실리콘(Si)으로 도핑된 n형 GaN 층(1101), InGaN/GaN 다중 양자 우물(MQW) 구조를 포함하는 발광층(1102), 마그네슘(Mg)로 도핑된 p형 GaN 층(1103), InxAlyGazN 삽입층(1104), n형 터널 접합 층(1105), 및 알루미늄(Al) 또는 알루미늄(Al)/은(Ag)/금(Au) 스택들과 같은 고 반사율의 금속 콘택(1106)으로 구성되는 LED(1100)이다. 이 실시예에서, 기판은 레이저 리프트 오프 등에 의해 제거되었고, 상기 n형 GaN 층(1101)의 노출된 표면은 광 추출 효율을 증가시키기 위해 조면화(roughened)(1107) 되었다.
실험 결과들
도 12는 기준 터널 접합(TJ) μLED, 및 n형 및 p형 InxAlyGazN 삽입층을 갖는 TJ μLED의 20 A/cm2의 구동 전류 밀도에서의 순방향 전압(forward voltage)을 설명하는 순방향 전압(V) 대 μLED 면적(㎛2)의 그래프이다. 기준 TJ μLED에 있어서, 상기 μLED의 면적이 10000 ㎛2에서 100 ㎛2로 감소함에 따라, 상기 순방향 전압은 4.5V에서 3.7V로 크게 감소한다. n형 및 p형 InxAlyGazN 삽입층을 갖는 TJ μLED에 있어서, 상기 순방향 전압은 최소 0.6V로 현저하게 감소한다. 구체적으로, n형 및 p형 InxAlyGazN 삽입층을 갖는 TJ μLED의 경우 μLED의 면적이 1600 ㎛2 이하일 때 상기 순방향 전압은 3.1~3.3V로 감소한다.
도 13은 기준 TJ μLED, SAG TJ μLED, 및 n형 및 p형 InxAlyGazN 삽입층을 갖는 SAG TJ μLED의 20 A/cm2의 구동 전류 밀도에서의 순방향 전압을 보여주는 순방향 전압(V) 대 μLED면적(㎛2)의 그래프이다. 상기 n형 및 p형 InxAlyGazN 삽입층을 갖는 SAG TJ μLED는 다음을 포함한다: (1) n+GaN 터널 접합 층과 노출된 p형 층을 갖는 SAG TJ μLED, (2) n-InGaN/n+GaN 터널 접합 층과 노출된 p형 층을 갖는 SAG TJ μLED, 및 (3) p-InGaN/n+GaN 터널 접합 층과 노출된 p형 층을 갖는 SAG TJ μLED. n-InGaN/n+GaN 터널 접합 층과 노출된 p형 층을 갖는 SAG TJ μLED에 있어서, 3.08V의 최저 전압이 달성된다. n-InGaN/n+GaN 터널 접합 층을 갖는 SAG TJ μLED의 전압은 3.08V에서 3.2V까지 다양하다.
도 14는 기준 TJ μLED, n-InGaN/n+GaN 터널 접합 층을 갖는 SAG TJ μLED의 전류 밀도(A/cm2) 대 전압(V)의 그래프이다. 이것은 n-InGaN/n+GaN 터널 접합 층을 갖는 SAG TJ μLED의 20 A/cm2의 구동 전류 밀도에서의 순방향 전압이 0.6V로 크게 감소한 것을 분명히 보여준다.
따라서, n-InGaN/n+GaN 터널 접합 층을 갖는 SAG TJ μLED에 대해 3.0~3.2V 부근에서 순방향 전압이 매우 안정적이고 균일하다는 것이 밝혀졌고, 이는 다양한 치수를 갖는 μLED의 활용에 있어서 매우 중요하다. 본 발명은 다양한 크기의 터널 접합 μLED에서 높은 순방향 전압 문제를 해결한다. 또한, 본 발명은 큰 경제적 이점을 갖는 MOCVD를 사용하여 제조된 에피택셜 터널 접합을 갖는 낮은 순방향 전압 μLED의 실현을 가능하게 한다.
공정 단계
도 15는 일 실시예에 따라, Ⅲ-질화물 반도체 장치에서 InxAlyGazN 삽입층 및 p형 층과 n형 터널 접합을 형성하는 방법(1200)에 대한 공정 흐름도이다. 이 방법은 도 1, 2, 3, 4, 5, 6, 7, 8, 9, 및 10에 도시된 Ⅲ-질화물 발광 다이오드(LED) 구조를 제조하는데 사용될 수 있고, 여기서 생성된 Ⅲ-질화물 LED 구조는 p형 Ⅲ-질화물 층, n형 Ⅲ-질화물 터널 접합 층, 및 상기 p형 Ⅲ-질화물 층과 상기 n형 Ⅲ-질화물 터널 접합 층 사이의 InxAlyGazN 삽입층(이때, 0 < x ≤ 1, 0 ≤ y < 1, 0 ≤ z ≤ 1 이고, x + y + z = 1)으로 구성되는 적어도 하나의 터널 접합(TJ)을 포함한다.
블록(1501)은 기판 상(on)에 또는 위(above)에 n형 층(들)을 형성하는 단계를 나타낸다. 일 실시예에서, 상기 n형 층은 n형 Ⅲ-질화물 층이고, 예를 들어, 상기 n형 Ⅲ-질화물 층은 GaN으로 구성된다. 일 실시예에서, 상기 n형 Ⅲ-질화물 층은 약간의 인듐을 포함하는 n형 GaN 층이다.
블록(1502)은 상기 n형 층(들) 상 또는 위에 발광층(들)을 형성하는 단계를 나타낸다.
블록(1503)은 상기 발광층들 상 또는 위에 p형 층(들)을 형성하는 단계를 나타낸다. 일 실시예에서, 상기 p형 층은 p형 Ⅲ-질화물 층이고, 예를 들어, 상기 p형 Ⅲ-질화물 층은 GaN으로 구성된다. 일 실시예에서, 상기 p형 Ⅲ-질화물 층은 약간의 인듐을 포함하는 p형 GaN 층이다.
블록(1504)은 상기 구조 상에 표면 처리를 수행하는 단계를 나타내고, 상기 표면 처리는 HCl, HF 또는 다른 반응성 화학물질과 같은 반응성 화학물질에 후속 층들을 침지하는 것을 포함할 수 있고, 상기 표면 처리는 또한 O2 플라즈마 또는 다른 플라즈마 소스와 같은 플라즈마 소스에 후속 층들을 노출시키는 것을 포함할 수 있다.
블록(1505)은 상기 p형 층들 상 또는 위에 InxAlyGazN 삽입층을 형성하는 단계를 나타낸다. 일 실시예에서, 상기 InxAlyGazN 삽입층은 1 x 1019 cm-3 를 초과하는 농도의 도너(donor)로 n형 도핑될 수 있고, 상기 도너는 실리콘(Si) 또는 게르마늄(Ge)이다. 일 실시예에서, 상기 InxAlyGazN 삽입층은 1 x 1019 cm-3 를 초과하는 농도의 도너(donor)로 p형 도핑될 수 있고, 상기 도너는 마그네슘(Mg) 또는 아연(Zn)이다.
블록(1506)은 상기 InxAlyGazN 삽입층 상 또는 위에 n형 터널 접합 층(들)을 형성하는 단계를 나타낸다. 일 실시예에서, 상기 InxAlyGazN 삽입층 및 n형 Ⅲ-질화물 터널 접합 층은 유기금속화학증착(MOCVD)에 의해 성장될 수 있다. 일 실시예에서, 상기 n형 터널 접합 층은 n형 Ⅲ-질화물 터널 접합 층, 예를 들어, GaN으로 구성되는 n형 Ⅲ-질화물 터널 접합 층이고, 상기 InxAlyGazN 삽입층은 상기 n형 Ⅲ-질화물 터널 접합 층의 상기 GaN보다 낮은 에너지 밴드갭을 갖는다. 일 실시예에서, 상기 n형 Ⅲ-질화물 터널 접합 층은 약간의 인듐을 포함하는 n형 GaN 층이다.
블록(1507)은 상기 p형 Ⅲ-질화물 층들을 활성화하는 선택적인 단계를 나타낸다. 일 실시예에서, 상기 p형 Ⅲ-질화물 층은 상기 n형 Ⅲ-질화물 터널 접합 층 내의 액세스 포인트들(access points)또는 메사(mesa)의 측벽들을 통해 수소를 제거하는 것에 의해 활성화되고, 상기 p형 Ⅲ-질화물 층은 열적 터널링(thermal tunneling)에 의해 활성화된다. 일 실시예에서, 상기 n형 Ⅲ-질화물 터널 접합 층 내의 액세스 포인트들을 형성하기 위하여 선택적 영역 성장(SAG) 또는 에피택셜 측면 과성장(ELOG)이 이용된다. 다른 실시예에서, 상기 p형 Ⅲ-질화물 층에 액세스하도록 상기 메사의 상기 측벽들을 노출하기 위하여 유도 결합 플라즈마(ICP) 식각 또는 반응성 이온 식각(RIE)이 이용된다.
블록(1508)은 결과적인 장치 구조를 나타낸다. 일 실시예에서, 상기 결과적인 장치 구조는 Ⅲ-질화물 LED 구조, 예를 들어, Ⅲ-질화물 LED 구조이다.
일 실시예에서, 상기 Ⅲ-질화물 LED 구조는 p형 Ⅲ-질화물 층; n형 Ⅲ-질화물 터널 접합 층; 및 상기 p형 Ⅲ-질화물 층과 상기 n형 Ⅲ-질화물 터널 접합 층 사이의 InxAlyGazN 삽입층으로 구성되는 적어도 하나의 터널 접합(TJ)을 포함하고; 상기 n형 Ⅲ-질화물 터널 접합 층은 내부에 상기 p형 Ⅲ-질화물 층의 표면에 대한 하나 이상의 액세스 포인트들을 갖는다.
일 실시예에서, 상기 Ⅲ-질화물 LED 구조는 내부에 p형 Ⅲ-질화물 층의 표면 또는 상기 p형 Ⅲ-질화물 층의 노출된 측벽에 대한 하나 이상의 액세스 포인트들로 구성된 마이크로 크기의 Ⅲ-질화물 LED이다.
일 실시예에서, 상기 Ⅲ-질화물 LED 구조는 20 A/cm2의 전류 밀도에서 3.45 V 미만의 순방향 전압, 예를 들어, 20 A/cm2의 전류 밀도에서 약 3.08 V 내지 3.3 V 에서 안정적이고 균일한 크기 독립적인 순방향 전압을 갖는 p+GaN 및 n+GaN 층들로 구성된 에피택셜 터널 접합(epitaxial tunnel junction)을 포함하는 마이크로 크기의 Ⅲ-질화물 LED이다. 상기 마이크로 크기의 Ⅲ-질화물 LED는 10,000 ㎛2 이하의 면적 예를 들어, 25 내지 10,000 ㎛2 범위 내의 치수들을 갖는다.
대안들 및 수정들
다음은 본 발명에 대해 가능한 대안들 및 수정들을 설명한다.
상기 n형 터널 접합층은 다양하거나 점진적인 조성을 갖는 다중 필름들 또는 층들, 서로 다른 (Al, Ga, In, B)N 구성의 층들을 포함하는 이종 구조, 또는 서로 다른 (Al, Ga, In, B)N 구성의 하나 이상의 층들로 구성될 수 있다. 또한 다양한 두께, Ⅲ-질화물 조성들, 및 도핑을 갖는 하나 이상의 필름들로 구성될 수 있다. 이 필름들은 갈륨, 인듐, 알루미늄, 보론, 또는 이들의 조합을 포함할 수 있다.
상기 n형 터널 접합층은 철, 마그네슘, 실리콘, 산소, 탄소, 및/또는 아연과 같은 원소로 의도하지 않게 도핑되거나 의도적으로 도핑된 필름들 또는 층들을 포함할 수 있다. 상기 n형 터널 접합층은 MOCVD, 수소화기상법(hydride vapor phase epitaxy; HVPE), 분자선 에피택시(molecular beam epitaxy; MBE)를 포함하는 증착 방법들을 사용하여 성장될 수 있다.
상기 구조는 종래의 극성 c-면 배향된 Ⅲ-질화물 반도체 결정 상에서, 또는 a-평면 또는 m-평면과 같은 비극성 평면 상에서, 또는 임의의 반극성 평면 상에서와 같은 임의의 결정학적 Ⅲ-질화물 방향으로 성장되는 n형 터널 접합 층을 더 포함할 수 있다.
하나 이상의 실시예들에서, 상기 n형 터널 접합 층 상에서 성장하는 후속 층들은 제2 n형 층으로 구성될 수 있고, 단일 금속 콘택 증착이 상기 장치의 n형 층들 모두에 대한 콘택들을 제조하기 위해 사용된다.
하나 이상의 실시예들에서, 상기 후속 층들은 상부 n형 층을 포함하고, 상기 장치는 p-콘택은 포함하지 않는다.
하나 이상의 실시예들에서, 상기 방법은 다수의 p-n 접합들 및 터널 접합들을 형성하기 위한 단계들을 반복하는 단계를 포함하며, 상기 터널 접합들은 n형 터널 접합 층을 포함하고 상기 장치 내에 각각 매립된 n형 층은 각 활성 영역을 통해 흐르는 전류가 개별적으로 제어되도록 접촉된다.
하나 이상의 실시예들에서, 상기 후속 층들 내의 마그네슘(Mg) 농도는 예를 들어, 산에 대한 노출을 통해 억제되지만, 왕수(aqua regia), 플루오린화 수소산(hydrofluoric acid), 및 염산으로 제한되지는 않는다.
하나 이상의 실시예들에서, 상기 p형 층들 내의 마그네슘 농도는 흐름 변동 에피택시(flow modulation epitaxy), 예를 들어, 저온 흐름 변동 에피택시를 통해 제어된다.
하나 이상의 실시예들에서, 마그네슘은 상승된 온도에서 상기 노출된 p형 층들을 통한 수소의 측면 확산을 통해 활성화 된다.
하나 이상의 실시예들에서, 상기 장치는 LED이고, 상기 p-n 접합의 양 측면 상의 시트 저항은 전류 크라우딩을 감소시키기 위해 일치된다.
하나 이상의 실시예들에서, 상기 장치는 상이한 방출 색상을 갖는 3개의 계단식 LED들로 구성된다.
하나 이상의 실시예들에서, 상기 장치는 마이크로-디스플레이를 형성하고 PPI를 증가시키기 위해 CMOS 기판에 본딩된 상이한 방출 색상을 갖는 3개의 계단식 LED들로 구성된다.
하나 이상의 실시예들에서, 상기 장치는 장파장 InGaN LED이고, 양자 우물들은 전자-정공 파동함수의 중첩을 개선하고 효율을 증가시키기 위해 감소되었다.
하나 이상의 실시예들에서, 상기 장치는 LED이고, 하나 이상의 상기 n-GaN 층들은 상기 LED의 추출 효율을 증가시키기 위해 조면화 된다.
명명법
본 명세서에서 사용되는 "질화물" 또는 "Ⅲ-질화물" 또는 "Ⅲ족 질화물"의 용어들은 식 Ga n Al x In y B z N을 갖는 (Ga, Al, In, B)N 반도체의 임의의 합금 조성을 지칭하며, 여기서: 0 ≤ n ≤ 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1, 이고, n + x + y + z = 1 이다.
본 명세서에서 사용되는 이 용어들은 단일 종인 Ga, Al, In 및 B 각각의 질화물들뿐 아니라, 이러한 Ⅲ족 금속 종들의 2원, 3원, 및 4원 조성을 포함하는 것으로 광범위하게 해석되도록 의도된다. 따라서, 이 용어들은 AlN, GaN, InN, AlGaN, AlInN, InGaN, 및 AlGaInN의 화합물들을 포함하지만 이에 제한되지 않는다. (Ga, Al, In, B)N 성분 종이 2종 이상 존재하는 경우, (조성에 존재하는 (Ga, Al, In, B)N 성분 종들 각각의 존재하는 상대 몰 분율에 대한) 비화학량론적 비율뿐만 아니라 화학량론적 비율을 포함하는 가능한 모든 조성들은 본 발명의 넓은 범위 내에서 사용될 수 있다. 또한, 본 발명의 범위 내의 조성들 및 재료들은 일정량의 도펀트들 및/또는 기타 불순물 재료들 및/또는 기타 함유 재료들을 추가로 포함할 수 있다.
본 발명은 또한 Ⅲ-질화물의 특정 결정 배향들, 방향들, 말단들, 및 극성들의 선택을 포함한다. 밀러 지수를 사용하여 결정 배향들, 방향들, 말단들, 및 극성들을 식별할 때, 괄호({})의 사용은 괄호(())를 사용하여 표시되는 대칭 등가 평면들의 집합을 나타낸다. 괄호([])의 사용은 방향을 나타내고, 괄호(<>)의 사용은 대칭 등가 방향들을 나타낸다.
많은 Ⅲ-질화물 장치들은 극성 배향, 즉 결정의 c-평면({0001})을 따라 성장하지만, 이는 강한 압전 및 자발 분극의 존재로 인한 원하지 않는 양자 제한 스타크 효과(quantum-confined Stark effect; QCSE)를 가져온다. Ⅲ-질화물 장치들에서 분극 효과를 감소시키는 한가지 접근은 상기 결정의 비극성 또는 반극성 배향들을 따라 상기 장치를 성장시키는 것이다.
"비극성"이라는 상기 용어는 집합적으로 a-평면으로 알려진 {11-20} 평면들과 집합적으로 m-평면으로 알려진 {10-10} 평면들을 포함한다. 이 평면들은 평면당 동일한 수의 Ⅲ족 원자들과 질소 원자들을 포함하며, 중성의 전하를 띤다. 후속 비극성 층들은 서로 동일하며, 따라서 벌크 결정은 성장 방향을 따라 분극되지 않는다.
"반극성"이라는 상기 용어는 c-평면, a-평면, 또는 m-평면으로 분류될 수 없는 평면을 지칭하기 위해 사용될 수 있다. 결정학적 측면에서, 반극성 평면은 최소 2개의 0이 아닌 h, i, 또는 k 밀러 지수(Miller indices)와 0이 아닌 1 밀러 지수(Miller index)를 갖는 평면이다. 후속 반극성 층들은 서로 동일하며, 따라서 결정은 성장 방향에 따라 감소된 분극을 갖게 된다.
참조
다음 간행물이 여기에 참조로 포함된다:
[1] L. Esaki, "New Phenomenon in Narrow Germanium p-n Junctions," Phys. Rev., vol. 109, no. 2, pp. 603-604, January 1958.
[2] J. Simon, V. Protasenko , C. Lian, H. Xing, and D. Jena, "Polarization-induced hole doping in wide-band gap uniaxial semiconductor heterostructures," Science, vol. 327, no. 5961, pp. 60-4, January 2010.
[3] S. Krishnamoorthy, F. Akyol, and S. Rajan, "InGaN/GaN tunnel junctions for hole injection in GaN light emitting diodes," Appl. Phys. Lett., vol. 105, no. 14, p. 141104, October 2014.
[4] S. Krishnamoorthy, F. Akyol, P. S. Park, and S. Rajan, "Low resistance GaN/InGaN/GaN tunnel junctions," Appl. Phys. Lett., vol. 102, no. 11, 2013.
[5] P. Li, H. Zhang, H. Li, M. Iza, Y. Yao, M. S Wong, N. Palmquist, J. S Speck, S. Nakamura, S. P DenBaars, "Size-independent low voltage of InGaN micro-light-emitting diodes with epitaxial tunnel junctions using selective area growth by metalorganic chemical vapor deposition", Optics Express, 28, 18707 (2020).
결론
이상으로 본 발명의 바람직한 실시예에 대한 설명을 마친다. 본 발명의 하나 이상의 실시예들에 대한 전술한 설명은 예시 및 설명의 목적으로 제공되었다. 철저하게 의도되거나, 본 발명을 개시된 정확한 형태로 제한하도록 의도된 것은 아니다. 상기 교시에 비추어 많은 수정들 및 변형들이 가능하다. 본 발명의 범위는 이러한 상세한 설명이 아니라, 첨부된 청구 범위에 의해 제한되도록 의도된다.
100: LED, 101: 기판, 102: n형 GaN 층, 103: 발광층, 104: p형 GaN 층, 105: InxAlyGazN 삽입층, 106: n형 터널 접합 층

Claims (20)

  1. Ⅲ-질화물(Ⅲ-Nitride) LED(light emitting diode) 구조를 제조하는 단계를 포함하고,
    상기 Ⅲ-질화물 LED 구조는 p형 Ⅲ-질화물 층; n형 Ⅲ-질화물 터널 접합 층; 및 상기 p형 Ⅲ-질화물 층과 상기 n형 Ⅲ-질화물 터널 접합 층 사이의 InxAlyGazN 삽입층(이때, 0 < x ≤ 1, 0 ≤ y < 1, 0 ≤ z ≤ 1 이고, x + y + z = 1)으로 구성되는 적어도 하나의 터널 접합(tunnel junction; TJ)을 포함하는 방법.
  2. 제1 항에 있어서,
    상기 p형 Ⅲ-질화물 층 및 상기 n형 Ⅲ-질화물 터널 접합 층은 질화갈륨(GaN)으로 구성되고,
    상기 InxAlyGazN 삽입층은 상기 질화갈륨(GaN) 보다 낮은 에너지 밴드갭(energy bandgap)을 갖는 것을 특징으로 하는 방법.
  3. 제1 항에 있어서,
    상기 InxAlyGazN 삽입층 및 상기 n형 Ⅲ-질화물 터널 접합 층은 유기금속화학증착(metalorganic chemical vapor deposition; MOCVD)에 의해 성장된 것을 특징으로 하는 방법.
  4. 제1 항에 있어서,
    상기 InxAlyGazN 삽입층은 1 x 1019 cm-3 를 초과하는 농도의 도너(donor)로 n형 도핑된 것을 특징으로 하는 방법.
  5. 제4 항에 있어서,
    상기 도너는 실리콘(Si) 또는 게르마늄(Ge)인 것을 특징으로 하는 방법.
  6. 제1 항에 있어서,
    상기 InxAlyGazN 삽입층은 1 x 1019 cm-3 를 초과하는 농도의 도너(donor)로 p형 도핑된 것을 특징으로 하는 방법.
  7. 제6 항에 있어서,
    상기 도너는 마그네슘(Mg) 또는 아연(Zn)인 것을 특징으로 하는 방법.
  8. 제1 항에 있어서,
    상기 p형 Ⅲ-질화물 층은 상기 n형 Ⅲ-질화물 터널 접합 층 내의 액세스 포인트들(access points) 또는 메사(mesa)의 측벽들을 통해 수소를 제거하는 것에 의해 활성화되는 것을 특징으로 하는 방법.
  9. 제8 항에 있어서,
    상기 p형 Ⅲ-질화물 층은 열적 터널링(thermal tunneling)에 의해 활성화되는 것을 특징으로 하는 방법.
  10. 제8 항에 있어서,
    상기 n형 Ⅲ-질화물 터널 접합 층 내의 액세스 포인트들을 형성하기 위하여 선택적 영역 성장(selective area growth; SAG) 또는 에피택셜 측면 과성장(epitaxial lateral overgrowth; ELOG)이 이용되는 것을 특징으로 하는 방법.
  11. 제8 항에 있어서,
    상기 p형 Ⅲ-질화물 층에 액세스하도록 상기 메사의 상기 측벽들을 노출하기 위하여 유도 결합 플라즈마(inductively coupled plasma; ICP) 식각 또는 반응성 이온 식각(reactive ion etching; RIE)이 이용되는 것을 특징으로 하는 방법.
  12. 제1 항에 있어서,
    상기 Ⅲ-질화물 LED 구조는 10,000 ㎛2 미만의 면적을 갖는 마이크로-LED를 포함하는 것을 특징으로 하는 방법.
  13. 제12 항에 있어서,
    상기 Ⅲ-질화물 LED 구조는 20 A/cm2의 전류 밀도에서 3.45 V 미만의 순방향 전압(forward voltage)을 갖는 것을 특징으로 하는 방법.
  14. 제1 항에 있어서,
    상기 n형 Ⅲ-질화물 터널 접합 층은 약간의 인듐(indium)을 포함하는 n형 질화갈륨(GaN) 층인 것을 특징으로 하는 방법.
  15. 제1 항에 있어서,
    상기 p형 Ⅲ-질화물 층은 약간의 인듐(indium)을 포함하는 p형 질화갈륨(GaN) 층인 것을 특징으로 하는 방법.
  16. Ⅲ-질화물(Ⅲ-Nitride) LED(light emitting diode) 구조를 포함하고,
    상기 Ⅲ-질화물 LED 구조는 p형 Ⅲ-질화물 층; n형 Ⅲ-질화물 터널 접합 층; 및 상기 p형 Ⅲ-질화물 층과 상기 n형 Ⅲ-질화물 터널 접합 층 사이의 InxAlyGazN 삽입층으로 구성되는 적어도 하나의 터널 접합(tunnel junction; TJ)을 포함하고,
    상기 n형 Ⅲ-질화물 터널 접합 층은 내부에 p형 Ⅲ-질화물 층의 표면에 대한 하나 이상의 액세스 포인트들(access points)을 갖는 것을 특징으로 하는, 장치.
  17. 내부에 p형 Ⅲ-질화물 층의 표면 또는 상기 p형 Ⅲ-질화물 층의 노출된 측벽에 대한 하나 이상의 액세스 포인트들(access points)로 구성된 마이크로 크기의 Ⅲ-질화물 LED(light emitting diode)를 포함하는 장치.
  18. 20 A/cm2의 전류 밀도에서 3.45 V 미만의 순방향 전압(forward voltage)을 갖는 p+GaN 및 n+GaN 층들로 구성된 에피택셜 터널 접합(epitaxial tunnel junction)을 포함하는 마이크로 크기의 Ⅲ-질화물 LED(light emitting diode)를 포함하는 장치.
  19. 제18 항에 있어서,
    상기 마이크로 크기의 Ⅲ-질화물 LED는 25 내지 10,000 ㎛2 범위 내의 치수들을 갖는 것을 특징으로 하는 장치.
  20. 제18 항에 있어서,
    상기 마이크로 크기의 Ⅲ-질화물 LED는 20 A/cm2의 전류 밀도에서 약 3.08 V 내지 3.3 V 에서 안정적이고 균일한 크기 독립적인 순방향 전압을 갖는 것을 특징으로 하는 장치.
KR1020237008631A 2020-08-11 2021-08-11 터널 접합들의 p형 층들의 활성화 KR20230048634A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063064113P 2020-08-11 2020-08-11
US63/064,113 2020-08-11
PCT/US2021/045495 WO2022035934A1 (en) 2020-08-11 2021-08-11 Activation of p-type layers of tunnel junctions

Publications (1)

Publication Number Publication Date
KR20230048634A true KR20230048634A (ko) 2023-04-11

Family

ID=80247341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237008631A KR20230048634A (ko) 2020-08-11 2021-08-11 터널 접합들의 p형 층들의 활성화

Country Status (5)

Country Link
US (1) US20230307579A1 (ko)
KR (1) KR20230048634A (ko)
CN (1) CN116195077A (ko)
CA (1) CA3191933A1 (ko)
WO (1) WO2022035934A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526082B1 (en) * 2000-06-02 2003-02-25 Lumileds Lighting U.S., Llc P-contact for GaN-based semiconductors utilizing a reverse-biased tunnel junction
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
KR20140099399A (ko) * 2013-02-01 2014-08-12 삼성전자주식회사 광원 모듈 및 이를 포함하는 조명 장치
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
US11158760B2 (en) * 2018-02-07 2021-10-26 The Regents Of The University Of California Metal organic chemical vapor depostion (MOCVD) tunnel junction growth in III-nitride devices

Also Published As

Publication number Publication date
CA3191933A1 (en) 2022-02-17
US20230307579A1 (en) 2023-09-28
CN116195077A (zh) 2023-05-30
WO2022035934A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
JP4872450B2 (ja) 窒化物半導体発光素子
US7763907B2 (en) Semiconductor light emitting element
US20100096615A1 (en) Light-emitting device
US20230051845A1 (en) Iii-nitride p-n junction device using porous layer
CN115210885A (zh) 红色led和制造方法
WO2008069482A1 (en) Manufacturing method of light emitting diode including current spreading layer
US20110233521A1 (en) Semiconductor with contoured structure
KR20130058406A (ko) 반도체 발광소자
TW202221938A (zh) Ｌｅｄ及製造方法
CN106785912B (zh) 半导体激光器及其制作方法
US20220367749A1 (en) Semiconductor optical device and method of producing the same
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
CN115485862A (zh) 紫外led及其制作方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20230060507A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
KR20220140748A (ko) 마이크로-led 및 이의 제작 방법
US20240258771A1 (en) Iii-nitride-based devices grown on a thin template on thermally-decomposed material
US20050145857A1 (en) Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers
US11164997B2 (en) III-nitride tunnel junction light emitting diode with wall plug efficiency of over seventy percent
CN102403427A (zh) 半导体发光器件及其制造方法
US20230307579A1 (en) Activation of p-type layers of tunnel junctions
US20240371912A1 (en) Monolithic, cascaded, multiple color light-emitting diodes with independent junction control
KR20220093162A (ko) 변형이 감소된 인듐 갈륨 질화물 발광 다이오드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal