[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220093162A - 변형이 감소된 인듐 갈륨 질화물 발광 다이오드 - Google Patents

변형이 감소된 인듐 갈륨 질화물 발광 다이오드 Download PDF

Info

Publication number
KR20220093162A
KR20220093162A KR1020227018260A KR20227018260A KR20220093162A KR 20220093162 A KR20220093162 A KR 20220093162A KR 1020227018260 A KR1020227018260 A KR 1020227018260A KR 20227018260 A KR20227018260 A KR 20227018260A KR 20220093162 A KR20220093162 A KR 20220093162A
Authority
KR
South Korea
Prior art keywords
led
regions
region
growth
base
Prior art date
Application number
KR1020227018260A
Other languages
English (en)
Inventor
오렐리언 진 프랑수아 다비드
Original Assignee
구글 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구글 엘엘씨 filed Critical 구글 엘엘씨
Publication of KR20220093162A publication Critical patent/KR20220093162A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)

Abstract

LED 에미터를 형성하는 방법은, 평탄한 상부 표면을 갖는 III-질화물 층을 기판(310) 상에 제공하는 단계; 상기 평탄한 상부 표면 상에 별개의 측방향 성장 영역들을 제공하는 단계; In(x)Ga(1-x)N 재료를 포함하는 베이스 영역(1210)을 각각의 별개의 측방향 성장 영역 상에 선택적으로 애피택셜 성장시키는 단계, 각각의 베이스 영역은 상기 평탄한 상부 표면에 수직인 방향으로 연장하고; 베이스 영역(1210)의 일부 상에 In(x)Ga(1-x)N 재료의 표면들을 제공하는 단계, In(x)Ga(1-x)N 재료의 표면들은 이완된 변형을 갖고 있으며, In(x)Ga(1-x)N 재료의 표면들은 그 벌크 이완값의 0.1% 이내의 기본 격자 상수에 의해 특징지어 지고; 및 상기 표면들 상에 LED 영역들을 애피택셜 성장시키는 단계;를 포함하며, LED 영역들은 In(x)Ga(1-x)N 재료의 표면들과 유사 형태인 In(y1)Ga(1-y1)N 재료의 발광층을 포함하고, 기본 격자 상수의 0.1% 이내의 활성 영역 격자 상수에 의해 특징지어 지며, 여기서 0.05 < x < 0.2이고 y > 0.3이다.

Description

변형이 감소된 인듐 갈륨 질화물 발광 다이오드
관련 출원에 대한 상호 참조
본 출원은 2020년 3월 27일에 출원된 미국 가출원 번호 63/001,221에 대한 우선권을 주장하며, 그 전체 내용이 명세서에 참조로 포함된다.
본 발명은 변형이 감소된 인듐 갈륨 질화물(InGaN) 발광 다이오드(LED) 및 이러한 LED를 포함하는 디바이스에 관한 것이다.
이러한 LED 및 마이크로 LED와 같은, LED는 디스플레이 적용을 위한 후보이다. 일부 경우에서 청색, 녹색 및 적색 방사선을 방출하는 III-질화물 NE LED의 조합이 바람직하다.
장파장 III-질화물 발광층을 성장시키는 것은 내부 양자 효율(IQE)을 감소시키는 다량의 결함(점 결함, 확장된 결함) 및 다량의 인듐을 통합하는 어려움(일반적으로 장파장 방출을 필요로 하는)을 포함한 여러 가지 이유로 어려울 수 있다. 이러한 효과는 일반적으로 변형(strain)에 의해 악화된다. 예를 들어, GaN 매트릭스와 InGaN 발광층 사이의 격자 차이에 의해 유도된 변형은 결함 통합/생성으로 이어질 수 있고, 격자 당김(pulling)으로 인해 In 통합을 감소시킬 수 있다.
필요한 것은 장파장 방출을 위한 변형 효과가 감소된 마이크로 LED이다.
본 발명의 다양한 양태는 다음과 같이 요약된다.
일반적으로, 제1 양태에서, 본 발명은 디스플레이 에미터를 특징으로 하는데, 디스플레이 에미터는 디스플레이 에미터의 작동 동안 청색, 녹색 및 적색 광을 각각 방출하는 디스플레이의 서브-픽셀에 각각 대응하는 3개의 복수의 하위 영역 및 LED 영역을 포함하고, 각각의 하위 영역은 발광 영역(예를 들어, 복수의 나노와이어(NW))을 포함하며, 발광 영역(예를 들어, 각각의 나노와이어)은 최소 5%의 In을 포함하는 InGaN 조성을 갖는 베이스 영역 및 그 벌크 값의 0.1% 이내의 기본 격자 상수를 갖고 있으며 이완되는 재성장 표면을 갖고 있으며; 재성장 표면 상에 재성장되는 LED 영역은 최소 10%의 In을 포함하는 InGaN 조성을 갖는 적어도 하나의 발광층을 포함한다. 발광층은 재성장 표면과 유사 형태(pseudomorphic)이며, 기본 격자 상수의 0.1% 이내인 활성 영역 격자 상수를 갖는다.
실시예들은 다음의 특징들 및/또는 다른 양태들의 특징들 중 하나 이상을 포함할 수 있다.
베이스 영역은 수소화물 기상 애피택시(HVPE : hydride vapor phase epitacy)에 의해 형성될 수 있다.
LED 영역은 유기금속 화학기상증착(MOCVD : metal organic chemical vapor deposition)에 의해 재성장할 수 있다.
베이스 및 활성 영역 격자 상수들은 면내 격자 상수일 수 있다.
베이스 영역은 InGaN 조성과 동일한 균일한 조성을 가질 수 있다.
나노와이어는 평탄한 III 질화물 층 상에 성장될 수 있다.
베이스 영역은 300 nm 미만의 측방향 크기를 갖는 측방향 구조들을 포함할 수 있으며, 베이스 영역 재료의 이완은 측방향 구조들 내에서 발생한다.
일반적으로, 다른 양태에서, 나노와이어 LED 에미터를 형성하는 방법을 특징으로 하는데, 상기 방법은 기판을 제공하는 단계; 기판 상에 평탄한 GaN 층을 성장시키는 단계; 기판 상에 개구를 갖는 마스크를 형성하는 단계; 전구체로서 InCl3를 사용하여 (예를 들어, HVPE에 의해) 개구에 In(x)Ga(1-x)N 베이스 영역을 성장시키는 단계로서, 상기 베이스 영역은 개구 위에 수직으로 연장하며; 베이스 영역의 일부 상에 재성장 표면들을 제공하는 단계로서, 상기 재성장 표면들은 이완되고, 그 벌크 이완값의 0.1% 이내의 기본 격자 상수에 의해 특징지어지며; 재성장 표면들 상에 LED 영역들을 성장시키는 단계;를 포함하며, LED 영역들은 재성장 표면과 유사 형태이고 기본 격자 상수의 0.1% 이내인 활성 영역 격자 상수에 의해 특징지어지는 조성 In(y)Ga(1-y)N을 갖는 발광층들을 갖는다. 0.05 < x < 0.15이고 y > 0.2이다.
실시예들은 다음의 특징들 및/또는 다른 양태의 특징들 중 하나 이상을 포함할 수 있다.
일반적으로, 다른 양태에서, 본 발명은 나노와이어 LED 에미터를 형성하는 방법을 특징으로 하는데, 이 방법은 기판을 제공하는 단계; 기판 상에 개구를 갖는 마스크를 형성하는 단계로서, 마스크는 상부 표면을 갖고 있으며; 측방향 성장을 실질적으로 촉진하는 제1 성장 파라미터를 갖는 제1 성장 방법에 의해 개구에 In(x)Ga(1-x)N 베이스 재료를 성장시키는 단계로서, 베이스 재료는 상부 표면 위에 연장하고, 베이스 재료는 상부 표면 위의 개구 외부에서 측방향으로 연장하고; 베이스 재료의 일부 상에 적어도 하나의 재성장 표면을 제공하는 단계로서, 상기 적어도 하나의 재성장 표면은 적어도 부분적으로 이완되며; 측방향 성장을 실질적으로 촉진하지 않는 제2 성장 파라미터를 갖는 제2 성장 방법에 의해 재성장 표면 상에 LED 영역들을 성장시키는 단계;를 포함하며, 상기 LED 영역들은 적어도 하나의 재성장 표면과 유사 형태인 조성 In(y)Ga(1-y)N을 갖는 발광층들을 갖고 있다. 0.05 < x < 0.2이고 y > 0.3이며, 발광층과 재성장 표면 사이의 미스핏 변형(misfit strain)은 발광층과 이완된 GaN 사이의 미스핏 변형의 절반 미만이다.
실시예들은 다음의 특징들 및/또는 다른 양태의 특징들 중 하나 이상을 포함할 수 있다.
적어도 하나의 재성장 표면은 그 벌크 이완값의 0.5% 이내의 기본 면내 격자 상수에 의해 특징지어질 수 있다. 제1 성장 파라미터들은 1 이상(예를 들어, 2 이상, 5 이상, 10 이상, 100 이상)의 수평 대 수직 성장 속도의 비율로 성장을 촉진할 수 있다. 제2 성장 파라미터들은 2 이상(예를 들어, 10 이상, 100 이상)의 수직 대 수평 성장 속도로 성장을 촉진한다. 제1 방법은 HVPE일 수 있고 제2 방법은 MOCVD일 수 있다.
일반적으로, 다른 양태에서, 본 발명은 발광 다이오드(LED)를 형성하는 방법을 특징으로 하는데, 이 방법은 기판의 표면 상에 질화 갈륨(GaN)을 포함하는 버퍼층을 성장시키는 단계; 버퍼층의 표면 상에 개구를 갖는 마스크를 형성하는 단계; 버퍼 층의 표면 상의 개구에 베이스 층을 형성하는 단계, 여기서 베이스 층을 형성하는 단계는 In(x)Ga(1-x)N을 애피택셜 성장시키는 단계(예를 들어, 모노 할라이드 또는 트리-할라이드 전구체와 함께 수소화물 기상 애피택시(HVPE)를 사용하여)를 포함하며; In(x)Ga(1-x)N에 대한 기본 격자 상수에 대한 벌크 값의 0.1% 이내의 기본 격자 상수를 갖는 이완된 결정질 구조를 갖는 재성장 표면을 베이스 층 상에 제공하는 단계; LED의 활성 영역을 제공하기 위해 재성장 표면 상에 하나 이상의 추가 층을 애피택셜 성장시키는 단계로서, 상기 하나 이상의 추가 층은 재성장 표면과 유사 형태이고 재성장 표면의 기본 격자 상수의 0.1% 이내의 활성 영역 격자 상수를 갖는 In(y)Ga(1-y)N의 하나 이상의 층을 포함하며; 활성 영역 상에 하나 이상의 추가 층을 형성하고 LED를 제공하기 위해 층을 처리하는 단계;를 포함한다. 0.05 < x < 0.15이고 y > 0.2이다.
실시예들은 다음의 특징들 및/또는 다른 양태의 특징들 중 하나 이상을 포함할 수 있다. 예를 들어, 마스크는 복수의 이격된 개구를 포함할 수 있고 방법은 복수의 LED를 제공하기 위해 각각의 개구에 LED를 동시에 형성하는 단계를 포함한다. LED는 나노와이어 LED(NW LED)일 수 있다. 복수의 NW LED 각각은 가시 스펙트럼에서 제1 피크 파장 λ1의 광을 방출하도록 구성될 수 있다. 복수의 NW LED는 기판의 제1 구역에 그룹화된 복수의 제1 NW LED를 포함할 수 있고, 방법은 기판의 제2 구역에 그룹화된 복수의 제2 NW LED를 형성하는 단계로서, 각각의 복수의 제2 NW LED는 가시 스펙트럼에서 제2 피크 파장 λ2의 광을 방출하도록 구성되고; 기판의 제3 구역에 그룹화된 복수의 제3 NW LED를 형성하는 단계;를 더 포함할 수 있고, 각각의 복수의 제3 NW LED는 가시 스펙트럼에서 제3 피크 파장 λ3의 광을 방출하도록 구성되며, 여기서 λ1, λ2 및 λ3 서로 상이하다.
마스크에서의 개구는 버퍼 층의 표면의 평면에서 제1 방향으로 제1 크기(d1)를 가질 수 있고 재성장 표면은 제1 방향으로 제2 크기(d2)를 가질 수 있으며, 여기서 d2 > d1이다.
전구체는 염화물 전구체일 수 있다. 염화물 전구체는 GaCl, GaCl3, InCl 및 InCl3의 그룹에서 선택될 수 있다.
GaN 층은 평탄한 층일 수 있다.
LED는 개구 위의 기판 표면에 수직으로 연장할 수 있다.
기판은 사파이어, 실리콘 및 GaN의 그룹으로부터 선택된 기판 재료를 포함할 수 있다.
하나 이상의 추가 층은 전자기 스펙트럼의 가시 영역에서 피크 파장 λ를 갖는 광을 방출하도록 구성된 하나 이상의 양자 우물(QW) 층을 포함할 수 있다.
하나 이상의 추가 층은 유기금속 화학기상증착(MOCVD) 또는 분자 빔 애피택시(MBE)를 사용하여 형성될 수 있다.
일반적으로, 다른 양태에서, 본 발명은 발광 디바이스를 특징으로 하는데, 발광 디바이스는 기판 표면 상의 GaN 버퍼층; 상기 GaN 버퍼층으로부터 연장하고, In(y)Ga(1-y)N의 적어도 하나의 층을 갖는 LED 영역을 포함하는 발광 다이오드(LED); 및 상기 LED 영역과 상기 GaN 버퍼층 사이의 베이스 영역;을 포함한다. 베이스 영역은 재성장 표면을 갖는 In(x)Ga(1-x)N 층을 포함하고, 재성장 표면은 In(x)Ga(1-x)N에 대한 기본 격자 상수에 대한 벌크 값의 0.1% 이내의 기본 격자 상수를 갖는 이완된 결정질 구조를 갖는다. LED 영역에서의 In(y)Ga(1-y)N의 층은 재성장 표면과 유사 형태이고 재성장 표면의 기본 격자 상수의 0.1% 이내의 활성 영역 격자 상수를 갖고 있으며, 0.05 < x < 0.15이고 y > 0.2이다.
실시예들은 다음의 특징들 및/또는 다른 양태의 특징들 중 하나 이상을 포함할 수 있다. 예를 들어, LED 영역은 In(y)Ga(1-y)N의 층에 의해 지지되는 하나 이상의 양자 우물(QW) 층을 갖는 활성 영역을 포함할 수 있다. LED 영역은 활성 영역에 의해 지지되는 제2 InGaN 층을 더 포함할 수 있다.
버퍼층의 표면에서, 베이스 영역은 버퍼층의 표면의 평면에서 제1 방향으로 제1 크기(d1)을 가질 수 있고 재성장 표면은 제1 방향으로 제2 크기(d2)을 가질 수 있고, 여기서 d2 > d1이다.
발광 디바이스는 버퍼 층의 표면 상에 마스크를 포함할 수 있고, NW LED는 마스크의 개구에 형성된다.
베이스 영역에서의 In(x)Ga(1-x)N 층은 모노 할라이드 또는 트리 할라이드 전구체와 함께 수소화물 기상 애피택시(HVPE)를 사용하여 형성될 수 있다.
LED 영역에서의 In(y)Ga(1-y)N 층은 MOCVD(유기금속 화학기상증착) 또는 MBE(분자빔 애피택시)를 사용하여 형성될 수 있다.
다른 양태에서, 본 발명은 복수의 NW LED를 포함하는 디스플레이 장치를 특징으로 하고, NW LED 각각은 GaN 버퍼 층으로부터 연장하고, NW LED는 서로 이격되어 있다. 복수의 NW LED 각각은 가시 스펙트럼에서 제1 피크 파장 λ1의 광을 방출하도록 구성될 수 있다. 복수의 NW LED는 기판의 제1 구역에 그룹화된 복수의 제1 NW LED를 포함하고, 디스플레이 장치는 기판의 제2 구역에 그룹화된 복수의 제2 NW LED 및 기판의 제3 구역에 그룹화된 복수의 제3 NW LED를 더 포함하고; 복수의 제2 NW LED 각각은 가시 스펙트럼에서 제2 피크 파장 λ2의 광을 방출하도록 구성되고; 복수의 제3 NW LED 각각은 가시 스펙트럼에서 제3 피크 파장 λ3의 광을 방출하도록 구성된다. λ1, λ2, λ3은 서로 상이하며, 제1, 제2 및 제3 구역은 디스플레이 장치의 단일의 픽셀을 구성한다.
일반적으로, 추가 양태에서, 본 발명은 발광 다이오드(LED)를 형성하는 방법을 특징으로 하는데, 이 방법은 텍스처링된 상부 표면을 갖는 성장 기판을 제공하는 단계; 500 nm 미만의 적어도 하나의 측방향 크기를 갖는 피처를 형성하기 위해 제1 성장 기술을 사용하여 상부 표면의 영역 상에 제1 베이스 재료를 선택적으로 성장시키는 단계로서, 제1 베이스 재료는 이완되는 In(x)Ga(1-x)N 층을 포함하며; 제2 성장 기술을 사용하여 제1 베이스 재료 위에 제2 베이스 재료를 성장시키는 단계로서, 제2 베이스 재료의 성장은 피처의 적어도 하나의 측방향 크기를 1 미크론을 초과하여 연장하고, 제2 베이스 재료는 이완되는 In(x)Ga(1-x)N 층을 포함하고 제2 성장 기술은 수직 성장보다 측방향 성장을 선호하며; 제3 성장 기술을 사용하여 피처 위에 LED 구조를 성장시키는 단계;를 포함하고, LED 구조는 제2 베이스 재료와 유사 형태인 In(y)Ga(1-y)N의 적어도 하나의 발광층을 포함하고, 제3 성장 기술은 측방향 성장보다 수직 성장을 선호한다. 0.05 < x < 0.2이고 y > 0.3이고, 발광층과 제2 베이스 재료 사이의 미스핏 변형은 발광층과 이완된 GaN 사이의 미스핏 변형의 절반 미만이다.
실시예들은 다음의 특징들 및/또는 다른 양태의 특징들 중 하나 이상을 포함할 수 있다. 예를 들어, 성장 기판의 텍스처링된 상부 표면은 500 nm 미만의 측방향 크기를 갖는 개구를 갖는 마스크로 가려지는 평탄한 표면을 포함하고, 선택적 성장은 개구에서 발생한다.
피처는 메사(mesa)일 수 있다.
제1 및 제2 베이스 재료는 각각의 변형되지 않은 평형값의 0.5% 이내의 면내 격자 상수를 가질 수 있다.
발광층은 평면일 수 있고 우르츠광 결정질 구조를 가질 수 있고, 발광층의 평면은 우르츠광 구조의 c-평면을 따를 수 있다.
피처는 1E7 cm-1 미만의 평균 전위 밀도를 가질 수 있다.
제1 및 제2 성장 기술은 수소화물 기상 애피택시(HVPE)일 수 있고 제3 성장 기술은 유기금속 화학기상증착(MOCVD)일 수 있다.
제1 성장 기술은 HVPE일 수 있고 제2 및 제3 성장 기술은 MOCVD일 수 있다.
상기 방법은, 제2 베이스 재료의 성장 이후 및 LED 구조의 성장 이전에, LED 구조의 성장을 촉진하기 위해 피처의 표면을 준비하는 단계를 포함할 수 있다.
하나 이상의 이점들은 개시 내용, 도면 및 청구범위로부터 명백해질 것이다.
도 1a 및 도 1b는 예시적인 LED 에미터의 단면도이다.
도 2a 및 도 2b는 상이한 층들의 조성을 나타내는 예시적인 LED 에미터의 단면도이다.
도 3a 내지 도 3d는 측방향 구조들을 갖는 베이스 영역을 제조하기 위한 예시적인 방법의 단계들을 도시한다.
도 4a 내지 도 4c는 측방향 구조들을 갖는 베이스 영역을 제조하기 위한 다른 예시적인 방법의 단계들을 도시한다.
도 5a는 예시적인 LED 에미터 구조의 단면도이다.
도 5b 내지 도 5d는 도 5에 도시된 LED 에미터 구조에 대한 예시적인 조성 프로파일을 도시한다.
도 6a 및 도 6b는 오프컷을 갖는 예시적인 LED 에미터를 도시하는 단면도이다.
도 7a는 예시적인 LED 에미터를 도시하는 단면도이다.
도 7b 내지 도 7d는 도 7에 도시된 예시적인 LED 에미터를 성장시키기 위한 마스크 개구들을 도시하는 평면도이다.
도 8a 내지 도 8i는 LED 에미터를 제조하기 위한 예시적인 방법의 단계들을 도시한다.
도 9는 예시적인 실시예와 종래 기술에 대한 파장과 내부 양자 효율 사이의 예시적인 관계를 보여주는 플롯이다.
도 10a 및 도 10ab (도 10a 내지 도 10e)는 LED 영역이 재성장하는 예시적인 방법을 보여주는 단면도이다.
도 11a 내지 도 11f는 LED 에미터 측벽을 덮기 위한 예시적인 방법의 단계들을 보여주는 단면도이다.
도 12a 및 도 12b는 예시적인 LED 에미터의 기하학적 구조 및 변형 상태를 보여주는 단면도이다.
도 13a 내지 도 13c는 NW LED 에미터가 도 12a 및 도 12b에 따라 성장될 때 다양한 양적 진화를 도시한다.
도 14는 LED 디바이스를 형성하기 위한 예시적인 방법의 단계들을 보여주는 흐름도이다.
도 15a 내지 도 15c는 LED 에미터의 다른 예시적인 실시예를 도시하는 단면도이다.
도 16a 내지 도 16c는 플레이트렛(platelet) LED를 위한 예시적인 제조 방법의 단계들을 보여주는 단면도이다.
도 17a는 예시적인 LED 에미터를 도시하는 단면도이다.
도 17b 내지 도 17d는 도 17a에 도시된 예시적인 LED 에미터에서, 중앙 구조로부터 에지 구조까지의 활성 영역 특성의 측방향 변화를 도시하는 플롯이다.
도 18a 및 도 18ab (도 18a 내지 도 18h)는 LED 에미터를 형성하기 위한 예시적인 방법의 단계들을 보여주는 단면도이다.
도 19a 및 도 19ab (도 19a 내지 도 19g)는 LED 에미터를 형성하기 위한 다른 예시적인 방법의 단계들을 보여주는 단면도이다.
LED 구조
본 명세서에 개시된 일부 실시예들은 나노와이어(NW) LED들이며, 여기서 각각의 LED는 하나 또는 여러 개의 나노와이어를 포함한다. 나노와이어는 InGaN 층을 포함하는 베이스 영역, n-도핑된 층을 포함하는 LED 영역, 적어도 하나의 발광 InGaN 층을 갖는 활성 영역(발광 영역), 및 p-도핑된 층을 갖는다. 베이스 영역은 HVPE와 같은 제1 기술에 의해 성장될 수 있다. LED 영역은 MOCVD 또는 MBE와 같은 제2 기술에 의해 베이스 영역 상에 재성장될 수 있다.
도 1a 및 도 1b는 각각 그러한 LED(100 및 100')의 예를 도시한다. 도 1a에서, 활성 영역(110)은 평면이고 각각의 나노와이어 축(101)에 수직으로 성장된다. 도 1b에서, 활성 영역(111)들 및 p-GaN 층(121)들은 베이스 나노와이어와 공형이다(이것은 코어-쉘 구조라 한다). 두 예에서, 나노와이어(100, 101)는 기판(150) 상의 GaN 층(140) 상에서 성장된 n-InGaN 층(130)을 포함한다. 마스크 층(160)은 GaN 층(140) 상에 지지되고 그 안에 나노와이어가 형성되는 개구를 포함한다. 나노와이어의 모양은 수직일 필요는 없으며(경사진 측벽을 가질 수 있고), 코어-쉘 구조는 다양한 면(수평면, 수직면, 경사면을 포함)을 따라 활성 영역을 가질 수 있다.
베이스 영역은 적절한 변형 상태를 가질 수 있으며, 완전히 또는 부분적으로 이완될 수 있다. 베이스 영역은 LED 영역의 애피택셜 층들의 성장을 위한 베이스로서의 역할을 한다. 일부 실시예는 발광층의 변형을 줄이기 위해 발광층을 둘러싸는 다양한 층에 더 높은 농도의 In을 함유한다는 점에서, 종래의 LED와 대조적이다.
도 2a 및 도 2b는 종래의 LED 애피택셜 스택(200)과 실시예(201)를 대조한다. 도 2a에서, 대부분의 층은 GaN이다. 구체적으로, 베이스로부터 상부까지 LED(200)를 형성하는 층들의 스택은 다음과 같다: GaN 버퍼(210), n-GaN 층(220), GaN/InGaN 하지층(230), 활성 영역(250)을 지지하는 GaN 스페이서(240). 활성 영역(250)은 GaN 배리어층에 의해 분리된 In0.2GaN 양자 우물 층으로 구성된다. 활성 영역(250) 위에서, 스택은 GaN 스페이서(260), AlGaN 전자 차단층(EBL)(270), p GaN 층(280) 및 마지막으로 p++ GaN 층(290)을 포함한다. 층들은 이완된 GaN 버퍼(210) 상에서 성장되며 GaN과 유사 형태이다. 활성 영역(250)에서 In0.2GaN 양자 우물은 GaN과의 큰 격자 불일치로 인해 높은 변형을 경험할 수 있다.
도 2b에서, LED(201)를 형성하는 스택은 그 표면이 이완되는 In0.05GaN 베이스층(211) 상에 성장되고, GaN보다 큰 격자 상수를 갖는다(완전 이완의 경우에 격자 상수는 벌크 In0.05GaN의 격자 상수이다). LED 층은 GaN보다 InGaN을 포함할 수 있다. 이들은 베이스 영역과 동일한 함량을 가질 수 있고, 낮은 변형을 생성한다(GaN 및 AlGaN 층을 포함하는, 다른 조성도 가능). 도 2b에 도시된 예에서, 베이스(211) 상에 성장된 스택은 활성 영역(251) 아래에, 아래에서 위로 다음 층을 포함한다: In0.05GaN 층(221), InGaN/InGaN 하지층(231), In0.05GaN 스페이서(241). 활성 영역(251) 위에, 스택은 In0.05GaN 스페이서(261), AlGaN 전자 차단층(271), p In0.05GaN 층(281) 및 p++ In0.05GaN 층(291)을 포함한다. 활성 영역(251)에서 동일한 In0.2GaN 양자 우물은 도 2a에서의 것보다 더 낮은 변형을 유지한다. 이것은 더 높은 재료 품질과 더 높은 성능을 가능하게 한다.
일부 실시예에서, LED 에미터는 픽셀들을 포함하고, 각 픽셀은 3개의 서브픽셀(예를 들어, 청색, 녹색 및 적색 광을 방출하는)을 갖는다. 각 서브픽셀은 나노와이어(NW) 에미터를 포함한다. 나노와이어는 HVPE에 의해 성장된 InGaN 베이스 영역과 MOCVD에 의해 성장된 양자 우물을 갖는 InGaN LED 영역을 특징으로 한다. 적색 나노와이어는 이완된 표면 영역을 갖는 5% < [In] < 15%의 InGaN 베이스 영역과 표면 영역 상에 유사 형태로 성장되는 [In] > 20%의 InGaN 양자 우물에 의해 특징지어진다.
InGaN 베이스 영역에서 적어도 하나의 층은 실질적으로 이완될 수 있고, 50% 이하(예를 들어, 40% 이하, 30% 이하, 25% 이하, 20% 이하, 15% 이하)의 [In] 조성을 갖는다. 일부 실시예에서, InGaN 베이스 영역에서 적어도 하나의 층은 실질적으로 이완되고 5% 이상(예를 들어, 7.5% 이상, 10% 이상, 12.5% 이상, 15% 이상)의 [In] 조성을 갖는다.
성장
성장은 베이스 영역의 성장과 베이스 영역 상의 LED 영역의 성장을 포함한다. 이것들이 논의될 것이다.
베이스 영역 성장
일부 실시예에서, LED의 베이스 영역은 In 조성을 갖는 III-질화물 영역을 포함한다.
일반적으로 두꺼운 InGaN 층의 성장은 어렵다. 우수한 품질의 InGaN 층이 수소화물 기상 애피택시(HVPE)에 의해 성장될 수 있음이 밝혀졌다. 예를 들어, InCl3 및/또는 GaCl3 전구체를 사용하는 THVPE(tri-halide HVPE)는 결정에 많은 양의 In을 효율적으로 통합하여, InGaN 조성을 0 - 100% 범위로 만들 수 있다. THVPE InGaN 성장은 평면 기하학적 구조 및 나노와이어 기하학적 구조 모두에서 입증되었다.
따라서, 실시예는 InGaN 베이스 영역을 성장시키기 위해 적절한 성장 기술을 사용할 수 있다. 베이스 영역은 예컨대 5 - 15%(예를 들어, 5 - 10%, 10 - 15%, 5 - 12%) 범위에서, 최소 3%(예를 들어, 5% 이상, 8% 이상, 10% 이상, 12% 이상, 예를 들어, 최대 15%)의 In 함량을 가질 수 있다.
InGaN 재료는 변형 상태에 의해 특징지어질 수 있다. 일부 실시예에서, InGaN 재료의 영역은 벌크 상태의 InGaN 재료와 동일한 격자 상수(예를 들어, 면내 및/또는 수직)를 갖고, 완전히 이완된다. 본 개시 내용은 InGaN에 초점을 맞추고 있지만, 여기에 개시된 기술에 따라 적절한 격자 상수를 제공하는 다른 재료(예를 들어, AlInN, AlInGaN)가 사용될 수 있다.
베이스 영역은 사파이어 또는 Si 또는 GaN(GaN 템플릿 또는 준벌크 또는 벌크 GaN 포함)과 같은, 기판 상에 형성될 수 있다. 기판은 베이스 영역의 변형을 감소시키도록 구성될 수 있다(예를 들어, 변형 엔지니어링을 제공하기 위해 다양한 조성을 갖는 여러 III-질화물 층을 포함할 수 있다). 기판 표면은 핵 생성 및 성장을 촉진하기 위해 일부 다른 재료를 사용하여 기능화될 수 있다. 기판은 오프컷을 가질 수 있고, +m 방향(또는 -m, +a, -a, +c, -c)으로 0 - 3°(예를 들어, 0 - 1°, 0.1 - 1°) 범위의 오프컷을 포함할 수 있다.
베이스 영역은 평탄한 층으로 성장될 수 있으며; 다음이 이 평탄한 층을 그대로 사용하거나 측방향 구조(예를 들어, 메사 또는 나노와이어)를 형성하도록 에칭될 수 있다. 일부 실시예에서, 이러한 측방향 구조는 5 미크론 이하(예를 들어, 3 미크론 이하, 1 미크론 이하, 500 nm 이하, 300 nm 이하, 150 nm 이하, 예컨대 100 nm처럼 작은)의 전형적인 측방향 크기를 갖는다.
도 3a 내지 도 3d는 측방향 구조를 갖는 베이스 영역을 제조하기 위한 공정 흐름을 도시한다. 도 3a에서, 기판(310)(예를 들어, 버퍼 층(320)을 갖는)이 제공된다. 도 3b에서 (예를 들어, HVPE에 의해) 평탄한 베이스 층(330)이 성장되고; 베이스 층은 InGaN일 수 있다. 도 3c에서, 베이스 층(330)은 측방향 구조(340)(예를 들어, 나노와이어)를 형성하기 위해 패터닝되고 에칭된다(예를 들어, 건식 에칭에 의해). 에칭은 베이스 층의 계면에서 멈출 수 있거나(도 3c에 도시된 바와 같이), 베이스 층의 일부가 에칭되지 않은 채로 남을 수 있거나, 베이스 층 아래로 연장할 수 있다(예를 들어, 버퍼 및/또는 기판). 도 3c의 구조는 LED 영역의 재성장을 위한 베이스 영역으로 사용될 수 있다. 대안으로, 베이스 영역에 추가 재료를 성장시키기 위해 추가로 재성장될 수 있으며(예를 들어, HVPE 또는 MOCVD와 같은 다른 기술에 의해); 재성장은 측방향 구조의 모든 표면에서 발생하거나 선택적일 수 있다. 도 3d는 LED 영역의 재성장을 위해 사용될 수 있는 재성장된 측방향 구조(341)를 포함하는, 결과적인 구조를 도시한다.
도 3a 내지 도 3c에 예시된 접근 방식에서, 측방향 구조의 에칭 및/또는 재성장으로 인해 변형 이완이 발생할 수 있다.
일부 실시예에서, 베이스 영역은 구조화된 층으로서 성장되며, 예를 들어 측방향 구조에 의해 촉진되는 비평면 형상을 갖는다. 이러한 측방향 구조는 5 미크론 이하(예를 들어, 3 미크론 이하, 1 미크론 이하, 500 nm 이하, 300 nm 이하, 150 nm 이하, 예컨대 100 nm처럼 작은)의 전형적인 측방향 크기를 가질 수 있다. 구조화는 기판(예를 들어, 패터닝되고 성장 기판에 대한 접근을 제공하는 개구를 세정하기 위해 에칭되는 하드 마스크) 상에 마스크를 형성하고; 마스크의 개구에 베이스 영역을 성장시킴으로써 얻어질 수 있다. 개구는 5 미크론 이하(예를 들어, 3 미크론 이하, 1 미크론 이하, 500 nm 이하, 300 nm 이하, 150 nm 이하, 예컨대 100 nm처럼 작은)의 전형적인 측방향 크기를 가질 수 있다. 일부 실시예에서, 성장은 개구 위에 실질적으로 수직인 반면에, 일부 실시예에서 성장은 개구 외부로 측방향으로 연장되고, 일부 실시예에서 성장은 개구 위에서 안쪽으로 진행한다. 내부 성장은 측방향으로 네거티브 성장 속도에 의해, 따라서 네거티브의 수평 대 수직 성장 비율에 의해 에 의해 특징지어 질 수 있다. 이 비율은 0 이하(예를 들어, -0.1 이하, -0.3 이하, -1 이하)일 수 있다.
도 4a 내지 도 4c는 측방향 구조를 갖는 베이스 영역을 제조하기 위한 이러한 공정 흐름을 도시한다. 도 4a에서 기판(310), 버퍼(320), 및 개구(411)를 갖는 성장 마스크(410)를 갖는 성장 구조가 제공된다(버퍼는 선택적임). 도 4b에서, 베이스층의 성장은 개구(411)에서 진행되어, 예를 들어 InGaN의 측방향 구조(420)를 형성한다. 마스크 개구(411)의 크기에 따라, 측방향 구조는 메사, 마이크로-메사(전형적인 측방향 크기가 1 미크론 또는 수 미크론, 예를 들어 10 미크론 이하, 5 미크론 이하, 3 미크론 이하, 1 미크론 이하) 또는 나노와이어일 수 있다. 도 4c에서, 성장은 수직으로 뿐만 아니라 측방향으로도 발생하여, 마스크(410) 위로 개구(411) 너머로 연장하는 측방향 구조(430)를 제공한다.
측방향 성장은 측방향 구조의 크기를 상당히 증가시킬 수 있다. 일부 실시예에서, 성장 마스크의 개구는 상대적으로 작고(여기에 교시된 바와 같이) 측방향 구조의 측방향 크기는 상대적으로 크다. 측방향 구조는 마스크 개구보다 최소 2배(예를 들어, 5배 이상, 10배 이상, 20배 이상, 30배 이상) 큰 측방향 크기를 가질 수 있다. 개구는 본 명세서에 교시된 바와 같이 변형 이완을 촉진하도록 선택된 측방향 크기를 가질 수 있다. 측방향 구조의 최종 크기는 원하는 크기, 예를 들어, 평면형 LED 제조 프로세스를 용이하게 하기에 충분한 크기의 디바이스를 얻기 위해 선택될 수 있다. 예를 들어, 개구는 500 nm 미만의 측방향 크기를 갖고 측방향 구조는 1 미크론 초과의 측방향 크기를 갖는다.
성장 파라미터는 측방향 성장을 촉진하기 위해 선택될 수 있다. 일부 실시예에서, 베이스 층의 일부는 2보다 큰(예를 들어, 5 이상, 10 이상, 50 이상, 100 이상) 수평-대-수직 성장 속도의 비율로 성장한다. 일부 실시예에서, 베이스 재료는 먼저 제1 성장 파라미터를 사용하여 개구 내부에서 성장되고, 일단 베이스 재료가 마스크 위로 돌출하면 제2 성장 파라미터를 사용하여 측방향 성장을 촉진한다.
일부 실시예에서, 측방향 성장을 촉진하지 않는(또는 심지어 억제하는) 다른 성장 파라미터가 사용된다. 예를 들어, 베이스 구조가 얻어지면, 이러한 성장 조건으로 LED는 재성장된다. 일부 실시예에서 층은 2보다 큰(예를 들어, 5 이상, 10 이상, 50 이상, 100 이상) 수직 대 수평 성장 속도의 비율로 성장된다. 명확함을 위해 측방향 성장 속도는, 수직이 아닌 평면이 가장 빠르게 성장함을 특징으로 한다. 이것은 m-평면, a-평면, 반극성(semipolar) 평면일 수 있다.
일부 실시예에서, 베이스 영역은 복수의 하위 영역을 갖는다. 각 하위 영역은 측방향 구조를 가지며 구조의 속성은 하위 영역 간에 변화한다. 예를 들어, 측방향 구조의 크기는 다양하고(예를 들어, 나노와이어는 다양한 직경 또는 측방향 크기 또는 높이를 가질 수 있음), 및/또는 측방향 구조의 조성은 변화할 수 있다(예를 들어, 일부 나노와이어는 5%의 In, 다른 나노와이어는 10%의 In을 가질 수 있다).
측방향 구조는 메사 또는 나노와이어일 수 있다. 이들은 예를 들어 50 nm 내지 10 미크론, 10 nm 내지 1 미크론, 100 nm 내지 2 미크론, 500 nm 내지 3 미크론 범위에서 10 nm 이상(예를 들어, 50 nm 이상, 100 nm 이상, 예를 들어, 10 미크론 이하, 3 미크론 이하, 2 미크론 이하, 1 미크론 이하)의 높이 및 예를 들어 500 nm 내지 20 미크론, 1 내지 3 미크론, 1 내지 5 미크론, 1 내지 10 미크론 범위에서 500 nm 이상(예를 들어, 1 미크론 이상, 예를 들어 20 미크론 이하, 10 미크론 이하, 5 미크론 이하, 3 미크론 이하)의 전형적인 측방향 크기를 가질 수 있다.
베이스 영역의 일부는 변형 상태 및/또는 격자 상수에 의해 특징지어질 수 있다. 특히, 베이스 영역은 LED 영역이 형성될 재성장 표면들을 갖는다. 이들 재성장 표면은 측방향 구조(나노와이어 또는 메사)의 상부 및/또는 측벽일 수 있다. 재성장 표면은 완전히 이완될 수 있고, 동일한 조성의 벌크 재료와 동일한 격자 상수(면내 및/또는 수직)를 가질 수 있다. 일부 실시예에서, 이완은 부분적이며 동일한 조성의 벌크 재료의 1% 이내(예를 들어, 0.5% 이내, 0.3% 이내, 0.1% 이내, 0.05% 이내, 0.03% 이내, 0.01% 이내)인 격자 상수를 갖는다. 벌크 이완 재료의 격자 상수는 평형 격자 상수라고도 한다. 마찬가지로 이완은 상대 단위가 아닌 절대 단위로 표현할 수 있다. 이완된 층(베이스 영역 층, 활성 영역 층, 양자 우물, 초격자를 포함하는)은 평형 격자 상수의 5E-3 nm 이내(예를 들어 3E-3 nm 이내, 1E-3 nm 이내, 0.5E-3 nm 이내, 0.1E-3 nm 이내)인 격자 상수를 가질 수 있다. 제1 층 상에 성장되는 유사 형태 층은 제1 층의 격자 상수의 5E-3 nm 이내(예를 들어, 3E-3 nm 이내, 1E-3 nm 이내, 0.5E-3 nm 이내, 0.1E-3 nm 이내)인 격자 상수를 가질 수 있다.
측방향 구조의 단면은 다양한 형상을 가질 수 있다. 이것은 변형 이완에 영향을 줄 수 있다. 일부 실시예에서, 측방향 구조는 세장형이다(예를 들어, 길이가 폭보다 훨씬 큰 스트라이프). 이는 좁은 방향을 따라 이완을 촉진할 수 있다. 일부 실시예에서, 측방향 구조는 L/W > 3(예를 들어, 5 이상, 10 이상, 50 이상, 100 이상)인 길이 L 및 폭 w를 갖는다. 일부 실시예에서, w < 300 nm (예를 들어, < 200 nm, < 150 nm, < 100 nm, < 75 nm, 예컨대 50 nm만큼 작음). 일부 실시예에서 변형은 폭 방향을 따라 일축으로 이완된다. 일부 실시예에서, 측방향 구조의 평면에서 2개의 등가 결정 방향(예를 들어, 2개의 소위 a-방향 또는 m-방향)은, 격자 상수가 방향들 간에 0.1% 이상으로 변하는 상이한 이완에 의해 특징지어진다. 대조적으로, 다른 실시예에서, 형상은 실질적으로 규칙적이며(원, 정사각형, 삼각형 또는 육각형과 같은); 이는 이축 변형 이완을 촉진할 수 있다. 일부 실시예에서, 측방향 구조의 평면에서 2개의 등가 결정 방향(예를 들어, 2개의 a-방향 또는 m-방향)은 동일하거나 유사한 이완을 특징으로 하며, 격자 상수는 방향들 간에 0.1% 미만으로 변한다.
일부 실시예에서, 베이스 영역의 변형은 공간적으로 변하다. 예를 들어, 베이스 영역은 GaN 상에 성장된 InGaN이다. 처음에 InGaN은 GaN과 유사 형태이고; 성장이 진행됨에 따라 InGaN은 변형을 이완하며(결함 형성에 의해 및/또는 측방향 연장에 의해); 충분한 성장 후에 InGaN은 부분적인 또는 완전 이완을 획득한다. 측방향 확장에 의한 이완은 베이스 재료가 측방향으로 자유롭게 성장하는 즉시, 예를 들어, 성장이 패턴화된 마스크의 정상부에 도달할 때 발생할 수 있다. 결함 형성에 의한 이완의 경우에, 확장된 결함은 성장 방향으로 전파하기보다는 측방향 구조의 측벽에서 종료할 수 있다(예를 들어 확장된 결함은 측벽을 향해 구부러질 수 있다).
일부 실시예는 이완을 달성하는 데 필요한 작은 두께에 의해 특징지어진다. 이완은 1 미크론 미만의 성장(예를 들어, 500 nm 이하, 200 nm 이하, 예를 들어 100 nm처럼 적은) 내에서 발생할 수 있다. 이것은 준벌크 층에서 이용할 수 있는 것을 초과하는 이완 메커니즘을 제공하는, 측방향 구조의 존재에 의해 촉진될 수 있다. 일부 실시예에서, 베이스 영역은 이완을 위한 벌크 임계 두께 t에 의해 특징지어지는 InGaN 조성을 함유하고, 이완은 벌크 임계 두께 t의 80% 미만(예를 들어, 50% 이하, 20% 이하, 10% 이하, 예를 들어 1%만큼 적은)의 두께 내에서 발생한다.
일부 실시예에서, 이완은 탄성을 유지하며, 소성 이완은 회피된다. 일부 실시예에서, 소성 이완이 발생하고 확장된 결함(예를 들어 전위)의 형성과 관련되며; 구조는 이러한 확장된 결함이 발광층에서 멀리 떨어져(예를 들어, 최소 100nm) 유지되도록 구성된다(이는 소성 이완의 영역 위에 충분히 두꺼운 재료를 성장시킴으로써 달성될 수 있다).
일부 실시예에서, 재성장 표면은 낮은 결함 밀도를 갖는다. 이것은 5E8cm-2 미만(예를 들어, 1E8cm-2 이하, 5E7cm-2 이하, 1E8cm-2 이하, 5E6cm-2 이하, 1E6cm-2만큼 낮음) 미만의 스레딩 전위 밀도(TDD)를 가질 수 있다. 이러한 낮은 스레딩 전위 밀도는 낮은 스레딩 전위 밀도 기판 상에 베이스 영역을 성장시킴으로써 달성될 수 있다. 이는 스레딩 전위 밀도가 측방향 영역으로 이동하거나 충분한 성장시 서로 소멸되도록 함으로써 달성될 수 있다. 결함의 밀도(TDD, 적층 결함, v-피트 포함)는 측방향 구조당 1개 미만(예를 들어 나노와이어당 1개, 10개 이하의 측방향 구조당 1개, 100개 이하의 측방향 구조당 1개)이 되도록 구성될 수 있다.
일부 실시예에서, 베이스 영역은 비균일한 조성을 갖는 나노와이어들을 포함한다. 예를 들어, 베이스 영역 나노와이어들은 제1 조성(예를 들어, 5%)의 InGaN 및 제2 조성(예를 들어, 8%)의 InGaN을 포함할 수 있다.
도 5a 내지 도 5d는 다양한 In 함량을 갖는 베이스 영역을 도시한다. 도 5a에서 베이스 영역은 나노와이어(500)를 갖는다. 나노와이어(500)는 상이한 조성(예를 들어, 1, 2, 3)을 갖는 복수의 영역(510, 520, 530)을 갖는다. 영역(510, 520, 530)은 평면이거나 다른 형상을 가질 수 있다. 도 5a의 예에서, 제1 조성은 마스크(410) 두께와 일치하지만, 반드시 그럴 필요는 없다. 변형 및 변형 완화는 영역들 사이에 변할 수 있다. 도 5b에 도시된 바와 같이, In 조성은 성장 동안 증가할 수 있고(예를 들어, 3% 그 다음 5% 그 다음 10%); 이것이 점진적인 변형 이완을 촉진할 수 있다. 따라서 메인 애피택셜 방향을 따른 In%의 변화는 최소 2%일 수 있다. 영역들은 불연속적일 수 있거나, 조성은 도 5c에서와 같이 연속적으로 변할 수 있다. 도 5d에 도시된 바와 같이, 높은 In 영역이 낮은 In 영역을 뒤따를 수 있고(예를 들어, 8%에 대한 5%); 이 경우에, 높은 In 영역은 부분적으로 이완되고 결함이 있을 수 있으며, 낮은 In 영역은 더 높은 이완과 더 적은 결함을 가질 수 있다(예를 들어, 높은 In 영역에 유사 형태로 성장하거나 낮은 변형 혹은 전혀 변형이 없게 성장하기 때문에).
일부 실시예에서, 재성장 표면은 균질한 조성을 가지며, 각 요소의 조성은 재성장 표면에 걸쳐 2% 이하(예를 들어, 1% 이하, 0.5% 이하)만큼 변화한다.
일부 실시예에서, 베이스 영역 또는 그의 일부는 도핑된다(예를 들어, n-도핑 또는 p-도핑). 예를 들어, 베이스 영역은 하나 이상의 도펀트(예를 들어 O, Si)의 존재로 인한 n-도핑된 InGaN 영역을 갖거나 도펀트(예를 들어 Mg, Ge)의 존재로 인한 p-도핑된 InGaN 영역을 갖는다. 도핑 수준은 양호한 캐리어 전도도를 제공하기에 충분할 수 있다: 이는 최소 1E16(예를 들어, 5E16 이상, 1E17 이상, 5E17 이상, 1E18 이상, 5E18 이상, 1E19 이상, 5E19 이상)일 수 있다. 도핑 수준은 자유 캐리어 흡수를 회피하도록 충분히 낮을 수 있다: 이는 1E20 미만(예를 들어, 5E19 이하, 1E19 이하, 5E18 이하, 1E18 이하)일 수 있다. 적절한 하한 및 상한 도핑 경계는 도핑 종에 따라 달라질 수 있다(종 간의 활성화 수준 및 광학 단면의 변화로 인해). 일부 실시예에서, 도핑 종은 O이고 도핑 수준은 1E17 - 1E19cm-3 범위에 있다. 도핑 종은 결정에서 다양한 상태를 형성할 수 있고, 복합체 및 침입체를 포함할 수 있다. 베이스 영역이 p-도핑된 실시예는 역극성 구조(즉, LED 스택에 n 대 p를 갖는 접합)에 대한 가능성을 열어둔다. 이러한 경우에, LED 성장은 도핑되지 않은 InGaN으로 시작할 수 있고, 활성 영역을 포함하는 도핑되지 않은 층의 성장, 그리고 마지막으로 n-GaN의 성장일 수 있다. 필요한 경우, 베이스 영역은 재성장 전에 활성화될 수 있다. 역극성 구조는 베이스 영역의 p-층을 노출시키기 위해 프로세싱 동안 반전될 수 있다; p-재성장 단계는 p-콘택을 형성하기 위한 콘택 층을 생성하기 위해 이들 노출된 p-층에 대해 수행될 수 있다.
베이스 영역은 HVPE 반응기에서 성장될 수 있다. 반응기는 모노-할로겐화물(예를 들어, GaCl, InCl) 및/또는 트리-할로겐화물(예를 들어, GaCl3, InCl3)을 포함한, 다양한 전구체를 사용할 수 있다. MCl 및 MCl3(여기서 M은 Ga, In, Al을 포함하는 III족 금속이다)은 M을 HCl 또는 기체 Cl 종(Cl2 포함)과 사전 반응시킴으로써, 또는 고체 형태(예를 들어 N2 또는 H2와 같은 적절한 캐리어 가스에서 MCl 또는 MCl3 고체/분말의 승화)로부터 얻을 수 있다. 전구체는 반응기에서, 예를 들어 성장 영역과 별개의 영역에서 형성될 수 있다. 반응기는 N에 대한 공급원으로서 NH3를 사용할 수 있다. 일부 실시예에서, InCl3는 베이스 영역에서 높은 인듐 조성, 예를 들어 3% 초과(예를 들어, 5% 이상, 8% 이상, 10% 이상,)의 통합을 촉진한다. H2/N2/Ar/He 및 이들의 조합을 포함하는 캐리어 가스는 이들 전구체 가스와 혼합될 수 있다. 성장은 다음 전구체 조합 중 하나를 사용할 수 있다: GaCl/InCl, GaCl/InCl3, GaCl3/InCl, GaCl3/InCl3. 일부 전구체 조합은 몇몇 성장 방향에 적합할 수 있다. 일부 실시예에서, 전구체는 GaCl3/InCl3이고 성장은 -c 평면을 따라 발생한다. 일부 실시예에서, 전구체는 GaCl/InCl3이고 성장은 +c 평면을 따라 발생한다. InCl3 전구체는 높은 In의 통합을 촉진할 수 있다. 일부 실시예에서, InCl3가 사용되고 베이스 영역은 x > 0.05를 갖는 In(x)Ga(1-x)N 재료를 갖는다. 보다 일반적으로, 가능한 전구체에는 MX 및 MX3가 포함되며, 여기서 M은 III족 금속(In, Ga, Al)이고 X는 Cl, Br, I 중 하나이다.
베이스 영역의 조성은 LED 영역의 발광층과 충분히 작은 격자 상수 불일치를 제공하도록 선택될 수 있다. 일부 경우에, 혼화성 갭 내의 조성을 갖는 InGaN 재료가 필요하다. 본 발명의 실시예는 혼화성 갭이 사라지도록 동역학적 성장을 선호하는 성장 파라미터 및 성장 기술(예를 들어, HVPE)을 사용함으로써 이를 용이하게 한다. 압력(또는 종의 부분 압력)은 동역학적 성장을 보장하기 위해 미리 결정된 값으로 유지될 수 있다. 미리 결정된 종의 과포화가 얻어질 수 있다.
도핑 요소는 HVPE 반응기에 추가로 도입될 수 있다. 도펀트의 소스는 O-함유 가스(O2 포함) 또는 Si-함유 가스(실란, 디클로로실란 포함)일 수 있고; 도펀트의 소스는 고체일 수 있다(예를 들어, 고순도 결정질 Si를 포함하는 산화물 또는 고체 형태의 Si). 도핑 종 및 농도는 도핑 유도 변형을 제한하도록 선택될 수 있다.
일부 실시예에서, 베이스 영역 성장 조건은 결함 형성을 감소시키도록 선택된다. 특히, 1E18 cm-3 미만(예를 들어 1E17 cm-3 이하, 1E16 cm-3 이하, 1E15 cm-3 이하, 1E14 cm-3 이하, 1E13 cm-3 이하, 1E12 cm-3 이하, 1E11 cm-3 이하, 예컨대 1E10 cm-3)의 공석 밀도를 갖는, 낮은 밀도의 공석(N 또는 Ga 또는 In 포함)을 생각할 수 있다. 낮은 밀도는 900℃ 이하(예를 들어, 850℃ 이하, 800℃ 이하, 750℃ 이하, 700℃ 이하, 650℃ 이하, 600℃ 이하, 550℃ 이하, 500℃ 이하)와 같은 상대적으로 낮은 성장 온도를 사용함으로써 달성될 수 있다. 낮은 밀도는 해당 종의 높은 분압을 사용함으로써 달성될 수 있다.
베이스 영역의 조성은 LED 영역에 의해 방출된 광의 광 흡수를 제한하도록 제어될 수 있다. 일부 실시예에서, LED 영역은 다양한 파장(예를 들어, 청색/녹색/적색)에서 방출하는 하위 영역을 갖고 있고; 따라서 가장 짧은 파장의 재흡수가 일어날 가능성이 가장 높다. 베이스 영역의 조성은 가장 짧은 파장의 광 흡수를 제한하도록 선택된다. 일부 실시예에서, LED 영역의 하위 영역은 피크 파장을 갖는 단파장 광(예를 들어, 청색 광)을 방출하고; 피크 파장에서 베이스 층의 벌크 흡수 계수(즉, 벌크 형태에서 갖는 흡수)는 10 cm-1 미만(예를 들어 5 cm-1 이하, 2 cm-1 이하, 1 cm-1 이하)이다. 일부 실시예에서, 전체 디바이스가 형성된 후, 베이스 영역에 의한 단파장 광의 순수 파워 흡수는 10% 미만(예를 들어, 5% 이하, 2% 이하, 1% 이하)이다. 순수 파워 흡수는 베이스 층에 의해 얼마나 많은 전체 광이 흡수되는지를 정량화하고, 디바이스의 순수 추출 효율과 직접적으로 경합한다. 다시 말해, 추출 효율(주어진 색상의 서브픽셀에 대한)은 Cex = 1-Abase-Aother로 나타낼 수 있으며, Abase는 순수 베이스 층 흡수이고 Aother는 다른 모든 소스(금속, 활성 영역, 자유 캐리어 흡수)로부터의 흡수이다. 일부 실시예에서, Abase는 청색 서브픽셀에 대해 10% 미만(예를 들어, 5% 미만, 2% 미만, 1% 미만)이다.
위에서 설명한 바와 같이, 흡수 재료의 조성 및 두께를 선택하는 것에 의해서 흡수를 줄일 수 있다. 다른 수단이 단독으로 또는 재료 조성과 함께 흡수를 제한하기 위해 사용될 수 있다. 이것은 LED 디바이스를 형성하는 것을 포함하며, 여기에서 예를 들어 서브픽셀 사이에 광 격리층을 형성하는 것에 의해, 서브픽셀 사이에 광 궤적(예를 들어, 청색 LED에서 적색 LED까지)이 감소되거나 차단된다. 이것은 서브픽셀을 위한 적절한 물리적 레이아웃 선택하는 것을 포함한다. 이것은 흡수 재료를 제거하는 것(예를 들어, 에칭, 그라인딩, 및 여기에 개시된 다른 기술에 의해서)을 포함한다. 일부 실시예에서, 흡수 재료(예를 들어, 기판, 애피택셜 층, 베이스 재료의 일부)는 애피택셜 단계들 동안 존재하며 디바이스가 처리되는 동안 제거되거나 부분적으로 제거된다(예를 들어, 재료의 적어도 25%, 적어도 50%, 적어도 90%가 제거된다).
따라서, 베이스 영역의 In 조성은 활성 영역에서의 변형을 감소시키기에 충분히 높지만 광 흡수를 감소시키기에 충분히 낮은 것일 수 있다. 일부 실시예에서, 베이스 영역의 In 조성은 2% - 20% 범위이다(예를 들어, 5 - 10%, 2 - 5%, 3 - 10%, 5 - 8%, 5 - 12%, 5 - 15%, 10 - 20%).
일부 실시예에서, 재성장 영역은 재성장을 위해 준비된다. 재성장 영역이 에피 준비가 되는 것을 보장하기 위해 표면 처리가 수행될 수 있다. 표면 처리에는 하나 이상의 습식 에칭(산, 염기, 용매를 포함하는)이 포함될 수 있다. 일부 습식 에칭은 일부 결정 평면들을 선택적으로 에칭할 수 있다. 습식 에칭은 KOH 또는 H3PO4 에칭을 포함할 수 있다. 일부 실시예에서, 연마 단계는 5 nm 미만(예를 들어, 3 nm 이하, 1 nm 이하, 5A 이하, 3A 이하)의 RMS 조도를 갖는 매끄러운 표면을 얻기 위해 수행된다. 연마는 기계적, 화학적, 화학-기계적, 그라인딩, 및 당업계에 공지된 기타 기술일 수 있다. 일부 실시예에서, (ICP, RIE와 같은) 건식 에칭 단계가 재료를 에칭하기 위해 사용된다. 원하는 두께 및 원하는 표면 상태를 달성하기 위해 여러 기술들이 조합될 수 있다. 일부 실시예에서, 제1 단계(예를 들어, 건식 에칭)는 재료를 제거하고, 제2 단계(예를 들어, 폴리싱 또는 습식 에칭)는 낮은 조도를 가능하게 한다. 일부 실시예에서, 재성장 영역은 결정 방향으로부터 원하는 오프컷을 구비한 표면을 갖는다. 예를 들어, 재성장 표면은 특정 방향(a-평면 또는 m-평면을 포함하는)에서 0.1 - 5°범위(예를 들어, 0.1 - 1°또는 1 - 5°)의 절단 각도로, c-평면에서 약간 벗어날 수 있다. 오프컷은 폴리싱 단계에 의해 얻어질 수 있다.
도 6a - 도 6b는 오프컷을 구비한 나노와이어를 갖는 베이스 영역의 예를 도시한다. 도 6a에서, 베이스 영역의 상부 표면은 오프컷을 공유하는 나노와이어(610)를 제공하는 거시적 거리(예를 들어, 전체 웨이퍼)에 걸쳐 경사져 있다. 도 6b에서 오프컷은 각 나노와이어(620)에 대해 개별적으로 발생한다.
성장 반응기는 높은 재료 품질 및 원하는 재료 특성을 위해 선택된 압력에서 작동할 수 있다. 공공(vacancy)을 포함하는, 일부 결함의 존재를 줄이기 위해 고압이 바람직할 수 있다. 일부 실시예에서 압력은 대기압이거나 1 atm보다 높다(예를 들어, 적어도 1.2 atm, 적어도 1.5 atm, 적어도 2 atm, 적어도 5 atm, 적어도 10 atm). 일부 실시예에서, N-함유 종의 분압은 결정에서 N-공공의 존재를 감소시키기 위해 높다. 일부 실시예에서, 압력은 본원에 개시된 바와 같이 변형 이완을 촉진하도록 선택된다.
성장 파라미터는 충분한 성장 속도를 보장하기 위해 선택될 수 있다. 일부 실시예에서, 성장 속도는 적어도 1 미크론/시간(예를 들어, 5 미크론/시간)이고, 이는 100 nm 내지 10 미크론 범위의 두께를 갖는 베이스 영역을 성장시키기에 충분할 수 있다. 일부 실시예에서, 성장 속도는 두꺼운 베이스 층 및/또는 준벌크(quasi-bulk) 베이스 층의 성장을 촉진하는 적어도 20 미크론/시간(예를 들어, 50 미크론/시간, 100 미크론/시간)이다.
HVPE 반응기는 실시예를 위한 이점을 제공할 수 있는 다른 성장 기술에서 더 자주 접하게 되는 기하학적 구조를 포함하는, 다양한 기하학적 구조를 채택할 수 있다. 반응기는 세로형/가로형 형상을 가질 수 있다. 반응기는 수직 흐름을 가질 수 있다. 반응기는 캐리어 가스 흐름의 제어를 용이하게 하는 주어진 방향으로의 캐리어 가스 흐름 및 제2 방향으로의 2차 가스 흐름을 갖는, 이중 흐름 반응기일 수 있다. 반응기는 샤워 헤드 디자인을 가질 수 있다. 기하학적 구조는 성장 균일성을 향상시키도록 선택될 수 있다. 성장은 적어도 4"의 반경을 가진 적어도 하나의 웨이퍼에 걸쳐 발생할 수 있으며, 베이스 층 재료의 In 조성은 웨이퍼 면적의 적어도 60%(예를 들어, 80% 이상, 90% 이상)인 면적에 걸쳐 3% 미만(예를 들어, 2% 이하, 1% 이하, 0.5% 또는 이하)으로 변할 수 있다. 반응기는 석영 재료를 포함할 수 있다. 반응기는 콜드월 반응기일 수 있다. 반응기는 핫월 반응기일 수 있으며, 반응기 내벽의 온도는 적어도 400℃(예를 들어, 500℃ 이상, 600℃ 이상, 650℃ 또는 이상, 700℃ 이상)를 포함하는 원하는 온도 이상으로 유지된다. 반응기는 결정에 특정 원자 종의 존재를 제한하도록 설계될 수 있다. 여기에는 Fe, Cu, Sn, C, B, Mn을 포함한 종이 포함된다. 선택된 종의 농도는 1E15 cm-3 이하일 수 있다(예를 들어, 1E14 cm-3 이하, 1E13 cm-3 이하, 1E12 cm-3 이하, 1E11 cm-3 이하, 1E10 cm-3 이하). 일부 실시예에서, 성장이 일어나는 반응기 부분은 결함 통합 및/또는 기생 핵생성을 감소시키기 위해 반응기의 다른 부분보다 높은 온도로 설정된다. 온도 차이는 적어도 50℃(예를 들어, 100℃ 이상, 150℃ 이상)일 수 있다. 일부 실시예에서, 웨이퍼 온도는 베이스 재료에 높은 형성 에너지를 갖는 일부 결함(예를 들어, N-공공 및/또는 III족-공공)의 형성을 제한하기 위해, 최대 온도 미만으로 유지될 수 있다. 따라서, 웨이퍼 온도는 400 - 1000℃ 범위(예를 들어, 500 - 600℃, 400 - 800℃, 450 - 750℃, 550 - 650℃)일 수 있다.
일부 실시예에서, 베이스 영역은 초기에 측방향 구조로 성장되고, 합체되어 연속적인 층을 형성한다. 도 7a는 측방향 구조(710)가 합체되어 연속적인 표면(711)을 제공하는 기하학적 구조를 도시한다. 성장 조건은 측방향 성장(반극성 또는 비극성 평면과 같은 평면을 따른 성장의 촉진을 포함)을 촉진하도록 선택될 수 있고; 어떤 경우에는 성장이 우르츠광(wurtzite) 구조의 6개의 등가 결정면을 따라 발생한다. 별개의 측방향 구조로부터의 재료가 성장 전방에서 합쳐질 수 있다. 합체 전방은 평면, 점(즉, 정점) 또는 기타 영역일 수 있다. 일부 경우에, 전위, 적층 결함 및 기타 결정 등재 결함과 같은 결함이 합체 전방에 형성될 수 있다. 대안적으로, 합체 전방에는 결함이 없을 수 있다. 측방향 구조의 기하학적 구조와 성장 조건은 합체 결함을 감소시키기 위해 제어될 수 있다. 베이스 영역은 측방향 성장 거동과 일치하고 결함을 감소시키도록 그 기하학적 구조가 선택되는 패턴화된 마스크에서 성장될 수 있다. 예를 들어, 마스크는 삼각형 격자를 가지며 성장 전방은 우르츠광 구조의 6개의 등가 방향을 따라 파급된다. 도 7b 및 도 7c에 도시된 바와 같이, 마스크 개구(720)들은 성장 전방(730)이 마스크의 삼각형 격자에 평행하거나 수직이 되도록 정렬되어, 평면(도 7c) 또는 점형(도 7b)의 합체 전방을 생성할 수 있다. 이것은 각각 m-평면 또는 a-평면과 마스크 격자의 정렬에 대응할 수 있다. 정렬은 1도 또는 2도 또는 5도 또는 10도와 같은 미리 선택된 각도만큼, a-평면 또는 m-평면에서 의도적으로 기울어질 수도 있다. 일부 실시예에서, 마스크는 +/- 5도(예를 들어, +/- 1도, +/- 0.1도) 내로 결정의 격자와 정렬된다. 일부 실시예에서, 평균적으로 1개 이하의 전위(또는 전위 번들)가 점형의 합체 전방에 생성된다. 이것은 전위(750)에 대한 마스크 개구(720)를 보여주는 도 7d에 도시되어 있다. 베이스 영역의 연속적인 층 표면은 성장 후에 평면일 수 있거나, 처리에 의해 평탄화될 수 있다.
합체는 오로지 하나의 성장 기술(예를 들어 HVPE, MOCVD)에 의해 또는 다른 기술들을 사용한 연속적인 성장 단계에 의해 얻을 수 있다. 일부 실시예에서, 측방향 구조를 갖는 베이스 층은 HVPE에 의해 성장되고; MOCVD 재성장은 측방향 구조를 합체하기 위해 사용된다. 그 다음 LED 영역은 합체 단계와 동일한 MOCVD 반응기에서 성장되거나, 또는 제3 성장 단계(즉, 합체 및 LED 영역에 대한 별개의 MOCVD 성장)에서 성장된다.
LED 영역이 성장되기 전에 베이스 영역이 처리될 수 있다. 베이스 영역은 LED 영역이 성장하기 전에 서브마운트로 옮겨질 수 있다. 일부 경우에, 베이스 영역에 평탄한 상부 표면을 갖는다. 상부 표면은 III족 극성(즉, +c 방향을 따라)을 가질 수 있다. 베이스 영역이 일단 옮겨지면 상부 표면은 서브마운트에 부착된 상태가 된다. 성장 기판 및 버퍼(존재하는 경우)는 그라인딩 및 폴리싱 및/또는 레이저 리프트오프를 포함하는, 본 명세서에 개시된 기술에 의해 제거될 수 있다. 노출된 베이스 영역의 일부가 제거될/얇아질 수 있고; 이는 합체되지 않은 부분(즉, 측방향 구조가 있는 부분)을 포함할 수 있다. 이것은 그라인딩 및 폴리싱을 포함하는 본 명세서에 개시된 기술에 의해 달성될 수 있다. 이 단계 이후의 베이스 영역은 평면일 수 있다. 베이스 영역은 제2 서브마운트에 재차 이전될 수 있다. 그 후, 베이스 영역은 제2 서브마운트에 연속적으로 부착된 평탄한 층일 수 있으며, 상부 표면은 다시 노출된다. 이전된 베이스 영역은 LED 성장을 위한 성장 기판/템플릿으로 사용될 수 있다. 이전된 베이스 영역은 추가로 패턴화될 수 있고(예를 들어, 메사 형상으로); 서브-픽셀로서 적합한 미크론-스케일 메사와 같은 작은 크기의 메사가 형성될 수 있다. 그러한 메사는 예를 들어 베이스 영역이 제1 서브마운트에서 얇아지거나 또는 베이스 영역이 제2 서브마운트로 옮겨진 후에, 프로세스의 다양한 부분에서 형성될 수 있다.
도 8a 내지 도 8i는 이러한 프로세스 흐름을 예시한다. (A) 예를 들어 버퍼(320) 및 마스크(410)를 구비한 기판(310) 상에 성장된 합체된 베이스 영역(710)이 제공된다. (B) 베이스 영역이 서브마운트(810)에 부착된다. (C) 기판/마스크/버퍼가 레이저 리프트오프(820)에 의해 제거된다. (D) 베이스 영역은 얇은 베이스 영역(820)과 평탄한 표면(821)을 얻기 위해 얇아진다. (E) 베이스 영역이 제2 서브마운트(830)에 부착된다. (F) 제1 서브마운트(810)가 제거된다. 대안적으로, 단계 (D) 후에, (G)에서 베이스 영역은 메사(825)로 패터닝된다. (H) 메사(825)가 있는 베이스 영역은 제2 서브마운트(835)와 접촉된다. (I) 메사(825)의 일부가 이전된다. 이러한 선택적 이전은 다양한 기술에 의해(예를 들어 일부 메사의 선택적 결합을 가능하게 하는 제2 서브마운트에 패턴화된 재료를 갖게 함으로써, 또는 일부 메사를 푸쉬하기 위해 제1 및/또는 또는 제2 기판을 통해 가해지는 힘과 같은 선택적인 메사에 가해지는 기계적 힘에 의해) 달성될 수 있다.
본 명세서에 개시되는 베이스 영역 전달 방법들은 동일한 서브마운트에 다양한 베이스 영역을 결합하는 데 사용될 수 있다. 예를 들어, 여러 개의 합체된 베이스 영역들이 결합되고; 그들은 다른 조성 및/또는 변형 상태를 가지고 있다. 이는 도 8i의 프로세스를 반복함으로써 달성될 수 있다. 베이스 영역들은 각각의 베이스 영역이 서브픽셀의 유형에 대응하도록 서브마운트 상에 공간적으로 결합될 수 있다. 예를 들어, In 조성이 증가하는 메사를 갖는 3개의 베이스 영역들이 서브마운트에 3개의 서브픽셀 세트를 형성하고, LED 영역을 재성장시키는 데 사용된다. 수리 프로세스는 재성장 전후에 결함이 있는 메사를 교체하는 데 사용될 수 있다.
LED 영역 성장
LED 영역은 베이스 영역의 재성장 표면에서 성장된다.
LED 영역은 캐리어 이송을 위한 InGaN 층(도핑된 및/또는 비도핑된)을 가질 수 있으며, 이는 기존의 III-질화물 LED에서 확인된 일반적인 GaN n-층, p-층, 하부 및 상부 배리어와 유사하다. LED 영역은 전자 차단층의 역할을 하는 AlGaN 또는 AlInGaN 또는 AlInN 층을 가질 수 있다. LED 영역은 InGaN/GaN 또는 InGaN/InGaN으로 만들어진 발광 양자 우물(QW)/배리어를 구비한 활성 영역을 가질 수 있다. LED 영역은 결함 감소층(균일한 InGaN 또는 AlInN 층, 또는 InGaN/InGaN, InGaN/GaN, InGaN/AlInN의 초격자 및 III-질화물 층의 다른 변경)을 가질 수 있다. 이들 다양한 층들은 발광층의 변형을 감소시키기 위해 선택된 조성을 가질 수 있다.
일부 실시예에서, 재성장 표면은 도 1a에서와 같이 나노와이어의 상부 표면이다. 일부 실시예에서, 재성장 표면은 나노와이어의 여러 표면, 예를 들어 도 1b에서와 같은 상부 표면 및 측벽을 포함한다.
일부 실시예에서, LED 영역은 재성장 표면이 있는 유사 형태이거나 유사 형태에 가깝다(LED 영역의 모든 층은 재성장 표면의 격자 상수와 0.1% 또는 0.01% 미만만큼 다른 면내 격자 상수를 갖고 있다). 따라서, 재성장 표면의 격자 상수는 활성 영역의 변형 상태를 결정하기 때문에 중요하다.
일부 실시예에서, 활성 영역은 조성을 갖는 하나 이상의 양자 우물을 포함한다. 조성은 적어도 10%(예를 들어, 15% 이상, 20% 이상, 25% 이상, 30% 이상, 35% 이상, 40% 이상)의 In을 포함할 수 있다.
베이스 영역 및 LED 영역의 층들은 양자 우물의 변형을 감소시키도록 구성될 수 있다. 예를 들어, 베이스 영역은 베이스 조성(예를 들어, In0.1GaN)을 갖고 있고, LED 영역의 일부 n-층과 p-층은 동일한 베이스 조성을 갖고 있어서 변형은 없다. 양자 우물 사이의 배리어들은 동일한 베이스 조성 또는 유사한 조성을 가질 수도 있다. 배리어들의 구성은 양자 우물의 응력을 보상하도록 구성될 수 있다. 예를 들어, 배리어들은 베이스 영역보다 적은 In을 가지며 양자 우물의 압축 변형을 보상하는 인장 변형에 있다.
스택에서 조성의 일례는 다음과 같다(모든 층들이 있지만 제1 층은 LED 영역의 일부로 재성장됨).
Figure pct00001
변형 상태는 다양한 양으로 정량화할 수 있다. 편리한 양은 두 층의 면내 격자 파라미터 사이의 미스핏 변형(또는 기저 변형 필드)이다.
e = (a_b - a_l) / a_l,
여기서 a_b는 베이스 층(즉, 유사 형태 성장이 발생하는 층)의 평형 면내 격자 상수이고 a_l은 성장되는 층의 평형 면내 격자 상수이다.
일부 실시예에서, 양자 우물이 이완된 GaN 표면에서 유사 형태로 성장되었다면 양자 우물의 미스핏 변형은 미스핏 변형의 80% 미만(예를 들어, 50% 이하, 30% 이하, 20% 이하, 10% 이하)으로 감소된다. 예를 들어, c-평면 GaN에서 유사 형태로 성장한 c-평면 In20GaN 양자 우물은 -2.2%의 미스핏 변형 값을 갖는다. 일부 실시예에서, 동일한 In20GaN 양자 우물이 이완된 In10GaN 층에서 유사 형태로 성장되고, 그 미스핏 변형은 약 -1.1%이며, 이는 GaN에서 성장된 것에 대한 변형의 약 절반이다.
아래 표는 가능한 실시예들을 보여준다. 실시예들은 이 표에 교시되는 최소 및 최대 경계에 따라 구성될 수 있다. 예를 들어, 실시예는 선택된 값(예를 들어, 3.22A) 초과의 값을 가진 면내 격자 상수를 갖는 베이스 층 및 선택된 값(예를 들어, 30%) 초과의 InGaN 조성을 갖는 활성 영역을 가질 수 있고, 선택된 값(예를 들어, 67%) 미만의 미스핏 변형률을 갖도록 구성된다.
Figure pct00002
이 표는 베이스 층이 이완된 InGaN이라고 가정한다. 그러나, 유사한 면내 격자 상수를 갖는 다른 재료들(In 함유 III-질화물 화합물 및 기타 재료를 포함하는)도 적합하다. 미스핏 변형률은 활성층이 GaN에서 유사 형태로 성장한 경우 미스핏 변형 값에 대한 실제 미스핏 변형(베이스층과 활성층 사이에)의 비율이다.
일부 실시예에서, 변형 성분 엡실론_3은 미스핏 변형에 대략적으로 비례하고, 변형-유도 분극 필드는 미스핏 변형에 대략적으로 비례한다. 따라서, 여기에서 가능해진 미스핏 변형률 비율 값은 분극 필드 비율 값에 해당할 수도 있는데, 이는 구조가 GaN와 유사 형태인 경우 활성층에서의 실제 분극 필드를 분극 필드로 나눈 값으로 정의된다.
일부 실시예에서, LED에 의해 방출된 광의 적어도 50%(예를 들어, 80% 이상, 90% 이상)는 하나 이상의 활성층에 의한 에미터이고, 활성층은 여기에 교시된 특성(예를 들어, 조성, 미스핏 변형, 미스핏 변형 비율, 분극 필드 비율)에 의해 추가로 특징지어진다.
일부 실시예에서, 활성 영역은 조성 및 그 조성에서 이완된 GaN에 유사 형태 성장을 위한 임계 두께의 적어도 1.5배(예를 들어, 2배 이상, 3배 이상)인 두께를 갖는다. 이것은 활성 영역에서의 변형 감소에 의해 촉진된다. 일부 실시예에서, 양자 우물은 2 - 4nm 범위의 두께 및 30 - 60% 범위의 조성을 갖는다.
일부 실시예에서, 활성 영역은 30% 이상(예를 들어, 35% 이상, 40% 이상, 50% 이상, 예를 들어 30 - 60% 범위)의 In 함량 및 적어도 2 nm의 두께(예를 들어, 2.5 nm 이상, 예를 들어, 2 - 5 nm 범위)인 발광층을 갖고 있다.
일부 실시예에서, 활성 영역은 성장시 측방향 이완을 겪는다. 예를 들어, 활성 영역은 도 1a에서와 같이 평면(베이스 나노와이어/플레이트렛/메사의 축에 수직)이다. 성장시, 활성 영역은 높은 In 조성 및 하지층(베이스 영역 포함)보다 큰 면내 격자 상수를 갖고 있기 때문에 압축적으로 변형된다. 나노와이어의 일반적인 측방향 크기는, 변형이 활성 영역의 측방향 확장에 의해 완화될 만큼 충분히 작다. 이완은 부분적일 수 있다. 활성 영역은 베이스 영역의 재성장 표면보다 적어도 0.01%(예를 들어, 0.03% 이상, 0.05% 이상, 0.1% 이상)만큼 큰 면내 격자 상수를 갖는 양자 우물을 포함할 수 있다.
종래 기술은 InGaN 이완(예를 들어 매우 두꺼운 InGaN 층에 결함을 형성하는 것에 의한 소성 이완)를 갖는 구조를 나타내었다. 그러나, 그러한 구조는 매우 낮은 내부 양자 효율을 갖는 것으로 믿어진다. 대조적으로, 본 발명의 일부 실시예는 활성 영역 변형을 감소시키면서 낮은 결함도 및/또는 높은 내부 양자 효율을 유지한다. 이것은 이완된 베이스 영역에서의 성장에 의해 가능하게 된다.
따라서, 일부 실시예는 활성 영역에서의 낮은 결함 수준에 의해 특징지어진다. 활성 영역은 5E8 cm-2 미만(예를 들어, 1E8 cm-2 이하, 5E7 cm-2 이하, 1E8 cm-2 이하, 5E6 cm-2 이하, 1E6 cm-2 이하)의 스레딩 전위 밀도를 가질 수 있다. 활성 영역은 1E5 cm-1 미만(예를 들어, 1E4 cm-1 이하, 1E3 cm-1 이하, 1E2 cm-1 이하, 1E1 cm-1 이하)의 적층 결함 또는 미스핏 전위의 밀도를 가질 수 있다. 측방향 구조(예를 들어, 나노와이어 또는 마이크로 메사)를 갖는 실시예에서, 결함 밀도(스레드 전위 밀도, 적층 결함, v-피트 포함)는 측방향 구조당 하나(예를 들어, 나노와이어당 하나) 미만 또는 10개의 측방향 구조당 하나 미만 또는 100개의 측방향 구조당 하나 미만이 되게 구성될 수 있다.
일부 실시예는 높은 내부 양자 효율(IQE)에 의해 특징지어진다. 높은 내부 양자 효율은 GaN에 대한 기존의 변형된 성장에 의해 얻을 수 있는 것보다 상당히 높을 수 있다. 이것은 활성 영역에서 감소된 변형에 의해 촉진될 수 있다.
도 9는 파장과 내부 양자 효율 사이의 관계를 도시하고 종래 기술을 실시예와 대조한다. 종래 기술 곡선은 다양한 방출 파장으로 MOCVD에 의해 성장된 평탄한 LED에 대한 공개 데이터를 기반으로 하며; 내부 양자 효율은 잘 알려진 그린 갭의 징후인 장파장에서 크게 감소된다. 변형이 (적어도 부분적으로) 이러한 감소에 기여한다고 믿어진다. 따라서, 내부 양자 효율에 대한 변형의 영향을 모델링할 수 있으며, 변형 감소에 따른 내부 양자 효율의 개선을 예측할 수 있다. 실시예 곡선은 이 절차의 결과를 보여주고, 일부 실시예의 예상 성능을 보여준다. 여기에서, In0.05GaN을 갖는 완전 이완된 베이스 층이 고려된다. 적색 범위(620 - 630 nm)에서 보고된 최고의 종래기술 디바이스는 약 3%의 내부 양자 효율에 해당하는 약 2 - 2.5%의 외부 양자 효율를 갖는다. 대조적으로, 일부 실시예는 적어도 610 nm(예를 들어, 620 nm 이상, 625 nm 이상, 630 nm 이상)의 피크 방출 파장에서 적어도 5%(예를 들어, 10% 이상, 15% 이상, 20% 이상, 30% 이상)의 내부 양자 효율을 갖는다. 도 9는 예시이고 원하는 내부 양자 효율을 달성하기 위해 다른 값의 In 조성 및 변형 이완이 필요할 수 있다. 실시예는 원하는 피크 방출 파장 및 광전자 디바이스의 성능 지수에 대한 적어도 하나의 기준(내부 양자 효율 또는 외부 양자 효율(EQE) 또는 벽 플러그 효율(WPE)의 원하는 최소 값을 포함함)을 선택하는 방법 및 적어도 하나의 기준을 달성하기 위해 본 명세서에 교시된 바와 같은 에미터(베이스 영역에 대한 조성 및 변형 상태를 선택하는 것을 포함함)를 구성하는 방법을 포함한다. 일 실시예에서, 방출 파장은 적어도 615 nm이고, 내부 양자 효율은 적어도 15%이고, 베이스 영역은 적어도 5%의 In 조성을 가지며 실질적으로 완전 이완된다.
일부 실시예에서, 베이스 영역은 복수의 하위 영역을 갖는다. 하위 영역에는 In 조성이 다른 베이스 층이 있다. 이것은 본 명세서에 개시된 바와 같이 달성될 수 있다(예를 들어, 도 8a 내지 도 8i의 프로세스를 따름). 예를 들어, GaN NW, In0.05GaN NW 및 In0.1GaN NW가 있는 하위 영역이 있다. 더 많은 In을 갖는 영역은 장파장 LED를 성장하는 데에 더욱더 적합하다. 격자 당김 효과로 인해, 더 많은 In을 갖는 영역은 동일한 성장 조건에서 LED 성장 동안 당연히 더 많은 In을 통합할 수 있다. 일부 실시예에서, LED 영역의 성장은 다양한 하위 영역에서 동시에 발생하고; 격자 당김으로 인해 다양한 하위 영역은 상이한 활성 영역 조성 및 상이한 방출 파장을 갖는다. 일부 실시예에서, 각각 청색, 녹색 및 적색 광을 방출하는 3 세트의 하위 영역이 존재하고 LED가 이들 상에서 동시에 성장된다. 베이스 영역은 조성이 다른 3 세트의 하위 영역을 가질 수 있다. 청색, 녹색 및 적색 광을 방출하는 LED 영역은 3 세트의 하위 영역에서 각각 재성장된다.
일부 실시예에서, 하위 영역은 다양한 직경을 가진 나노와이어를 갖는다. 예를 들어, 직경이 80 nm, 120 nm 및 150 nm인 하위 영역이 있다. 이것은 LED 영역 성장 동안 In 통합에서의 변화를 촉진하다. 예를 들어, 직경이 작은 영역은 In 원자가 더 작은 성장 부피를 소비하기 때문에 더 높은 In 통합을 촉진하다. 일부 실시예에서, 각각 청색, 녹색 및 적색 광을 방출하는 3 세트의 하위 영역이 존재하고 LED가 이들 상에서 동시에 성장된다.
위에 제시된 두 가지 개념은 조합될 수 있다. 하위 영역은 다양한 조성 및 다양한 나노와이어 크기를 가질 수 있으며, 크기 및 조성 당김 효과는 다양한 방출 파장(청색/녹색/적색과 같은 원하는 파장을 갖는 LED의 동시 성장을 포함)을 달성하기 위해 결합될 수 있다.
일부 실시예에서, 여러 하위 영역에 걸친 LED 영역의 재성장은 동일한 재성장 단계로 수행된다. 다른 실시예에서, 여러 재성장 단계들이 수행된다. 예를 들어 베이스 영역에는 3 세트의 하위 영역이 있다. 제1 세트는 노출되고 다른 두 세트는 성장 마스크로 덮여 있다. 마스크는 산화물 재료(SiOx, AlOx를 포함); 질화물 재료(SiNx, AlNx); 유전층; 금속(Mo을 포함)을 포함할 수 있다. 성장 단계가 수행되고(예를 들어, MOCVD에 의해) 제1 파장을 갖는 LED 영역들이 제1 세트의 하위 영역 위에 형성되며, 이들은 예를 들어 청색 서브픽셀을 형성할 수 있다. 프로세스는 다른 두 세트의 하위 영역으로 반복되어 다른 파장(예를 들어, 녹색 및 적색)에서 방출하는 다른 LED 영역을 형성한다.
도 10a 내지 도 10e는 LED 영역들이 재성장하는 프로세스를 도시한다. (A) 부재(1000)에는 기판(1010) 상에 3 세트의 베이스 하위 영역(1020, 1030, 1040)이 제공된다. 이 세트는 InGaN 조성 1, 2 및 3을 갖는다. (B) 제1 성장 마스크(1050)가 하위 영역(1030, 1040) 위에 형성된다. (C) LED 하위 영역(1060)의 성장이 베이스 하위 영역(1020) 위에 수행된다. (D) 제1 성장 마스크(1050)가 제거되고 제2 성장 마스크(1070)가 하위 영역(1020, 1030) 위에 형성된다. (E) 마스킹 및 에피 단계를 여러 번 반복한 후, LED 하위 영역(1060, 1080, 1090)은 모든 베이스 하위 영역(1020, 1030, 1040)에서 성장한다.
일부 실시예에서, 연속적인 재성장 단계가 상이한 파장에 대해 수행되고, 더 긴 파장의 단계는 마지막에 수행된다. 예를 들어, 적색 LED들은 마지막으로 성장된다. 이것은 우수한 재료 품질을 촉진할 수 있는데, 그 이유는 장파장 활성 영역이 낮은 열적 비용을 가질 수 있는 높은 In 함량을 필요로 하기 때문이다. 일부 실시예에서, 하나의 재성장 단계는 적색 LED를 산출하고; 이 재성장 단계는 낮은 열적 비용으로 수행된다. 낮은 열적 비용은 최대 온도 Tm에 의해 정의될 수 있으며, 단계의 각 하위 단계는 Tm 아래에서 수행된다. Tm은 900℃ 이하(예를 들어, 850℃ 이하, 800℃ 이하, 750℃ 이하, 700℃ 이하, 650℃ 이하, 600℃ 이하, 550℃ 이하, 500℃ 이하)일 수 있다. 낮은 열적 비용은 최대 온도 Tm 및 최대 시간 tm에 의해 정의될 수 있으며, 단계의 각 하위 단계는 Tm 미만에서 수행되고 Tm에서 또는 Tm 근처에서 수행되는 단계는 tm 미만으로 지속된다.
일부 실시예에서, LED 영역(또는 LED 영역의 층)은 펄스식 성장 기술로, 예를 들어 상이한 시간에 상이한 III족 전구체(예를 들어 TMG 및 TMI)를 흐르게 함으로써 성장된다. 이것은 높은 In 함량 층의 성장을 촉진할 수 있다.
일부 실시예에서, LED 재성장은 베이스 층의 전체 자유 표면에서 발생한다. 예를 들어, 이미 도 1b에 도시된 바와 같이, LED 재성장은 코어-쉘 기하학적 구조로 베이스 나노와이어의 상부 및 측벽에서 발생한다.
대조적으로, 일부 실시예에서 LED 성장은 베이스 층의 일부 부분에서만, 예를 들어 이미 도 1a에 도시된 바와 같이 베이스 나노와이어의 상부 면에서만 발생한다. 이것은 나노와이어의 축을 따라 평면의 활성 영역으로 이어질 수 있다. 활성 영역은 디스크 모양일 수 있으며, 더 일반적으로 나노와이어의 단면과 동일한 단면을 가질 수 있다.
이러한 상부만의 성장을 달성하기 위해 다양한 기술이 사용될 수 있다. 성장 파라미터는 상부 표면에 핵생성을 촉진하도록 선택될 수 있다. 예를 들어, 상부 표면은 c-평면이고 성장 조건은 다른 평면(예를 들어, m-평면, c-평면, 반극성 평면)에 대항하여 c-평면 핵생성을 촉진한다. 적절한 성장 조건은 온도, 압력, 다양한 전구체의 분압, III/V 배급량, 성장 속도, 펄스식 성장의 사용을 포함할 수 있다. 일부 실시예에서, 상부 표면 성장을 촉진하기 위해 저온이 사용된다. 발광층을 성장시키기 위한 온도는 700℃ 미만(예를 들어, 675℃ 이하, 650℃ 이하, 625℃ 이하, 600℃ 이하, 550℃ 이하, 500℃ 이하, 450℃ 이하, 400℃ 이하)일 수 있다. 저온 성장에 적합한 성장 기술(MBE, 스퍼터링, 플라즈마 지원 CVD, 및 저온에 적합한 기타 CVD 기술 포함)이 사용될 수 있다.
측벽에서의 에피 성장을 방지하기 위해 측벽들은 가려질 수 있다. 일부 실시예에서, 유전체 재료(예를 들어, SiOx, AlOx, SiNx, AlNx, TiOx, TaOx, ZrOx)가 측벽에 증착된다. 모든 측벽을 덮거나 거의 모든 측벽을 덮이고, 나노와이어의 상부 영역을 성장을 위해 자유롭게 남겨 둘 수 있다.
도 11a - 도 11f는 나노와이어 측벽을 덮기 위한 공정 흐름을 도시한다. 도 11a는 베이스 영역(1100) 성장 후의 베이스 영역 나노와이어(1110)를 도시한다. 도 11b에서, 나노와이어(1110)는 유전체 재료(1120)로 코팅되고; 이 경우에 증착은 공형이다(원자층 증착 및 기타 알려진 프로세스로 얻을 수 있음). 도 11c에서, 유전체 재료(1120)의 상부는 제거되어 나노와이어(1110)의 상부 표면(1130)이 노출된다. 이것은 반도체보다 유전체에 대해 더 빠른 에칭 속도를 갖는 선택적인 기계적 공정을 포함하는 기계적 공정(예를 들어, 그라인딩, 폴리싱); (유전체 재료의 상부 표면을 측벽보다 더 빠르게 에칭하고, 에칭의 파라미터(압력, 조성, 파워)를 적절하게 선택함으로써 달성될 수 있는) 방향성 건식 에칭 공정 및 반도체보다 유전체에 대한 더 빠른 에칭 속도를 갖는 선택적 건식 에칭 공정을 포함하는 건식 에칭(예를 들어 RIE, ICP);을 포함하는 기술에 의해 달성될 수 있다. 재성장 전의 최종 기하학적 구조는 다를 수 있다. 도 11d는 유전체(1121)가 상부 표면(1130) 아래에서 에칭되는 경우를 도시한다. 도 11e는 유전체(1122)가 상부 표면(1130) 위로 연장되는 경우를 도시한다. 도 11f는 유전체(1123)가 공형이 아니고 나노와이어(1110) 주위로 연장되는 경우를 도시한다.
도 11d의 경우에, 일부 측방향 성장이 노출된 측벽(또는 존재하는 경우 경사진 벽)에서 발생할 수 있다. 일부 실시예에서, 측방향 성장의 양을 제한하는 것이 바람직하다. 따라서, 충전재의 리세스는 나노와이어의 돌출부가 작을 정도로 충분히 작을 수 있으며, 예를 들어 100 nm 미만(예를 들어, 50 nm 이하, 25 nm 이하, 10 nm 이하, 5 nm 이하)이다.
일부 실시예에서, 측방향 성장이 발생하고 성장 조건은 측방향 성장이 발생하지만 In-함유층(즉, 양자 우물)은 적은 In을 갖거나 나노와이어 상부보다 나노와이어 측면에서 더 얇도록 측방향 성장을 위한 In 통합 및/또는 성장 속도를 감소시키도록 선택된다. 예를 들어, 상부 표면의 양자 우물은 두께(t) 및 In 조성(x)을 갖고 있으며 측벽의 대응하는 층은 t*0.8(또는 0.5) 미만의 두께 및/또는 x*0.8(또는 0.5) 미만의 조성을 갖는다. 이것은 측방향 재료에 의한 광 방출 및/또는 흡수를 방해할 수 있다.
이미 개시한 바와 같이, 재성장 표면은 재성장을 위해 준비될 수 있다(즉, 에피 준비가 되도록). 이러한 준비 단계는 여기에 설명된 유전체 코팅 단계 전후에 일어날 수 있다.
유전체 이외의 다른 재료(예를 들어, 금속)를 사용하여 나노와이어를 덮을 수 있다. 나노와이어의 다양한 부분은 재성장 핵생성을 방지하기 위해 코팅될 수 있다: 측벽, 상부 부분, 경사벽, 반극성 면. 일부 실시예에서, 일부 결정질 면은 코팅되고 다른 것은 코팅되지 않아, 재성장을 촉진한다. 일부 실시예에서, 코팅되지 않은 면은 c-평면(또는 m-평면, a-평면, 반극성)이다. 구조의 결정 방위에 따라 다양한 평면이 상부면에 해당할 수 있다.
일부 실시예에서, LED 영역의 층은 특정 분극 필드를 달성하고 발광층에서 전자 및 정공 파동함수(WF)의 중첩을 제어하도록 구성된다. 다양한 결정 방향에 대해, III-질화물 헤테로구조는 자발적인 및 변형 유도된 분극 필드를 드러낸다. 필드는 파동함수 중첩의 분리(복사 효율에 해로울 수 있음), 방출 파장의 증가(특히 주어진 재료 조성으로 더 긴 파장에 도달하는 데 유리할 수 있음)를 포함하여 다양한 효과가 있다. 따라서, 본 발명의 실시예는 이러한 효과 사이의 절충을 완화하기 위해, 주어진 강도 또는 주어진 범위에서 필드를 찾을 수 있다. 일부 실시예에서, 활성 영역에서 분극 필드의 크기는 변형의 감소 덕분에 감소된다(예를 들어, In0.3GaN 양자 우물은 종래의 GaN 층에 유사 형태일 때보다 In0.1GaN 베이스 영역에 유사 형태일 때 더 낮은 분극 필드를 갖는다). 일부 실시예에서, 활성 영역 주변의 층들은 변형 차이 및 이에 따른 필드를 조작하도록 선택된다. 예를 들어, 활성 영역은 In(x)Ga(1-x)N 발광 양자 우물, 및 y < x인 In(y)Ga(1-y)N, 또는 GaN, AlGaN, 또는 AlInGaN를 포함하는 양자 우물 옆의 적어도 하나의 층(예를 들어, 배리어)을 포함할 수 있다. 일부 실시예에서, 양자 우물 사이의 배리어는 다중층으로 구성된다. 예를 들어, 두 양자 우물 사이의 스택은 다음과 같은 것일 수 있다(p 측 또는 n 측이 왼쪽에 있게 된다):
InGaN QW / InGaN / InGaN / InGaN QW
InGaN QW / InGaN / GaN / InGaN QW
InGaN QW / InGaN / AlGaN / InGaN QW
InGaN QW / GaN / AlGaN / InGaN QW
일부 실시예에서, 양자 우물을 1 - 4 MVcm-1(예를 들어, 1 - 2, 2 - 2.5, 2.5 - 3, 3 - 4 MVcm-1) 범위의 분극 필드를 갖는다. 분극 필드는 두께와 함께 선택될 수 있다(그들의 곱이 양자 우물에 걸친 전압 강하와 같기 때문에). 일부 실시예에서, 양자 우물에 걸쳐 양자 우물 두께와 분극 필드의 곱은 0.1 - 1V(예를 들어, 0.1 - 0.3V, 0.25 - 0.5V, 0.5 - 0.75V, 0.75V - 1V, 1V 미만, 0.5V 미만, 0.3V 미만)의 범위이다. 일부 실시예에서, 전술한 값은 양자 우물이 x > 0.2(예를 들어, > 0.25, > 0.3, > 0.4)를 갖는 In(x)Ga(1-x)N 조성을 갖고 있음에도 불구하고 얻어진다. 일 실시예에서, 양자 우물은 x > 0.3인 In(x)Ga(1-x)N 조성 및 t > 1nm 두께를 가지며; 양자 우물은 y > 0.05인 In(y)Ga(1-y)N 조성을 갖는 베이스 층에서 유사 형태로 성장하고; 양자 우물에 걸쳐서의 전압 강하는 y, t 및 양자 우물을 둘러싼 층의 조성을 포함하는 파라미터의 적절한 구성 덕분에 0.5V 미만이다.
일부 실시예는 하지층, 예를 들어 결함을 통합함으로써 활성 영역의 내부 양자 효율을 개선하도록 구성된 층을 포함한다. 하지층은 In을 포함할 수 있고; 연속적인 InGaN 또는 AlInGaN 또는 AlInN 층일 수 있거나; 또는 In 함유 화합물의 초격자일 수 있다. 대안적으로, 실시예는 다른 층(즉, 베이스 층, InGaN n-층 및 배리어)의 In 농도가 이미 점 결함을 효과적으로 포착하는 경우, 별개의 하지층을 필요로 하지 않을 수 있다.
도 12a 내지 도 12b는 실시예의 기하학적 구조 및 변형 상태를 도시한다. 도 12a는 베이스 영역(1210)의 성장 후의 구조를 도시한다. 마스크(410)를 갖는 GaN 버퍼(320)는 기판(310) 상에 제공되고, InGaN 베이스 영역(1210)은 마스크 개구에서 성장된다. 베이스 영역(1210)의 성장이 진행됨에 따라, 그 변형이 이완된다. 여기에서 이것은 측방향 확장으로 도시되지만, 본 명세서에 설명된 것처럼 다른 이완 메커니즘이 가능하다. 베이스 영역(1210)은 이완된 재성장 표면(1220)으로 끝난다. 성장 방향을 따른 다양한 위치에서, 격자 상수는 증가한다. 예를 들어, 마스크 개구(위치 1211)에서, 성장은 유사 형태이고 면내 격자 상수는 GaN 버퍼의 격자 상수이다. 중간 위치(1212)에서, 이완은 부분적이며 면내 격자 상수는 벌크 GaN과 벌크 InGaN의 사이의 격자 상수이다. 위치(1213)에서, 재료는 완전 이완되고 면내 격자 상수는 벌크 InGaN의 격자 상수이다. 도 12b는 n-InGaN(1230), 활성 영역(1240) 및 p-InGaN(1250)을 포함하는, 재성장 표면(1220) 위의 LED 영역의 재성장을 도시한다. LED 영역은 재성장 표면(1220)과 유사 형태일 수 있다. 즉, 위치 3에서와 동일한 면내 격자 상수를 가질 수 있다(+/- 0.1% 격자 상수 값과 같은, 약간의 공차를 가짐).
도 13a 내지 도 13c는 나노와이어가 도 12a - 도 12b에 따라 성장될 때 다양한 양의 변화를 도시한다. 도 13a는 층들: 베이스 층(1210) 및 LED 층(1230, 1240, 1250)(베이스 층과 동일한 조성을 갖는 층, 및 더 높은 In 조성을 갖는 양자 우물을 포함)을 도시한다. 도 13b는 베이스 영역(1210)에서 시작하여 나노와이어의 축을 따라 면내 격자 상수의 변화를 도시한다. 처음에 베이스 영역은 GaN 버퍼(격자 상수 a1)와 유사 형태이고; 그 다음 이완이 시작되고 격자 상수가 그 벌크 값(격자 상수 a2)을 향해 증가하여, 완전한 이완에 도달된다. 베이스 영역 성장이 종료되고 LED 영역의 유사 형태 성장이 뒤따른다. 도 13c는 대응하는 변형의 단순화한 개요를 도시한다. 변형은 베이스 층의 이완 동안 감소한다. 변형은 더 높은 In 함량으로 인해 양자 우물에서 증가한다.
나노와이어(또는 다른 측방향 구조)의 크기는 이완을 용이하게 하도록 선택될 수 있다. 일부 실시예에서, 나노와이어는 200nm 미만(예를 들어, 150nm 이하, 120nm 이하, 100nm 이하, 80nm 이하, 50nm 이하)의 직경(또는 전형적인 측방향 크기)을 갖는다. 작은 직경은 측방향 이완을 용이하게 할 수 있다. 일부 실시예에서, 측방향 구조의 여러 그룹이 베이스 표면에 존재하고, 상이한 이완 수준에 의해 특징지어지고, 이는 그들의 다른 크기에 의해 촉진될 수 있다. 일부 실시예에서, 3개의 상이한 전형적인 측방향 크기를 갖는 3개 그룹의 나노와이어가 있고; 크기가 더 큰 나노와이어는 이완이 적고, 이러한 실시예에서 3개 그룹은 청색, 녹색 및 적색 픽셀에 해당할 수 있으며; 적색 픽셀에 대해 더 큰 이완을 갖고 청색 픽셀에 대해 더 작은 이완을 갖는 것이 유리할 수 있다.
일부 경우에, 베이스 영역에서의 이완은 측방향 확장으로 인한 것이 아니라 결함(적층 결함, 전위, 공공, 침입형 및 기타 결함 포함) 및/또는 보이드의 형성과 같은 다른 효과로 인한 것이다. 이완은 GaN 버퍼에서 성장한 유사 형태 InGaN 재료가 거의 또는 전혀 없이 즉시 시작될 수 있다. 때로는 이완은 불완전하고 재성장 표면은 동일한 조성의 벌크 InGaN의 격자 상수보다 작은 격자 상수를 갖는다. 동일한 조성의 재성장 표면과 벌크 재료 사이의 격자 상수의 차이는, 동일한 조성의 벌크 GaN과 벌크 재료 사이의 격자 상수 차이의 절반 미만일 수 있다.
도 14는 실시예에 따른 LED를 획득하기 위한 예시적인 프로세스 흐름(1400)을 도시한다. 단계 1410에서, 기판이 제공된다. 단계 1420에서, GaN 버퍼가 기판 상에 성장된다. 단계 1430에서, GaN 버퍼층의 표면이 패터닝된다. 단계 1440에서, InGaN 베이스 영역이 패턴화된 개구에서 HVPE에 의해 성장된다. 단계 1450에서, InGaN LED는 MOCVD에 의해 베이스 영역 상에 성장된다. 단계 1460에서, 샘플은 LED 디바이스를 형성하기 위해 추가로 처리된다. 일부 단계들은 옵션이며, 일부 단계들은 생략되거나 재정렬될 수 있다.
일부 실시예에서, 성장 후에 LED 영역으로부터 애피택셜 재료를 제거하기 위해 에칭 단계가 수행된다. 에칭 단계는 KOH, H3PO4 및 기타 에칭을 포함하는 선택적 화학적 에칭일 수 있으며, 일부 결정 평면을 다른 것보다 빠르게 에칭할 수 있고, 건식 에칭(ICP, RIE 포함)일 수 있고, 광화학 또는 전기화학 또는 광전기화학 에칭일 수 있다. 에칭은 비극성 면(m 및/또는 a 포함)을 빠르게 에칭할 수 있고 c-평면의 면(+c 포함)을 천천히 에칭할 수 있다. 이것은 상부 재료를 제거하지 않고, 나노와이어 또는 메사에서 측벽 재료를 제거하는 데 사용할 수 있다.
일부 실시예에서, LED 영역 성장은 공형적으로(conformally) 발생하고 나노와이어(또는 메사)의 상부 및 측면 상에서 재료가 성장한다. 그 다음 상부 재료는 남기면서 측벽 재료를 제거하기 위해 에칭 단계가 수행된다. 에칭 단계는 측벽의 p형 재료 및 활성 영역 재료가 제거될 때까지 수행될 수 있다. 이는 LED 영역의 n형 재료 또는 베이스 영역의 재료를 노출시킬 수 있다. 상부 표면은 측벽 재료만이 제거되도록 에칭 단계 전에 가려지거나 그렇지 않으면 보호될 수 있다. 에칭 후의 구조는 실질적으로 수직 측벽을 가질 수 있다. 에칭은 측벽 재결합을 감소시키기 위해, 낮은 결함(예를 들어, 댕글링 본드)을 갖는 높은 결정 품질을 생성하도록 선택될 수 있다. 측벽은 재결합을 감소시키기 위해 성장 후에 추가로 패시베이션(예를 들어, 유전층에 의해) 될 수 있다. 에칭은 측방향 구조의 측방향 크기를 제어하기 위해 사용될 수 있다. 일부 실시예에서, 에칭은 측벽으로부터 결함 재료를 제거한다. 측벽 재료는 결함(스레딩 전위, 미스핏 전위, 댕글링 본드를 포함)을 가질 수 있고 에칭은 나노와이어에 결함이 없을 때까지 재료를 제거할 수 있다.
일부 실시예에서, 에칭은 원하지 않는 파장에서 방출하는 재료를 제거한다. 하나의 예에서, 나노와이어는 나노와이어의 축에 수직인 발광 영역(예를 들어, 원형 나노와이어의 경우에 디스크형 활성 영역)을 갖고 있으며, 활성 영역의 방출 파장은 방사상으로 불균일하고(즉, 중심에서 에지로 변화함), 제1 FWHM 방출을 초래하고; 에칭은 둘레 근처의 재료를 제거하여 제1 FWHM보다 좁은 제2 FWHM을 생성한다. 다른 예에서, LED 영역 성장은 공형이고 활성 영역의 상부 및 측벽은 상이한 파장에서 방출하고; 방출이 활성 영역의 상부에서만 나오도록 에칭은 측벽 재료를 제거한다. 에칭은 나노-다공성 재료를 형성할 수 있다. 일부 실시예에서, 에칭은 변형 이완을 촉진한다. 예를 들어, 에칭은 측방향 재료를 제거하여 나노와이어 직경을 줄이고 활성 영역에 대한 측방향 격자 확장을 촉진하고 변형을 감소시킨다.
애피택셜 층은 인장 또는 압축 변형을 가질 수 있다. 일부 실시예에서, x > y인 GaN 또는 In(y)Ga(1-y)N 층 상에서 성장된 In(x)Ga(1-x)N 층은 압축 변형을 갖는다. 인장 변형이 있는 층은 변형의 균형을 맞추기 위해 압축 변형이 있는 층의 근처에서 성장할 수 있다. 인장 변형은 예를 들어 Al을 III-질화물 화합물에 첨가함으로써(예를 들어, 적절한 조성을 갖는 AlGaN 층, AlInN 층, AlInGaN 층을 사용하여) 달성될 수 있다. 예를 들어, AlGaN 배리어는 InGaN 양자 우물 근처에서 성장할 수 있다. 일부 실시예에서, 압축 미스핏 변형(e1)을 갖는 층은 인장 변형(e2) 및 0.25 < |e1/e2| < 4 (예를 들어, 0.5 < |e1/e2| < 2)을 갖는 층 근처에서 성장할 수 있다. 근처(vicinity)는 10nm 이하(예를 들어, 5nm 이하, 2nm 이하, 1nm 이하)일 수 있다.
기하학적 구조(Geometry)
일부 실시예는 나노와이어 또는 메사 또는 플레이트렛을 포함한다. 이러한 구성들 중 하나 또는 다른 것이 이하에서 예로서 선택될 수 있지만, 교시된 내용은 일반적으로 적용된다.
와이어의 상부 표면은 실질적으로 평탄할 수 있다. 예를 들어, 측벽에서 상단 표면으로의 이행은 경사진 측벽이 전혀 없거나 제한된 크기의 경사진 측벽(예를 들어 20nm 미만, 10nm 미만, 5nm 미만, 3nm 미만)으로 발생한다.
도 15a 내지 도 15d는 일부 실시예에 따른, 나노와이어(또는 플레이트렛)의 축(1501)을 따른 단면을 도시한다. 도 15a에서 나노와이어(1510)는 수직 단면을 갖고, 그 측벽(1511)은 축(1501)에 평행하다. 도 15b에서 나노와이어는 경사진 측벽(1521)의 단면 및 나노와이어 축(1501)에 수직인 평면에서만 성장된 활성 영역(1522)을 갖는다. 도 15c에서, 나노와이어(1530)는 경사진 측벽(1531)을 갖고 LED 활성 영역(1532)의 성장은 모든 면을 따라 발생하였다(코어-쉘 구조). 도 15d에서, 나노와이어(1540)는 코어-쉘 구조를 갖지만 마스킹 층(1545)은 측벽의 일부를 따라 성장을 방해한다. 마스킹 층(1545) 크기에 따라, LED 활성 영역(1542)의 많은 부분이 다른 평면을 따라 거의 성장하지 않고 평탄한 면에서 성장될 수 있다.
나노와이어는 실질적으로 0001(+c) 방향을 따라 또는 000-1(-c) 방향을 따라 성장될 수 있다. 도메인 반전(즉, 극성이 +c와 -c 사이에서 전환되는 도메인)이 실질적으로 없을 수 있다. 일부 실시예에서, 베이스 영역의 상부 표면의 적어도 90%(예를 들어, 95% 이상, 99% 이상)는 일정한 극성을 갖는다.
나노와이어의 높이는 10nm 내지 10미크론(예를 들어, 10nm - 1미크론, 100nm - 10미크론, 100nm - 3미크론)의 범위일 수 있다. 나노와이어의 직경(또는 전형적인 측방향 크기)은 10 nm 내지 1 미크론(예를 들어, 10 - 100nm, 또는 10nm - 500nm, 또는 30nm - 1000nm, 또는 10nm - 300nm)의 범위일 수 있다.
일부 실시예는 마이크로 플레이트렛을 포함한다(즉, 이들은 1 또는 수 미크론 정도의 측방향 크기를 갖는 측방향 구조를 갖는다).
도 16a 내지 도 16c는 실시예에 따른 플레이트렛 LED를 위한 예시적인 제조 프로세스를 도시한다. 도 16a에서, 마스크(1620)에 선택적인 성장 개구를 갖는 기판(1610)이 제공되고, 이완된 베이스 층(1630)이 성장된다. 기판은 예를 들어 GaN 또는 Si 또는 AlN 핵생성 층을 갖는 갖는 Si 또는 사파이어 일 수 있다. 베이스 층(1630) 성장은 마스크(1620)의 개구에서 시작된다. 베이스 층(1630)은 본 명세서에서 교시된 바와 같이 이완을 겪는다. 예를 들어 적절한 성장 조건을 선택하면 측면의 방향을 따른 성장이 촉진된다. 도 16a에 도시된 구조 형성의 마지막에. 베이스 측방향 구조는 약 1 또는 수 미크론, 또는 500 nm 내지 10 미크론 범위(예를 들어, 1 미크론 - 5 미크론, 500nm - 10 미크론, 1 미크론 - 3 미크론)의 측방향 크기를 가질 수 있다. 성장 모드로 인해, 평탄하지 않을 수 있다. 따라서, 본 명세서에 교시된 바와 같은 원하는 형태를 갖는 평탄한 층(1632)을 생성하도록 도 16b에 도시된 바와 같이 평탄화 단계가 사용될 수 있다. 도 16c에서, 마이크로-LED 구조(1640)는 여기에 교시된 바와 같이 베이스 영역(1632) 상에 성장된다. 이 예시에서 LED는 마이크로-LED의 에지로 연장되는 평면 활성 영역(1642)을 갖는다.
마이크로 LED는 수직 또는 경사진 측벽(예를 들어, 반극성 평면에 해당하는)을 가질 수 있다. 일부 실시예에서, 활성 영역은 실질적으로 마이크로-LED의 에지로 연장되지만 활성 영역의 구성은 측방향으로 변화한다. 활성층의 두께는 플레이트렛의 에지 근처에서 감소할 수 있다. 플레이트렛의 에지에서 활성층의 두께는 플레이트렛의 중앙에서의 동일한 활성층의 두께의 90% 미만(예를 들어, 80% 이하, 50% 이하)일 수 있다. 활성층의 조성은 플레이트렛의 에지 근처에서 감소할 수 있다. 플레이트렛 에지에서 활성층의 In 조성은 플레이트렛의 중앙에서의 동일한 활성층의 In 조성보다 1% 이상(예를 들어, 2% 이상, 5% 이상) 작을 수 있다.
이러한 변화는 플레이트렛의 에지 근처에서 캐리어의 감소된 주입을 용이하게 할 수 있다. 일부 실시예에서, 배제 영역이 플레이트렛 LED의 에지 주위에 존재한다. 배제 영역의 면적은 활성 영역의 전체 면적의 5% 내지 50%일 수 있다. 이는 적어도 5%(예를 들어, 10% 이상, 20% 이상, 30% 이상) 및 50% 미만(예를 들어, 30% 이하, 20% 이하)일 수 있다. 전체 방출광의 20% 미만(예를 들어 10% 이하, 5% 이하, 1% 이하)은 배제 영역에서 발생할 수 있다.
도 17a 내지 도 17d는 중앙 구조에서 에지 구조로의, 활성 영역 특성의 측방향 변화를 도시한다. 도 17a는 중앙 구조 및 에지 구조를 도시한다. 도 17b 내지 도 17d는 측방향 상대 거리(0은 중심이고 1은 에지)의 함수로서, 특성이 중앙에서 에지로 어떻게 변할 수 있는지를 보여준다. 특성은 중심에서 거리까지 실질적으로 일정할 수 있으며(이 예에서는 0.8이지만 예를 들어 약 0.7, 약 0.9와 같은 다른 값도 가능함), 다음에 그 거리에서 에지까지 변한다. 활성층(1642)의 두께는 적어도 5%(예를 들어, 10% 이상, 20% 이상, 30% 이상, 40% 이상, 50% 이상) 만큼 감소할 수 있다. 활성층(1642)의 In 조성은 적어도 1%(예를 들어, 2% 이상, 5% 이상, 10% 이상) 만큼 감소할 수 있다. 발광 강도는 적어도 50%(예를 들어, 80% 이상, 90% 이상, 95% 이상) 만큼 감소할 수 있다.
LED 성장 전에 베이스 측방향 구조를 얇게 하는 것 외에도, 베이스 측방향 구조의 측방향 크기에 영향을 주는 프로세싱 단계들이 사용될 수 있다. 측방향 크기는 예를 들어 리소그래피 및 에칭에 의해, 건식 또는 화학적 에칭에 의해, 당해 기술분야에 공지된 다른 방법들에 의해 감소될 수 있다.
다양한 크기의 플레이트렛이 동일한 기판에 형성될 수 있다. 일부 실시예에서, 3차원이 존재하고, 이들은 적색/녹색/청색 방출에 대응한다. 일부 실시예에서, 다양한 크기는 마스크 개구의 크기를 변화시킴으로써 얻어지며, 이는 베이스 영역 성장 후에 다양한 크기의 플레이트렛을 생성한다. 일부 실시예에서, 다양한 크기는 일부 플레이트렛의 크기를 선택적으로 감소시킴으로써(예를 들어, 일부 플레이트렛을 마스킹하고 다른 플레이트렛을 에칭함으로써) 얻어진다.
다양한 변형 상태의 베이스 재료를 갖는 플레이트렛들이 동일한 기판에 형성될 수 있다. 일부 실시예에서, 베이스 재료의 성장 전에 성장 마스크에 상이한 크기의 개구가 형성된다. 개구들이 작을수록 더 높은 수준의 이완을 촉진한다. 개구들이 클수록 더 낮은 정도의 이완을 촉진한다.
측방향 크기 또는 변형 상태를 변경하는 것은 본 명세서에 기재된 바와 같이 LED의 성장 동안 In 통합의 차이를 촉진할 수 있고, 본 명세서에 기재된 바와 같이 다양한 방출 파장(예를 들어, 적색/녹색/청색)을 갖는 LED의 동시 성장을 초래할 수 있다. 변형 상태의 차이는 다른 격자 당김 효과로 이어질 수 있으며, 더 적은 변형을 갖는 베이스 재료 위에 더 많은 In이 통합된다. 일부 실시예에서, 활성층이 성장되고 상이한 플레이트렛에 걸쳐 In%의 차이는 적어도 5%(예를 들어, 10% 이상, 15% 이상)이다. 이것은 방출 파장에서 적어도 50 nm(예를 들어, 100 nm 이상)의 차이를 가능하게 한다.
프로세싱(processisng)
베이스 및 LED 영역의 성장 후, 반도체 재료는 LED 디바이스로 제조된다. 측방향의, 수직의, 플립 칩을 포함하는, 알려진 다양한 디바이스 아키텍처가 이용될 수 있다.
도 18a 내지 도 18h는 예시적인 프로세스 흐름을 도시한다. (A) 기판(1810)/버퍼층(1820) 상에 성장된 나노와이어(1830)들이 제공된다. 나노와이어(1830)는 n-도핑된 영역 및 p-도핑된 영역(n과 p 영역들 사이에 활성 영역을 가짐)을 갖는다. (B) 버퍼(1820)는 서브픽셀을 단수화하기 위해 (예를 들어, 건식 에칭에 의해) 에칭된다. (C) n-콘택(1840)가 n-도핑된 재료로 형성된다(재료는 도시된 바와 같이 버퍼의 일부로 만들어지거나 다른 곳: 베이스 영역, LED 영역으로 만들어질 수 있음). (D) 평탄화 재료(1850)는 나노와이어(1830)의 상부 표면을 따라 평탄한 표면을 생성하도록 형성된다. 평탄기(1850)는 다양한 공지 기술(e-빔, CVD, PEVCD, ALD)에 의해 증착된 유전체 또는 경화된 유체 또는 스핀-온 재료(예를 들어 스핀-온 글라스)일 수 있다. 이것은 나노와이어의 p면을 노출시키기 위해 다시 얇아질 수 있다. (E) p-콘택(1860)가 나노와이어(1830)의 상부에 형성된다. n-콘택 및 p-콘택는 투명(예를 들어, TCO 콘택) 또는 반사성(예를 들어, 금속 층을 포함함)일 수 있다. (F) p-콘택(1860) 및 평탄기(1850)는 n-콘택(1840)에 대한 액세스를 개방하도록 제거된다. (F)의 디바이스는 n-콘택(1860) 및 p-콘택(1840)에 대한 접촉이 이루어진 상태 그대로 사용될 수 있다. 이것은 (기판과 콘택이 불투명한지 또는 투명한지에 따라) 상부 또는 하부 방출 디바이스일 수 있다. (G) 대안으로, 디바이스는 금속 인터커넥트(1870 및 1875)를 갖는 서브마운트(1880)에 플립 칩된다. 인터커넥트는 다양한 기하학적 구조일 수 있다(여기서는 표면층/컬럼으로 도시되지만 관통 비아, 재분배 인터커넥트와 같은 서브마운트에 내장된 인터커넥트 및 당업계에 공지된 다른 기하학적 구조일 수 있음). 그 다음에 인터커넥트(1870, 1875)는 다양한 서브픽셀을 구동하기 위해 전기적인 드라이버에 연결될 수 있다. (H) 필요한 경우, 기판(1810)은 제거된다. 예를 들어, 이는 기판이 불투명하거나 기판의 존재가 시스템의 광학을 교란하는 경우에 유용하다. 기판 제거는 다양한 기술로 달성할 수 있는데, 습식 에칭; 건식 에칭; 기계적 에칭(예를 들어 그라인딩, 폴리싱); 레이저 리프트오프; 광화학 또는 전기화학 또는 광전기화학 에칭; 및 이들의 조합을 포함한다. 이는 예시적인 방법일 뿐이며 변경 및 대체가 가능하다. 예를 들어, n-콘택은 단계 H 이후에 서브픽셀의 상부에 형성되어, 수직 LED 기하학적 구조가 될 수 있고; 이 경우, n-콘택이 형성된 후 전류 경로를 제공하기 위해 부재가 어셈블리의 상부에 부착될 수 있다. 기판, 서브마운트, 콘택 및 앞서 언급한 부재를 포함하여 어셈블리의 다양한 재료가 투명할 수 있고, 따라서 어셈블리의 양쪽을 통해 발광이 가능하다.
도 19a 내지 도 19g는 다른 예시적인 프로세스 흐름을 도시한다. (A) 기판층(1910)/버퍼층(1920) 상에 성장된 나노와이어(1930)가 제공된다. (B) 평탄기 재료(1940)가 나노와이어(1930) 사이에 형성된다. (C) p-콘택(1950)가 나노와이어(1930) 위에 형성된다. (D) 웨이퍼가 금속 인터커넥트(1960)를 갖는 서브마운트(1970)에 플립 칩된다. (E) 기판(1910)이 제거된다. (F) 버퍼(1920)가 제거된다(예를 들어, 레이저 리프트오프에 의해). (G) n-콘택(1980) 및 패드(1990)가 나노와이어(1930)의 n-측에 형성된다. 이는 예시적인 공정일 뿐이며 변경 및 대체가 가능하다. 예를 들어, 기판(1910)은 투명할 수 있고, 버퍼와 동일한 단계(예를 들어, 레이저 리프트오프 단계)에서 제거될 수 있다. n-패드(1990)는 n-콘택(1980)을 서브마운트의 금속 트레이스에 연결하도록 형성될 수 있다(예를 들어, 패시베이션된 나노와이어의 측벽에 n-콘택을 형성하는 방향성 증착을 사용함으로써).
버퍼를 제거하고 나노와이어의 n-측을 노출시키기 위해 다음과 같은 다양한 기술이 사용될 수 있다. 선택적인 화학적 에칭; 그라인딩 및 폴리싱 공정; 건식 에칭 공정; LLO(레이저 리프트오프) 공정; 기계적 파단/절단; 이온 주입 및 파단/절단(스마트 절단 공정과 유사); 레이저 삭마 또는 미세 삭마 공정(예를 들어, 스텔스 공정), 기계적 파단이 뒤따를 수 있다.
일부 실시예에서, 버퍼는 나노와이어보다 더 큰 밴드갭을 갖는다 - 예를 들어, 버퍼는 GaN이고 나노와이어는 InGaN 영역을 갖는다. 이것은 버퍼에 의해 흡수되지 않지만 나노와이어에 의해 흡수되는 방사선 소스(예를 들어, 펄스 레이저)를 사용하여 선택적인 레이저 리프트오프를 용이하게 한다. 예를 들어, 파장은 390nm인데, 이는 GaN에서는 크게 흡수되지 않지만 In0.1GaN에서는 크게 흡수된다. 일부 실시예에서, 나노와이어의 특정층은 높은 In 조성을 갖고 흡수하는 반면에, 나노와이어의 다른 InGaN 층은 흡수하지 않는다. 예를 들어, 나노와이어는 In0.1GaN을 갖는 코어 영역과 In0.2GaN을 갖는 희생층이 있다. 레이저 리프트오프는 In0,2GaN에 의해 흡수되지만 In0.1GaN에 의해 흡수되지 않는 레이저로 수행된다. 희생층은 LED 영역 성장 동안에 성장될 수 있다.
광자에 대한 높은 흡수를 나타내고 에칭되기 쉬운 특정 조성의 층과 함께, 광화학적 에칭(또는 광전기화학적 에칭)이 사용될 수도 있다. 투명도/흡수성은 에칭 단계에서 사용된 파장과 관련 있다. 예를 들어, 실시예는 투명 기판, 투명층(예를 들어, GaN), 흡수성이 큰 베이스 InGaN 층, 및 LED 층을 갖는다. 구조는 기판을 통해 조명된다(폴리싱 및/또는 광학 마감 처리될 수 있음). 조명은 투명층을 통과하고 베이스 층에 의해 흡수되어, 베이스 층의 에칭을 유발한다.
버퍼 또는 기판(기판이 Si인 경우 포함)을 제거하기 위해 습식 에칭이 사용될 수 있다.
일부 실시예에서, 여러 기술이 연속적으로 사용된다. 예를 들어, 레이저 리프트오프 프로세스는 버퍼를 제거하여 나노와이어의 일부를 노출하는 데 사용된다. 그 다음에 재료 제거 단계(예를 들어, 기계적 폴리싱, 건식 에칭 등)를 사용하여, 연마된 나노와이어에 콘택이 만들어지기 전에 노출된 나노와이어를 원하는 두께로 얇게 한다. 나노와이어는 평탄한 표면을 얻기 위해 얇아질 수 있다. 나노와이어는 도핑된 층에 도달하도록 얇아질 수 있다. 일부 실시예에서, 나노와이어의 일부는 도핑되지 않고 일부는 도핑되며; 재료 제거 프로세스는 도핑되지 않은 재료를 제거하고 도핑된 재료에 도달하기 위해 사용된다.
일부 실시예에서, 베이스 영역은 보이드를 포함할 수 있다(예를 들어, 나노와이어의 베이스는 보이드를 가질 수 있다). 이로 인해 하지층에 나노와이어의 연결을 약화시키고 나노와이어는 보이드 근처에서 단락을 받아들일 수 있다.
일부 실시예에서, 표면 준비 단계는 도핑된 표면에 콘택이 형성되기 전에 나노와이어의 도핑된 표면에 사용된다. 처리는 세정(용매, 산, 염기에 의한 것을 포함), 습식 에칭, 건식 에칭을 포함할 수 있다. 표면은 n-도핑될 수 있고; 처리는 표면의 더 높은 도핑을 촉진하여 표면에 대한 콘택이 형성될 때 더 낮은 접촉 저항을 유발하는 O 또는 Si를 함유하는 건식 에칭일 수 있다. 일부 실시예에서, 표면 준비된 영역은 표면 준비 전의 반도체보다 높은 도핑을 갖는다. 일부 실시예에서, InGaN 베이스 영역의 표면이 노출되고; 베이스 영역은 애피택시 후에 도핑 수준(D)(예를 들어, 약 1E16, 5E16, 1E17, 5E17, 1E18, 5E19, 1E19)를 가지며; 표면 처리는 도핑을 적어도 10배의 도핑 수준(D)으로 증가시킨다. 이것은 성장 동안 적당한 도핑에도 불구하고 양호한 접촉 저항을 제공할 수 있다. 적당한 도핑은 예를 들어 도핑 유도 변형을 제한하기 위해 바람직할 수 있다. 베이스 영역 도핑 수준은 원하는 전류 밀도에서 나노와이어 서브픽셀의 충분히 낮은 저항을 보장하도록 선택될 수 있다. 일부 실시예에서, 최대 작동 전류 밀도는 보통이고(예를 들어, 50A·cm-2 또는 10A·cm-2 또는 1A·cm-2 또는 0.1A·cm-2 미만); 따라서 적당한 도핑 수준이 허용될 수 있다.
기타(miscellaneous)
본 발명의 개시 내용들은 나노와이어 LED를 논의하지만, 교시된 사항의 일부는 나노와이어를 특징으로 하지 않는 LED에 적용된다. 예를 들어, 메사 LED(본 명세서에 개시된 바와 같이 플레이트렛이라고도 함)가 나노와이어 세트 대신에 채용될 수 있다. 메사는 작은 크기(예를 들어, 10 미크론 이하, 5 미크론 이하, 3 미크론 이하)를 가질 수 있고 서브픽셀일 수 있다. 메사는 패터닝된 메사를 갖는 베이스 영역의 성장 및 LED 영역의 재성장에 의해 형성될 수 있다. 본 명세서에 개시된 바와 같이 변형 이완은 작은 메사에서 달성될 수 있다.
InGaN 층에 대한 참조가 이루어지지만, 적절한 변형을 제공하는 한 다른 화합물(예를 들어, AlInGaN, AlInN)이 적합할 수 있음을 이해해야 한다. 예를 들어, 나노와이어의 베이스 영역은 원하는 함량을 갖는 InGaN과 동일한 면내 격자 상수를 갖는 AlInN일 수 있고; 이러한 베이스 영역은 InGaN 베이스 영역에서 발생하는 것처럼 InGaN 발광층과의 격자 불일치를 줄인다. 본 교시 내용은 III-V 및 II-VI 화합물 반도체를 포함하는, III-질화물 시스템 이외의 다른 재료 시스템에도 적용될 수 있다.
예를 들어, 적절한 격자 상수를 갖는 다른 결정(반도체 및 절연 결정을 포함)이 본 명세서에 개시된 바와 같이 감소된 활성 영역 변형을 달성하기 위해 베이스 재료로서 사용될 수 있다. 일부 실시예에서, 기판 재료는 감소된 변형으로 InGaN의 성장을 촉진하는 결정 대칭 및 격자 상수를 갖는다. 대칭은 육각형일 수 있다(우르츠광 대칭 포함). 격자 상수는 GaN 상의 유사 형태 성장을 위한 미스핏 변형의 절반 미만인 미스핏 변형을 촉진할 수 있다. 일부 실시예에서, InGaN 베이스 층은 기판 재료 상에서 성장되고 InGaN 활성 영역은 InGaN 베이스 층 상에서 성장된다. InGaN 베이스 층은 실질적으로 이화되거나 기판 재료와 유사 형태일 수 있다. 베이스 층은 베이스 층 In 조성을 가질 수 있고, 활성 영역은 활성 영역 In 조성을 가질 수 있으며, 여기서 활성 영역 In 조성은 베이스 층 In 조성보다 적어도 3%(예를 들어, 5% 이상, 8% 이상, 10% 이상, 12% 이상, 15% 이상, 20% 이상, 25% 이상, 30% 이상) 높다.
면내 격자 상수는 일반적으로 성장에 수직인 방향의 격자 상수를 의미한다. 예를 들어, 우르츠광 재료가 c축(또는 c축에 가까운 방향)을 따라 성장하는 일반적인 경우, 면내 격자 상수는 c축에 수직인 격자 상수를 의미한다.
원소 조성이 본 명세서에 개시될 때, 일반적으로 실시되는 바와 같이, 원소 조성은 주어진 그룹(예를 들어, III족 또는 V족)의 원소들의 부분 조성으로 이해되어야 한다. 예를 들어, In0.2GaN은 In0.2Ga0.8N을 나타내며 In과 Ga 원자수의 합은 N 원자수와 같다.
일부 실시예는 단면이 원형이 아닌(예를 들어, 정사각형, 직사각형, 육각형, 타원 등) 측방향 구조(예를 들어, 메사 또는 나노와이어)를 가지고 있다. 그럼에도 불구하고 그러한 구조는 전형적인 측방향 크기에 의해 특징지어 질 수 있다. 단면이 면적(A)를 갖는 경우, 전형적인 측방향 크기는 여기에서 2*sqrt(A/pi)로 정의된다. 이 정의는 원형 단면의 지름과 일치한다.
본 명세서에 기술된 LED 에미터는 마이크로 디스플레이를 포함하는, 디스플레이에 사용될 수 있다. 마이크로 디스플레이는 일반적으로 많은 픽셀을 가지고 있으며, 각 픽셀은 적색, 녹색 및 청색 서브픽셀을 갖는다. 두 픽셀 사이의 거리는 20㎛ 미만일 수 있다(예를 들어, 15㎛, 10㎛, 7㎛, 5㎛, 3㎛). 두 서브픽셀 사이의 거리는 10㎛ 미만일 수 있다(예를 들어, 7.5㎛, 5㎛, 3.5㎛, 2.5㎛, 1.5㎛). 마이크로 디스플레이는 증강 또는 가상 현실 헤드셋과 같은, 디스플레이 시스템에 통합될 수 있다. 디스플레이의 개별 서브픽셀은 전기적으로 작동되어 빛을 방출하고 이미지를 형성할 수 있다.
변형, 변형 이완, 격자 상수는 당업계에 공지된 기술에 의해 측정될 수 있다. 여기에는 X선 회절, X선 RSM(Reciprocal Space Map), 스침 입사 X선, 횡단 전자 현미경, 라만 분광법 및 당업계에 알려진 기타 기술이 포함된다. 예를 들어, 적절한 방향(예를 들어 III-질화물의 (10-15) 방향과 같은)을 따른 RSM 측정은 층이 유사 형태인지, 부분적으로 또는 완전히 이완되었는지를 나타낼 수 있고 면내 격자 상수의 측정을 가능하게 한다.
당업계에 알려진 바와 같이, 이러한 측정은 또한 제1 재료 상에서 성장된 제2 재료에 대한 이완 정도를 정의한다. 유사 형태인 레이어는 0% 이완되고; 벌크 평형값과 동일한 면내 격자 상수를 갖는 층은 100% 이완되고; 격자 상수가 제1 재료(예를 들어, GaN)와 그 평형값 사이의 중간인 제1 재료 상에서 성장된 층은 50% 이완된다. 즉, 이완도 = (a2-a1)/(a2_relaxed-a1)
따라서, 실시예들은 충분한 In 조성(예를 들어, 적어도 5%, 10% 이상, 15% 이상, 20% 이상, 25% 이상, 30% 이상) 및 GaN에 대해 충분한 이완도(예를 들어, 적어도 30%, 50% 이상, 60% 이상, 70% 이상, 80% 이상)를 갖는 InGaN 재료(예를 들어, 여기에 교시된 바와 같은 베이스 층)를 제공한다. InGaN 재료/베이스 층의 표면은 이러한 이완을 제공할 수 있다. 이완된 표면의 상부에 추가 층, 예를 들어 발광층/양자 우물이 성장될 수 있다. 이러한 활성층은 충분한 In 조성(예를 들어, 적어도 20%, 30% 이상, 35% 이상, 40% 이상, 50% 이상, 60% 이상) 및 InGaN 재료에 대해 제한된 이완도(예를 들어, 50% 이하, 40% 이하, 30% 이하, 20% 이하, 10% 이하)를 가질 수 있다. 일부 실시예에서, 디바이스는 버퍼층(예를 들어, GaN), 버퍼층 상에 성장된 베이스 층, 베이스층 상에 활성 영역을 갖는 LED 구조를 가지고 ㅇ있고, 상기 베이스 층은 10% 초과의 In 및 적어도 50%의 이완도(버퍼에 대해)를 갖는 InGaN 표면을 갖고 있고, 상기 활성 영역은 35% 초과의 In 및 20% 미만의 이완도(제1 재료의 격자 상수에 대해)를 갖는다.
다수의 실시예들이 설명되었다. 다른 실시예들은 청구범위에 있다.

Claims (109)

  1. LED 에미터를 형성하는 방법으로서,
    평탄한 상부 표면을 갖는 III-질화물 층을 기판 상에 제공하는 단계;
    상기 평탄한 상부 표면 상에 별개의 측방향 성장 영역들을 제공하는 단계;
    In(x)Ga(1-x)N 재료를 포함하는 베이스 영역을 각각의 별개의 측방향 성장 영역 상에 선택적으로 애피택셜 성장시키는 단계로서, 각각의 베이스 영역은 상기 평탄한 상부 표면에 수직인 방향으로 연장하고;
    베이스 영역의 일부 상에 In(x)Ga(1-x)N 재료의 표면들을 제공하는 단계로서, In(x)Ga(1-x)N 재료의 표면들은 이완된 변형을 갖고 있으며, In(x)Ga(1-x)N 재료의 표면들은 그 벌크 이완값의 0.1% 이내의 기본 격자 상수에 의해 특징지어 지고;
    표면들 상에 LED 영역들을 애피택셜 성장시키는 단계;를 포함하며, LED 영역들은 In(x)Ga(1-x)N 재료의 표면들과 유사 형태인 In(y1)Ga(1-y1)N 재료의 발광층을 포함하고, 기본 격자 상수의 0.1% 이내의 활성 영역 격자 상수에 의해 특징지어 지며, 여기서 0.05 < x < 0.2이고 y > 0.3인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  2. 제1항에 있어서,
    선택적으로 성장된 In(x)Ga(1-x)N 재료는 베이스 영역의 성장 동안에 이완되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  3. 제2항에 있어서,
    이완은 평탄한 상부 표면에 평행한 방향으로 성장 재료의 측방향 팽창에 의해 촉진되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  4. 제3항에 있어서,
    베이스 영역의 성장의 일부 동안에 수평 대 수직 성장 속도의 비율은 1보다 큰 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  5. 제2항에 있어서,
    이완은 베이스 영역에 결함들의 형성에 의해 촉진되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  6. 제5항에 있어서,
    결함들이 베이스 영역에서 변형을 해제하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  7. 제5항에 있어서,
    결함들은 스레딩 전위, 미스핏 전위 및 v 피트 중 하나 이상을 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  8. 제5항에 있어서,
    결함들은 베이스 영역의 후속 성장 동안에 억제되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  9. 제8항에 있어서,
    결함들의 적어도 일부는 발광층으로부터 100 nm보다 큰 거리만큼 분리되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  10. 제2항에 있어서,
    이완은 평탄한 상부 표면에 수직인 방향을 따라 베이스 영역의 In 조성을 변화시키는 것에 의해 촉진되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  11. 제10항에 있어서,
    In 조성은 평탄한 상부 표면에 수직인 방향을 따라 최소 5% 변화하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  12. 제10항에 있어서,
    이완은 In 조성과 관련하여 변화하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  13. 제1항에 있어서,
    이완은 1 ㎛의 베이스 영역 재료가 성장하기 전에 시작하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  14. 제1항에 있어서,
    In(x)Ga(1-x)N 재료의 이완은 이완된 GaN 위에 성장을 위한 임계 두께의 80% 미만의 두께 내에서 일어나는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  15. 제1항에 있어서,
    베이스 영역 및 LED 영역은 메사를 형성하고, 평탄한 상부 표면에 대향하는 각각의 메사의 표면은 측방향 성장 영역의 측방향 크기보다 작은 측방향 크기를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  16. 제15항에 있어서,
    메사의 애피택셜 성장은 측방향 성장 영역 위의 메사의 측방향 크기의 감소를 촉진하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  17. 제15항에 있어서,
    메사는 경사진 측벽을 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  18. 제17항에 있어서,
    측벽은 반극성 측면에 대응하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  19. 제15항에 있어서,
    각각의 메사의 표면의 측방향 크기는 건식 에칭, 습식 에칭, 소잉(sawing), 폴리싱 중 적어도 하나에 의해 성형되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  20. 제15항에 있어서,
    메사를 패시베이션하기 위해 애피택셜 단계들 후에 메사의 측벽 상에 재료를 증착하는 단계를 더 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  21. 제15항에 있어서,
    발광 영역은 중앙 영역에 해당하는 중앙 면적과 주변 영역에 해당하는 주변 면적을 포함하는 전체 면적을 갖고 있으며, 주변 면적은 전체 면적의 10% 이상이고, LED 에미터의 작동시 활성 영역에서 방출되는 광의 5% 이하는 주변 영역에서 발생하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  22. 제21항에 있어서,
    활성 영역은 주변 영역보다 중앙 영역에서 최소 1% 더 높은 In 조성을 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  23. 제22항에 있어서,
    활성 영역은 주변 영역보다 중앙 영역에서 더 얇은 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  24. 제1항에 있어서,
    베이스 영역 및 LED 영역은 메사를 형성하고, 각각의 메사의 일부가 측방향 성장 영역 상에서 측방향으로 연장하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  25. 제24항에 있어서,
    메사의 애피택셜 성장의 제1 부분 동안, 제1 성장 조건은 측방향 성장 영역 위에서 메사의 측방향 크기의 확장을 촉진하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  26. 제25항에 있어서,
    제1 성장 조건 동안에 수평 대 수직 성장 속도의 비율은 1보다 큰 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  27. 제25항에 있어서,
    메사의 애피택셜 성장의 제2 부분 동안, 제2 성장 조건은 측방향 성장 영역 위에서 메사의 측방향 크기의 확장을 억제하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  28. 제27항에 있어서,
    제2 성장 조건 동안에 수평 대 수직 성장 속도의 비율은 0.5 미만인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  29. 제27항에 있어서,
    제1 성장 조건은 변형 이완을 촉진하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  30. 제1항에 있어서,
    측방향 성장 영역들은 제1 측방향 성장 영역들이고, 상기 방법은:
    평탄한 상부 표면 상에 별개의 제2 측방향 성장 영역들을 형성하는 단계;
    제2 측방향 성장 영역들 상에 제2 베이스 영역들을 애피택셜 성장시키는 단계;
    제2 베이스 영역들의 대응하는 표면들 상에 In(y2)Ga(1-y2)N 재료의 발광층을 포함하는 제2 LED 영역들을 애피택셜 성장시키는 단계;
    평탄한 상부 표면 상에 별개의 제3 측방향 성장 영역들을 형성하는 단계;
    제3 측방향 성장 영역들 상에 제3 베이스 영역들을 애피택셜 성장시키는 단계;
    제3 베이스 영역들의 대응하는 표면들 상에 In(y3)Ga(1-y3)N 재료의 발광층을 포함하는 제3 LED 영역들을 애피택셜 성장시키는 단계;를 더 포함하며,
    여기서, y1 > y2 > y3이고, 제1, 제2 및 제3 LED 영역들은 각각 작동 중에 적색, 녹색 및 청색 광을 방출하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  31. 제30항에 있어서,
    적어도 하나의 적색, 녹색 및 청색 발광 LED가 디스플레이의 픽셀을 형성하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  32. 제30항에 있어서,
    제1, 제2 및 제3 베이스 영역들의 대응하는 표면들은 a1 > a2 > a3인 면내 격자 상수 a1, a2, a3을 각각 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  33. 제32항에 있어서,
    제1, 제2 및 제3 LED 영역들은 동일한 애피택셜 단계에서 성장되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  34. 제33항에 있어서,
    격자 상수 a1 > a2 > a3의 순서는 격자 풀링으로 인해 조성 y1 > y2 > y3의 순서를 촉진하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  35. 제32항에 있어서,
    제2 및 제3 베이스 영역들의 대응하는 표면들은 적어도 부분적으로 이완되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  36. 제30항에 있어서,
    제1, 제2 및 제3 LED 영역들은 연속적인 애피택셜 단계들에서 성장되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  37. 제36항에 있어서,
    적색 발광 LED 영역들은 녹색 발광 및 청색 발광 LED 영역들 이후에 성장되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  38. 제37항에 있어서,
    적색 발광 LED 영역들은 LED 에미터를 형성하는 동안 900℃ 미만의 성장 온도에만 노출되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  39. 제36항에 있어서,
    이전에 성장된 LED 영역들은 후속 LED 영역들이 성장되는 동안 유전체 마스크에 의해 가려지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  40. 제30항에 있어서,
    베이스 영역들의 조성은 LED 에미터의 작동 동안 제3 LED 영역들에 의해 방출된 청색광의 10% 이하가 베이스 영역에 의해 흡수되도록 구성되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  41. 선행항들 중 어느 한 항에 있어서,
    이완된 변형은 이완된 미스핏 변형이고, 그 값은 GaN 상에 유사 형태로 성장된 In(x)Ga(1-x)N에 대한 미스핏 변형의 50% 미만인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  42. 선행항들 중 어느 한 항에 있어서,
    LED 에미터는 작동 동안에 620 nm 이상의 방출 파장 및 20% 이상의 내부 양자 효율을 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  43. 선행항들 중 어느 한 항에 있어서,
    기본 격자 상수는 면내 격자 상수이고 그 벌크 평형값의 0.5% 이하인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  44. 선행항들 중 어느 한 항에 있어서,
    활성 영역은 그 절대값이 3% 미만인 압축 미스핏 변형에 의해 특징지어지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  45. 선행항들 중 어느 한 항에 있어서,
    변형 이완은 2개의 주요 면내 방향들을 따라 동일한 면내 격자 상수를 갖는 In(x)Ga(1-x)N 재료의 표면들과 2축성인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  46. 선행항들 중 어느 한 항에 있어서,
    LED 영역들에서 모든 층들은 베이스 영역 상에 유사 형태로 성장되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  47. 선행항들 중 어느 한 항에 있어서,
    측방향 성장 영역들은 평탄한 상부 표면 상에 유전체 마스크를 형성하고 유전체 마스크에 개구들을 형성하는 것에 의해 규정되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  48. 선행항들 중 어느 한 항에 있어서,
    LED 영역들은 마이크로 메사 및 나노와이어의 기하학적 형상 중 하나를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  49. 선행항들 중 어느 한 항에 있어서,
    LED 영역들은 5 ㎛ 이하의 측방향 크기를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  50. 선행항들 중 어느 한 항에 있어서,
    측방향 성장 영역들은 5 ㎛ 이하의 측방향 크기를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  51. 선행항들 중 어느 한 항에 있어서,
    LED 영역들은 육각형인 면내 단면을 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  52. 선행항들 중 어느 한 항에 있어서,
    기판은 사파이어, 실리콘 및 GaN 중 하나인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  53. 선행항들 중 어느 한 항에 있어서,
    기판은 c-평면 방위를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  54. 선행항들 중 어느 한 항에 있어서,
    표면들은 1E8/cm2 이하의 스레딩 전위 밀도에 의해 특징지어지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  55. 선행항들 중 어느 한 항에 있어서,
    베이스 영역들의 애피택셜 성장 및 LED 영역의 애피택셜 성장은 별개의 애피택셜 단계들에서 발생하며, In(x)Ga(1-x)N 재료의 표면들은 재성장 인터페이스인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  56. 선행항들 중 어느 한 항에 있어서,
    III-질화물 층 및 베이스 영역들이 n-도핑되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  57. 선행항들 중 어느 한 항에 있어서,
    LED 영역들을 부재에 부착하는 단계 및 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  58. LED 에미터를 형성하는 방법으로서,
    평탄한 상부 표면을 갖는 III-질화물 층을 기판 상에 제공하는 단계;
    상기 평탄한 상부 표면 상에 복수의 별개의 측방향 성장 영역들을 제공하는 단계;
    In(x)Ga(1-x)N 재료를 포함하는 베이스 영역을 각각의 별개의 측방향 성장 영역 상에 선택적으로 애피택셜 성장시키는 단계로서, 여기서 x는 애피택셜 성장 동안 베이스 영역에서 변형 이완을 유발하기에 충분하여 y > 5%인 조성 In(y)Ga(1-y)N 및 그 벌크 이완값의 1% 이내의 면내 격자 상수를 갖는 이완된 표면을 생성하며;
    이완된 표면과 유사 형태이며 z > 30%인 적어도 하나의 In(z)Ga(1-z) 양자 우물을 포함하는 LED 구조를 상기 이완된 표면 상에 선택적으로 애피택셜 성장시키는 단계;를 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  59. 제58항에 있어서,
    양자 우물은 두께가 2 nm 이상이고, LED 에미터의 작동 동안 최소 20%의 피크 내부 양자 효율 및 620 nm의 방출 파장을 갖는 광을 방출하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  60. 제58항에 있어서,
    양자 우물은 GaN 상에 성장된 In(z)Ga(1-z)에 대한 이완을 위한 임계 두께보다 두꺼운 두께를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  61. 제58항에 있어서,
    베이스 층의 In% 조성은 변형 이완을 촉진하기에 충분하도록 성장 방향으로 5% 이상 변화하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  62. 제58항에 있어서,
    측방향 성장 영역들은 5 ㎛ 이하의 측방향 크기를 갖는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  63. 제58항에 있어서,
    변형 이완은 성장 동안 베이스 영역 재료의 측방향 팽창에 의해 촉진되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  64. 제58항에 있어서,
    변형 이완은 성장 동안 결함의 형성에 의해 촉진되고, 결함은 스레딩 전위, 미스핏 전위 및 V 피트 중 하나인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  65. LED 에미터를 형성하는 방법으로서,
    평탄한 상부 표면을 갖는 III-질화물 층을 기판 상에 제공하는 단계;
    평탄한 상부 표면 상에 적어도 하나의 청색 LED 구조를 성장시키는 단계;
    평탄한 상부 표면 상에 적어도 하나의 녹색 LED 구조를 성장시키는 단계;
    평탄한 상부 표면 상에 복수의 별개의 측방향 성장 영역들을 제공하는 단계;
    각각의 측방향 성장 영역 상에 베이스 층을 선택적으로 애피택셜 성장시키는 단계로서, 여기서 변형은 베이스 층에서 이완되고 베이스 층은 y > 5%인 조성 In(y)Ga(1-y)N 및 그 벌크 이완값의 1% 이내의 면내 격자 상수를 갖는 이완된 표면을 가지며;
    각각의 이완된 표면 상에 적색 LED 구조를 성장시키는 단계;를 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  66. 제65항에 있어서,
    청색 및 녹색 LED 구조들은 평탄한 상부 표면 상에 제공된 별개의 측방향 영역들 상에서 선택적으로 성장되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  67. 제65항에 있어서,
    적색 LED 구조들은 청색 및 녹색 LED 구조들 이후에 성장되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  68. 제67항에 있어서,
    청색 또는 녹색 LED 구조들 중 적어도 하나는 적색 LED 구조들의 성장 동안에 유전체 마스크에 의해 가려지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  69. LED 에미터를 형성하는 방법으로서,
    평탄한 상부 표면을 갖는 III-질화물 층을 기판 상에 제공하는 단계;
    상부 표면 상에 제공된 별개의 측방향 영역 상에, x1 > 5%이고 x1 > x2 > x3인 In 조성 x1, x2, x3에 의해 각각 특징지어지는 InGaN 재료를 각각 포함하는 베이스 영역의 제1, 제2 및 제3 세트를 형성하는 단계;
    활성 영역들이 y1 > y2 > y3인 In 조성 y1, y2, y3에 의해 각각 특징지어 지고 LED 에미터 작동 동안 각각 청색, 녹색 및 적색 광을 방출하는 제1, 제2 및 제3 세트의 LED 영역을 각각의 베이스 영역 상에 동시에 성장시키는 단계;를 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  70. 제69항에 있어서,
    각각의 측방향 영역의 측방향 크기는 5 ㎛ 이하인 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  71. 제69항에 있어서,
    제1, 제2 및 제3 베이스 영역들은 각각 a1 > a2 > a3인 제1, 제2 및 제3 면내 격자 상수 a1, a2 및 a3에 의해 특징지어지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  72. 제71항에 있어서,
    격자 상수 a1 > a2 > a3의 순서는 격자 풀링으로 인해 조성 y1 > y2 > y3의 순서를 촉진하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  73. 제69항에 있어서,
    제1 베이스 영역들은 이완되고, 그 벌크 이완값의 1% 이내의 면내 격자 상수에 의해 특징지어지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  74. 제69항에 있어서,
    제1, 제2, 및 제3 세트의 LED 영역들의 동시 성장 전에 제1 베이스 영역 또는 제1 LED 영역을 처리하는 동안 제2 및 제3 베이스 영역들은 마스크에 의해 가려지는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  75. 제69항에 있어서,
    베이스 영역들은 건식 에칭, 습식 에칭, 연삭, 연마, 레이저 리프트오프, 이온 주입과 층 절단, 및 레이저 삭마 중 하나 이상에 의해 적어도 부분적으로 성형되는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  76. 제69항에 있어서,
    제1, 제2 및 제3 베이스 영역들 중 적어도 하나는 나노 다공성 재료를 포함하는 것을 특징으로 하는 LED 에미터를 형성하는 방법.
  77. LED 에미터에 있어서,
    기판 상의 III-질화물 층으로서, 평탄한 상부 표면을 갖는 상기 III-질화물 층;
    대응하는 개별 측방향 성장 영역에서 평탄한 상부 표면 상에 각각 애피택셜 성장되는 복수의 베이스 영역들; 및
    베이스 영역들 중 대응하는 하나에 의해 각각 지지되는 복수의 LED 영역들;을 포함하며,
    각각의 베이스 영역은 In(x)Ga(1-x)N 재료를 포함하고, 각각의 베이스 영역은 평탄한 상부 표면에 수직인 방향으로 연장하고, 각각의 베이스 영역은 평탄한 상부 표면에서의 베이스 영역들의 In(x)Ga(1-x)N 재료에 대해 이완된 변형을 갖는 In(x)Ga(1-x)N 재료의 표면을 갖고 있고, In(x)Ga(1-x)N 재료의 표면들은 그 벌크 이완값의 0.1% 이내의 기본 격자 상수에 의해 특징지어지며,
    각각의 LED 영역은 In(x)Ga(1-x)N 재료의 표면과 유사 형태인 In(y1)Ga(1-y1)N 재료의 발광층을 포함하고, 기본 격자 상수의 0.1% 이내의 활성 영역 격자 상수에 의해 특징지어지고, 여기서 0.05 < x < 0.2이고 y > 0.3인 것을 특징으로 하는 LED 에미터.
  78. 제77항에 있어서,
    베이스 영역들의 In 조성은 평탄한 상부 표면에 수직인 방향을 따라 최소 5% 변화하는 것을 특징으로 하는 LED 에미터.
  79. 제78항에 있어서,
    In 조성은 평탄한 상부 표면에 수직인 방향을 따라 최소 5% 변화하는 것을 특징으로 하는 LED 에미터.
  80. 제77항에 있어서,
    베이스 영역들 및 LED 영역들은 메사를 형성하고, 평탄한 상부 표면 반대편에 있는 각각의 메사의 표면은 측방향 성장 영역의 측방향 크기보다 작은 측방향 크기를 갖는 것을 특징으로 하는 LED 에미터.
  81. 제80항에 있어서,
    메사는 경사진 측벽을 포함하는 것을 특징으로 하는 LED 에미터.
  82. 제81항에 있어서,
    측벽은 반극성 측면에 대응하는 것을 특징으로 하는 LED 에미터.
  83. 제80항에 있어서,
    베이스 영역은 측벽 상에 패시베이션 층을 포함하는 것을 특징으로 하는 LED 에미터.
  84. 제80항에 있어서,
    LED 에미터의 발광 영역은 중앙 영역에 해당하는 중앙 면적과 주변 영역에 해당하는 주변 면적을 포함하는 전체 면적을 갖고 있으며, 주변 면적은 전체 면적의 10% 이상이고, LED 에미터의 작동시 활성 영역에서 방출되는 광의 5% 이하는 주변 영역에서 발생하는 것을 특징으로 하는 LED 에미터.
  85. 제84항에 있어서,
    활성 영역은 주변 영역보다 중앙 영역에서 최소 1% 더 높은 In 조성을 갖는 것을 특징으로 하는 LED 에미터.
  86. 제84항에 있어서,
    활성 영역은 주변 영역보다 중앙 영역에서 더 얇은 것을 특징으로 하는 LED 에미터.
  87. 제77항에 있어서,
    베이스 영역 및 LED 영역은 메사를 형성하고, 각각의 메사의 일부가 측방향 성장 영역 상에서 측방향으로 연장하는 것을 특징으로 하는 LED 에미터.
  88. 제77항에 있어서,
    베이스 영역들은 복수의 베이스 영역들인 복수의 제1 베이스 영역들이고, LED 에미터는 복수의 제2 베이스 영역들에 의해 지지되는 In(y2)Ga(1-y2)의 발광층을 포함하는 제2 LED 영역들 및 복수의 제3 베이스 영역에 의해 지지되는 In(y3)Ga(1-y3)N 재료의 발광층을 포함하는 제3 LED 영역들을 더 포함하며,
    여기서, y1 > y2 > y3이고, 제1, 제2 및 제3 LED 영역들은 각각 작동 중에 적색, 녹색 및 청색 광을 방출하는 것을 특징으로 하는 LED 에미터.
  89. 제88항에 있어서,
    복수의 제1, 제2 및 제3 베이스 영역들의 대응하는 표면들은 a1 > a2 > a3인 면내 격자 상수 a1, a2, a3을 각각 갖는 것을 특징으로 하는 LED 에미터.
  90. 제88항의 LED 에미터를 포함하는 픽셀을 포함하는 것을 특징으로 하는 디스플레이.
  91. 제77항에 있어서,
    LED 에미터는 작동 동안 620 nm 이상의 방출 파장 및 20% 이상의 내부 양자 효율을 갖는 것을 특징으로 하는 LED 에미터.
  92. 제77항에 있어서,
    기본 격자 상수는 면내 격자 상수이고 그 벌크 평형값의 0.5% 이하인 것을 특징으로 하는 LED 에미터.
  93. 제77항에 있어서,
    LED 영역들은 마이크로 메사 및 나노와이어의 기하학적 형상 중 하나를 갖는 것을 특징으로 하는 LED 에미터.
  94. 제77항에 있어서,
    LED 영역은 5 ㎛ 이하의 측방향 크기를 갖는 것을 특징으로 하는 LED 에미터.
  95. 제77항에 있어서,
    LED 영역은 육각형인 면내 단면을 갖는 것을 특징으로 하는 LED 에미터.
  96. 제77항에 있어서,
    기판은 사파이어, 실리콘 및 GaN 중 하나인 것을 특징으로 하는 LED 에미터.
  97. 제77항에 있어서,
    기판은 c-평면 방위를 갖는 것을 특징으로 하는 LED 에미터.
  98. 제77항에 있어서,
    표면들은 1E8/cm2 이하의 스레딩 전위 밀도에 의해 특징지어지는 것을 특징으로 하는 LED 에미터.
  99. 제77항에 있어서,
    III-질화물 층 및 베이스 영역들이 n-도핑되는 것을 특징으로 하는 LED 에미터.
  100. LED 에미터에 있어서,
    기판 상의 III-질화물 층으로서, 평탄한 상부 표면을 갖는 상기 III-질화물 층;
    평탄한 상부 표면 상의 복수의 별개의 측방향 성장 영역;
    In(x)Ga(1-x)N 재료를 포함하며, 대응하는 별개의 측방향 성장 영역에서 평탄한 상부 표면 상에 각각 애피택셜 성장되는 복수의 베이스 영역; 여기서 x는 에베이스 영역에서 변형 이완을 유발하기에 충분하여 y > 5%인 조성 In(y)Ga(1-y)N 및 그 벌크 이완값의 1% 이내의 면내 격자 상수를 갖는 이완된 표면을 생성하며;
    이완된 표면과 유사 형태이며 z > 30%인 적어도 하나의 In(z)Ga(1-z) 양자 우물을 각각 포함하는, 상기 이완된 표면 상의 복수 LED 구조들;을 포함하는 것을 특징으로 하는 LED 에미터.
  101. 제100항에 있어서,
    양자 우물은 두께가 2 nm 이상이고, LED 에미터의 작동 동안 최소 20%의 피크 내부 양자 효율 및 620 nm의 방출 파장을 갖는 광을 방출하는 것을 특징으로 하는 LED 에미터.
  102. 제100항에 있어서,
    양자 우물은 GaN 상에 성장된 In(z)Ga(1-z)에 대한 이완을 위한 임계 두께보다 두꺼운 두께를 갖는 것을 특징으로 하는 LED 에미터.
  103. 제100항에 있어서,
    베이스 층의 In% 조성은 변형 이완을 촉진하기에 충분하도록 성장 방향으로 5% 이상 변화하는 것을 특징으로 하는 LED 에미터.
  104. LED 에미터에 있어서,
    기판 상의 III-질화물 층으로서, 평탄한 상부 표면을 갖는 상기 III-질화물 층;
    평탄한 상부 표면 상의 적어도 하나의 청색 LED 구조;
    평탄한 상부 표면 상의 적어도 하나의 녹색 LED 구조;
    평탄한 상부 표면 상의 적어도 하나의 적색 LED 구조;를 포함하고,
    상기 적색 LED 구조는 대응하는 별개의 측방향 성장 영역에서 평탄한 상부 표면 상에 애피택셜 성장된 베이스 층을 포함하고,
    변형은 베이스 층에서 이완되고 베이스 층은 y > 5%인 조성 In(y)Ga(1-y)N 및 그 벌크 이완값의 1% 이내의 면내 격자 상수를 갖는 이완된 표면을 갖는 것을 특징으로 하는 LED 에미터.
  105. LED 에미터에 있어서,
    기판 상의 III-질화물 층으로서, 평탄한 상부 표면을 갖는 상기 III-질화물 층;
    상부 표면 상의 대응하는 별개의 측방향 영역 상에 각각 형성되고, x1 > 5%이고 x1 > x2 > x3인 In 조성 x1, x2, x3에 의해 각각 특징지어지는 InGaN 재료를 각각 포함하는 제1, 제2 및 제3 세트의 베이스 영역들;
    그 활성 영역들이 y1 > y2 > y3인 In 조성 y1, y2, y3에 의해 각각 특징지어 지고, LED 에미터 작동 동안 각각 청색, 녹색 및 적색 광을 방출하는 각각의 베이스 영역 상의 제1, 제2 및 제3 세트의 LED 영역들;을 포함하는 것을 특징으로 하는 LED 에미터.
  106. 제105항에 있어서,
    각 측방향 영역의 측방향 크기는 5 ㎛ 이하인 것을 특징으로 하는 LED 에미터.
  107. 제105항에 있어서,
    제1, 제2 및 제3 베이스 영역들은 a1 > a2 > a3인 제1, 제2 및 제3 면내 격자 상수 a1, a2 및 a3을 각각 갖는 것을 특징으로 하는 LED 에미터.
  108. 제105항에 있어서,
    제1 베이스 영역들은 이완되고, 그 벌크 이완값의 1% 이내의 면내 격자 상수에 의해 특징지어지는 것을 특징으로 하는 LED 에미터.
  109. 제105항에 있어서,
    제1, 제2 및 제3 베이스 영역들 중 적어도 하나는 나노 다공성 재료를 포함하는 것을 특징으로 하는 LED 에미터.
KR1020227018260A 2020-03-27 2021-03-26 변형이 감소된 인듐 갈륨 질화물 발광 다이오드 KR20220093162A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063001221P 2020-03-27 2020-03-27
US63/001,221 2020-03-27
PCT/US2021/024529 WO2021195595A1 (en) 2020-03-27 2021-03-26 Indium gallium nitride light emitting diodes with reduced strain

Publications (1)

Publication Number Publication Date
KR20220093162A true KR20220093162A (ko) 2022-07-05

Family

ID=75660306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227018260A KR20220093162A (ko) 2020-03-27 2021-03-26 변형이 감소된 인듐 갈륨 질화물 발광 다이오드

Country Status (6)

Country Link
US (1) US20230155060A1 (ko)
EP (1) EP4042470A1 (ko)
JP (1) JP2023519468A (ko)
KR (1) KR20220093162A (ko)
CN (1) CN114762083A (ko)
WO (1) WO2021195595A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12107113B2 (en) 2022-12-30 2024-10-01 Opnovix Corp. Variable composition ternary compound semiconductor alloys, structures, and devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US9076927B2 (en) * 2012-01-13 2015-07-07 The Regents Of The University Of California (In,Ga,Al)N optoelectronic devices grown on relaxed (In,Ga,Al)N-on-GaN base layers
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
WO2019066936A1 (en) * 2017-09-29 2019-04-04 Intel Corporation LIGHT-EMITTING DEVICES HAVING QUANTUM WELL STRUCTURES ON SEMI-POLAR OR NON-POLAR CRYSTALLINE PLANS
US11257983B2 (en) * 2018-04-11 2022-02-22 Nanosys, Inc. Light emitting diodes formed on nanodisk substrates and methods of making the same

Also Published As

Publication number Publication date
US20230155060A1 (en) 2023-05-18
WO2021195595A1 (en) 2021-09-30
CN114762083A (zh) 2022-07-15
JP2023519468A (ja) 2023-05-11
EP4042470A1 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
US20210234070A1 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US9520472B2 (en) Growth of cubic crystalline phase strucure on silicon substrates and devices comprising the cubic crystalline phase structure
US8592800B2 (en) Optical devices featuring nonpolar textured semiconductor layers
US10304997B2 (en) III-nitride light emitting device with a region including only ternary, quaternary, and/or quinary III-nitride layers
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
US8890184B2 (en) Nanostructured light-emitting device
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
US20170194476A1 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US20230053213A1 (en) Semiconductor structure and method of manufacture
US20120153252A1 (en) Nano-Structured Light-Emitting Devices
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
WO2006060599A2 (en) Semiconductor devices based on coalesced nano-rod arrays
KR20100135876A (ko) 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 계 발광 다이오드들의 제조방법
WO2017076117A1 (zh) 一种 led 外延结构及制作方法
TWI493747B (zh) 發光二極體及其形成方法
WO2021086935A1 (en) Formation of microled mesa structures with atomic layer deposition passivated sidewalls, a self-aligned dielectric via to the top electrical contact, and a plasma-damage-free top contact
JP2016517627A (ja) ＩｎＧａＮを含んでいる活性領域を有している半導体構造、このような半導体構造を形成する方法、及びこのような半導体構造から形成された発光デバイス
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
TWI381557B (zh) 發光二極體裝置及其製造方法
KR20220093162A (ko) 변형이 감소된 인듐 갈륨 질화물 발광 다이오드
JP2023536360A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
US20240030380A1 (en) Light emitting devices with reduced strain
Ju et al. Fabrication and characterization of high efficiency green nanopillar LED

Legal Events

Date Code Title Description
E902 Notification of reason for refusal