[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220149872A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220149872A
KR20220149872A KR1020210056824A KR20210056824A KR20220149872A KR 20220149872 A KR20220149872 A KR 20220149872A KR 1020210056824 A KR1020210056824 A KR 1020210056824A KR 20210056824 A KR20210056824 A KR 20210056824A KR 20220149872 A KR20220149872 A KR 20220149872A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
reflective pattern
Prior art date
Application number
KR1020210056824A
Other languages
English (en)
Inventor
서기성
김수철
송대호
윤소연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210056824A priority Critical patent/KR20220149872A/ko
Priority to CN202210218271.9A priority patent/CN115274772A/zh
Priority to US17/691,350 priority patent/US20220352132A1/en
Publication of KR20220149872A publication Critical patent/KR20220149872A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H01L51/5036—
    • H01L51/5271—
    • H01L51/5281—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판을 포함한다. 제1 전극은 기판 상에 배치된다. 화소 정의막은 비발광 영역에서 기판 상에 배치되며 발광 영역을 정의한다. 반사 패턴은 발광 영역 내에서 제1 전극으로부터 상부로 돌출되어 제1 전극 상에 오목부를 형성한다. 발광 소자는 오목부 내에 배치되며, 제1 전극과 전기적으로 연결된다. 제2 전극은 발광 소자 상에 배치되며, 발광 소자와 전기적으로 연결된다. 평면도 상에서, 반사 패턴은 화소 정의막과 중첩하지 않는다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 목적은 보다 정확한 휘도로 영상을 표시할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 출광 효율을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는, 기판; 상기 기판 상에 배치되는 제1 전극; 비발광 영역에서 상기 기판 상에 배치되며 발광 영역을 정의하는 화소 정의막; 상기 발광 영역 내에서 상기 제1 전극으로부터 상부로 돌출되어 상기 제1 전극 상에 오목부를 형성하는 반사 패턴; 상기 오목부 내에 배치되며, 상기 제1 전극과 전기적으로 연결되는 발광 소자; 및 상기 발광 소자 상에 배치되며, 상기 발광 소자와 전기적으로 연결되는 제2 전극을 포함하고, 평면도 상에서, 상기 반사 패턴은 상기 화소 정의막과 중첩하지 않는다.
일 실시예에 의하면, 상기 반사 패턴은 상기 화소 정의막으로부터 이격될 수 있다.
일 실시예에 의하면, 상기 반사 패턴은 상기 발광 소자로부터 방출된 광을 반사시키는 금속을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 반사 패턴 및 상기 제2 전극 사이에 배치되는 절연층을 더 포함하고, 상기 오목부에 대응하는 상기 반사 패턴의 측면은 상기 발광 소자로부터 이격되며, 상기 절연층은 상기 반사 패턴의 상기 측면 및 상기 발광 소자 사이의 공간과 상기 반사 패턴 및 상기 화소 정의막 사이의 공간에 채워질 수 있다.
일 실시예에 의하면, 상기 발광 소자는, 상기 제1 전극과 전기적으로 연결되는 제2 반도체층, 상기 제2 전극과 전기적으로 연결되는 제1 반도체층, 및 상기 제2 반도체층 및 상기 제1 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제1 전극을 기준으로, 상기 반사 패턴의 상면의 높이는 상기 활성층의 높이보다 클 수 있다.
일 실시예에 의하면, 상기 반사 패턴의 두께는 상기 발광 소자의 두께보다 작을 수 있다.
일 실시예에 의하면, 상기 기판을 기준으로, 상기 오목부에 대응하는 상기 반사 패턴의 측면의 경사각은 상기 화소 정의막의 측면의 경사각과 다를 수 있다.
일 실시예에 의하면, 상기 오목부는 평면상에서 상기 반사 패턴에 의해 정의되며, 상기 오목부는 원형, 사각형, 또는 다각형의 평면 형상을 가질 수 있다.
일 실시예에 의하면, 상기 오목부의 일부는 평면상 상기 화소 정의막에 의해 정의될 수 있다.
일 실시예에 의하면, 상기 제1 전극은 상기 반사 패턴보다 큰 전기전도도를 가지는 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 반사 패턴은 상기 제1 전극을 노출시키는 개구를 포함하며, 상기 오목부는 상기 반사 패턴의 상기 개구 및 상기 제1 전극에 의해 정의될 수 있다.
일 실시예에 의하면, 상기 반사 패턴은 평면상 상기 제1 전극과 완전 중첩하는 제1 부분과, 상기 제1 부분으로부터 상부로 돌출된 제2 부분을 포함하고, 상기 발광 소자는 상기 반사 패턴의 상기 제1 부분 상에 배치될 수 있다.
일 실시예에 의하면, 상기 반사 패턴은 상기 제1 전극과 일체로 형성될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 발광 영역과 대응되도록 상기 발광 소자 상에 위치한 광 변환 패턴; 및 상기 비발광 영역과 대응되도록 상기 화소 정의막 상에 위치하는 차광 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 광 변환 패턴은, 상기 발광 소자에서 방출되는 제1 색의 광을 제2 색의 광으로 변환하는 컬러 변환층; 및 상기 컬러 변환층 상에 위치하며 상기 제2 색의 광을 선택적으로 투과시키는 컬러 필터를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제2 상기 비발광 영역에서 상기 제2 전극 상에 배치되는 센서 전극; 상기 센서 전극을 커버하되 상기 발광 영역에 대응하는 개구를 포함하는 제1 굴절층; 및 상기 제1 굴절층 상에 배치되며 상기 제1 굴절층의 상기 개구에 채워지는 제2 굴절층을 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는, 기판; 상기 기판 상에 배치되는 제1 전극; 상기 제1 전극으로부터 상부로 돌출되어 상기 제1 전극 상에 오목부를 형성하는 반사 패턴; 비발광 영역에서 상기 제1 전극 및 상기 반사 패턴 상에 배치되며 발광 영역을 정의하는 화소 정의막; 상기 오목부 내에 배치되며, 상기 제1 전극과 전기적으로 연결되는 발광 소자; 및 상기 발광 소자 상에 배치되며, 상기 발광 소자와 전기적으로 연결되는 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 반사 패턴 및 상기 제2 전극 사이에 배치되는 절연층을 더 포함하고, 상기 오목부에 대응하는 상기 반사 패턴의 측면은 상기 발광 소자로부터 이격되며, 상기 절연층은 상기 반사 패턴의 상기 측면 및 상기 발광 소자 사이의 공간과 상기 반사 패턴 및 상기 화소 정의막 사이의 공간에 채워질 수 있다.
일 실시예에 의하면, 상기 발광 소자는, 상기 제1 전극과 전기적으로 연결되는 제2 반도체층, 상기 제2 전극과 전기적으로 연결되는 제1 반도체층, 및 상기 제1 반도체층 및 상기 제2 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제1 전극을 기준으로, 상기 반사 패턴의 상면의 높이는 상기 활성층의 높이보다 크고, 상기 반사 패턴의 두께는 상기 발광 소자의 두께보다 작을 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는, 기판; 상기 기판 상에 배치되고, 발광 영역 내에서 상기 기판을 향하여 오목한(recessed) 오목부를 포함하는 제1 전극; 비발광 영역에서 상기 기판 및 상기 제1 전극 상에 배치되며 상기 발광 영역을 정의하는 화소 정의막; 상기 오목부 내에 배치되며, 상기 제1 전극과 전기적으로 연결되는 발광 소자; 및 상기 발광 소자 상에 배치되며, 상기 발광 소자와 전기적으로 연결되는 제2 전극을 포함한다.
본 발명의 실시예들에 따른 표시 장치는, 발광 영역에서 제1 전극으로부터 상부 방향으로 돌출되어, 제1 전극 상에 오목부를 형성하는 반사 패턴을 포함하며, 발광 소자는 오목부 내에 배치될 수 있다. 반사 패턴은 발광 소자로부터 방출된 광을 화상 표시 방향으로 반사시킬 수 있다. 따라서, 인접한 화소들 간에 광 간섭이 방지되어 보다 정확한 휘도로 영상이 표시될 수 있고, 또한, 출광 효율이 향상될 수 있다.
나아가, 반사 패턴은 화소 정의막이 형성되기 이전에 제1 전극 상에 직접적으로 형성되거나 하나의 공정(또는, 노광을 위한 하나의 마스크)을 이용하여 제1 전극과 일괄 형성되므로, 반사 패턴을 형성하기 위한 추가 공정이 생략될 수 있다. 즉, 반사 패턴을 포함하는 표시 장치의 제조 공정이 단순화되면서 제조 비용이 절감될 수 있다.
본 발명의 일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 도 1의 표시 장치를 개략적으로 나타낸 단면도이다.
도 3은 도 2의 표시 장치에 포함된 표시 패널을 개략적으로 나타낸 평면도이다.
도 4a, 도 4b, 및 도 4c는 도 3의 표시 패널을 개략적으로 나타낸 단면도들이다.
도 5a 및 도 5b는 도 3의 표시 패널에 포함된 화소에 포함된 구성 요소들의 전기적 연결 관계를 일 실시예에 따라 나타낸 회로도들이다.
도 6a, 도 6b, 및 도 6c는 도 3의 표시 패널에 포함된 화소를 개략적으로 도시한 것으로, 도 5a 및 도 5b에 도시된 발광 유닛을 기준으로 화소를 상부에서 바라본 개략적인 평면도들이다.
도 7a, 도 7b, 및 도 7c는 도 6a의 Ⅰ-Ⅰ'선에 따른 화소의 일 실시예를 나타내는 단면도들이다.
도 8a는 도 6a의 Ⅱ-Ⅱ'선에 따른 화소의 비교 실시예를 나타내는 단면도이다.
도 8b, 도 8c, 및 도 8d는 도 6a의 Ⅱ-Ⅱ'선에 따른 화소의 일 실시예를 나타내는 단면도들이다.
도 9a 및 도 9b는 도 6a의 Ⅰ-Ⅰ'선에 따른 화소의 다른 실시예를 나타내는 단면도들이다.
도 10은 도 6a의 Ⅰ-Ⅰ'선에 따른 화소의 또 다른 실시예를 나타내는 단면도이다.
도 11은 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 도면이다.
도 12a 내지 도 12e는 도 7a의 화소의 제조 방법을 순차적으로 나타낸 단면도들이다.
도 13 내지 도 16은 본 발명의 실시예들에 따른 표시 장치의 적용예를 나타내는 도면들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 출원에서, "어떤 구성요소(일 예로 ‘제 1 구성요소’)가 다른 구성요소(일 예로 ‘제 2 구성요소’)에 "(기능적으로 또는 통신적으로) 연결되어 ((operatively or communicatively) coupled with/to)" 있다거나, "접속되어 (connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(일 예로 ‘제 3 구성요소’)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(일 예로 ‘제 1 구성요소’)가 다른 구성요소 (일 예로 ‘제 2 구성요소’)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(일 예로 ‘제 3 구성요소’)가 존재하지 않는 것으로 이해될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 개략적으로 나타낸 사시도이다. 도 2는 도 1의 표시 장치를 개략적으로 나타낸 단면도이다. 도 3은 도 2의 표시 장치에 포함된 표시 패널을 개략적으로 나타낸 평면도이다. 도 4a, 도 4b, 및 도 4c는 도 3의 표시 패널을 개략적으로 나타낸 단면도들이다.
도 1 내지 도 4c를 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 윈도우(WD)를 포함할 수 있다.
표시 장치(DD)가 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 오토모티브(또는, 차량용 디스플레이), 투명 디스플레이, 또는 웨어러블(예를 들어, 글래스 안경, 스마트 와치) 등과 같이 적어도 일 면에 표시 면이 적용된 전자 장치라면 본 발명이 적용될 수 있다.
표시 패널(DP)은 다양한 형상을 가질 수 있다. 일 예로, 표시 패널(DP)은 직사각형의 판상으로 제공될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 표시 패널(DP)은 원형 또는 타원형 등의 형상을 가질 수도 있다. 또한, 표시 패널(DP)은 각진 모서리 및/또는 곡선형의 모서리를 포함할 수 있다. 설명의 편의를 위해, 도 1 및 도 3에서 표시 장치(DD)가 한 쌍의 장 변과 한 쌍의 단 변을 갖는 직사각 형상인 경우를 나타내었으며 상기 장 변의 연장 방향을 제2 방향(DR2), 상기 단 변의 연장 방향을 제1 방향(DR1), 상기 장 변과 상기 단 변의 연장 방향에 수직한 방향을 제3 방향(DR3)으로 표시하였다.
일 실시예서, 표시 장치(DD)는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 상기 가요성을 가지는 부분에서 접힐 수 있다.
표시 장치(DD)는 영상을 표시하는 표시 영역(DD_DA)과 상기 표시 영역(DD_DA)의 적어도 일측에 제공되는 비표시 영역(DD_NDA)을 포함할 수 있다. 비표시 영역(DD_NDA)은 영상이 표시되지 않는 영역이다. 다만, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 표시 영역(DD_DA)의 형상과 비표시 영역(DD_NDA)의 형상은 상대적으로 설계될 수 있다.
실시예에 따라, 표시 장치(DD)는 감지 영역 및 비감지 영역을 포함할 수 있다. 표시 장치(DD)는 감지 영역을 통해 영상을 표시할 뿐만 아니라, 표시 면(또는 입력 면)에서 이루어진 터치 입력을 감지하거나 전방에서 입사되는 광을 감지할 수도 있다. 비감지 영역은 감지 영역을 둘러쌀 수 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 실시예에 따라, 표시 영역(DD_DA)의 일부 영역이 감지 영역에 대응될 수도 있다.
표시 패널(DP)은 영상을 표시할 수 있다. 표시 패널(DP)로는 무기 발광 다이오드를 발광 소자로 이용하는 무기 발광 표시 패널(inorganic Light Emitting display panel), 마이크로 스케일(또는, 나노 스케일) 정도로 작은 소형 발광 다이오드를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널(micro-scale LED Display panel 또는 nano-scale LED Display panel), 양자점(quantum dot)과 무기 발광 다이오드를 이용하는 양자점 발광 표시 패널(quantum dot light emitting display panel, QD LED panel) 등과 같은 자발광이 가능한 표시 패널이 사용될 수 있다. 또한, 표시 패널(DP)로는 유기 발광 다이오드를 발광 소자로 이용하는 유기 발광 표시 패널(organic Light Emitting display panel, OLED panel), 액정 표시 패널(liquid crystal display panel, LCD panel), 전기영동 표시 패널(electro-phoretic display panel, EPD panel), 및 일렉트로웨팅 표시 패널(electro-wetting display panel, EWD panel)과 같은 비발광성 표시 패널이 사용될 수 있다. 표시 패널(DP)로 비발광성 표시 패널이 사용되는 경우, 표시 장치(DD)는 표시 패널(DP)로 광을 공급하는 백라이트 유닛을 구비할 수도 있다.
도 3에 도시된 바와 같이, 표시 패널(DP)은 기판(SUB) 및 기판(SUB) 상에 제공된 복수의 화소들(PXL)을 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 형상에 대응하여 다양한 형상으로 제공될 수 있으며, 예를 글어, 기판(SUB)은 대략적으로 직사각 형상을 갖는 하나의 영역으로 이루어질 수 있다. 그러나, 기판(SUB)에 제공되는 영역의 개수는 이와 다들 수 있으며, 기판(SUB)의 형상은 기판(SUB)에 제공되는 영역에 따라 다른 형상을 가질 수 있다.
기판(SUB)은 유리, 수지(resin)와 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 가요성을 갖는 재료로는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료가 상술한 실시예들에 한정되는 것은 아니다.
기판(SUB)(또는 표시 패널(DP))은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화소들(PXL)이 제공되어 영상을 표시하는 영역이고, 비표시 영역(NDA)은 화소들(PXL)이 제공되지 않는 영역으로 영상이 표시되지 않는 영역일 수 있다.
표시 영역(DA)은 표시 장치(DD)의 표시 영역(DD_DA)에 대응되고, 비표시 영역(NDA)은 표시 장치(DD)의 비표시 영역(DD_NDA)에 대응될 수 있다.
비표시 영역(NDA)에는 화소들(PXL)을 구동하기 위한 구동부 및 상기 화소들(PXL)과 구동부를 연결하는 배선(미도시)의 일부가 제공될 수 있다. 비표시 영역(NDA)은 표시 장치(DD)의 베젤(bezel) 영역에 대응할 수 있다.
화소들(PXL)은 기판(SUB)의 표시 영역(DA)에 제공될 수 있다. 화소들(PXL) 각각은 영상을 표시하는 최소 단위일 수 있다. 화소들(PXL)은 백색광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 화소들(PXL) 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소들(PXL)은 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 화소들(PXL)의 배열 형태는 특별히 한정되는 것은 아니며, 다양한 형태로 배열될 수 있다. 도면에서는 화소들(PXL)이 직사각형 형상을 갖는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 다양한 형상으로 변형될 수 있다. 또한, 화소들(PXL)이 복수 개로 제공될 때 서로 다른 면적(또는 크기)을 갖도록 제공될 수 있다. 예를 들어, 방출하는 광의 색상이 다른 화소들(PXL)의 경우, 각 색상 별로 화소들(PXL)이 다른 면적(또는 크기)이나 다른 형상으로 제공될 수도 있다.
구동부는 배선부를 통해 화소들(PXL) 각각에 신호를 제공하며, 화소들(PXL)의 구동을 제어한다. 도 3에서는 설명의 편의를 위해 배선부가 생략되었으며, 배선부에 대해서는 도 5a 및 도 5b를 참조하여 후술하기로 한다.
표시 패널(DP)은, 도 4a에 도시된 바와 같이, 기판(SUB) 상에 순차적으로 위치한 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 기판(SUB) 상에 제공되며, 복수의 트랜지스터 및 상기 트랜지스터에 접속된 신호 라인들을 포함할 수 있다. 예를 들어, 각 트랜지스터는 반도체층, 게이트 전극, 소스/드레인 전극이 절연층을 사이에 두고 차례로 적층된 형태일 수 있다. 반도체층은 비정질 실리콘(amorphous silicon), 폴리 실리콘(poly silicon), 저온 폴리 실리콘(low temperature poly silicon), 산화물 반도체, 또는 유기 반도체를 포함할 수 있다. 상기 게이트 전극 및 상기 소스/드레인 전극은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 중 하나를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 화소 회로층(PCL)은 적어도 하나 이상의 절연층들을 포함할 수 있다.
화소 회로층(PCL) 상에는 표시 소자층(DPL)이 배치될 수 있다. 표시 소자층(DPL)은 광을 방출하는 발광 소자를 포함할 수 있다. 발광 소자는 예를 들어 무기 발광 재료를 포함하는 무기 발광 소자일 수 있다. 다만, 발광 소자가 이에 한정되는 것은 아니며, 예를 들어, 발광 소자는 유기 발광 다이오드일 수도 있다.
실시예에 따라, 표시 소자층(DPL) 상에는 박막 봉지층이 선택적으로 배치될 수 있다. 박막 봉지층은 봉지 기판이거나 다층막으로 이루어진 봉지막의 형태일 수 있다. 박막 봉지층이 상기 봉지막의 형태인 경우, 무기막 및/또는 유기막을 포함할 수 있다. 예를 들어, 박막 봉지층은 무기막, 유기막, 및 무기막이 차례로 적층된 형태일 수 있다. 박막 봉지층은 외부의 공기 및 수분이 표시 소자층(DPL) 및 화소 회로층(PCL)으로 침투되는 것을 방지할 수 있다.
일 실시에에서, 도 4b에 도시된 바와 같이, 표시 소자층(DPL) 상에는 광 변환 패턴층(LCPL)이 배치될 수 있다. 광 변환 패턴층(LCPL)은 양자점을 이용하여 표시 소자층(DPL)로부터 출사되는 광의 파장(또는, 색상)을 변화시키며, 또한, 컬러 필터를 이용하여 특정 파장(또는, 특정 색상)의 광을 선택적으로 투과시킬 수 있다. 광 변환 패턴층(LCPL)은 표시 소자층(DPL)이 제공하는 베이스면 상에 연속 공정을 통해 형성되거나, 또는 접착층을 이용한 접착 공정을 통해 형성될 수 있다. 광 변환 패턴층(LCPL)에 대해서는 도 9a 및 도 9b를 참조하여 후술하기로 한다.
한편, 광 변환 패턴층(LCPL)이 표시 소자층(DPL)과 별개로 구비되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 표시 소자층(DPL)에 구비된 발광 소자가 양자점을 이용하여 출사되는 광의 파장을 변화시켜 발광하는 발광 소자(퀀텀닷 디스플레이 소자)로 구현될 수도 있다.
일 실시에에서, 도 4c에 도시된 바와 같이, 표시 소자층(DPL) 상에는 입력 감지층(ISL)이 직접 배치될 수 있다. 입력 감지층(ISL)은 표시 장치(DD)의 표시면에 대한 손이나 펜과 같은 외부 매체에 의한 접촉 또는 입력을 감지할 수 있다. 본 발명의 일 실시예에 있어서, "직접 배치된다"는 것은 별도의 점착층(또는 접착층)을 이용하여 부착하는 것을 제외하며, 연속 공정에 의해 형성되는 것을 의미할 수 있다. 다만, 이에 한정되는 것은 아니며, 입력 감지층(ISL)은 접착층을 이용한 접착 공정을 통해 형성될 수 있다. 입력 감지층(ISL)에 대해서는 도 10을 참조하여 후술하기로 한다. 광 변환 패턴층(LCPL)은 입력 감지층(ISL) 상에 선택적으로 배치될 수 있다.
다시 도 2를 참조하면, 표시 패널(DP) 상에는 표시 패널(DP)의 노출면을 보호하기 위한 윈도우(WD)가 제공될 수 있다. 윈도우(WD)는 외부 충격으로부터 표시 패널(DP)을 보호하고, 사용자에게 입력면 및/또는 표시면을 제공할 수 있다. 윈도우(WD)는 광학 투명 점착(또는 접착) 부재(OCA)를 이용하여 표시 패널(DP)과 결합할 수 있다.
윈도우(WD)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층 구조를 가질 수 있다. 이러한 다층 구조는 연속 공정 또는 접착층을 이용한 접착 공정을 통해 형성될 수 있다. 윈도우(WD)는 전체 또는 일부가 가요성(flexibility)을 가질 수 있다.
도 5a 및 도 5b는 도 3의 표시 패널에 포함된 화소에 포함된 구성 요소들의 전기적 연결 관계를 일 실시예에 따라 나타낸 회로도들이다. 도 5a 및 도 5b에는 능동형 표시 장치에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 서로 다른 실시예에 따라 도시하였다. 다만, 본 발명의 실시예가 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 5a 및 도 5b에서는, 도 3에 도시된 각각의 화소(PXL)에 포함된 구성 요소들뿐만 아니라 상기 구성 요소들이 제공되는 영역까지 포괄하여 화소(PXL)로 지칭한다. 실시예에 따라, 도 5a 및 도 5b에 도시된 각각의 화소(PXL)는 도 3의 표시 장치에 구비된 화소들(PXL) 중 어느 하나일 수 있으며, 상기 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 1 내지 도 4c, 도 5a, 및 도 5b를 참조하면, 하나의 화소(PXL, 이하 '화소'라 함)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 구동 회로(PXC)(또는, 화소 회로)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬로 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 구동 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 전기적으로 연결된 제1 전극(ELT1)과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 전기적으로 연결된 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 제1 전극(ELT1)은 애노드 전극일 수 있고, 제2 전극(ELT2)은 캐소드 전극일 수 있다.
일 실시예에서, 발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 전극(ELT1)을 통해 제1 구동 전원(VDD)에 연결되는 제1 단부 및 제2 전극(ELT2)을 통해 제2 구동 전원(VSS)에 연결된 제2 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 상이한 전위의 전압이 각각 공급되는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다. 이러한 유효 광원들이 모여 화소(PXL)의 발광 유닛(EMU)을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 구동 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 구동 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급된 구동 전류는 동일한 방향으로 연결된 발광 소자들(LD)에 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
화소 구동 회로(PXC)는 해당 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 양의 정수)번째 행 및 j(j는 양의 정수)번째 열에 배치되었다고 할 때, 화소(PXL)의 화소 구동 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 실시예에 따라, 화소 구동 회로(PXC)는 도 5a에 도시된 바와 같이 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(PXC)의 구조가 도 5a에 도시된 실시예에 한정되지는 않는다.
우선, 도 5a를 참조하면, 화소 구동 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자(LD)에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)로 공급되는 구동 전류의 양을 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 데이터 라인(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 소스 전극이면 제2 단자는 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 접속될 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
도 5a에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자들(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 화소 구동 회로(PXC)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 화소 구동 회로(PXC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 구동 회로(PXC)는 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)들의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있다.
또한, 도 5a에서는 화소 구동 회로(PXC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 구동 회로(PXC)에 포함된 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다. 또한, 트랜지스터 타입 변경으로 인해 일부 구성 요소들의 접속 위치가 될 수 있으며, 예를 들어, 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극 및 제2 단자 사이에 접속되거나, 발광 유닛(EMU)은 제1 구동 전원(VDD)과 화소 구동 회로(PXC) 사이에 접속될 수 있다.
실시예에 따라, 화소 구동 회로(PXC)는 도 5b에 도시된 실시예와 같이 구성될 수도 있다.
도 5b를 참조하면, 화소 구동 회로(PXC)는, 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 연결될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치된 경우, 해당 화소(PXL)의 화소 구동 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 연결될 수 있다.
또한, 실시예에 따라, 화소 구동 회로(PXC)는 적어도 하나의 다른 스캔 라인에 더 연결될 수도 있다. 예를 들어, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)는 i-1번째 스캔 라인(Si-1) 및/또는 i+1번째 스캔 라인(Si+1)에 더 연결될 수 있다. 또한, 실시예에 따라, 화소 구동 회로(PXC)는 제1 및 제2 구동 전원들(VDD, VSS) 외에도 제3의 전원에 더 연결될 수 있다. 예를 들어, 화소 구동 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다.
화소 구동 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 ~ T7)과, 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자, 일 예로, 소스 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자, 일 예로, 드레인 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)들의 일측 단부에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이러한 제1 트랜지스터(T1)는, 제1 노드(N1)의 전압에 대응하여, 발광 소자(LD)들을 경유하여 제1 구동 전원(VDD)과 제2 구동 전원(VSS)의 사이에 흐르는 구동 전류를 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 화소(PXL)에 연결된 j번째 데이터 라인(Dj)과 제1 트랜지스터(T1)의 소스 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 화소(PXL)에 연결된 i번째 스캔 라인(Si)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 로우 전압)의 스캔 신호가 공급될 때 턴-온되어 j번째 데이터 라인(Dj)을 제1 트랜지스터(T1)의 소스 전극에 전기적으로 연결할 수 있다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, j번째 데이터 라인(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 i번째 스캔 라인(Si)으로부터 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1)를 전기적으로 연결할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)이 인가되는 초기화 전원 라인 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 스캔 라인, 일 예로 i-1번째 스캔 라인(Si-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 스캔 라인(Si-1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호의 최저 전압 레벨보다 낮은 전압 레벨을 가질 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 대응하는 발광 제어 라인, 일 예로 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자들(LD)의 일 단부(또는, 제2 노드(N2)) 사이에 접속될 수 있다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속될 수 있다. 이와 같은 제5 및 제6 트랜지스터(T5, T6)는 i번째 발광 제어 라인(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프될 수 있고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 발광 소자들(LD)의 일 단부와 초기화 전원 라인 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 스캔 라인들 중 어느 하나, 일 예로 i+1번째 스캔 라인(Si+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(Si+1)으로 게이트-온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자들(LD)의 일 단부로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 저장할 수 있다.
도 5b에서는 화소 구동 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 5a 및 도 5b에 도시된 실시예들에 한정되지는 않으며, 해당 화소는 다양한 구조를 가질 수 있다. 또한, 본 발명의 다른 실시예에서, 각 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 구동 회로(PXC)는 생략되고, 발광 유닛(EMU)에 포함된 발광 소자들(LD)의 양 단부는, 각각의 스캔 라인(Si-1, Si, Si+1), 데이터 라인(Dj), 제1 구동 전원(VDD)이 인가되는 제1 전원 라인(PL1), 제2 구동 전원(VSS)이 인가되는 제2 전원 라인(PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 6a, 도 6b, 및 도 6c는 도 3의 표시 패널에 포함된 화소를 개략적으로 도시한 것으로, 도 5a 및 도 5b에 도시된 발광 유닛(EMU)을 기준으로 화소를 상부에서 바라본 개략적인 평면도들이다.
도 3 및 도 6a 내지 도 6c를 참조하면, 표시 패널(DP)은 제1 화소(PXL1)(또는, 제1 화소 영역(PXA1)), 제2 화소(PXL2)(또는, 제2 화소 영역(PXA2)), 및 제3 화소(PXL3)(또는, 제3 화소 영역(PXA3))을 포함할 수 있다. 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 하나의 단위 화소를 구성할 수 있다.
실시예에 따라, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색상들로 발광할 수 있다. 일 예로, 제1 화소(PXL1)는 적색으로 발광하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색으로 발광하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색으로 발광하는 청색 화소일 수 있다. 다만, 단위 화소를 구성하는 화소들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 화소들이 발하는 광의 색상은 다양하게 변경될 수 있다. 실시예에 따라, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색상으로 발광할 수 있다. 예를 들어, 제1, 제2 및 제3 화소들(PXL1, PXL2, PXL3)은 청색으로 발광하는 청색 화소일 수 있다.
제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 상호 실질적으로 동일하거나 유사하므로, 이하에서는, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포괄하여, 제1 화소(PXL1)를 설명한다.
제1 화소(PXL1)는 제1 전극(ELT1), 화소 정의막(PDL)(또는 뱅크), 및 반사 패턴(RMTL)(또는, 반사 부재, 돌출부, 돌출 패턴)을 포함할 수 있다.
제1 전극(ELT1)은 제1 화소 영역(PXA1)의 발광 영역(EA)에 위치할 수 있다. 제1 전극(ELT1)은 발광 영역(EA)으로부터 비발광 영역(NEA)까지 확장될 수도 있다. 제1 전극(ELT1)은 다른 화소의 제1 전극(ELT1)으로부터 이격될 수 있다.
제1 전극(ELT1)은 발광 소자(LD)들에서 방출된 광을 제3 방향(DR3)으로 유도할 수 있다. 이를 위하여 제1 전극(ELT1)은 일정한 반사율을 갖는 도전성 물질(또는 재료)로 구성될 수 있다. 도전성 물질(또는 재료)로는 불투명 금속을 포함할 수 있다. 불투명 금속으로는, 일 예로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 이들의 합금과 같은 금속을 포함할 수 있다.
실시예들에서, 제1 전극(ELT1)은 복수의 전극층들을 포함하는 다중막 구조를 가질 수 있다. 제1 전극(ELT1)은 제3 방향(DR3)으로 순차 적층된 제1 전극층 및 제2 전극층을 포함하고, 제1 전극층 및 제2 전극층 중 하나는 상대적으로 큰 전기전도도(또는, 도전율)를 가지고, 제1 전극층 및 제2 전극층 중 다른 하나는 상대적으로 큰 반사율을 가질 수 있다. 즉, 제1 전극층은 저항(또는, 접촉 저항)을 감소시키기 위해 저저항 물질로 이루어지고, 제2 전극층은 발광 소자들(LD)로부터 방출되는 광을 제3 방향(DR3)으로 진행되게 하기 위해 일정한 반사율을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 전극층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 은(Ag) 및 이들의 합금과 같은 금속을 포함하되, 제2 전극층보다 큰 전기전도도를 가지는 금속(예를 들어, 몰리브덴(Mg))을 포함할 수 있다. 예를 들어, 제2 전극층은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 이들의 합금과 같은 금속을 포함하되, 제1 전극층보다 큰 반사율을 가지는 금속(예를 들어, 알루미늄(Al))을 포함할 수 있다.
실시예에 따라, 제1 전극(ELT1)은 투명 도전성 물질(또는 재료)을 포함할 수 있다. 투명 도전성 물질(또는 재료)로는, 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등이 포함될 수 있다.
화소 정의막(PDL)은 제1 화소 영역(PXA1)의 비발광 영역(NEA)에 위치할 수 있다. 화소 정의막(PDL)은 제1 전극(ELT1)의 가장자리와 부분적으로 중첩할 수 있으나, 이에 한정되는 것은 아니다. 화소 정의 막(PDL)은 발광 영역(EA)을 둘러싸도록 화소(PXL)들 사이에 형성되어, 각각의 화소(PXL)의 발광 영역(EA)을 정의(또는 구획)할 수 있다. 발광 영역(EA)은 화소 정의막(PDL)의 개구(OP)에 대응할 수 있다. 화소 정의막(PDL)은 발광 소자(LD)들을 배치하는 단계에서, 발광 소자(LD)들(예를 들어, 점선으로 도시된 발광 소자)이 비발광 영역(NEA)에 배치되는 것과, 또한, 비발광 영역(NEA)에 발광 소자(LD)들이 제1 전극(ELT1) 및 다른 구성과 연결되어 발생하는 불량(예를 들어, short-circuit)을 방지할 수 있다.
화소 정의막(PDL)은 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 화소 정의막(PDL)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 화소 정의막(PDL)은 현재 공지된 다양한 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 화소 정의막(PDL)은 구성 물질은 다양하게 변경될 수 있다.
일 실시예에서, 화소 정의막(PDL)은 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 화소(PXL)들 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 화소 정의막(PDL)은 투명 물질(또는 재료)을 포함할 수 있다. 투명 물질로는, 일 예로, 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin) 등을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에 따라, 각각의 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 화소 정의막(PDL) 상에는 반사 물질층이 별도로 제공 및/또는 형성될 수도 있다.
반사 패턴(RMTL)은 발광 영역(EA)에 제공될 수 있다. 반사 패턴(RMTL)은 제1 전극(ELT1)과 중첩하며, 오목부(CC)(또는, 개구부)를 형성할 수 있다. 여기서, 오목부(CC)는 반사 패턴(RMTL) 및 화소 정의막(PDL)의 상면보다 오목한(recessed) 부분이거나, 제1 전극(ELT1)을 노출시키는 부분(예를 들어, 반사 패턴(RMTL)의 개구부)일 수 있다. 예를 들어, 반사 패턴(RMTL)은 제1 전극(ELT1)으로부터 제3 방향(DR3)으로 돌출될 수 있다. 이 경우, 반사 패턴(RMTL) 및 화소 정의막(PDL)에 의해 에워싸인 오목부(CC)가 형성되거나 정의될 수 있다.
반사 패턴(RMTL)은 화소 정의막(PDL)으로부터 이격될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 평면도 상에서, 반사 패턴(RMTL)은 화소 정의막(PDL)과 접할 수 있다. 다른 예로, 제1 전극(ELT1)과 유사하게, 평면도 상에서 반사 패턴(RMTL)은 화소 정의막(PDL)과 부분적으로 중첩할 수도 있으며, 이에 대해서는 도 7c를 참조하여 후술하기로 한다.
도 6a에 도시된 바와 같이, 오목부(CC)는 제1 방향(DR1) 및 제2 방향(DR2)과 각각 교차하는 사선 방향들을 따라 배열할 수 있다. 즉, 오목부(CC)는 바둑판(또는, 격자, 모자이크) 형태로 배열될 수 있다. 다만, 이에 한정되는 것은 아니며, 도 6b 및 도 6c에 도시된 바와 같이, 오목부(CC)는 발광 영역(EA) 내에서 제2 방향(DR2)을 따라 배열될 수 있다. 오목부(CC)의 배열은 발광 소자들(LD)의 배열에 따라 달라질 수 있다.
오목부(CC)는 원형, 사각형, 또는 다각형 등의 다양한 평면 형상을 가질 수 있다. 예를 들어, 도 6a 및 도 6b에 도시된 바와 같이, 오목부(CC)는 사각형의 평면 형상을 가지거나, 도 6c에 도시된 바와 같이, 오목부(CC)는 원형의 평면 형상을 가질 수 있다. 오목부(CC)는 삼각형, 육각형, 팔각형 등의 형상을 가질 수도 있으며, 오목부(CC)의 적어도 일부는 곡선으로 구성될 수도 있다. 또한, 오목부(CC)는 폐쇄된 루프를 가지거나, 오목부(CC)의 일부는 개방될 수도 있다(도 6a 참고).
반사 패턴(RMTL)은 발광 소자(LD)들에서 방출된 광을 제3 방향(DR3)으로 유도할 수 있다. 이를 위하여 반사 패턴(RMTL)은 일정한 반사율을 갖는 도전성 물질로 구성될 수 있다. 도전성 물질로는 불투명 금속을 포함하며, 불투명 금속으로는, 일 예로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 이들의 합금과 같은 금속을 포함할 수 있다.
실시예들에서, 반사 패턴(RMTL)은 제1 전극(ELT1)과 동일한 공정을 통해 형성되거나, 제1 전극(ELT1)과 일체로 형성될 수 있다. 예를 들어, 반사 패턴(RMTL)은 제1 전극(ELT1)으로부터 제3 방향(DR3)으로 돌출된 부분일 수 있다. 제1 전극(ELT1)이 순차 적층된 제1 전극층 및 제2 전극층을 포함하는 경우, 반사 패턴(RMTL)은 제2 전극층을 구성하거나 제2 전극층의 제3 방향(DR3)으로 돌출된 부분일 수 있다.
발광 소자들(LD)은 발광 영역(EA)에 제공되되, 발광 소자들(LD) 각각은 오목부(CC) 내에 배치될 수 있다. 제1 화소(PXL1)의 발광 영역(EA)에 제1 발광 소자(LD1)들이 제공되고, 제2 화소(PXL2)의 발광 영역(EA)의 오목부(CC)에 제2 발광 소자(LD2)들이 제공되며, 제3 화소(PXL3)의 발광 영역(EA)에 제3 발광 소자(LD3)들이 제공될 수 있다. 하나의 오목부(CC)에 하나의 발광 소자(LD)가 배치될 수 있다. 즉, 발광 소자(LD) 및 인접한 발광 소자 사이에는 반사 패턴(RMTL)이 배치되고, 반사 패턴(RMTL)은 발광 소자(LD)로부터 방출된 광이 인접한 발광 소자에 대응하는 영역으로 진행하는 것을 방지할 수 있다. 발광 소자(LD)의 구체적인 구성에 대해서는 도 11을 참조하여 후술하기로 한다.
발광 소자(LD)는 오목부(CC)의 가장자리로부터 특정 거리 이내에 위치할 수 있다. 오목부(CC)의 깊이(또는, 반사 패턴(RMTL)의 제3 방향(DR3)으로의 높이)와 발광 소자(LD)의 길이(즉, 발광 소자(LD)의 제3 방향(DR3)으로의 길이)에 따라 상기 특정 거리가 다르게 설정될 수 있으나, 예를 들어, 발광 소자(LD) 및 오목부(CC) 사이의 거리는 발광 소자(LD)의 직경(또는, 제1 방향(DR1) 또는 제2 방향(DR2)으로의 폭)보다 작거나 같을 수 있다.
즉, 반사 패턴(RMTL)은 발광 소자(LD)로부터 특정 거리 이내에서 발광 소자(LD)를 에워싸도록 배치될 수 있다. 이 경우, 발광 소자(LD)로부터 방출된 광이 다른 화소(PXL)(또는, 다른 발광 소자에 대응하는 영역)로 진행하는 것이 방지되고, 다른 화소(PXL)는 원하는 휘도로 발광할 수 있다. 또한, 반사 패턴(RMTL)은 발광 소자(LD)로부터 방출된 광을 제3 방향(DR3)으로 유도함으로써, 화소(PXL)의 출광 효율을 향상시킬 수 있다.
참고로, 화소 정의막(PDL)을 이용하여 반사 패턴(RMTL)에 대응하는 반사 구조물을 형성하는 경우, 오목부(CC)와 같이 상대적으로 작은 영역에서, 상기 반사 구조물은 화소 정의막(PDL)을 구성하는 물질의 특성(예를 들어, 차광 물질의 차광 특성)에 의해 원하는 경사면(즉, 발광 소자(LD)로부터 방출되는 광을 제3 방향(DR3)으로 유도하기 위한 경사각을 가지는 경사면, 또는 표면 프로파일)을 가지기 어려울 수 있다. 또한, 이 경우에도, 화소(PXL)의 출광 효율과 관련하여 반사 패턴(RMTL)이 상기 반사 구조물 상에 배치되어야 할 수 있다.
상술한 바와 같이, 반사 패턴(RMTL)은 발광 소자(LD)로부터 특정 거리 이내에서 발광 소자(LD)를 에워싸도록 배치됨으로써, 화소(PXL)는 원하는 휘도로 발광하며, 또한, 향상된 출광 효율을 가질 수 있다.
도 7a, 도 7b, 및 도 7c는 도 6a의 Ⅰ-Ⅰ'선에 따른 화소의 일 실시예를 나타내는 단면도들이다. 도 7a 내지 도 7c에는 화소 회로층(PCL)에 배치될 수 있는 회로 소자들의 일 예로서, 임의의 트랜지스터(T)(일 예로, 도 5a의 제1 트랜지스터(T1) 또는 도 5b의 제6 트랜지스터(T6))가 도시되었다. 또한, 도 7a, 도 7b, 및 도 7c는 도 6b의 Ⅲ-Ⅲ'선에 따른 단면에 대응할 수 있다.
도 7a 내지 도 7c에서, 전극을 단일막의 전극으로, 복수의 절연층들을 단일막의 절연층으로만 도시하는 등 하나의 화소(PXL)를 단순화하여 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 본 발명의 일 실시예에 있어서, 다른 설명이 없는 한, "동일한 층에 형성 및/또는 제공된다"함은 동일한 공정에서 형성됨을 의미하고, "상이한 층에 형성 및/또는 제공된다" 함은 상이한 공정에서 형성됨을 의미할 수 있다.
도 1 내지 도 3, 도 6a 내지 도 6c, 및 도 7a 내지 도 7c를 참조하면, 기판(SUB) 상에 화소 회로층(PCL) 및 표시 소자층(DPL)(또는, 발광 소자층)이 순차적으로 배치될 수 있다. 실시예에 따라, 화소 회로층(PCL) 및 표시 소자층(DPL)은 표시 패널(DP, 도 3 참조)의 표시 영역(DA)에 전면적으로 형성될 수 있다.
화소 회로층(PCL)은, 버퍼층(BFL), 트랜지스터(T), 및 보호층(PSV)을 포함할 수 있다. 도 7a 내지 도 7c에 도시된 바와 같이, 버퍼층(BFL), 트랜지스터(T), 및 보호층(PSV)은 기판(SUB) 상에 순차적으로 적층될 수 있다.
버퍼층(BFL)은 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 무기 절연막은, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiON), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다. 버퍼층(BFL)이 다중막으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
트랜지스터(T)는 도 5a의 제1 트랜지스터(T1) 또는 도 5b의 제6 트랜지스터(T6)일 수 있다. 도 5a에 도시된 제2 트랜지스터(T2), 도 5b에 도시된 제1 내지 제7 트랜지스터들(T1 ~ T7) 각각의 구조는 트랜지스터(T)의 구조와 실질적으로 동일하거나 유사할 수 있다.
트랜지스터(T)는 반도체 패턴(SCL), 게이트 전극(GE), 제1 단자(ET1), 및 제2 단자(ET2)를 포함할 수 있다. 제1 단자(ET1)는 소스 전극과 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(ET2)는 나머지 전극일 수 있다. 일 예로, 제1 단자(ET1)가 드레인 전극일 경우 제2 단자(ET2)는 소스 전극일 수 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 상에 제공 및/또는 형성될 수 있다. 반도체 패턴(SCL)은 제1 단자(ET1)에 접촉하는 제1 접촉 영역과 제2 단자(ET2)에 접촉하는 제2 접촉 영역을 포함할 수 있다. 제1 접촉 영역과 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 이러한 채널 영역은 해당 트랜지스터(T)의 게이트 전극(GE)과 중첩할 수 있다. 반도체 패턴(SCL)은 비정질 실리콘, 폴리 실리콘, 저온 폴리 실리콘, 산화물 반도체, 또는 유기 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은, 일 예로, 불순물이 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 절연층(GI)은 반도체 패턴(SCL) 상에 제공 및/또는 형성될 수 있다. 게이트 절연층(GI)은 무기 재료를 포함한 무기 절연막일 수 있다. 일 예로, 게이트 절연층(GI)은 버퍼층(BFL)과 동일한 물질을 포함하거나 버퍼층(BFL)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기 절연막으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일막으로 제공될 수 있으나, 적어도 이중막 이상의 다중막으로 제공될 수도 있다.
게이트 전극(GE)은 반도체 패턴(SCL)의 채널 영역과 대응되도록 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI) 상에 제공되어 반도체 패턴(SCL)의 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
게이트 전극(GE) 상에 층간 절연층(ILD)이 제공 및/또는 형성될 수 있다. 층간 절연층(ILD)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 단자(ET1)와 제2 단자(ET2) 각각은 층간 절연층(ILD) 상에 제공 및/또는 형성되며, 게이트 절연층(GI) 및 층간 절연층(ILD)을 순차적으로 관통하는 컨택홀을 통해 반도체 패턴(SCL)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다. 제1 및 제2 단자들(ET1, ET2) 각각은 게이트 전극(GE)과 동일한 물질을 포함하거나, 게이트 전극(GE)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
상술한 실시예에서, 트랜지스터(T)의 제1 및 제2 단자들(ET1, ET2)이 게이트 절연층(GI), 층간 절연층(ILD)을 순차적으로 관통하는 컨택홀을 통해 반도체 패턴(SCL)과 전기적으로 연결된 별개의 전극으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)의 제1 단자(ET1)는 해당 반도체 패턴(SCL)의 채널 영역에 인접한 제1 접촉 영역일 수 있으며, 트랜지스터(T)의 제2 단자(ET2)는 해당 반도체 패턴(SCL)의 채널 영역에 인접한 제2 접촉 영역일 수 있다. 이 경우, 트랜지스터(T)의 제1 단자(ET1)는 브릿지 전극(bridge electrode) 등과 같은 별도의 연결 수단을 통해 발광 소자(LD)에 전기적으로 연결될 수 있다.
도 7a 내지 도 7c에서 트랜지스터(T)가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 트랜지스터(T)의 구조는 다양하게 변경될 수 있다. 예를 들어, 트랜지스터(T)는 바텀 게이트(bottom gate) 구조, 듀얼 게이트 구조, 또는 더블 게이트 구조를 가질 수도 있다.
트랜지스터(T) 상에 보호층(PSV)이 제공 및/또는 형성될 수 있다.
보호층(PSV)은 유기 절연막, 무기 절연막, 또는 무기 절연막 상에 배치된 유기 절연막을 포함하는 형태로 제공될 수 있다. 무기 절연막은, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
보호층(PSV)은 트랜지스터(T)의 제1 단자(ET1)를 노출시키는 제1 컨택홀(CH1)을 포함할 수 있다.
보호층(PSV) 상에 표시 소자층(DPL)이 제공될 수 있다.
표시 소자층(DPL)은 제1 전극(ELT1), 반사 패턴(RMTL), 화소 정의막(PDL), 발광 소자(LD)(또는, 발광 소자들), 절연층(INS), 및 제2 전극(ELT2)을 포함할 수 있다. 제1 전극(ELT1), 반사 패턴(RMTL), 화소 정의막(PDL), 발광 소자(LD), 절연층(INS), 및 제2 전극(ELT2)은 보호층(PSV)(또는, 화소 회로층(PCL)) 상에 순차적으로 배치 또는 형성될 수 있다.
제1 전극(ELT1)은 보호층(PSV) 상에 배치 또는 형성될 수 있다. 제1 전극(ELT1)은 각각의 화소(PXL)의 발광 영역(EA)에 대응하여 배치될 수 있다. 일 실시예에서, 제1 전극(ELT1)은 애노드 전극일 수 있다.
제1 전극(ELT1)은 도 6a 내지 도 6c를 참조하여 설명한 제1 전극(ELT1)과 실질적으로 동일하거나 유사하므로, 제1 전극(ELT1)에 대한 설명은 생략한다.
제1 전극(ELT1)은 보호층(PSV)을 관통하여 트랜지스터(T)의 제1 단자(ET1)를 노출시키는 제1 컨택홀(CH1)을 통해 트랜지스터(T)의 제1 단자(ET1)에 접촉할 수 있다.
반사 패턴(RMTL)은 제1 전극(ELT1) 상에 배치되거나 형성될 수 있다. 반사 패턴(RMTL)은 제1 전극(ELT1)으로부터 제3 방향(DR3)으로 돌출되며, 제1 전극(ELT1) 상에 오목부(CC)를 형성할 수 있다. 오목부(CC)는 반사 패턴(RMTL)의 상면보다 오목한 부분으로, 반사 패턴(RMTL) 및 제1 전극(ELT1)에 의해 오목부(CC)가 형성되거나 정의될 수 있다. 반사 패턴(RMTL)은 도 6a 내지 도 6c를 참조하여 설명한 반사 패턴(RMTL)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 7a 내지 도 7c에서 반사 패턴(RMTL)은 사다리꼴의 단면 형상을 가지는 것으로 도시되어 있으나, 반사 패턴(RMTL)이 이에 한정되는 것은 아니다. 예를 들어, 반사 패턴(RMTL)은 반원, 반타원 등의 단면 형상을 가질 수도 있다.
일 실시예에서, 제1 전극(ELT1)은 반사 패턴(RMTL)보다 큰 전기전도도(또는, 도전율)를 가지고, 반사 패턴(RMTL)은 제1 전극(ELT1)보다 큰 반사율을 가질 수 있다. 즉, 제1 전극(ELT1)은 저항(또는, 접촉 저항)을 감소시키기 위해 저저항 물질로 이루어지고, 반사 패턴(RMTL)은 발광 소자(LD)로부터 방출되는 광을 제3 방향(DR3)으로 진행되게 하기 위해 일정한 반사율을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 전극(ELT1)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 은(Ag) 및 이들의 합금과 같은 금속을 포함하되, 반사 패턴(RMTL)보다 큰 전기전도도를 가지는 금속(예를 들어, 몰리브덴(Mg))을 포함할 수 있다. 예를 들어, 반사 패턴(RMTL)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 이들의 합금과 같은 금속을 포함하되, 제1 전극(ELT1)보다 큰 반사율을 가지는 금속(예를 들어, 알루미늄(Al))을 포함할 수 있다. 반사 패턴(RMTL)은 제1 전극(ELT1)과 함께 애노드 전극(또는, 다중막 구조의 애노드 전극)을 구성할 수 있다.
화소 정의막(PDL)은 비발광 영역(NEA)에서 보호층(PSV) 및 제1 전극(ELT1) 상에 배치 또는 형성될 수 있다. 화소 정의막(PDL)은 비발광 영역(NEA)에서 제1 전극(ELT1)의 가장자리와 부분적으로 중첩할 수 있다. 화소 정의막(PDL)은 도 6a 내지 도 6c를 참조하여 설명한 화소 정의막(PDL)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
실시예에 따라, 화소 정의막(PDL)은 비발광 영역(NEA)에서 스페이서를 더 포함할 수 있다. 스페이서는 비발광 영역(NEA)에서 화소 정의막(PDL)으로부터 제3 방향(DR3)으로 돌출되며, 표시 패널(DP, 도 3 참고)의 제조 과정에서 이용되는 마스크 등을 화소 회로층(PCL)(또는, 표시 소자층(DPL))으로부터 이격시킬 수 있다.
일 실시예에서, 도 7a에 도시된 바와 같이, 화소 정의막(PDL)은 반사 패턴(RMTL)으로부터 이격될 수 있다. 이 경우, 기판(SUB)(또는, 보호층(PSV))을 기준으로 화소 정의막(PDL)의 측면(즉, 발광 영역(EA)을 정의하는 측면)의 경사각은, 반사 패턴(RMTL)의 측면(즉, 오목부(CC)에 대응하는 측면)의 경사각과 다를 수 있다. 예를 들어, 화소 정의막(PDL)의 측면의 경사각은 반사 패턴(RMTL)의 측면의 경사각보다 작을 수 있다. 예를 들어, 반사 패턴(RMTL)의 측면의 경사각(또는, 테이퍼 앵글)은 약 60도 내지 약 85도, 또는, 약 70도 내지 약 75도일 수 있다. 앞서 설명한 바와 같이, 화소 정의막(PDL)이 차광 물질을 포함하는 경우 화소 정의막(PDL)의 측면은 상대적으로 완만하게 형성되며, 반사 패턴(RMTL)의 측면은 발광 소자(LD)로부터 방출된 광을 제3 방향(DR3)으로 유도하기 위해 상대적으로 가파르게 형성될 수 있다.
다른 실시예에서, 도 7c에 도시된 바와 같이, 화소 정의막(PDL)은 반사 패턴(RMTL)과 중첩할 수도 있다. 예를 들어, 반사 패턴(RMTL)은, 제1 전극(ELT1)과 유사하게, 비발광 영역(NEA)까지 연장할 수 있으며, 이 경우, 화소 정의막(PDL)은 비발광 영역(NEA)에서 반사 패턴(RMTL) 상에 위치하거나 반사 패턴(RMTL)의 가장자리를 커버할 수 있다.
발광 소자(LD)는 발광 영역(EA)에서 제1 전극(ELT1) 상에 배치되며, 오목부(CC) 내에 위치할 수 있다. 발광 소자(LD)는 제3 방향(DR3)으로 반사 패턴(RMTL)의 돌출된 부분과 중첩하지 않으며, 발광 소자(LD)는 반사 패턴(RMTL)의 측면으로부터 이격될 수 있다.
발광 소자(LD)는 제1 전극(ELT1)과 접촉하거나 전기적으로 연결되는 제2 반도체층(13), 상기 제2 반도체층(13) 상에 배치되는 활성층(12), 및 상기 활성층(12) 상에 배치되며 제2 전극(ELT2)과 전기적으로 연결되는 제1 반도체층(11)을 포함할 수 있다. 활성층(12)에서 전자-전공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 발광 소자(LD)의 구체적인 구성(즉, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13))에 대해서는 도 11을 참조하여 후술한다.
일 실시예에서, 제1 전극(ELT1)(또는, 보호층(PSV), 기판(SUB))을 기준으로, 반사 패턴(RMTL)의 상면의 높이(H1)는 발광 소자(LD)의 활성층(12)의 높이(H2)보다 클 수 있다. 예를 들어, 제1 전극(ELT1)의 상면을 기준으로 활성층(12)의 높이(H2)는 약 1μm 이고, 반사 패턴(RMTL)의 상면의 높이(H1)는 약 2um 일 수 있다. 발광 소자(LD) 및 반사 패턴(RMTL) 사이의 거리와 반사 패턴(RMTL)의 측면의 경사각에 따라 반사 패턴(RMTL)의 상면의 높이(H1)가 달라질 수 있으나, 반사 패턴(RMTL)의 상면의 높이(H1)는 활성층(12)의 높이(H2)보다 약 1.5배 이상 크거나, 활성층(12)의 높이(H2)보다 약 0.5μm 이상 클 수 있다.
반사 패턴(RMTL)의 상면의 높이(H1)는 화소 정의막(PDL)의 측면의 높이(즉, 발광 영역(EA)을 정의하는 측면에 인접한 화소 정의막(PDL)의 상면의 높이, 약 1.8μm)보다 크며, 스페이서를 포함하는 화소 정의막(PDL)의 전체 높이(H3)(예를 들어, 약 3μm 내지 약 4μm)보다는 작을 수 있다. 또한, 반사 패턴(RMTL)의 제3 방향(DR3)으로의 두께(즉, 반사 패턴(RMTL)의 상면의 높이(H1))는 발광 소자(LD)의 제3 방향(DR3)으로 두께(예를 들어, 약 3μm 내지 약 5μm)보다 작을 수 있다.
절연층(INS)(또는, 평탄화층)은 화소 정의막(PDL), 제1 전극(ELT1), 반사 패턴(RMTL), 및 발광 소자(LD)를 커버하도록 기판(SUB) 상에 전면적으로 제공되거나 형성될 수 있다. 절연층(INS)은 화소 정의막(PDL)과 반사 패턴(RMTL) 사이의 빈 공간, 반사 패턴(RMTL)(또는, 반사 패턴(RMTL)의 측면)과 발광 소자(LD) 사이의 빈 공간을 채우는 형태로 제공될 수 있다. 이러한 절연층(INS)은 발광 소자(LD)의 측면이 반사 패턴(RMTL) 또는 다른 도전성 물질(예를 들어, 제2 전극(ELT2))과 접촉하는 것을 방지할 수 있다. 또한, 절연층(INS)은 제1 전극(ELT1) 및 반사 패턴(RMTL)을 커버하여 제1 전극(ELT1)과 제2 전극(ELT2) 간의 전기적 단락을 방지할 수도 있다. 이를 위해 절연층(INS)은 유기 재료를 포함하는 절연 물질을 포함할 수 있다.
절연층(INS)에는 발광 소자(LD)의 제1 반도체층(11)을 노출시키는 제2 컨택홀(CH2)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 도 7b에 도시된 바와 같이, 절연층(INS)의 두께는 발광 소자(LD)의 제3 방향(DR3)으로의 두께보다 작거나 같으며, 절연층(INS)은 제1 반도체층(11)을 노출시킬 수도 있다.
제2 전극(ELT2)(또는, 공통 전극)은 절연층(INS)(및 발광 소자(LD)) 상에 제공 및/또는 형성될 수 있다. 도 7a에 도시된 바와 같이, 제2 전극(ELT2)은 제2 컨택홀(CH2)을 통해 발광 소자(LD)의 제1 반도체층(11)에 연결되거나, 도 7b에 도시된 바와 같이, 제2 전극(ELT2)은 발광 소자(LD)의 제1 반도체층(11)에 직접적으로 접촉될 수 있다.
제2 전극(ELT2)은 화소 정의막(PDL) 상에도 제공되거나 배치될 수 있으며, 제2 전극(ELT2)은 기판(SUB) 상에 전면적으로 제공될 수 있다. 제2 전극(ELT2)은 화소(PXL)와 그에 인접한 화소들(예를 들어, 도 6a 내지 도 6c에 도시된 제1 내지 제3 화소들(PXL1 ~ PXL3))에 공통으로 제공되는 공통층일 수 있다. 일 실시예에서, 제2 전극(ELT2)은 캐소드 전극일 수 있다. 제2 전극(ELT2)이 제2 구동 전원(VSS, 도 5a 및 도 5b 참고)과 접속되어 상기 제2 구동 전원(VSS)의 전압이 상기 제2 전극(ELT2)으로 전달될 수 있다.
제2 전극(ELT2)은 발광 소자(LD)로부터 방출된 광이 손실없이 제3 방향(DR3)으로 진행되도록 하기 위하여 다양한 투명 도전성 물질(또는 재료)로 구성될 수 있다. 일 예로, 제2 전극(ELT2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO) 등을 비롯한 다양한 투명 도전성 물질(또는 재료) 중 적어도 하나를 포함하며, 소정의 투광도(또는 투과도)를 만족하도록 실질적으로 투명 또는 반투명하게 구성될 수 있다. 다만, 제2 전극(ELT2)의 재료가 상술한 실시예에 한정되는 것은 아니다.
실시예에 따라, 제2 전극(ELT2) 상에는 박막 봉지층(또는, 인캡층)이 제공 및/또는 형성될 수 있다. 박막 봉지층은 유기 절연막, 무기 절연막, 또는 무기 절연막 상에 배치된 유기 절연막을 포함하는 형태로 제공될 수 있다. 박막 봉지층은 제3 방향(DR3)으로 진행되는 광의 손실을 최소화하기 위하여 투명 절연 물질로 구성될 수 있다.
상술한 바와 같이, 반사 패턴(RMTL)은 발광 영역(EA)에서 제1 전극(ELT1)으로부터 제3 방향(DR3)으로 돌출되어, 제1 전극(ELT1) 상에 오목부(CC)를 형성하며, 발광 소자(LD)는 오목부(CC) 내에 배치될 수 있다. 제1 전극(ELT1)의 상면을 기준으로 반사 패턴(RMTL)의 높이(H1)는 발광 소자(LD)의 활성층(12)의 높이보다 높게 설정되며, 반사 패턴(RMTL)은 활성층(12)에서 방출된 광(특히, 사선 방향이나 수평 방향으로 방출된 광)을 제3 방향(DR3)으로 반사시킴으로써, 인접한 화소들 간에 광 간섭을 방지하고 화소(PXL)의 출광 효율을 향상시킬 수 있다.
또한, 반사 패턴(RMTL)은 화소 정의막(PDL)이 형성되기 이전에 제1 전극(ELT1) 상에 직접적으로 형성되므로(또한, 제1 전극(ELT1)을 형성하는 공정을 통해 반사 패턴(RMTL)도 동시에 형성될 수 있으므로), 반사 패턴(RMTL)을 형성하기 위한 추가 공정(또는, 마스크)이 필요하지 않을 수 있다. 즉, 반사 패턴(RMTL)을 포함하는 표시 패널(DP, 도 3 참고)의 제조 공정이 단순화될 수 있다. 제조 공정에 대해서는 도 12a 내지 도 12e를 참조하여 후술하기로 한다.
도 8a는 도 6a의 Ⅱ-Ⅱ'선에 따른 화소의 비교 실시예를 나타내는 단면도이다. 도 8b, 도 8c, 및 도 8d는 도 6a의 Ⅱ-Ⅱ'선에 따른 화소의 일 실시예를 나타내는 단면도들이다. 도 8a 내지 도 8d에는, 설명의 편의상, 표시 소자층(DPL)(특히, 제1 전극(ELT1), 반사 패턴(RMTL), 화소 정의막(PDL), 및 발광 소자(LD))을 중심으로 화소가 간략하게 도시되었다.
도 3, 도 6a, 도 7a 내지 도 7c, 및 도 8a 내지 도 8d를 참조하면, 도 8a의 비교 실시예에 따른 화소와 비교하여, 도 8b 내지 도 8d의 화소는 반사 패턴(RMTL)을 더 포함할 수 있다.
도 8a에 도시된 바와 같이, 반사 패턴(RMTL)이 존재하지 않는 경우, 발광 소자(LD)(또는, 발광 소자(LD)의 활성층(12))로부터 방출된 광은 사선 방향(DR_D)으로 진행할 수 있다.
예를 들어, 발광 소자(LD)가 화소 정의막(PDL)에 인접하여 배치되는 경우, 발광 소자(LD)로부터 방출된 광 중 일부는 화소 정의막(PDL)에 의해 차단될 수 있다. 예를 들어, 도 6a에 도시된 Ⅱ-Ⅱ'선을 기준으로 제1 화소(PXL1) 내 제1 발광 소자(LD1)로부터 방출되어 제1 방향(DR1)의 반대 방향에 대응하여 진행하는 광은 화소 정의막(PDL)에 의해 차단될 수 있다. 다만, 반사 패턴(RMTL)이 존재하지 않는 경우, 또한, 화소 정의막(PDL)이 발광 소자(LD)로부터 이격된 경우, 제1 화소(PXL1) 내 제1 발광 소자(LD1)로부터 방출되어 제1 방향(DR1)에 대응하여 진행하는 광은 화소 정의막(PDL)에 의해 차단되지 못하고, 제2 화소(PXL2)까지 진행할 수 있다. 이 경우, 제2 화소(PXL2)가 원하는 휘도와는 다른 휘도로 발광할 수 있다.
도 8b에 도시된 바와 같이, 반사 패턴(RMTL)이 제1 전극(ELT1)을 노출시키는 개구(OP)를 포함하는 경우, 반사 패턴(RMTL), 제1 전극(ELT1) 및 화소 정의막(PDL)에 의해 오목부(CC)가 형성되거나 정의되며, 발광 소자(LD)는 오목부(CC) 내에 위치할 수 있다. 이 경우, 발광 소자(LD)(또는, 발광 소자(LD)의 활성층(12))로부터 방출된 광 중 일부는 반사 패턴(RMTL)에 의해 제3 방향(DR3)에 대응하는 방향(DR_R)으로 반사될 수 있다. 따라서, 제1 화소(PXL1)에서 방출되는 광이 제2 화소(PXL2)로 진행하는 것이 방지될 수 있다. 또한, 반사 패턴(RMTL)에 의해 제1 화소(PXL1)로부터 실질적으로 제3 방향(DR3)으로 진행하는 광의 양이 증가하므로, 출광 효율이 향상될 수 있다.
도 8b에서, 반사 패턴(RMTL)에 제1 전극(ELT1)을 노출시키는 개구(OP)가 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니다.
도 8c에 도시된 바와 같이, 반사 패턴(RMTL)은 제1 전극(ELT1)과 완전 중첩하는 제1 부분(RMTL_P1)과 제1 부분(RMTL_P1)으로부터 제3 방향(DR3)으로 돌출된 제2 부분(RMTL_P2)을 포함할 수도 있다. 즉, 반사 패턴(RMTL)은 개구(OP) 대신에 오목부(CC)를 포함할 수도 있다. 이 경우, 화소 정의막(PDL)은 반사 패턴(RMTL)을 부분적으로 커버할 수도 있다. 발광 소자(LD)(또는, 발광 소자(LD)의 제2 반도체층(13))는 반사 패턴(RMTL)과 직접적으로 접촉할 수 있다. 반사 패턴(RMTL)은 발광 소자(LD)와 본딩 결합하는 본딩 메탈일 수 있다. 예를 들어, 반사 패턴(RMTL)은 구리(Cu)를 포함할 수 있다.
도 12a 내지 도 12e를 참조하여 후술하겠지만, 제1 전극(ELT1) 및 반사 패턴(RMTL)은 하나의 마스크(예를 들어, 하프톤 마스크)를 이용하여 일괄 패터닝(또는, 일괄 식각)될 수 있으며, 반사 패턴(RMTL)의 두께, 식각 시간 등에 따라 반사 패턴(RMTL)의 일부만이 식각될 수도 있다. 이 경우, 반사 패턴(RMTL)의 제1 부분(RMTL_P1)이 형성될 수 있다. 이와 달리, 제1 전극(ELT1)이 부분적으로 식각되어 제1 전극(ELT1)에도 오목한 부분이 형성될 수도 있다.
일 실시예에서, 도 8d에 도시된 바와 같이, 제1 전극(ELT1)과 반사 패턴(RMTL)은 일체로 형성될 수도 있다. 예를 들어, 제1 전극(ELT1) 및 반사 패턴(RMTL)은 동일한 물질을 포함할 수도 있다. 이 경우, 반사 패턴(RMTL)은 제1 전극(ELT1)의 볼록부(CV)(즉, 제3 방향(DR3)으로 볼록한 부분)일 수 있으며, 오목부(CC)는 제1 전극(ELT1)에 의해 정의되거나 형성될 수도 있다.
도 8c 및 도 8d를 참조하여 설명한 제1 전극(ELT1) 및 반사 패턴(RMTL)은 도 6a 내지 도 6c, 및 도 7a 내지 도 7c의 실시예들에 적용될 수 있다.
도 9a 및 도 9b는 도 6a의 Ⅰ-Ⅰ'선에 따른 화소의 다른 실시예를 나타내는 단면도들이다. 도 9a 및 도 9b는 도 7a에 대응한다.
도 4a, 도 4b, 도 6a, 도 7a, 도 9a, 및 도 9b를 참조하면, 표시 소자층(DPL) 상에 광 변환 패턴층(LCPL)(또는, 상부 기판)이 배치될 수 있다. 광 변환 패턴층(LCPL)은 표시 장치(DD, 도 2 참고)의 윈도우(WD, 도 2 참고)일 수도 있다. 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)은 도 7a 내지 도 7c를 참조하여 설명한 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 9a 및 도 9b의 실시예들은 광 변환 패턴층(LCPL)의 위치, 형성 순서 및/또는 형상 등과 관련하여 서로 다른 실시예를 나타낸다. 이에, 도 9a 및 도 9b에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예와 상이한 점을 중심으로 설명한다.
먼저, 도 9a를 참조하면, 광 변환 패턴층(LCPL)은 커버층(CVL)을 포함할 수 있다. 커버층(CVL)은 발광 영역(EA)과 비발광 영역(NEA)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자(LD)로 유입되는 것을 차단할 수 있다. 커버층(CVL)은 적어도 하나의 무기 절연막 또는 적어도 하나의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다.
실시예에 따라, 커버층(CVL)은 광 변환 패턴층(LCPL)과 표시 소자층(DPL) 사이의 접착력을 강화하기 위한 투명한 점착층(또는 접착층), 일 예로, 광학용 투명 접착층(Otically Clear Adhesive)일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에 따라, 커버층(CVL)은 발광 소자(LD)에서 방출되어 광 변환 패턴층(LCPL)으로 진행하는 광의 굴절률을 변환하여 화소(PXL, 도 6a 참고)의 발광 휘도를 향상시키기 위한 굴절률 변환층일 수도 있다. 또 다른 실시예에 따라, 커버층(CVL)은 열 및/또는 광 경화성 수지로 이루어져 액상 형태로 표시 소자층(DPL) 상에 코팅된 후, 열 및/또는 광을 이용한 경화 공정에 의해 경화될 수도 있다.
광 변환 패턴층(LCPL)은 광 변환 패턴 및 베이스 층(BSL)을 포함하고, 광 변환 패턴은 컬러 변환층(CCL) 및 컬러 필터(CF)를 포함할 수 있다.
베이스 층(BSL)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 베이스 층(BSL)은 기판(SUB)과 동일한 물질로 구성되거나, 또는 기판(SUB)과 상이한 물질로 구성될 수도 있다.
광 변환 패턴은 대응하는 표시 소자층(DPL)과 마주보도록 베이스 층(BSL)의 일면 상에 배치될 수 있다.
컬러 변환층(CCL)은 특정 색상에 대응하는 색 변환 입자들(QD)을 포함할 수 있다. 컬러 필터(CF)는 상기 특정 색상의 광을 선택적으로 투과시킬 수 있다.
색 변환 입자들(QD)은 발광 소자(LD)와 마주보도록 베이스 층(BSL)의 일면 상에 배치되며, 상기 발광 소자(LD)에서 방출되는 광을 특정 색의 광으로 변환할 수 있다. 일 예로, 화소(PXL)가 적색 화소인 경우, 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 광(또는 제1 색의 광)을 적색의 광(또는 제2 색의 광)으로 변환하는 적색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다. 또한, 화소(PXL)가 녹색 화소인 경우, 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 광을 녹색의 광(또는 제3 색의 광)으로 변환하는 녹색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수 있다. 추가적으로, 화소(PXL)가 청색 화소인 경우, 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 광을 청색의 광(또는 제4 색의 광)으로 변환하는 청색 퀀텀 닷의 색 변환 입자들(QD)을 포함할 수도 있다. 실시예에 따라, 화소(PXL)는 색 변환 입자들(QD)을 포함한 컬러 변환층(CCL)을 대신하여 광 산란 입자들을 포함하는 광 산란층을 포함할 수도 있다. 일 예로, 발광 소자(LD)가 청색 계열의 광을 방출하는 경우, 상기 화소(PXL)는 광 산란 입자들을 포함하는 광 산란층을 포함할 수도 있다. 상술한 광 산란층은 실시예에 따라 생략될 수도 있다. 다른 실시예에 따라, 화소(PXL)는 컬러 변환층(CCL)을 대신하여 투명 폴리머를 포함할 수도 있다.
컬러 필터(CF)는 화소(PXL)의 컬러 변환층(CCL)의 일면 상에 배치되며, 컬러 변환층(CCL)에서 변환된 특정 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 화소(PXL)가 적색 화소인 경우, 컬러 필터(CF)는 적색 컬러 필터를 포함할 수 있다. 또한, 화소(PXL)가 녹색 화소인 경우, 컬러 필터(CF)는 녹색 컬러 필터를 포함할 수 있다. 또한, 화소(PXL)가 청색 화소인 경우, 컬러 필터(CF)는 청색 컬러 필터를 포함할 수 있다.
컬러 변환층(CCL)과 컬러 필터(CF)를 포함한 광 변환 패턴은 화소(PXL)의 발광 영역(EA)에 위치할 수 있다.
광 변환 패턴에 인접하게 제1 차광 패턴(LBP1)이 위치할 수 있다. 제1 차광 패턴(LBP1)은 비발광 영역(NEA)에 위치한 구성들, 일 예로, 트랜지스터(T)를 포함한 화소 회로와 중첩하도록 베이스 층(BSL)의 일면 상에 제공될 수 있다. 제1 차광 패턴(LBP1)은 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 현재 공지된 적어도 하나의 차광성 재료), 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있다.
실시예에 따라, 제1 차광 패턴(LBP1)은 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 서로 상이한 색의 광을 선택적으로 투과하는 적어도 두 개 이상의 컬러 필터가 중첩된 다중막의 형태로 제공될 수도 있다. 일 예로, 제1 차광 패턴(LBP1)은 적색 컬러 필터, 상기 적색 컬러 필터 상에 위치하여 상기 적색 컬러 필터와 중첩하는 녹색 컬러 필터, 및 상기 녹색 컬러 필터 상에 위치하여 상기 녹색 컬러 필터와 중첩하는 청색 컬러 필터를 포함하는 형태로 제공될 수도 있다. 즉, 상기 제1 차광 패턴(LBP1)은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터가 순차적으로 적층된 구조물의 형태로 제공될 수 있다. 이 경우, 비발광 영역(NEA)에서 상기 적색 컬러 필터, 상기 녹색 컬러 필터, 및 상기 청색 컬러 필터는 광의 투과를 차단하는 제1 차광 패턴(LBP1)으로 활용될 수 있다.
실시예에 따라, 제1 차광 패턴(LBP1) 상에는 제2 차광 패턴(LBP2)이 배치될 수 있다. 제1 차광 패턴(LBP1)과 제2 차광 패턴(LBP2)은 동일한 물질을 포함할 수 있다. 일 예로, 제1 차광 패턴(LBP1)과 제2 차광 패턴(LBP2)은 블랙 매트릭스일 수 있다.
다음으로, 도 9b를 참조하면, 커버층(CVL) 상에 차광 패턴(LBP)이 제공될 수 있다.
차광 패턴(LBP)은 화소(PXL)와 그에 인접한 화소들 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지하는 차광 물질을 포함할 수 있다. 이 경우, 차광 패턴(LBP)은 블랙 매트릭스일 수 있다. 차광 패턴(LBP)은 인접한 화소들 각각에서 방출되는 광의 혼색을 방지할 수 있다. 실시예에 따라, 차광 패턴(LBP)은 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 발광 영역(EA)에 위치한 발광 소자(LD)에서 방출된 광을 표시 장치(DD, 도 2 참고)의 화상 표시 방향으로 더욱 진행되게 하여 발광 소자(LD)의 출광 효율을 향상시킬 수 있다.
상술한 차광 패턴(LBP)은 발광 영역(EA)을 제외한 비발광 영역(NEA)에 제공될 수 있다. 차광 패턴(LBP)은 커버층(CVL) 상에 위치하여 컬러 변환층(CCL)이 공급(또는 투입)되어야 할 발광 영역(EA)을 최종적으로 정의하는 댐 구조물일 수 있다. 일 예로, 차광 패턴(LBP)에 의해 화소(PXL)의 발광 영역(EA)이 최종적으로 구획됨으로써 상기 발광 영역(EA)에 목적하는 양 및/또는 종류의 색 변환 입자들(QD)을 포함한 컬러 변환층(CCL)이 공급(또는 투입)될 수 있다.
컬러 변환층(CCL)은 차광 패턴(LBP)에 의해 둘러싸인 공간을 채우는 형태로 제공될 수 있다.
컬러 변환층(CCL) 및 차광 패턴(LBP) 상에는 제1 절연층(INS1)이 전면적으로 제공 및/또는 형성될 수 있다.
제1 절연층(INS1)은 그 하부에 위치한 구성들, 일 예로, 컬러 변환층(CCL) 및 차광 패턴(LBP)을 커버하는 보호층일 수 있다. 제1 절연층(INS1)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있으나, 제1 절연층(INS1)의 재료가 상술한 실시예들에 한정되는 것은 아니다. 실시예에 따라, 제1 절연층(INS1)은 생략될 수도 있다.
컬러 변환층(CCL)과 중첩하도록(또는 대응하도록) 제1 절연층(INS1)의 일면 상에 컬러 필터(CF)가 제공될 수 있다. 컬러 필터(CF)는 제1 절연층(INS1)을 사이에 두고 컬러 변환층(CCL) 상에 위치하여 상기 컬러 변환층(CCL)에서 변환된 특정 색의 광을 표시 장치(DD)의 화상 표시 방향으로 선택적으로 투과시킬 수 있다.
컬러 필터(CF) 및 제1 절연층(INS1) 상에는 제2 절연층(INS2)이 전면적으로 제공되거나 형성될 수 있다. 제2 절연층(INS2)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 실시예에 따라, 제2 절연층(INS2)은 그 하부에 배치된 구성들에 의한 단차를 완화시키는 평탄화층일 수도 있다.
상술한 바와 같이, 본 발명의 일 실시예에 화소(PXL)는 발광 소자(LD) 상에 배치된 광 변환 패턴층(LCPL)을 더 포함하며, 상기 광 변환 패턴층(LCPL)을 통해 우수한 색 재현성을 갖는 광을 출사함으로써 출광 효율을 향상시킬 수 있다.
도 10은 도 6a의 Ⅰ-Ⅰ'선에 따른 화소의 또 다른 실시예를 나타내는 단면도이다. 도 10은 도 7a에 대응한다.
도 4a, 도 4c, 도 6a, 도 7a, 및 도 10을 참조하면, 표시 소자층(DPL) 상에 입력 감지층(ISL)이 배치될 수 있다. 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)은 도 7a 내지 도 7c를 참조하여 설명한 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
입력 감지층(ISL)은 커버층(CVL), 센서 전극(SP), 제2 버퍼층(BFL2), 제1 굴절층(LRF)(또는, 저굴절률 평탄층), 및 제2 굴절층(HRF)(또는, 고굴절률 평탄층)을 포함할 수 있다.
커버층(CVL)은 발광 영역(EA)과 비발광 영역(NEA)을 전체적으로 커버하여 외부로부터 수분 또는 습기 등이 발광 소자(LD)로 유입되는 것을 차단할 수 있다.
센서 전극(SP)은 비발광 영역(NEA)에서 커버층(CVL) 상에 배치될 수 있다. 센서 전극(SP)은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다.
단층구조의 센서 전극(SP)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 센서 전극(SP)은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 센서 전극(SP)은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수도 있다.
센서 전극(SP)은 평면상 메쉬 패턴(또는, 메쉬 구조)를 가질 수 있다. 센서 전극(SP)이 메쉬 패턴으로 표시 소자층(DPL) 상에 직접 배치되는 경우, 표시 장치(DD, 도 1 참고)의 가요성이 향상될 수 있다. 또한, 메쉬 패턴으로 구현된 센서 전극(SP)이 비발광 영역(NEA)에만 배치되는 경우, 발광 영역(EA)에서 방출되는 광이 센서 전극(SP)에 의해 차단되는 것이 최소화되고, 센서 전극(SP)이 사용자에게 시인되는 것이 방지될 수 있다.
제1 굴절층(LRF)은 비발광 영역(NEA)에서 센서 전극(SP) 및 커버층(CVL) 상에 배치되며, 센서 전극(SP)을 커버할 수 있다.
제1 굴절층(LRF)은 발광 영역(EA)에서 커버층(CVL)을 노출시키는 홀을 포함할 수 있다. 제1 굴절층(LRF)에 형성된 홀은 발광 영역(EA)에 대응하며, 평면도 상에서, 상기 홀의 크기는 발광 영역(EA)보다 크며, 센서 전극(SP)의 메쉬 홀(즉, 메쉬 패턴에 포함된 홀)보다 작을 수 있다.
제1 굴절층(LRF)은 커버층(CVL)의 상부면을 기준으로 경사진 측면을 가질 수 있다. 제1 굴절층(LRF)의 측면은, 제2 굴절층(HRF)과의 관계에서, 전반사면을 구성할 수 있다.
제1 굴절층(LRF)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 굴절층(LRF)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질을 포함하는 단일막으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니며, 예를 들어, 제1 굴절층(LRF)은 아크릴계 투명 유기막으로 형성될 수 있다.
제2 굴절층(HRF)은 제1 굴절층(LRF) 및 커버층(CVL) 상에 직접적으로 배치될 수 있다. 제2 굴절층(HRF)은 커버층(CVL) 상에 전면적으로 배치될 수 있다.
제2 굴절층(HRF)은 제1 굴절층(LRF)의 굴절률보다 큰 굴절률을 가질 수 있다.
제2 굴절층(HRF)은 유기 물질을 포함할 수 있다. 예를 들어, 제2 굴절층(HRF)은 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아미드 수지, 폴리이미드 수지 등 유기 물질을 포함하는 단일막으로 형성될 수 있으나, 제2 굴절층(HRF)은 제1 굴절층(LRF)보다 높은 굴절률을 갖는 유기 물질이라면 이에 한정되지 않는다.
발광 소자(LD)로부터 방출된 광 중 일부는 커버층(CVL) 및 제2 굴절층(HRF)을 투과하여 제1 굴절층(LRF)의 측면에 입사될 수 있다. 제2 굴절층(HRF) 및 제1 굴절층(LRF) 간의 굴절률 차이(또는, 굴절률 비)에 의해 제1 굴절층(LRF)의 측면에서 광은 제3 방향(DR3)에 대응하는 방향으로 모두 반사(또는, 전반사)될 수 있다. 따라서, 출광 효율이 향상될 수 있다.
제2 굴절층(HRF) 및 제1 굴절층(LRF) 간의 굴절률 차이는 약 0.2 내지 0.4 일 수 있다. 즉, 제2 굴절층(HRF)의 굴절률은 제1 굴절층(LRF)의 굴절률보다 약 0.2 내지 0.4만큼 클 수 있다. 예를 들어, 제1 굴절층(LRF)의 굴절률은 약 1.3 내지 1.6 이내, 또는 약 1.5이고, 제2 굴절층(HRF)의 굴절률은 약 1.5 이상, 약 1.6 내지 1.9 이내, 또는, 약 1.8일 수 있다.
제1 굴절층(LRF)의 측면의 경사각(또는, 테이퍼 각)은 약 60도 내지 85도, 또는, 약 70도 내지 75도일 수 있다. 일 실시예에서, 제1 굴절층(LRF)의 제3 방향(DR3)으로의 두께는 약 1㎛ 내지 3㎛, 1.5㎛ 내지 2.5㎛, 또는 약 1.8㎛ 내지 2㎛ 일 수 있다.
상술한 바와 같이, 표시 소자층(DPL) 상에 입력 감지층(ISL)이 배치되어 손이나 펜과 같은 외부 매체의 의한 접촉 또는 입력을 감지할 수 있다. 또한, 입력 감지층(ISL)에 제1 굴절층(LRF) 및 제2 굴절층(HRF)에 의한 광 경로 제어 구조물이 형성되어, 화소(PXL, 도 6a 참고)의 출광 효율이 보다 향상될 수 있다.
도 11은 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 도시한 도면이다.
도 11을 참조하면, 발광 소자(LD)는 제1 반도체층(11), 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제2 반도체층(13), 활성층(12), 및 제1 반도체층(11)이 순차적으로 적층된 발광 적층체(10)를 구현할 수 있다.
발광 소자(LD)는 일 방향으로 연장된 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 연장 방향을 따라 제1 단부(EP1)(또는 하 단부)와 제2 단부(EP2)(또는 상 단부)를 포함할 수 있다. 일 실시예에서, 길이(L) 방향은 제3 방향(DR3)과 평행할 수 있다. 발광 소자(LD)의 제1 단부(EP1)(또는 하 단부)에는 제1 반도체층(11)과 제2 반도체층(13) 중 어느 하나의 반도체층이 위치할 수 있고, 발광 소자(LD)의 제2 단부(EP2)(또는 상단부)에는 제1 반도체층(11)과 제2 반도체층(13) 중 나머지 반도체층이 위치할 수 있다. 일 예로, 발광 소자(LD)의 제1 단부(EP1)(또는 하 단부)에는 제2 반도체층(13)이 위치할 수 있고, 발광 소자(LD)의 제2 단부(EP2)(또는 상 단부)에는 제1 반도체층(11)이 위치할 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 가질 수 있다. 또한, 발광 소자(LD)는 길이(L) 방향으로 짧은(즉, 종횡비가 1보다 작은) 로드 형상, 또는 바 형상을 가질 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 단부(EP1)의 직경(D1)과 제2 단부(EP2)의 직경(D2)이 서로 상이한 기둥 형상을 가질 수 있다. 일 예로, 발광 소자(LD)는 제1 단부(EP1)의 직경(D1)이 제2 단부(EP2)의 직경(D2)보다 작은 기둥 형상을 가질 수 있다. 발광 소자(LD)는 길이(L) 방향(또는 제3 방향(DR3))을 따라 상부로 향할수록 직경이 증가하는 타원형의 기둥 형상을 가질 수 있다.
길이(L) 방향으로의 발광 소자(LD)의 길이(L)는 제1 단부(EP1)의 직경(D1, 제1 횡단면의 폭) 및 제2 단부(EP2)의 직경(D2, 제2 횡단면의 폭) 보다 클 수도 있고 작을 수도 있다. 일 예로, 발광 소자(LD)의 길이(L)는 제1 단부(EP1)의 직경(D1)보다 크고 제2 단부(EP2)의 직경(D2)보다 작을 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라 발광 소자(LD)의 길이(L)는 제1 단부(EP1)의 직경(D1)과 동일하거나 또는 제2 단부(EP2)의 직경(D2)과 동일할 수도 있다. 상술한 발광 소자(LD)는 일 예로 나노 스케일(nano scale) 내지 마이크로 스케일(micro scale) 정도의 직경 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)를 포함할 수 있다.
발광 소자(LD)의 크기는 발광 소자(LD)가 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 다양하게 변경될 수 있다.
제2 반도체층(13)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다. 일 실시예에서, 제2 반도체층(13)은 제2 도전성의 도펀트(또는 p형 도펀트)가 도핑된 질화갈륨(GaN) 반도체 물질을 포함할 수 있다. 제2 반도체층(13)은 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)과 접촉하는 상부 면과 외부로 노출된 하부 면을 포함할 수 있다.
활성층(12)은 제2 반도체층(13) 상에 배치되며, 단일 또는 다중 양자 우물(quantum well) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer, 미도시), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double hetero structure)를 사용할 수 있다. 본 발명의 일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)의 상부 및/또는 하부에는 도전성의 도펀트가 도핑된 클래드층(clad layer, 미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제2 반도체층(13)과 접촉하는 제1 면과 제1 반도체층(11)과 접촉하는 제2 면을 포함할 수 있다.
발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2) 각각에 대응하는 신호(또는 전압)이 인가되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소(PXL)를 비롯한 다양한 발광 장치의 광원(또는 발광원)으로 이용할 수 있다.
제1 반도체층(11)은 활성층(12) 상에 배치되며, 제2 반도체층(13)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다. 일 실시예에서, 제1 반도체층(11)은 제1 도전성의 도펀트(또는 n형 도펀트)가 도핑된 질화갈륨(GaN) 반도체 물질을 포함할 수 있다. 제1 반도체층(11)은 발광 소자(LD)의 길이(L) 방향을 따라 활성층(12)과 접촉하는 하부 면과 외부로 노출된 상부 면을 포함할 수 있다. 제1 반도체층(11)의 상부 면은 발광 소자(LD)의 제2 단부(EP2)(또는 상 단부)일 수 있다.
일 실시예에서, 제2 반도체층(13)과 제1 반도체층(11)은 발광 소자(LD)의 길이(L) 방향(또는 제3 방향(DR3))으로 서로 상이한 두께를 가질 수 있다. 일 예로, 발광 소자(LD)의 길이(L) 방향(또는 제3 방향(DR3))을 따라 제1 반도체층(11)이 제2 반도체층(13)보다 상대적으로 두꺼운 두께를 가질 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)은 제1 반도체층(11)의 상부 면 보다 제2 반도체층(13)의 하부 면에 더 인접하게 위치할 수 있다.
한편, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로, 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 상기 제2 반도체층(13)의 하부에 배치되는 추가 전극(미도시, 이하 '제1 추가 전극'이라 함)을 더 포함할 수도 있다. 또한, 다른 실시예에 따라, 발광 소자(LD)는 제1 반도체층(11)의 상부에 배치되는 하나의 다른 추가 전극(미도시, 이하 '제2 추가 전극'이라 함)을 더 포함할 수도 있다.
제1 및 제2 추가 전극들 각각은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 추가 전극들은 쇼트키(schottky) 컨택 전극일 수도 있다. 제1 및 제2 추가 전극들은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 추가 전극들은, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 본 발명이 이에 한정되지 않는다. 실시예에 따라, 제1 및 제2 추가 전극들은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다.
제1 및 제2 추가 전극들에 포함된 물질은 서로 동일하거나 상이할 수 있다. 제1 및 제2 추가 전극들은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성된 광은 제1 및 제2 추가 전극들 각각을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 실시예에 따라, 발광 소자(LD)에서 생성된 광이 제1 및 제2 추가 전극들을 투과하지 않고 발광 소자(LD)의 양 단부(EP1, EP2)를 제외한 영역을 통해 해당 발광 소자(LD)의 외부로 방출되는 경우 제1 및 제2 추가 전극들은 불투명 금속을 포함할 수도 있다.
일 실시예에서, 발광 소자(LD)는 절연막(14)을 더 포함할 수 있다. 다만, 실시예에 따라, 절연막(14)은 생략될 수도 있으며, 발광 적층체(10)의 일부만을 덮도록 제공될 수도 있다.
절연막(14)은, 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하게 배치되는 경우, 절연막(14)은 발광 소자들(LD) 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 전도성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(14)의 구비 여부가 한정되지는 않는다.
절연막(14)은 제2 반도체층(13), 활성층(12), 및 제1 반도체층(11)을 포함한 발광 적층체(10)의 외주면을 전체적으로 둘러싸는 형태로 제공될 수 있다.
상술한 실시예에서, 절연막(14)이 제2 반도체층(13), 활성층(12), 및 제1 반도체층(11) 각각의 외주면을 전체적으로 둘러싸는 형태로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 발광 소자(LD)가 제1 추가 전극을 포함하는 경우, 절연막(14)은 제1 추가 전극, 제2 반도체층(13), 활성층(12), 및 제1 반도체층(11) 각각의 외주면을 전체적으로 둘러쌀 수 있다. 또한, 다른 실시예에 따라, 절연막(14)은 상기 제1 추가 전극의 외주면을 전체적으로 둘러싸지 않거나 상기 제1 추가 전극의 외주면의 일부만을 둘러싸고 상기 제1 추가 전극의 외주면의 나머지를 둘러싸지 않을 수도 있다. 또한, 실시예에 따라, 발광 소자(LD)의 제1 단부(EP1)(또는 하 단부)에 제1 추가 전극이 배치되고, 발광 소자(LD)의 제2 단부(EP2)(또는 상 단부)에 제2 추가 전극이 배치될 경우, 절연막(14)은 상기 제1 및 제2 추가 전극들 각각의 적어도 일 영역을 노출할 수도 있다.
절연막(14)은 투명 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 산화 타이타늄(TiOx), 산화 하프늄(HfOx), 티탄스트론튬 산화물 (SrTiOx), 코발트 산화물(CoxOy), 마그네슘 산화물(MgO), 아연 산화물(ZnO), 루세늄 산화물(RuOx), 니켈 산화물(NiO), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 가돌리늄 산화물(GdOx), 지르코늄 산화물(ZrOx), 갈륨 산화물(GaOx), 바나듐 산화물(VxOy), ZnO:Al, ZnO:B, InxOy:H, 니오븀 산화물(NbxOy), 플루오린화 마그네슘(MgFx), 플루오린화 알루미늄(AlFx), Alucone 고분자 필름, 타이타늄 질화물(TiN), 탄탈 질화물(TaN), 알루미늄 질화물(AlNx), 질화갈륨(GaN), 텅스텐 질화물(WN), 하프늄 질화물(HfN), 나이오븀 질화물(NbN), 가돌리늄 질화물(GdN), 지르코늄 질화물(ZrN), 바나듐 질화물(VN) 등으로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 본 발명이 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 상기 절연막(14)의 재료로 사용될 수 있다.
절연막(14)은 단일막의 형태로 제공되거나 적어도 이중막을 포함한 다중막의 형태로 제공될 수 있다. 일 예로, 절연막(14)이 순차적으로 적층된 제1 레이어와 제2 레이어를 포함한 이중막으로 구성될 경우, 상기 제1 레이어와 상기 제2 레이어는 서로 상이한 물질(또는 재료)로 구성될 수 있으며, 상이한 공정으로 형성될 수 있다. 실시예에 따라, 상기 제1 레이어와 상기 제2 레이어는 동일한 물질을 포함할 수도 있다.
한편, 발광 소자(LD)는 절연막(14)의 외주면을 둘러싸는 반사 부재(15)를 더 포함할 수 있다.
반사 부재(15)는 발광 소자(LD)에서 방출된 광을 화상 표시 방향으로 진행되게 하면서 특정 영역으로 집중되게 하기 위하여 소정의 반사율을 갖는 재료로 구성될 수 있다. 일 예로, 반사 부재(15)는 소정의 반사율을 갖는 도전성 물질(또는 재료)로 구성될 수 있다. 반사 부재(15)는 불투명 금속을 포함할 수 있다. 반사 부재(15)는 반사 패턴(RMTL) 또는 제1 전극(ELT1)과 동일한 물질을 포함하거나 상기 제1 전극(ELT1)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
일 실시예에서, 반사 부재(15)는 발광 소자(LD)의 활성층(12)에서 방출된 광을 특정 영역으로 시준하기 위하여 제3 방향(DR3)에 경사진 사선 방향으로 일정한 기울기를 가질 수 있다. 상술한 바와 같이, 발광 소자(LD)가 길이(L) 방향(또는 제3 방향(DR3))을 따라 상부로 향할수록 직경이 증가하는 타원형의 기둥 형상을 가지므로, 발광 적층체(10)의 외주면을 둘러싸는 절연막(14) 및 상기 절연막(14)의 외주면을 둘러싸는 반사 부재(15)는 단면 상에서 볼 때 일정한 기울기를 가질 수 있다. 특히, 반사 부재(15)가 일정한 기울기를 갖는 경우, 발광 소자(LD)의 활성층(12)에서 방출된 광이 상기 반사 부재(15)에 의해 반사되어 특정 영역으로만 집중될 수 있다. 즉, 반사 부재(15)는 발광 소자(LD)의 활성층(12)으로부터 방사상(또는 방사형)으로 방출되는 광을 특정 영역으로 집중시킬 수 있다.
상술한 반사 부재(15)는 절연막(14)의 일부를 노출하도록 절연막(14)의 외주면을 부분적으로 둘러쌀 수 있다. 이때, 반사 부재(15)의 제3 방향(DR3)으로의 높이(h)는 발광 소자(LD)의 길이(L)보다 작을 수 있다. 반사 부재(15)의 일 단부(또는 하 단부)는 발광 소자(LD)의 제1 단부(EP1)와 동일 선상(또는 동일 면상)에 위치할 수 있고, 반사 부재(15)의 타 단부(또는 상 단부)는 제3 방향(DR3)으로 발광 소자(LD)의 제2 단부(EP2) 보다 아래에 위치할 수 있다.
발광 소자(LD)에서, 서로 상이한 타입의 반도체층으로 포함한 제2 반도체층(13)과 제1 반도체층(11)은 해당 발광 소자(LD)의 길이(L) 방향(또는 제3 방향(DR3))으로 서로 마주보도록 위치할 수 있다. 제2 반도체층(13)은 발광 소자(LD)의 제1 단부(EP1)(또는 하 단부)에 위치하고, 제1 반도체층(11)은 해당 발광 소자(LD)의 제2 단부(EP2)(또는 상 단부)에 위치할 수 있다. 발광 소자(LD)는 제2 반도체층(13), 활성층(12), 및 제1 반도체층(11)이 길이(L) 방향(또는 제3 방향(DR3))으로 순차적으로 적층된 버티컬 구조의 발광 소자일 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원(또는 광원)으로 이용될 수 있다.
도 12a 내지 도 12e는 도 7a의 화소의 제조 방법을 순차적으로 나타낸 단면도들이다. 도 12a 내지 도 12e에는, 설명의 편의상, 표시 소자층(DPL, 도 7a 참고)을 중심으로 화소가 간략하게 도시되었다.
이하에서는, 도 12a 내지 도 12e를 참조하여 도 7a에 도시된 일 실시예에 따른 화소를 제조 방법에 따라 순차적으로 설명한다.
본 명세서에서, 단면도에 따라 화소의 제조 단계가 차례로 수행되는 것으로 설명하지만, 발명의 사상이 변경되지 않는 한, 연속하여 수행되는 것으로 도시한 일부 단계들이 동시에 수행되거나, 각 단계의 순서가 변경되거나, 일부 단계가 생략되거나, 또는 각 단계 사이에 다른 단계가 더 포함될 수 있음을 자명하다.
도 7a 및 도 12a를 참조하면, 보호층(PSV)(또는, 기판(SUB)) 상에 제1 전극층(ELTL1)(또는, 제1 도전층) 및 제2 전극층(ELTL2)(또는, 제2 도전층)이 순차적으로 형성된다. 제2 전극층(ELTL2)의 두께(즉, 높이(H1))는 제1 전극층(ELTL1)의 두께보다 클 수 있으나, 이에 한정되는 것은 아니다.
이후, 하프톤 마스크를 이용하여 제1 전극층(ELTL1) 및 제2 전극층(ELTL2)으로부터 도 12b에 도시된 제1 전극(ELT1) 및 반사 패턴(RMTL)을 형성하거나 패터닝할 수 있다.
도 12a 및 도 12b를 참조하면, 발광 영역(EA)은 제1 영역(A1) 및 제2 영역(A2)을 포함하며, 제1 영역(A1)은 반사 패턴(RMTL)에 대응하고, 제2 영역(A2)은 제1 영역(A1)을 제외한 발광 영역(EA)의 나머지 영역일 수 있다. 이 경우, 예를 들어, 하프톤 마스크는 비발광 영역(NEA)의 일부에 대응하는 광투과부와, 발광 영역(EA)의 제1 영역(A1)에 대응하는 광차단부와, 발광 영역(EA)의 제2 영역(A2)에 대응하는 반투과부를 포함할 수 있다. 광투과부는 노광시 조사되는 광을 투과시키고, 차단부는 상기 광을 차단하며, 반투과부는 상기 광의 일부만을 차단할 수 있다. 광투과부, 광차단부, 및 반투과에서 투과되는 광량의 차이를 이용하여, 제1 전극(ELT1) 및 반사 패턴(RMTL)이 일괄 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 전극(ELT1)에 대응하는 제1 마스크를 이용하여 1차적으로 제1 전극층(ELTL1)과 제2 전극층(ELTL2)을 식각하여 제1 전극(ELT1)이 형성되고, 반사 패턴(RMTL)에 대응하는 제2 마스크를 이용하여 2차적으로 제2 전극층(ELTL2)을 추가로 식각하여 반사 패턴(RMTL)이 형성될 수도 있다.
하나의 하프톤 마스크를 이용하여 제1 전극(ELT1) 및 반사 패턴(RMTL)이 동시에 형성되는 경우, 반사 패턴(RMTL)을 형성하기 위한 추가 공정(또는, 마스크)이 필요하지 않을 수 있다. 즉, 반사 패턴(RMTL)을 포함하는 표시 패널(DP, 도 3 참고)의 제조 공정이 단순화될 수 있다.
한편, 반사 패턴(RMTL)의 두께, 식각 시간 등에 따라 반사 패턴(RMTL)의 일부만이 식각되거나(도 8c 참고), 제1 전극(ELT1)이 부분적으로 더 식각 될 수도 있다. 즉, 제1 전극(ELT1)이 반사 패턴(RMTL)에 의해 노출되지 않거나, 반사 패턴(RMTL)에 의해 노출된 제1 전극(ELT1)의 일부가 더 식각될 수도 있다.
이후, 도 12c에 도시된 바와 같이, 화소 정의막(PDL)이 비발광 영역(NEA)에서 보호층(PSV) 및 제1 전극(ELT1) 상에 배치 또는 형성될 수 있다. 화소 정의막(PDL)은 반사 패턴(RMTL)(또는, 반사 패턴(RMTL)의 측면)으로부터 이격될 수 있다.
이후, 도 12d에 도시된 바와 같이, 발광 소자(LD)가 발광 영역(EA)의 오목부(CC)에 제공될 수 있다. 예를 들어, 캐리어 기판 상에 바둑판 형태로 배열된 발광 소자들을 포함하는 발광 소자 어레이를 이용하여, 발광 소자(LD)가 발광 영역(EA)의 오목부(CC)에 배치될 수 있으며, 이후, 발광 소자(LD)의 제2 반도체층(13) 또는 제1 전극(ELT1)(또는, 이들에 인접한 영역)에 레이저 또는 열을 가함으로써 발광 소자(LD)가 제1 전극(ELT1)에 결합(bonding)될 수 있다. 발광 소자(LD)의 본딩 이후에 캐리어 기판(및 비발광 영역(NEA)에 대응하며 본딩되지 못한 발광 소자)은 제거될 수 있다.
이후, 도 12e에 도시된 바와 같이, 절연층(INS)이 화소 정의막(PDL), 제1 전극(ELT1), 반사 패턴(RMTL), 및 발광 소자(LD)를 커버하도록 기판(SUB) 상에 전면적으로 형성될 수 있다. 절연층(INS)은 화소 정의막(PDL)과 반사 패턴(RMTL) 사이의 빈 공간, 반사 패턴(RMTL)(또는, 반사 패턴(RMTL)의 측면)과 발광 소자(LD) 사이의 빈 공간을 채울 수 있다.
실시예에 따라, 발광 소자(LD)의 제1 반도체층(11)을 노출시키는 제2 컨택홀(CH2)이 절연층(INS)에 형성될 수 있다.
이후, 도 7a에 도시된 바와 같이, 제2 전극(ELT2)이 절연층(INS) 및 발광 소자(LD) 상에 형성될 수 있다. 제2 전극(ELT2)은 제2 컨택홀(CH2)을 통해 발광 소자(LD)의 제1 반도체층(11)에 연결될 수 있다.
상술한 바와 같이, 제1 전극(ELT1) 및 반사 패턴(RMTL)은 하나의 마스크(예를 들어, 하프톤 마스크)를 이용하여 일괄 패터닝될 수 있다. 따라서, 반사 패턴(RMTL)을 형성하기 위한 추가 공정(또는, 마스크)이 요구되지 않으며, 반사 패턴(RMTL)을 포함하는 표시 패널(DP, 도 3 참고)의 제조 공정이 단순화될 수 있다.
도 13 내지 도 16은 본 발명의 실시예들에 따른 표시 장치의 적용예를 나타내는 도면들이다.
먼저 도 1 및 도 13을 참조하면, 표시 장치(DD)는 디스플레이부(1220) 및 스트랩부(1240)를 포함한 스마트 와치(1200)에 적용될 수 있다.
스마트 와치(1200)는 웨어러블 전자 장치로서, 스트랩부(1240)가 사용자의 손목에 장착되는 구조를 가질 수 있다. 여기서, 디스플레이부(1220)에는 표시 장치(DD)가 적용되어, 시간 정보를 포함한 이미지 데이터가 사용자에게 제공될 수 있다.
도 1 및 도 14를 참조하면, 표시 장치(DD)는 오토모티브 디스플레이(1300, automotive display)에 적용될 수 있다. 여기서, 오토모티브 디스플레이(1300)는 차량 내외부에 구비되어 이미지 데이터를 제공하는 전자 장치를 의미할 수 있다.
예를 들어, 표시 장치(DD)는 차량에 구비된, 인포테인먼트 패널(1310, infortainment panel), 클러스터(1320, cluster), 코-드라이버 디스플레이(1330, co-driver display), 헤드-업 디스플레이(1340, head-up display), 사이드 미러 디스플레이(1350, side mirror display), 및 리어-시트 디스플레이(rear seat display) 중 적어도 어느 하나에 적용될 수 있다.
도 1 및 도 15를 참조하면, 표시 장치(DD)는 프레임(170) 및 렌즈부(171)를 포함하는 스마트 글라스에 적용될 수 있다. 스마트 글라스는 사용자의 얼굴에 착용가능한 웨어러블 전자 장치로서, 프레임(170)의 일부가 폴딩되거나 언폴딩되는 구조일 수 있다. 예를 들면, 스마트 글라스는 증강 현실(AR; Augmented Reality)용 웨어러블 장치일 수 있다.
프레임(170)은 렌즈부(171)를 지지하는 하우징(170b) 및 사용자의 착용을 위한 다리부(170a)를 포함할 수 있다. 다리부(170a)는 힌지에 의해 하우징(170b)에 연결되어 폴딩되거나 언폴딩될 수 있다.
프레임(170)에는 배터리, 터치 패드, 마이크, 카메라 등이 내장될 수 있다. 또한, 프레임(170)에는 광을 출력하는 프로젝터, 광 신호 등을 제어하는 프로세서 등이 내장될 수 있다.
렌즈부(171)는 광을 투과시키거나 광을 반사시키는 광학 부재일 수 있다. 렌즈부(171)는 유리, 투명한 합성 수지 등을 포함할 수 있다.
또한, 렌즈부(171)는 프레임(170)의 프로젝터에서 송출된 광 신호에 의한 영상을 렌즈부(171)의 후면(예를 들면, 사용자 눈을 향하는 방향의 면)에 의해 반사시켜 사용자의 눈에서 인식할 수 있게 할 수 있다. 예를 들면, 사용자는 도면에 도시된 바와 같이, 렌즈부(171)에 표시된 시간, 날짜 등의 정보를 인식할 수 있다. 즉, 렌즈부(171)는 일종의 표시 장치로서, 표시 장치(DD)는 렌즈부(171)에 적용될 수 있다.
도 1 및 도 16을 참조하면, 표시 장치(DD)는 헤드 장착 밴드(180) 및 디스플레이 수납 케이스(181)를 포함하는 헤드 작창형 디스플레이(HMD; Head Mounted Display)에 적용될 수 있다. 헤드 장착형 디스플레이는 사용자의 머리에 착용가능한 웨어러블 전자 장치이다.
헤드 장착 밴드(180)는 디스플레이 수납 케이스(181)에 연결되어, 디스플레이 수납 케이스(181)를 고정시키는 부분이다. 도면에서, 헤드 장착 밴드(180)는 사용자의 머리 상면과 양측면을 둘러쌀 수 있는 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 헤드 장착 밴드(180)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태로 형성될 수도 있다.
디스플레이 수납 케이스(181)는 표시 장치(DD)를 수납하며, 적어도 하나의 렌즈를 포함할 수 있다. 적어도 하나의 렌즈는 사용자에게 영상을 제공하는 부분이다. 예를 들면, 디스플레이 수납 케이스(181)에 구현되는 좌안 렌즈 및 우안 렌즈에는 표시 장치(DD)가 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
CC: 오목부
CCL: 컬러 변환 패턴
CF: 컬러 필터
CVL: 커버층
DD: 표시 장치
DP: 표시 패널
DPL: 표시 소자층
ELT1, ELT2: 제1 및 제2 전극
HRF: 제2 굴절층
INS: 절연층
ISL: 입력 감지층
LCPL: 광 변환 패턴층
LD: 발광 소자
LRF: 제1 굴절층
OP: 개구
PXL: 화소
PCL: 화소 회로층
PDL: 화소 정의막
PSV: 보호층
QD: 색 변환 입자들
RMTL: 반사 패턴
SP: 센서 전극
SUB: 기판
WD: 윈도우
11: 제1 반도체층
12: 활성층
13: 제2 반도체층
14: 절연막
15: 반사 부재

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 전극;
    비발광 영역에서 상기 기판 상에 배치되며 발광 영역을 정의하는 화소 정의막;
    상기 발광 영역 내에서 상기 제1 전극으로부터 상부로 돌출되어 상기 제1 전극 상에 오목부를 형성하는 반사 패턴;
    상기 오목부 내에 배치되며, 상기 제1 전극과 전기적으로 연결되는 발광 소자; 및
    상기 발광 소자 상에 배치되며, 상기 발광 소자와 전기적으로 연결되는 제2 전극을 포함하고,
    평면도 상에서, 상기 반사 패턴은 상기 화소 정의막과 중첩하지 않는, 표시 장치.
  2. 제1 항에 있어서, 상기 반사 패턴은 상기 화소 정의막으로부터 이격되는, 표시 장치.
  3. 제1 항에 있어서, 상기 반사 패턴은 상기 발광 소자로부터 방출된 광을 반사시키는 금속을 포함하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 반사 패턴 및 상기 제2 전극 사이에 배치되는 절연층을 더 포함하고,
    상기 오목부에 대응하는 상기 반사 패턴의 측면은 상기 발광 소자로부터 이격되며,
    상기 절연층은 상기 반사 패턴의 상기 측면 및 상기 발광 소자 사이의 공간과 상기 반사 패턴 및 상기 화소 정의막 사이의 공간에 채워지는, 표시 장치.
  5. 제1 항에 있어서, 상기 발광 소자는,
    상기 제1 전극과 전기적으로 연결되는 제2 반도체층,
    상기 제2 전극과 전기적으로 연결되는 제1 반도체층, 및
    상기 제2 반도체층 및 상기 제1 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제1 전극을 기준으로, 상기 반사 패턴의 상면의 높이는 상기 활성층의 높이보다 큰, 표시 장치.
  6. 제5 항에 있어서, 상기 반사 패턴의 두께는 상기 발광 소자의 두께보다 작은, 표시 장치.
  7. 제1 항에 있어서, 상기 기판을 기준으로, 상기 오목부에 대응하는 상기 반사 패턴의 측면의 경사각은 상기 화소 정의막의 측면의 경사각과 다른, 표시 장치.
  8. 제1 항에 있어서, 상기 오목부는 평면상에서 상기 반사 패턴에 의해 정의되며, 상기 오목부는 원형, 사각형, 또는 다각형의 평면 형상을 가지는, 표시 장치.
  9. 제1 항에 있어서, 상기 오목부의 일부는 평면상 상기 화소 정의막에 의해 정의되는, 표시 장치.
  10. 제1 항에 있어서, 상기 제1 전극은 상기 반사 패턴보다 큰 전기전도도를 가지는 물질을 포함하는, 표시 장치.
  11. 제10 항에 있어서, 상기 반사 패턴은 상기 제1 전극을 노출시키는 개구를 포함하며,
    상기 오목부는 상기 반사 패턴의 상기 개구 및 상기 제1 전극에 의해 정의되는, 표시 장치.
  12. 제10 항에 있어서, 상기 반사 패턴은 평면상 상기 제1 전극과 완전 중첩하는 제1 부분과, 상기 제1 부분으로부터 상부로 돌출된 제2 부분을 포함하고,
    상기 발광 소자는 상기 반사 패턴의 상기 제1 부분 상에 배치되는, 표시 장치.
  13. 제1 항에 있어서, 상기 반사 패턴은 상기 제1 전극과 일체로 형성되는, 표시 장치.
  14. 제1 항에 있어서,
    상기 발광 영역과 대응되도록 상기 발광 소자 상에 위치한 광 변환 패턴; 및
    상기 비발광 영역과 대응되도록 상기 화소 정의막 상에 위치하는 차광 패턴을 더 포함하는, 표시 장치.
  15. 제14 항에 있어서, 상기 광 변환 패턴은,
    상기 발광 소자에서 방출되는 제1 색의 광을 제2 색의 광으로 변환하는 컬러 변환층; 및
    상기 컬러 변환층 상에 위치하며 상기 제2 색의 광을 선택적으로 투과시키는 컬러 필터를 포함하는, 표시 장치.
  16. 제1 항에 있어서,
    상기 제2 상기 비발광 영역에서 상기 제2 전극 상에 배치되는 센서 전극;
    상기 센서 전극을 커버하되 상기 발광 영역에 대응하는 개구를 포함하는 제1 굴절층; 및
    상기 제1 굴절층 상에 배치되며 상기 제1 굴절층의 상기 개구에 채워지는 제2 굴절층을 더 포함하는, 표시 장치.
  17. 기판;
    상기 기판 상에 배치되는 제1 전극;
    상기 제1 전극으로부터 상부로 돌출되어 상기 제1 전극 상에 오목부를 형성하는 반사 패턴;
    비발광 영역에서 상기 제1 전극 및 상기 반사 패턴 상에 배치되며 발광 영역을 정의하는 화소 정의막;
    상기 오목부 내에 배치되며, 상기 제1 전극과 전기적으로 연결되는 발광 소자; 및
    상기 발광 소자 상에 배치되며, 상기 발광 소자와 전기적으로 연결되는 제2 전극을 포함하는, 표시 장치.
  18. 제17 항에 있어서,
    상기 반사 패턴 및 상기 제2 전극 사이에 배치되는 절연층을 더 포함하고,
    상기 오목부에 대응하는 상기 반사 패턴의 측면은 상기 발광 소자로부터 이격되며,
    상기 절연층은 상기 반사 패턴의 상기 측면 및 상기 발광 소자 사이의 공간과 상기 반사 패턴 및 상기 화소 정의막 사이의 공간에 채워지는, 표시 장치.
  19. 제17 항에 있어서, 상기 발광 소자는,
    상기 제1 전극과 전기적으로 연결되는 제2 반도체층,
    상기 제2 전극과 전기적으로 연결되는 제1 반도체층, 및
    상기 제1 반도체층 및 상기 제2 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제1 전극을 기준으로, 상기 반사 패턴의 상면의 높이는 상기 활성층의 높이보다 크고,
    상기 반사 패턴의 두께는 상기 발광 소자의 두께보다 작은, 표시 장치.
  20. 기판;
    상기 기판 상에 배치되고, 발광 영역 내에서 상기 기판을 향하여 오목한(recessed) 오목부를 포함하는 제1 전극;
    비발광 영역에서 상기 기판 및 상기 제1 전극 상에 배치되며 상기 발광 영역을 정의하는 화소 정의막;
    상기 오목부 내에 배치되며, 상기 제1 전극과 전기적으로 연결되는 발광 소자; 및
    상기 발광 소자 상에 배치되며, 상기 발광 소자와 전기적으로 연결되는 제2 전극을 포함하는, 표시 장치.
KR1020210056824A 2021-04-30 2021-04-30 표시 장치 KR20220149872A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210056824A KR20220149872A (ko) 2021-04-30 2021-04-30 표시 장치
CN202210218271.9A CN115274772A (zh) 2021-04-30 2022-03-04 显示装置
US17/691,350 US20220352132A1 (en) 2021-04-30 2022-03-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056824A KR20220149872A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220149872A true KR20220149872A (ko) 2022-11-09

Family

ID=83758521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056824A KR20220149872A (ko) 2021-04-30 2021-04-30 표시 장치

Country Status (3)

Country Link
US (1) US20220352132A1 (ko)
KR (1) KR20220149872A (ko)
CN (1) CN115274772A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12130005B2 (en) 2022-07-02 2024-10-29 Tactotek Oy Optically functional multilayer structure and related method of manufacture
US11817534B1 (en) * 2022-07-02 2023-11-14 Tactotek Oy Optically functional multilayer structure and related method of manufacture

Also Published As

Publication number Publication date
US20220352132A1 (en) 2022-11-03
CN115274772A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
KR20210004006A (ko) 표시장치
CN114429973A (zh) 显示装置
KR20220149872A (ko) 표시 장치
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
US20230060443A1 (en) Display device
US20240170605A1 (en) Apparatus and method for manufacturing display device
KR20220000451A (ko) 헤드 마운트 표시 장치 및 이를 이용한 컨텐츠 제공 방법
CN115280507A (zh) 显示装置和用于制造该显示装置的方法
US20220199725A1 (en) Display device and manufacturing method thereof
US11482576B2 (en) Display device
CN116547806A (zh) 显示装置及其制造方法
KR20230020627A (ko) 표시 장치
KR20230094244A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230022336A (ko) 표시 장치
KR20220091701A (ko) 표시 장치
KR20220007818A (ko) 표시 장치
US12063816B2 (en) Display device and method of manufacturing the same
KR20220149890A (ko) 표시 장치 및 그의 제조 방법
US20240096903A1 (en) Display device and method of manufacturing the same
KR20240038891A (ko) 표시 장치
KR20220139510A (ko) 표시 장치 및 그의 제조 방법
KR20230016133A (ko) 표시 장치
KR20230126247A (ko) 화소 및 이를 포함한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination