[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210004006A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20210004006A
KR20210004006A KR1020190079643A KR20190079643A KR20210004006A KR 20210004006 A KR20210004006 A KR 20210004006A KR 1020190079643 A KR1020190079643 A KR 1020190079643A KR 20190079643 A KR20190079643 A KR 20190079643A KR 20210004006 A KR20210004006 A KR 20210004006A
Authority
KR
South Korea
Prior art keywords
layer
light
refractive index
refractive
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020190079643A
Other languages
English (en)
Inventor
김형준
박지련
안치욱
지미란
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190079643A priority Critical patent/KR20210004006A/ko
Priority to US16/814,833 priority patent/US11258049B2/en
Priority to EP20183238.3A priority patent/EP3761368A1/en
Priority to CN202010625542.3A priority patent/CN112186007A/zh
Publication of KR20210004006A publication Critical patent/KR20210004006A/ko
Priority to US17/676,035 priority patent/US12035567B2/en
Priority to US18/765,160 priority patent/US20240365583A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/3206—
    • H01L27/322—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H01L2251/30—
    • H01L2251/55—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치는 발광 영역을 포함하는 기판을 포함한다. 발광 소자층은 발광 영역에 제공되는 발광 소자를 포함한다. 입력감지층은 발광 소자층 상에 배치된다. 입력감지층은 센싱 전극, 제1 굴절층 및 제2 굴절층을 포함한다. 센싱 전극은 발광 소자층 상에 배치되며 발광 영역과 중첩하는 제1 개구를 포함한다. 제1 굴절층은 센싱 전극 상에 직접적으로 배치되며 발광 영역과 중첩하는 제2 개구를 포함한다. 제2 굴절층은 발광 소자층 및 제1 굴절층 상에 배치된다. 제1 굴절층의 광에 대한 제1 굴절률은 제2 굴절층의 광에 대한 제2 굴절률보다 작다.

Description

표시장치{DISPLAY DEVICE}
본 발명의 실시예는 표시장치에 관한 것이다.
표시장치는 영상을 표시하는 표시패널, 표시패널 상에 배치되는 윈도우, 및 표시패널과 윈도우 사이에 개재되어 터치 입력을 수신하거나 외부 광의 반사를 방지하는 기능 패널을 포함할 수 있다.
표시패널은 발광 소자를 포함하고, 발광 소자에서 발산된 광은 기능 패널 및 윈도우를 투과하여 표시장치의 전면(front surface) 방향으로 출사될 수 있다.
기능 패널을 구성하는 다양한 레이어들(예를 들어, 절연층들) 및 윈도우는 상호 다른 굴절률들(즉, 광에 대한 굴절률)을 가질 수 있다. 이에 따라, 발광 소자로부터 발산된 광 중 일부는 레이어들을 거치면서 굴절되며, 표시장치의 전면 방향으로 출사되지 못하고 소멸될 수 있다.
본 발명의 일 목적은 향상된 출광 효율을 가지는 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 간소화된 제조 공정을 가지는 표시장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시장치는, 발광 영역을 포함하는 기판; 상기 발광 영역에 제공되는 발광 소자를 포함하는 발광 소자층; 및 상기 발광 소자층 상에 배치되는 입력감지층을 포함한다. 상기 입력감지층은, 상기 발광 소자층 상에 배치되며 상기 발광 영역과 중첩하는 제1 개구를 포함하는 센싱 전극; 상기 센싱 전극 상에 직접적으로 배치되며 발광 영역과 중첩하는 제2 개구를 포함하는 제1 굴절층; 및 상기 발광 소자층 및 상기 제1 굴절층 상에 배치되는 제2 굴절층을 포함한다. 여기서, 상기 제1 굴절층의 광에 대한 제1 굴절률은 상기 제2 굴절층의 광에 대한 제2 굴절률보다 작다.
일 실시예에 의하면, 상기 발광 소자층은, 상기 발광 영역을 정의하는 제3 개구를 포함하는 화소 정의막을 더 포함하고, 상기 발광 소자는 상기 제3 개구 내에 배치될 수 있다.
일 실시예에 의하면, 상기 발광 소자는 순차 적층된 제1 전극, 발광층, 및 제2 전극을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 개구는 상기 제3 개구보다 크고 상기 제1 개구보다 작을 수 있다.
일 실시예에 의하면, 상기 제2 굴절층의 상기 제2 굴절률은 상기 제1 굴절층의 상기 제1 굴절률보다 0.2 내지 0.4만큼 클 수 있다.
일 실시예에 의하면, 상기 제1 굴절층 및 상기 제2 굴절층 각각은, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 굴절층은 상기 제2 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제1 측면을 가지며, 상기 제1 측면의 제1 경사각은 60도 내지 85 이내이며, 상기 제1 굴절층의 상기 제1 굴절률 및 상기 제2 굴절층의 상기 제2 굴절률 간의 차이가 커질수록, 상기 제1 경사각은 커질 수 있다.
일 실시예에 의하면, 상기 제1 굴절층은 1um 내지 3um 이내의 두께를 가지며, 상기 제1 경사각이 커질수록 상기 두께는 작아질 수 있다.
일 실시예에 의하면, 상기 제2 개구는 상기 제1 개구의 평면 형상과 다른 평면 형상을 가질 수 있다.
일 실시예에 의하면, 상기 제1 개구는 마름모의 평면 형상을 가지고, 상기 제2 개구는 원형의 평면 형상을 가질 수 있다.
일 실시예에 의하면, 상기 제2 개구의 크기는 상기 발광 소자에서 발산되는 광의 색상에 따라 다르게 설정될 수 있다.
일 실시예에 의하면, 상기 기판은 화소 영역들을 포함하고, 상기 화소 영역들 각각은 상기 발광 영역을 포함할 수 있다.
일 실시예에 의하면, 상기 표시장치는, 상기 입력감지층 상에 배치되는 반사방지층을 더 포함하고, 상기 반사방지층은, 상기 발광 영역과 중첩하는 컬러 필터를 포함하는 광투과층; 상기 광투과층 상에 배치되되 상기 발광 영역과 중첩하는 제4 개구를 포함하는 제3 굴절층; 및 상기 광투과층 및 상기 제3 굴절층 상에 배치되는 제4 굴절층을 포함하며, 상기 제3 굴절층의 광에 대한 제3 굴절률은 상기 제4 굴절층의 광에 대한 제4 굴절률보다 작을 수 있다.
일 실시예에 의하면, 상기 광투과층은 상기 발광 영역과 비중첩하는 블랙 매트릭스를 더 포함하고, 상기 컬러 필터는 상기 블랙 매트릭스를 커버하며, 상기 제3 굴절층은 상기 컬러 필터 상에 직접적으로 배치될 수 있다.
일 실시예에 의하면, 상기 제4 굴절층의 상기 제4 굴절률 및 상기 제3 굴절층의 상기 제3 굴절률 간의 차이는, 상기 제2 굴절층의 상기 제2 굴절률 및 상기 제1 굴절층의 상기 제1 굴절률 간의 차이보다 작거나 같을 수 있다.
일 실시예에 의하면, 상기 제1 굴절층은 상기 제2 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제1 측면을 가지며, 상기 제3 굴절층은 상기 제4 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제2 측면을 가지고, 상기 제2 측면의 제2 경사각은 상기 제1 측면의 제1 경사각보다 크거나 같을 수 있다.
일 실시예에 의하면, 상기 제1 굴절층 및 상기 제3 굴절층의 총 두께는 1um 내지 3um 이내일 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 발광 영역을 포함하는 기판; 상기 발광 영역에 제공되는 발광 소자를 포함하는 발광 소자층; 및 상기 발광 소자층 상에 배치되는 반사방지층을 포함한다. 상기 반사방지층은, 상기 발광 소자층 상에 배치되며 상기 발광 영역과 중첩하는 컬러 필터를 포함하는 광투과층; 상기 광투과층 상에 배치되되 상기 발광 영역과 중첩하는 개구를 포함하는 제1 굴절층; 및 상기 광투과층 및 상기 제1 굴절층 상에 배치되는 제2 굴절층을 포함한다. 여기서, 상기 제1 굴절층의 광에 대한 제1 굴절률은 상기 제2 굴절층의 광에 대한 제2 굴절률보다 작다.
일 실시예에 의하면, 상기 광투과층은 상기 발광 영역과 비중첩하는 블랙 매트릭스를 더 포함하고, 상기 컬러 필터는 상기 블랙 매트릭스를 커버하며, 상기 제1 굴절층은 상기 컬러 필터 상에 직접적으로 배치될 수 있다.
일 실시예에 의하면, 상기 제2 굴절층의 상기 제2 굴절률은 상기 제1 굴절층의 상기 제1 굴절률보다 0.2 내지 0.4만큼 클 수 있다.
일 실시예에 의하면, 상기 제1 굴절층 및 상기 제2 굴절층 각각은, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 굴절층은 상기 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제1 측면을 가지며, 상기 제1 측면의 제1 경사각은 60도 내지 85 이내이며, 상기 제1 굴절층의 상기 제1 굴절률 및 상기 제2 굴절층의 상기 제2 굴절률 간의 차이가 커질수록, 상기 제1 경사각은 커질 수 있다.
일 실시예에 의하면, 상기 제1 굴절층은 1um 내지 3um 이내의 두께를 가지며, 상기 제1 경사각이 커질수록 상기 두께는 작아질 수 있다.
본 발명의 실시예들에 따른 표시장치는, 입력감지층의 센싱 전극 및/또는 컬러 필터 상에 순차 적층된 저굴절률 평탄층 및 고굴절률 평탄층을 포함함으로써, 발광 소자의 출광 효율을 향상시킬 수 있다.
또한, 저굴절률 평탄층은 입력감지층의 센싱 전극 및/또는 컬러 필터 상에 직접적으로 형성되므로, 표시장치의 제조 공정이 간소화될 수 있다.
도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 사시도이다.
도 2a 내지 도 2d는 도 1의 표시장치의 일 예를 나타내는 단면도들이다.
도 3은 도 1의 표시장치에 포함되는 표시패널의 일 예를 나타내는 단면도이다.
도 4는 도 1의 표시장치에 포함되는 입력감지층의 일 예를 나타내는 평면도이다.
도 5 및 도 6은 도 4의 입력감지층의 제1 영역을 확대한 평면도들이다.
도 7은 도 5의 I-I' 선 및 II-II'선을 따라 자른 표시장치의 일 예를 나타내는 단면도이다.
도 8은 도 7의 표시장치에 포함된 제1 화소 영역의 일 예를 나타내는 단면도이다.
도 9는 도 1의 표시장치에서 표시되는 영상의 일 예를 나타내는 도면이다.
도 10a 내지 도 10e는 도 8의 표시장치에 포함된 입력감지층을 제조하는 방법을 단계적으로 나타내는 입력감지층의 단면도들이다.
도 11은 도 5의 I-I' 선 및 II-II'선을 따라 자른 표시장치의 다른 예를 나타내는 단면도이다.
도 12는 도 11의 표시장치에 포함된 제1 화소 영역의 일 예를 나타내는 단면도이다.
도 13은 도 1의 표시장치의 또 다른 예를 나타내는 단면도이다.
도 14는 도 13의 표시장치에 포함된 제1 화소 영역의 일 예를 나타내는 단면도이다.
도 15는 도 5의 I-I' 선 및 II-II'선을 따라 자른 표시장치의 또 다른 예를 나타내는 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시장치를 나타내는 사시도이다.
도 1을 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향(DR1)에 대응하는 제1 방향축 및 제2 방향(DR2)에 대응하는 제2 방향축이 정의하는 면과 평행할 수 있다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)으로 정의하기로 한다.
이하에서 설명되는 각 부재들, 층들, 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 따라 구분될 수 있다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하며, 제1 내지 제3 방향들(DR1, DR2, DR3)은 상대적인 개념으로서 다른 방향들로 변환될 수 있다.
표시장치(DD)는 평면형 표시면을 구비할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 본 발명의 일 실시예에 따른 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면 등 화상을 표시할 수 있는 다양한 형태의 표시면을 구비할 수 있다. 본 발명의 일 실시예에 따른 표시장치(DD)가 입체형 표시면을 갖는 경우, 입체형 표시면은 일 예로서 서로 다른 방향을 향하는 복수 개의 표시 영역들을 포함할 수 있다. 입체형 표시면은 다각 기둥형 표시면으로 구현될 수 있다.
표시장치(DD)는 플렉서블 표시장치일 수 있다. 예를 들어, 표시장치(DD)는 폴더블 표시장치, 벤더블 표시장치, 롤러블 표시장치 등에 적용될 수 있다. 본 발명은 이에 한정하는 것은 아니며, 리지드 표시장치일 수도 있다.
도 1에는 핸드폰 단말기에 적용될 수 있는 표시장치(DD)가 예시적으로 도시되었다. 다만, 이는 예시적인 것으로서, 표시장치(DD)는 텔레비전, 모니터, 전광판 등과 같은 대형 전자 장치를 비롯하여, 태블릿, 내비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자 장치 등에 적용될 수 있다. 또한, 표시장치(DD)는 헤드-마운트(head-mount) 디스플레이 등 웨어러블(wearable) 전자 장치에 적용될 수도 있다.
표시장치(DD)의 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함할 수 있다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 외측에 배치될 수 있다.
도 2a 내지 도 2d는 도 1의 표시장치의 일 예를 나타내는 단면도들이다. 도 2a 내지 도 2d에는, 표시장치(DD)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해, 표시장치(DD)가 개략적으로 도시되었다.
도 2a 내지 도 2d를 참조하면, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL)(또는, 입력감지 패널), 및 윈도우 유닛(WP, WL)을 포함할 수 있다. 표시장치(DD)는 반사방지 유닛(RPP, RPL)을 더 포함할 수도 있다.
표시패널(DP), 입력감지층(ISL), 및 윈도우 유닛(WP, WL) 중 적어도 일부의 구성들은 연속 공정에 의해 형성되거나, 적어도 일부의 구성들은 접착 부재를 통해 서로 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 도 2a에 도시된 접착 부재는 일 예로서 광학 투명 접착 부재(OCA)일 수 있다.
도 2a 내지 도 2d에 있어서, 반사방지 유닛(RPP, RPL), 및 윈도우 유닛(WP, WL) 중 다른 구성과 연속 공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 반사방지 유닛(RPP, RPL) 및 윈도우 유닛(WP, WL) 중 다른 구성과 접착 부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치될 수 있다.
반사방지 유닛(RPP, RPL), 및 윈도우 유닛(WL, WP)은 베이스층의 유/무에 따라 반사방지 패널(RPP), 윈도우 패널(WP), 반사방지층(RPL), 및/또는 윈도우층(WL)으로 지칭될 수 있다.
일 실시예에서, 도 2a에 도시된 바과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지 패널(RPP), 및 윈도우 패널(WP)을 포함할 수 있다.
일 실시예에서, 입력감지층(ISL)은 표시패널(DP)에 직접 배치될 수 있다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재가 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A 구성이 제공하는 베이스면 상에 연속 공정을 통해 형성될 수 있다.
일 실시예에서, 입력감지층(ISL)은 표시장치(DD)의 표시면(DD-IS, 도 1 참조)에 대한 손이나 펜과 같은 외부 매체에 의한 접촉 또는 입력을 감지할 수 있다.
표시패널(DP)과 표시패널(DP) 상에 배치된 입력감지층(ISL)을 포함하여 표시 모듈(DM)로 정의될 수 있다. 표시 모듈(DM)과 반사방지 패널(RPP) 사이, 반사방지 패널(RPP)과 윈도우 패널(WP) 사이 각각에 광학 투명 접착 부재(OCA)가 배치될 수 있다.
입력감지층(ISL)은 표시패널(DP) 내 또는 표시패널(DP) 상에 배치될 수 있다.
일 실시예에서, 표시패널(DP)은 발광형 표시패널일 수 있다. 예를 들어, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다.
반사방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 일 실시예에서, 반사방지 패널(RPP)은 위상 지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상 지연자는 필름 타입 또는 액정 코팅 타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름 타입 또는 액정 코팅 타입일 수 있다.
일 실시예에서, 반사방지 패널(RPP)은 컬러 필터들을 포함할 수 있다. 컬러 필터들은 소정의 배열을 가질 수 있다. 표시패널(DP)에 포함된 화소들의 발광 컬러들을 고려하여 컬러 필터들의 배열이 결정될 수 있다. 반사방지 패널(RPP)은 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다.
일 실시예에서, 윈도우 패널(WP)은 베이스 필름(WP-BS) 및 차광 패턴(WP-BZ)을 포함할 수 있다. 베이스 필름(WP-BS)은 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스 필름(WP-BS)은 단층으로 제한되지 않는다. 베이스 필름(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광 패턴(WP-BZ)은 베이스 필름(WP-BS)에 부분적으로 중첩할 수 있다. 차광 패턴(WP-BZ)은 베이스 필름(WP-BS)의 배면에 배치되어 표시장치(DD)의 베젤 영역 즉, 비표시영역(DD-NDA, 도 1 참조)을 정의할 수 있다.
별도로 도시하지는 않았으나, 윈도우 패널(WP)은 베이스 필름(WP-BS)의 상면에 배치되는 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사방지층, 및 하드 코팅층 등을 포함할 수 있다.
도 2b에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 표시장치(DD)로부터 접착부재들이 생략되고, 표시패널(DP)이 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성될 수 있다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수도 있다.
도 2c에 도시된 바와 같이, 표시장치(DD)는 별도의 반사방지 유닛(RPP, RPL)을 포함하지 않을 수 있다. 일 실시예에서, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 및 윈도우 패널(WP)을 포함할 수 있다. 여기서, 입력감지층(ISL)은 반사방지 기능을 더 가질 수 있다.
도 2d에 도시된 바와 같이, 표시장치(DD)는 별도의 입력감지층(ISL)을 포함하지 않을 수 있다. 일 실시예에서, 표시장치(DD)는 표시패널(DP), 반사방지층(RPL), 및 윈도우 패널(WP)을 포함할 수 있다.
도 2a 내지 도 2d에서, 입력감지층(ISL)은 표시패널(DP)에 전체적으로 중첩하는 것으로 도시되었다. 다만, 이는 예시적인 것으로서, 입력감지층(ISL)은 표시 영역(DD-DA, 도 1 참조)의 일부분에만 중첩하거나, 비표시 영역(DD-NDA, 도 1 참조)에만 중첩할 수도 있다. 입력감지층(ISL)은 사용자의 터치를 감지하는 터치 감지층(또는, 터치 감지 패널)이거나, 사용자 손가락의 지문 정보를 감지하는 지문 감지층(또는, 지문 감지 패널)일 수 있다. 이하에서 설명되는 감지전극들의 피치, 감지전극들의 너비들은 입력감지층(ISL)의 용도에 따라 변경될 수 있다.
도 3은 도 1의 표시장치에 포함되는 표시패널의 일 예를 나타내는 단면도이다.
도 3을 참조하면, 표시영역(DP-DA)은 화소들(PX)이 제공된 화소 영역들을 포함할 수 있다. 비표시영역(DP-NDA)에는 배선들의 패드들이 제공되는 패드부(DP-PD)가 제공될 수 있다. 비표시영역(DP-NDA)에는 화소들(PX)에 데이터 신호를 제공하는 데이터 구동부(미도시)가 제공될 수 있다. 데이터 구동부는 데이터 배선들을 통해 화소들(PX) 각각에 데이터 신호를 제공할 수 있다.
표시패널(DP)은 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD) 및 화소들(PX)을 포함할 수 있다.
화소들(PX)은 표시영역(DP-DA)에 배치될 수 있다. 화소들(PX) 각각은 발광 소자 및 발광 소자에 연결된 화소 구동회로를 포함할 수 있다. 예를 들어, 발광 소자는 유기발광 다이오드 일 수 있으나, 이에 한정되는 것은 아니다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD) 및 화소 구동회로는 후술하는 화소 회로층(PCL, 도 7 참조)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 주사 신호들을 생성하고, 주사 신호들을 주사 라인들(GL)에 순차적으로 제공하거나 출력할 수 있다.　주사 구동회로는 화소들(PX)의 구동회로에 다른 제어 신호를 더 제공할 수도 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함할 수 있다. 주사 라인들(GL) 각각은 화소들(PX) 중 대응하는 화소에 연결되고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소에 연결될 수 있다. 전원 라인(PL)은 화소들(PX)에 연결될 수 있다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩할 수 있다. 신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩할 수 있다. 패드부는 라인부의 말단에 연결될 수 있다. 패드부는 비표시영역(DP-NDA)에 배치되고, 신호패드들(DP-PD) 중 대응하는 신호패드에 중첩할 수 있다. 이에 대한 상세한 설명은 후술한다. 비표시영역(DP-NDA) 중 신호패드들(DP-PD)이 배치된 영역은 패드영역(NDA-PD)으로 정의될 수 있다.
화소들(PX)에 연결된 라인부가 신호라인들(SGL)의 대부분을 구성할 수 있다. 라인부는 화소들(PX)의 트랜지스터들(T, 도 7 참조)에 연결될 수 있다. 라인부는 단층/다층 구조를 가질 수 있고, 라인부는 일체의 형상(single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상의 부분들 사이에 배치된 절연층을 관통하는 컨택홀을 통해 서로 연결될 수 있다.
표시패널(DP)은 패드영역(NDA-PD)에 배치된 더미 패드들(IS-DPD)을 더 포함할 수 있다. 더미 패드들(IS-DPD)은 신호라인들(SGL)과 동일한 공정을 통해 형성되므로 신호라인들(SGL)과 동일한 층 상에 배치될 수 있다. 더미 패드들(IS-DPD)은 도 2a 내지 도 2c와 같이 입력감지층(ISL)을 포함하는 표시장치(DD)에서 선택적으로 구비되고, 입력감지유닛을 포함하는 표시장치(DD)에서는 생략될 수 있다.
도 3에는 표시패널(DP)에 전기적으로 연결되는 회로기판(PCB)이 추가로 도시되어 있다. 회로기판(PCB)은 플렉서블 회로기판 또는 리지드 회로기판일 수 있다. 회로기판(PCB)은 표시패널(DP)에 직접 결합되거나, 또 다른 회로기판을 통해 표시패널(DP)에 연결될 수 있다.
회로기판(PCB)에는 표시패널(DP)의 동작을 제어하는 타이밍 제어회로(TC)가 배치될 수 있다. 또한, 회로기판(PCB)에는 입력감지층(ISL)(또는, 입력감지유닛)을 제어하는 입력감지회로(IS-C)가 배치될 수 있다. 타이밍 제어회로(TC)와 입력감지회로(IS-C) 각각은 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 다른 예로서 타이밍 제어회로(TC)와 입력감지회로(IS-C)는 하나의 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 회로기판(PCB)은 표시패널(DP)과 전기적으로 연결되는 회로기판 패드들(PCB-P)을 포함할 수 있다. 미도시되었으나, 회로기판(PCB)은 회로기판 패드들(PCB-P)과 타이밍 제어회로(TC) 및/또는 입력감지회로(IS-C)를 연결하는 신호라인들을 더 포함할 수 있다.
도 4는 도 1의 표시장치에 포함되는 입력감지층의 일 예를 나타내는 평면도이다. 도 5 및 도 6은 도 4의 입력감지층의 제1 영역을 확대한 평면도들이다.
도 4를 참조하면, 입력감지층(ISL)은 사용자의 입력, 예를 들어, 터치 및/또는 터치 시의 압력을 감지하는 감지영역(SA), 및 감지영역(SA)의 적어도 일측에 제공된 주변영역(PA)을 포함할 수 있다.
감지영역(SA)은 표시패널(DP)의 표시영역(DP-DA)에 대응하며, 표시영역(DP-DA)과 실질적으로 동일한 면적을 가지거나, 더 큰 면적을 가질 수도 있다. 주변영역(PA)은 감지영역(SA)에 인접하여 배치될 수 있다. 또한, 주변영역(PA)은 표시패널(DP)의 비표시영역(DP-NDA)에 대응할 수 있다.
입력감지층(ISL)은 감지영역(SA)에 제공되는 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4), 및 주변영역(PA)에 제공되는 제1 신호라인들(SL1-1 내지 SL1-5)과 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 배열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 배열될 수 있다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬(mesh)패턴 또는 메쉬구조를 가질 수 있다. 메쉬패턴은 적어도 하나의 메쉬홀(IS-OPR, IS-OPG, IS-OPB)(또는, 개구)을 형성하는 금속라인인 메쉬라인들을 포함할 수 있다. 메쉬라인들에 의해 메쉬홀(IS-OPR, IS-OPG, IS-OPB)은 마름모의 평면 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬패턴을 가짐으로써 표시패널(DP)의 전극들과의 기생 커패시턴스가 감소될 수 있다.
또한, 도 5에 도시된 바와 같이, 제1 영역(A1)에서, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광 영역들(PXA-R, PXA-G, PXA-B)에 비중첩할 수 있다. 여기서, 발광 영역들(PXA-R, PXA-G, PXA-B)은 도 3을 참조하여 설명한 화소들(PX)(또는, 화소들(PX)이 제공되는 화소 영역들)에 각각 포함될 수 있다. 이에 따라 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 표시장치(DD)의 사용자에게 시인되지 않을 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 감지전극들은 다양한 금속으로 이루어질 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 일 예로서 저온 공정이 가능한 금속으로 이루어지는 경우, 표시패널(DP) 제조 공정 후 연속공정으로 입력감지층(ISL)을 형성하더라도 발광 소자(OLED, 도 7 참조)의 손상이 방지될 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬패턴으로 표시패널(DP) 상에 직접 배치되는 경우, 표시장치(DD)의 플렉서블리티(flexibility)를 향상시킬 수 있다.
도 3에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 포함하는 것으로 도시되어 있으나, 본 발명은 이에 한정되는 것은 아니며, 제1 센서부들(SP1)과 제2 센서부들(SP2)은 다각형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예를 들어, 바 형상)을 가질 수도 있다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결될 수 있다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결될 수 있다. 다만, 이에 한정되는 것은 아니며, 예를 들어, 제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 다른 예로, 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
제2 감지전극들(IE2-1 내지 IE2-4)은 제1 감지전극들(IE1-1 내지 IE1-5) 대비 길이가 길기 때문에 검출신호(또는 송신신호)의 전압강하가 더 크게 발생하며, 이에 따라 센싱 감도가 저하될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)가 전송되므로, 검출신호(또는 송신신호)의 전압 강하 및 센싱 감도의 저하가 방지될 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 패드부(SL-P)는 패드영역(NDA-PD)에 정렬될 수 있다. 패드부(SL-P)는 도 3에 도시된 더미 패드들(IS-DPD)에 중첩할 수 있다.
입력감지층(ISL)은 신호패드들(DP-PD)을 포함할 수 있다. 신호패드들(DP-PD)은 패드영역(NDA-PD)에 정렬될 수 있다.
도 5를 참조하면, 제1 센서부들(SP1)은 발광 영역들(PXA-R, PXA-G, PXA-B)에 비중첩하고, 비발광 영역(NPXA)에 중첩할 수 있다.
제1 센서부들(SP1)의 메쉬라인들(예를 들어, 금속라인)은 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)을 정의할 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 발광 영역들(PXA-R, PXA-G, PXA-B)에 일대일 대응할 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)은 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)에 의해 노출될 수 있다.
메쉬라인들의 선폭은 비발광 영역(NPXA)에 대응되는 화소 정의막(즉, 발광 영역들(PXA-R, PXA-G, PXA-B)을 정의하는 화소 정의막)의 폭보다 작을 수 있다.
따라서, 발광 영역들(PXA-R, PXA-G, PXA-B)에서 방출되는 빛이 메쉬라인들에 의해 차단되는 것이 최소화되고, 메쉬라인들이 사용자에게 시인되는 것이 방지될 수 있다.
메쉬라인들은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
발광 영역들(PXA-R, PXA-G, PXA-B)은 발광 소자(OLED, 도 7 참조)에서 생성되는 광의 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 도 5에는 발광 컬러에 따라 3개의 그룹들로 구분되는 발광 영역들(PXA-R, PXA-G, PXA-B)이 도시되었다.
발광 영역들(PXA-R, PXA-G, PXA-B)은 유기발광 다이오드에서 발광하는 컬러에 따라 다른 면적을 가질 수 있다. 유기발광 다이오드의 종류에 따라 발광 영역들(PXA-R, PXA-G, PXA-B)의 면적이 결정될 수 있다.
메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 서로 다른 면적을 갖는 복수 개의 그룹들로 구분될 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 대응하는 발광 영역들(PXA-R, PXA-G, PXA-B)에 따라 3개의 그룹들로 구분될 수 있다.
도 5에서 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)이 발광 영역들(PXA-R, PXA-G, PXA-B)에 일대일 대응하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB) 각각은 2 이상의 발광 영역들(PXA-R, PXA-G, PXA-B)에 대응할 수도 있다.
도 5에서 발광 영역들(PXA-R, PXA-G, PXA-B)의 면적이 다양한 것으로 도시되었으나, 이는 예시적인 것으로, 이에 제한되지 않는다. 예를 들어, 발광 영역들(PXA-R, PXA-G, PXA-B)의 크기는 서로 동일할 수 있고, 또한 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 크기도 서로 동일할 수도 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 평면상 형상은 제한되지 않고, 마름모와 다른 다각형상을 가질 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 평면상 형상은 코너부가 라운드된 다각형상을 가질 수도 있다.
실시예들에서, 제1 센서부들(SP1)(또는, 제1 및 제2 감지 전극들(IE1-1 내지 IE1-5, IE2-1 내지 IE2-4), 입력감지층(ISL))은 제1 저굴절률 평탄층(low refractive flattening layer)(LRF1)(또는, 저굴절률 유기층, 제1 굴절층, 광 경로 제어 구조물)을 더 포함할 수 있다.
제1 저굴절률 평탄층(LRF1)은 후술하는 제1 고굴절률 평탄층(HRF1, 도 7 참조)보다 상대적으로 작은 굴절률을 가지며, 발광 영역들(PXA-R, PXA-G, PXA-B)에 비중첩하고, 비발광 영역(NPXA)에 중첩할 수 있다. 또한, 제1 저굴절률 평탄층(LRF1)은 제1 센서부들(SP1)의 메쉬라인들과 중첩하거나 메쉬라인들을 커버할 수 있다.
제1 저굴절률 평탄층(LRF1)에는 제1 저굴절률 평탄층(LRF1)을 관통하는 홀들(ML_OPR, ML_OPG, ML_OPB)(또는, 개구들)이 형성될 수 있다. 즉, 제1 저굴절률 평탄층(LRF1)은 홀들(ML_OPR, ML_OPG, ML_OPB)을 포함할 수 있다. 홀들(ML_OPR, ML_OPG, ML_OPB)은 발광 영역들(PXA-R, PXA-G, PXA-B)(또는, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB))에 일대일 대응할 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)(또는, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB))은 홀들(ML_OPR, ML_OPG, ML_OPB)에 의해 노출될 수 있다.
제1 저굴절률 평탄층(LRF1)의 홀들(ML_OPR, ML_OPG, ML_OPB)은 발광 소자(OLED)의 발광하는 컬러에 따라 다른 면적을 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 홀들(ML_OPR, ML_OPG, ML_OPB)의 크기는 서로 동일할 수 있고, 또한 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 크기도 서로 동일할 수도 있다.
또한, 홀들(ML_OPR, ML_OPG, ML_OPB)의 평면상 형상은 제한되지 않고, 마름모와 다른 다각형상을 가질 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 홀들(ML_OPR, ML_OPG, ML_OPB)은 평면상 원형 형상을 가질 수도 있다. 홀들(ML_OPR, ML_OPG, ML_OPB)이 원형 형상을 가지는 경우, 홀들(ML_OPR, ML_OPG, ML_OPB)의 가장자리 전체로부터 광이 고르게 출사될 수 있다.
도 7은 도 5의 I-I' 선 및 II-II'선을 따라 자른 표시장치의 일 예를 나타내는 단면도이다.
도 7을 참조하면, 표시장치는 제1 내지 제3 화소들(PX1, PX2, PX3)을 포함하고, 제1 내지 제3 화소들(PX1, PX2, PX3)은 상호 실질적으로 동일하거나 유사하므로, 제1 내지 제3 화소들(PX1, PX2, PX3)을 포괄하여 제1 화소(PX1)를 기준으로 표시장치를 설명하기로 한다.
표시장치는 베이스층(BL)(또는, 기판), 버퍼층(BFL), 화소 회로층(PCL), 발광 소자층(LDL), 및 입력감지층(ISL)을 포함할 수 있다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 합성 수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL) 상에 버퍼층(BFL)이 제공될 수 있다. 버퍼층(BFL)은 베이스층(BL) 상에 제공되는 박막 트랜지스터(TFT)에 불순물이 확산되는 것을 방지하며 베이스층(BL)의 평탄도를 향상시킬 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다. 버퍼층(BFL)은 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수도 있다. 버퍼층(BFL)은 경우에 따라 생략될 수도 있다.
화소 회로층(PCL)은 적어도 하나의 절연층과 회로 소자를 포함할 수 있다. 절연층은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 회로 소자는 신호 라인, 화소의 구동 회로 등을 포함할 수 있다.
버퍼층(BFL) 상에는 트랜지스터(T)의 반도체 패턴(ODP)이 배치될 수 있다. 반도체 패턴(ODP)은 아모포스 실리콘, 폴리 실리콘, 또는 금속 산화물 반도체에서 선택될 수 있다.
반도체 패턴(ODP) 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 제1 절연층(INS1)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다.
제1 절연층(INS1) 상에는 트랜지스터(T)의 제어전극(GE)이 배치될 수 있다. 제어전극(GE)은 주사라인들(도 2의 GL)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 절연층(INS1) 상에는 제어전극(GE)을 커버하는 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 제2 절연층(INS2)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다.
제2 절연층(INS2) 상에 트랜지스터(T)의 제1 트랜지스터 전극(DE)(또는, 드레인 전극) 및 제2 트랜지스터 전극(SE)(또는, 소스 전극)이 배치될 수 있다.
제1 트랜지스터 전극(DE) 및 제2 트랜지스터 전극(SE)은 제1 절연층(INS1)과 제2 절연층(INS2)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 반도체 패턴(ODP)에 각각 연결될 수 있다. 한편, 본 발명의 다른 실시예에서 트랜지스터(T)는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 절연층(INS2) 상에 제1 트랜지스터 전극(DE)과 제2 트랜지스터 전극(SE)을 커버하는 제3 절연층(INS3)이 배치될 수 있다. 제3 절연층(INS3)은 평탄면을 제공할 수 있다. 제3 절연층(INS3)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제3 절연층(INS3) 상에는 발광 소자층(LDL)이 배치된다. 발광 소자층(LDL)은 화소 정의막(PDL) 및 발광 소자(OLED)를 포함할 수 있다.
화소 정의막(PDL)은 유기물질을 포함할 수 있다. 제3 절연층(INS3) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제3 절연층(INS3)을 관통하는 제3 관통홀(CH3)을 통해 제2 트랜지스터 전극(SE)에 연결될 수 있다. 화소 정의막(PDL)은 개구부(OP)를 포함하고, 개구부(OP)는 발광 영역들(PXA-R, PXA-G, PXA-B)을 정의할 수 있다.
화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킬 수 있다.
도 3을 참조하여 설명한 표시영역(DP-DA, 도 3 참조)은 발광 영역들(PXA-R, PXA-G, PXA-B)과 발광 영역들(PXA-R, PXA-G, PXA-B) 사이의 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역들(PXA-R, PXA-G, PXA-B)을 에워쌀 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B) 각각은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응할 수 있다. 비발광 영역(NPXA)은 화소 정의막(PDL)에 대응하도록 정의될 수 있다.
발광 소자(OLED)는 제2 트랜지스터 전극(SE)에 접속하는 제1 전극(AE), 제1 전극(AE) 상에 배치되는 발광층(EML), 및 발광층(EML) 상에 배치되는 제2 전극(CE)을 포함할 수 있다. 예를 들어, 발광 소자(OLED)는 유기 발광 다이오드 일 수 있다.
제1 전극(AE) 및 제2 전극(CE) 중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들어, 제1 전극(AE)은 애노드 전극일 수 있으며, 제2 전극(CE)은 캐소드 전극일 수 있다.
일 실시예에서, 제1 전극이 반사형 전극이며, 제2 전극이 투과형 전극일 수 있다.
각 화소 영역에서, 제1 전극(AE)은 제3 절연층(INS3) 상에 배치될 수 있다. 제1 전극(AE)은 광을 반사시킬 수 있는 반사막(미도시), 및 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 투명 도전막 및 반사막 중 적어도 하나는 제2 트랜지스터 전극(SE)과 접속할 수 있다.
반사막은 광을 반사시킬 수 있는 물질을 포함할 수 있다. 예를 들면, 반사막은 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 백금(Pt), 니켈(Ni) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
투명 도전막은 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
발광층(EML)은 제1 전극(AE)의 노출된 표면 상에 배치될 수 있다. 발광층(EML)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층, 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다.
광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 발광층(EML)의 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수 있다.
정공 주입층, 정공 수송층, 정공 억제층, 전자 수송층 및 전자 주입층은 서로 인접하는 화소 영역들에서 연결되는 공통막일 수 있다.
제2 전극(CE)은 발광층(EML) 상에 배치될 수 있다. 제2 전극(CE)은 반투과 반사막일 수 있다. 예를 들면, 제2 전극(CE)은 광을 투과시킬 수 있을 정도의 두께를 가지는 박형 금속층일 수 있다. 제2 전극(CE)은 광 생성층에서 생성된 광의 일부는 투과시키고, 광 생성층에서 생성된 광의 나머지는 반사시킬 수 있다.
제2 전극(CE)은 투명 도전막에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 제2 전극(CE)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
발광층(EML)에서 출사된 광 중 일부는 제2 전극(CE)을 투과하지 못하고, 제2 전극(CE)에서 반사된 광은 반사막에서 다시 반사될 수 있다. 즉, 반사막 및 제2 전극(CE) 사이에서, 발광층(EML)에서 출사된 광은 공진할 수 있다. 광의 공진에 의하여 발광 소자(OLED)의 광 추출 효율은 향상될 수 있다.
반사막 및 제2 전극(CE) 사이의 거리는 광 생성층에서 생성된 광의 색상에 따라 상이할 수 있다. 즉, 광 생성층에서 생성된 광의 색상에 따라, 반사막 및 제2 전극(CE) 사이의 거리는 공진 거리에 부합되도록 조절될 수 있다.
제2 전극(CE) 상에 박막 봉지층(TFE)이 배치될 수 있다. 박막 봉지층(TFE)은 제1 내지 제3 화소들(PX1, PX2, PX3)에 공통적으로 배치될 수 있다. 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버할 수 있다. 일 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 순차적으로 적층된 제1 봉지 무기막(IOL1), 봉지 유기막(OL), 및 제2 봉지 무기막(IOL2)을 포함할 수 있다. 봉지 무기막은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등의 무기 절연물질로 이루어질 수 있다. 봉지 유기막은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질로 이루어질 수 있다.
박막 봉지층(TFE) 상에는 입력감지층(ISL)이 제공될 수 있다. 입력감지층(ISL)은 제2 버퍼층(BFL2), 제1 도전층(IS-CL1), 제4 절연층(IS-IL1), 제2 도전층(IS-CL2), 제1 저굴절률 평탄층(LRF1), 및 제1 고굴절률 평탄층(HRF1)을 포함할 수 있다.
박막 봉지층(TFE) 상에 제2 버퍼층(BFL2)이 제공될 수 있다. 제2 버퍼층(BFL2)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 제2 버퍼층(BFL2)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 제2 버퍼층(BFL2)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다. 제2 버퍼층(BFL2)은 경우에 따라 생략될 수도 있다.
제1 도전층(IS-CL1)은 제2 버퍼층(BFL2)(또는, 박막 봉지층(TFE)) 상에 배치되고, 도 4를 참조하여 설명한 제1 연결부들(CP1)을 포함할 수 있다.
제1 도전층(IS-CL1)은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제4 절연층(IS-IL1)은 제1 도전층(IS-CL1) 및 제2 버퍼층(BFL2)(또는, 박막 봉지층(TFE)) 상에 배치될 수 있다. 제4 절연층(IS-IL1)은 단층 또는 다층 구조를 가질 수 있다. 제4 절연층(IS-IL1)은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
일 실시예에서, 제4 절연층(IS-IL1)은 무기막을 포함할 수 있다. 무기막은 알루미늄 산화물, 티타늄 산화물, 실리콘 산화물, 실리콘 산질화물, 지르코늄 산화물, 및 하프늄 산화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제4 절연층(IS-IL1)은 실리콘 질화물을 포함하고, 약 3000Å의 두께로 형성될 수 있다.
제2 도전층(IS-CL2)은 제4 절연층(IS-IL1) 상에 배치될 수 있다. 제2 도전층(IS-CL2)은 제1 센서부들(SP1), 제2 센서부들(SP2, 도 4 참조) 및 제2 연결부들(CP2, 도 4 참조)을 포함할 수 있다.
제2 도전층(IS-CL2)의 구조(예를 들어, 단층 구조, 적층 구조) 및 물질은 제1 도전층(IS-SL1)과 구조 및 물질과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제2 도전층(IS-CL2)은 제4 절연층(IS-IL1)을 관통하여 제1 도전층(IS-CL1)을 노출시키는 컨택홀을 통해 제1 도전층(IS-CL1)에 접촉할 수 있다.
도 4를 참조하여 설명한 바와 같이, 제2 도전층(IS-CL2)은 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)을 포함할 수 있다.
메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 발광 영역들(PXA-R, PXA-G, PXA-B)에 일대일 대응할 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B)은 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)에 의해 노출될 수 있다.
제1 저굴절률 평탄층(LRF1)은 제2 도전층(IS-CL2) 상에 배치되며, 제2 도전층(IS-CL2)을 커버할 수 있다.
도 4를 참조하여 설명한 바와 같이, 제1 저굴절률 평탄층(LRF1)은 홀들(ML_OPR1, ML_OPG1, ML_OPB1)을 포함하고, 홀들(ML_OPR1, ML_OPG1, ML_OPB1)은 발광 영역들(PXA-R, PXA-G, PXA-B)(또는, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB))에 일대일 대응할 수 있다.
일 실시예들에서, 홀들(ML_OPR1, ML_OPG1, ML_OPB1)은 발광 영역들(PXA-R, PXA-G, PXA-B)보다 각각 크며, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB))보다 각각 작을 수 있다.
예를 들어, 제1 홀(ML_OPR1)의 크기(또는, 폭, 평면상 면적)는 제1 화소(PX1)의 제1 발광 영역(PXA-R)의 크기보다 크고, 제1 메쉬홀(IS-OPR)의 크기보다 작을 수 있다. 이 경우, 제1 홀(ML_OPR1)에 의해 제1 발광 영역(PXA-R)이 노출되고, 제2 도전층(IS-CL2)(또는, 제1 센서부들(SP1))은 저굴절 평탄층(LRF1)에 의해 커버될 수 있다.
유사하게, 제2 홀(ML_OPG)의 크기(또는, 폭, 평면상 면적)는 제2 화소(PX2)의 제2 발광 영역(PXA-G)의 크기보다 크고, 제2 메쉬홀(IS-OPG)의 크기보다 작을 수 있다. 제3 홀(ML_OPB)의 크기(또는, 폭, 평면상 면적)는 제3 화소(PX3)의 제3 발광 영역(PXA-B)의 크기보다 크고, 제3 메쉬홀(IS-OPB)의 크기보다 작을 수 있다.
제1 저굴절률 평탄층(LRF1)은, 홀들(ML_OPR1, ML_OPG1, ML_OPB1)에서, 제1 절연층(IS-IL1)의 상부면을 기준으로 경사진 제1 측면(SS1)을 가질 수 있다. 제1 저굴절률 평탄층(LRF1)의 제1 측면(SS1)은, 제1 고굴절률 평탄층(HRF1)과의 관계에서, 전반사면을 구성할 수 있다. 이에 대해서는, 도 8을 참조하여 후술하기로 한다.
한편, 도 7에서 제1 저굴절률 평탄층(LRF1)은 사다리꼴의 단면 형상을 가지는 것으로 도시되어 있으나, 제1 저굴절률 평탄층(LRF1)이 이에 한정되는 것은 아니다. 예를 들어, 제1 저굴절률 평탄층(LRF1)은 반원, 반타원 등의 단면 형상을 가질 수도 있다.
제1 저굴절률 평탄층(LRF1)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 저굴절률 평탄층(LRF1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질을 포함하는 단일막으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니며, 예를 들어, 제1 저굴절률 평탄층(LRF1)은 아크릴계 투명 유기막으로 형성될 수 있다.
제1 고굴절률 평탄층(HRF1)(또는, 제2 굴절층)은 제1 저굴절률 평탄층(LRF1) 및 제4 절연층(IS-IL1) 상에 직접적으로 배치될 수 있다. 제1 고굴절률 평탄층(HRF1)은 제4 절연층(IS-IL1) 상에 전면적으로 배치될 수 있다.
제1 고굴절률 평탄층(HRF1)은 제1 저굴절률 평탄층(LRF1)의 굴절률보다 큰 굴절률을 가질 수 있다.
제1 고굴절률 평탄층(HRF1)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 고굴절률 평탄층(HRF1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등 유기 물질을 포함하는 단일막으로 형성될 수 있으나, 제1 저굴절률 평탄층(LRF1)보다 높은 굴절률을 갖는 유기 물질이라면 이에 한정되지 않는다.
제1 저굴절률 평탄층(LRF1) 및 제1 고굴절률 평탄층(HRF1)에 대한 설명을 위해 도 8이 참조될 수 있다.
도 8은 도 7의 표시장치에 포함된 제1 화소 영역의 일 예를 나타내는 단면도이다. 도 8에는 발광 소자층(LDL) 및 입력감지층(ISL)을 중심으로, 제1 화소(PX1)에 대응하는 제1 화소 영역이 간략하게 도시되어 있다.
도 7 및 도 8을 참조하면, 제1 화소(PX1)는 기판(SUB)을 포함하고, 기판(SUB)은 도 7을 참조하여 설명한 베이스층(BL) 및 화소 회로층(PCL)을 포함할 수 있다.
발광 소자(OLED)에서 발산된 광 중 일부인, 제1 광(L_E1)은 박막 봉지층(TFE) 및 제4 절연층(IS-IL1)을 투과하여 제1 고굴절률 평탄층(HRF1)에 비스듬히(obliquely) 입사될 수 있다.
제1 광(L_E1)은 제1 고굴절률 평탄층(HRF1)을 통해 제1 저굴절률 평탄층(LRF1)의 제1 측면(SS1)에 조사되며, 제1 고굴절률 평탄층(HRF1) 및 제1 저굴절률 평탄층(LRF1) 간의 굴절률 차이(또는, 굴절률 비)에 의해 제1 저굴절률 평탄층(LRF1)의 제1 측면(SS1)에서 모두 반사(또는, 전반사)되며, 제1 저굴절률 평탄층(LRF1)에서 반사된 제1 광(L_E1)은 정면 출사될 수 있다. 따라서, 제1 화소(PX1)(및 표시장치)의 출광 효율이 향상될 수 있다.
일 실시예에서, 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이는 약 0.2 내지 0.4 일 수 있다. 즉, 제1 고굴절률 평탄층(HRF1)의 굴절률은 제1 저굴절률 평탄층(LRF1)의 굴절률보다 약 0.2 내지 0.4만큼 클 수 있다. 예를 들어, 제1 고굴절률 평탄층(HRF1)의 굴절률이 약 1.5 이상, 약 1.6 내지 1.9 이내, 또는, 약 1.8일 수 있다. 제1 저굴절률 평탄층(LRF1)의 굴절률은 약 1.3 내지 1.6 이내, 또는 약 1.5일 수 있다.
일 실시예에서, 제1 저굴절률 평탄층(LRF1)의 제1 측면(SS1)의 경사각(ANG_C1)(또는, 테이퍼 각)은 약 60도 내지 85도, 또는, 약 70도 내지 75도일 수 있다.
일 실시예에서, 제1 저굴절률 평탄층(LRF1)의 두께(H1)는 약 1㎛ 내지 3㎛, 1.5㎛ 내지 2.5㎛, 또는 약 1.8㎛ 내지 2㎛ 일 수 있다.
경사각(ANG_C1)은 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이에 의해 결정될 수 있다. 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이에 의해 전반사의 임계각이 결정되고, 발광 소자(OLED)로부터 발산되는 제1 광(L_E1)의 발산 방향(또는, 발산 각도)와 임계각에 기초하여 제1 저굴절률 평탄층(LRF1)의 경사각(ANG_C1)이 결정될 수 있다. 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이가 클수록, 경사각(ANG_C1)은 커질 수 있다.
유사하게, 제1 저굴절률 평탄층(LRF1)의 두께(H1)는 경사각(ANG_C1)에 의해 결정될 수 있다. 경사각(ANG_C1)이 클수록, 제1 저굴절률 평탄층(LRF1)의 두께(H1)가 작아질 수 있다.
예를 들어, 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이가 0.3인 경우, 제1 광(L_E1)을 전반사시키는 경사각(ANG_C1)(또는, 최대 경사각)은 약 70도이며, 제1 저굴절률 평탄층(LRF1)의 두께는 약 2㎛ 일 수 있다. 다른 예로, 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이가 0.35인 경우, 제1 광(L_E1)을 대체적으로 전반사시키는 경사각(ANG_C1)(또는, 최대 경사각)은 약 75도이며, 제1 저굴절률 평탄층(LRF1)의 두께는 약 1.8㎛ 일 수 있다.
도 7 및 도 8을 참조하여 설명한 바와 같이, 제1 저굴절률 평탄층(LRF1)은 입력감지층(ISL) 내 제2 도전층(IS-CL2) 상에 형성되고, 제1 저굴절률 평탄층(LRF1)에는 발광 영역들(PXA-R, PXA-G, PXA-B)을 노출시키는 홀들(ML_OPR1, ML_OPG1, ML_OPB1)이 형성되며, 제1 저굴절률 평탄층(LRF1) 상에 제1 고굴절률 평탄층(HRF1)이 전면적으로 배치될 수 있다. 따라서, 제1 고굴절률 평탄층(HRF1)에 비스듬히 입사되는 제1 광(L_E1)은 제1 저굴절률 평탄층(LRF1)에 의해 전반사되고, 화소들의 출광 효율이 향상될 수 있다.
또한, 후술하여 설명하겠지만, 제1 저굴절률 평탄층(LRF1)이 입력감지층(ISL) 내 제2 도전층(IS-CL2) 상에 형성됨으로써, 표시장치의 제조 공정이 간소화될 수 있다.
도 9는 도 1의 표시장치에서 표시되는 영상의 일 예를 나타내는 도면이다.
도 1, 도 6 및 도 9를 참조하면, 제1 영상(IMAGE1) 및 제2 영상(IMAGE2)은 도 6에 도시된 제2 영역(A2)에 대응할 수 있다.
제1 영상(IMAGE1) 및 제2 영상(IMAGE2)은 도 5의 I-I' 선에 대응하는 제1 내지 제3 화소들에 대응할 수 있다.
표시장치가 제1 저굴절률 평탄층(LRF1)을 포함하지 않은 경우, 제1 영상(IMAGE1)과 같이, 화소들에 의해 표시되는 도트(dot) 영상들은 도 6에 도시된 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)의 형상과 같은 형상을 가질 수 있다.
본 발명의 실시예들에 따라 표시장치가 제1 저굴절률 평탄층(LRF1) 및 제1 고굴절률 평탄층(HRF1)을 포함하는 경우, 제2 영상(IMAGE2)과 같이, 화소들에 의해 표시되는 도트 영상들은 제1 저굴절률 평탄층(LRF1)의 홀들(ML_OPR1, ML_OPG1, ML_OPB1)의 형상에 대응하는 형상을 가질 수 있다. 즉, 제1 내지 제3 발광 영역들(PXA-R, PXA-G, PXA-B)에서 직접적으로 발산되는 광 이외에, 제1 저굴절률 평탄층(LRF1)의 홀들(ML_OPR1, ML_OPG1, ML_OPB1)의 제1 측면(SS1)에 의해 전반사되는 광이 추가적으로 출광될 수 있다.
제1 저굴절률 평탄층(LRF1)에 의해, 화소들의 출광 효율이 약 10% 내지 20%만큼 향상될 수 있다.
도 10a 내지 도 10e는 도 8의 표시장치에 포함된 입력감지층을 제조하는 방법을 단계적으로 나타내는 입력감지층의 단면도들이다. 설명의 편의상, 도 10a 내지 도 10e에서 발광 소자층(LDL)의 박막 봉지층(TFE)을 제외한 박막 봉지층(TFE)의 하부 구성들이 생략되었다.
도 10a를 참조하면, 박막 봉지층(TFE) 상에 베이스부(BS)(또는, 제2 버퍼층)가 형성될 수 있다. 베이스부(BS)는 버퍼층의 기능을 하며, 질화실리콘(SiNx)으로 이루어질 수 있다.
베이스부(BS) 상에 제1 연결부들(CP1)(또는, 제1 도전층(IS-CL1, 도 8 참조))이 형성될 수 있다. 예를 들어, 베이스부(BS) 상에 도전층이 형성되고, 도전층에 대한 패터닝을 통해 제1 연결부들(CP1)이 형성될 수 있다.
도 10b를 참조하면, 제1 연결부들(CP1)을 덮도록 베이스부(BS) 상에 제4 절연층(IS-IL1)이 형성되고, 포토 레지스트 공정을 통해 제1 연결부들(CP1)을 노출시키는 컨택홀이 형성될 수 있다.
이후, 도 10c를 참조하면, 제4 절연층(IS-IL1) 상에 제1 센서부들(SP1)(또는, 제2 도전층(IS-CL2, 도 8 참조))가 형성되며, 제1 센서부들(SP1)의 일부는 제4 절연층(IS-IL1)의 컨택홀을 통해 제1 연결부들(CP1)에 접촉될 수 있다. 예를 들어, 제4 절연층(IS-IL1) 상에 도전층이 형성되고, 도전층에 대한 패터닝을 통해 제1 센서부들(SP1)이 형성될 수 있다.
도 10d를 참조하면, 제1 센서부들(SP1)을 덮는 제1 저굴절률 평탄층(LRF1)이 형성될 수 있다. 예를 들어, 제1 저굴절률 평탄층(LRF1)을 포함하는 유기층이 제1 센서부들(SP1) 상에 전면적으로 형성되고, 유기층 상에 마스크가 배치되며, 마스크를 통해 유기층이 부분적으로 광에 노출되고, 현상액을 통해 유기층을 부분적으로 제거하여 제1 저굴절률 평탄층(LRF1)이 형성될 수 있다.
이후, 도 10e를 참조하면, 제1 저굴절률 평탄층(LRF1)을 덮도록 제4 절연층(IS-IL1) 상에 제1 고굴절률 평탄층(HRF1)이 형성될 수 있다.
도 10a 내지 도 10e를 참조하여 설명한 바와 같이, 제1 센서부들(SP1)을 덮는 제1 저굴절률 평탄층(LRF1)을 형성하는 공정 및 제1 고굴절률 평탄층(HRF1)을 형성하는 공정의 추가만으로, 출광 효율이 향상된 표시장치가 제조될 수 있다. 특히, 제1 센서부들(SP1)을 외부로부터 보호하기 위해 제1 센서부들(SP1)을 덮는 절연층(또는, 평탄층)은 입력감지층(ISL)에 요구된다는 점에서, 실질적으로 제1 저굴절률 평탄층(LRF1)을 형성하는 공정의 추가만으로, 즉, 간소화된 제조 공정 또는 최소화된 제조 공정을 통해, 출광 효율이 향상된 표시장치가 제조될 수 있다.
도 11은 도 5의 I-I' 선 및 II-II'선을 따라 자른 표시장치의 다른 예를 나타내는 단면도이다.
도 5, 도 7 및 도 11을 참조하면, 도 11의 표시장치는 반사방지층(RPL)을 더 포함한다는 점에서, 도 7의 표시장치와 상이하다.
도 11의 표시장치에 포함된 베이스층(BL), 버퍼층(BFL), 화소 회로층(PCL), 발광 소자층(LDL), 및 입력감지층(ISL)은 도 7을 참조하여 설명한 베이스층(BL), 버퍼층(BFL), 화소 회로층(PCL), 발광 소자층(LDL), 및 입력감지층(ISL)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
반사방지층(RPL)은 입력감지층(ISL) 상에 형성되고, 광투과층(CFL)(또는, 색변환층, 컬러 필터층), 제2 저굴절률 평탄층(LRF2)(또는, 제3 굴절층), 및 제2 고굴절률 평탄층(HRF2)(또는, 제4 굴절층)을 포함할 수 있다.
광투과층(CFL)은 블랙 매트릭스(BM) 및 컬러 필터들(CFR, CFG, CFB)을 포함할 수 있다.
블랙 매트릭스(BM)는 도 5를 참조하여 설명한 제1 센서부들(SP1)과 유하사게, 메쉬패턴 또는 메쉬구조을 가지거나, 도 7을 참조하여 설명한 화소 정의막(PDL)의 개구부(OP)에 대응하는 개구를 포함할 수 있다. 블랙 매트릭스(BM)는 화소 정의막(PDL)의 개구부(OP)와 중첩하지 않을 수 있다.
블랙 매트릭스(BM)의 개구는 화소 정의막(PDL)의 개구부(OP)보다 크거나 같을 수 있다. 예를 들어, 평면상, 블랙 매트릭스(BM)의 개구의 면적은 화소 정의막(PDL)의 개구부(OP)의 면적보다 크고, 평면상, 화소들 사이에서의 블랙 매트릭스(BM)의 폭은, 화소 정의막(PDL)의 폭보다 작을 수 있다.
컬러 필터들(CFR, CFG, CFB)은 블랙 매트릭스(BM)의 개구를 커버하도록 배치될 수 있다. 즉, 컬러 필터들(CFR, CFG, CFB)은 블랙 매트릭스(BM)의 개구에 의해 노출된 제1 고굴절률 평탄층(HRF1) 및 블랙 매트릭스(BM) 상에 배치될 수 있다. 컬러 필터들(CFR, CFG, CFB)은 블랙 매트릭스(BM)를 완전히 커버할 수 있다.
예를 들어, 컬러 필터들(CFR, CFG, CFB)에 의해 블랙 매트릭스(BM)의 적어도 일부가 노출되거나, 후술하는 제2 저굴절률 평탄층(LRF2)이 블랙 매트릭스(BM) 상에 직접적으로 배치되는 경우, 컬러 필터들(CFR, CFG, CFB) 및 제2 저굴절률 평탄층(LRF2)의 측벽 사이에서 광이 굴절되거나 반사되고, 이로 인해 출광 효율이 향상되지 않거나 저하될 수도 있다. 따라서, 컬러 필터들(CFR, CFG, CFB)은 블랙 매트릭스(BM)를 완전히 커버할 수 있다.
제2 저굴절률 평탄층(LRF2)은 광투과층(CFL) 상에 배치되며, 블랙 매트릭스(BM)와 중첩할 수 있다.
도 4를 참조하여 설명한 제1 저굴절률 평탄층(LRF1)과 유사하게, 제2 저굴절률 평탄층(LRF2)은 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)을 포함하고, 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)은 발광 영역들(PXA-R, PXA-G, PXA-B)(또는, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB))에 일대일 대응할 수 있다.
일 실시예들에서, 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)은 발광 영역들(PXA-R, PXA-G, PXA-B)보다 각각 크며, 또한, 제1 저굴절률 평탄층(LRF1)의 홀들(ML_OPR1, ML_OPG1, ML_OPB1)보다 클 수 있다.
예를 들어, 제1 보조홀(ML_OPR2)의 크기(또는, 폭, 평면상 면적)는 제1 화소(PX1)의 제1 발광 영역(PXA-R)의 크기보다 크고, 제1 홀(ML_OPR1)의 크기보다 클 수 있다. 유사하게, 제2 보조홀(ML_OPG2)의 크기는 제2 화소(PX2)의 제2 발광 영역(PXA-G)의 크기보다 크고, 제2 홀(ML_OPG1)의 크기보다 클 수 있다. 제3 보조홀(ML_OPB2)의 크기는 제3 화소(PX3)의 제3 발광 영역(PXA-B)의 크기보다 크고, 제3 홀(ML_OPB1)의 크기보다 클 수 있다.
제2 저굴절률 평탄층(LRF2)은, 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)에서, 광투과층(CFL)을 기준으로 경사진 제2 측면(SS2)을 가질 수 있다. 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)은, 제2 고굴절률 평탄층(HRF2)과의 관계에서, 전반사면을 구성할 수 있다.
제2 저굴절률 평탄층(LRF2)은, 제1 저굴절률 평탄층(LRF1)과 유사하게, 유기 물질을 포함할 수 있다.
제2 고굴절률 평탄층(HRF2)은 제2 저굴절률 평탄층(LRF2) 및 광투과층(CFL) 상에 직접적으로 배치될 수 있다. 제2 고굴절률 평탄층(HRF2)은 광투과층(CFL) 상에 전면적으로 배치될 수 있다.
제2 고굴절률 평탄층(HRF2)은 제2 저굴절률 평탄층(LRF2)의 굴절률보다 큰 굴절률을 가질 수 있다.
제2 고굴절률 평탄층(HRF2)은, 제1 고굴절률 평탄층(HRF1)과 유사하게, 유기 물질을 포함할 수 있다.
제2 저굴절률 평탄층(LRF2) 및 제2 고굴절률 평탄층(HRF2)에 대한 설명을 위해 도 12가 참조될 수 있다.
도 12는 도 11의 표시장치에 포함된 제1 화소 영역의 일 예를 나타내는 단면도이다. 도 12에는 발광 소자층(LDL), 입력감지층(ISL) 및 반사방지층(RPL)을 중심으로, 제1 화소(PX1)에 대응하는 제1 화소 영역이 간략하게 도시되어 있다.
도 8, 도 11 및 도 12를 참조하면, 반사방지층(PRL)을 제외하고, 도 12에 도시된 표시장치는 도 8의 표시장치와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 제2 고굴절률 평탄층(HRF2)의 굴절률 및 제2 저굴절률 평탄층(LRF2)의 굴절률 간의 차이는 제1 고굴절률 평탄층(HRF1)의 굴절률 및 제1 저굴절률 평탄층(LRF1)의 굴절률 간의 차이보다 작거나 같을 수 있다. 예를 들어, 제2 고굴절률 평탄층(HRF2)의 굴절률 및 제2 저굴절률 평탄층(LRF2)의 굴절률 간의 차이는 약 0.2 내지 0.3 이고, 제2 고굴절률 평탄층(HRF2)의 굴절률은 제2 저굴절률 평탄층(LRF2)의 굴절률보다 약 0.2 내지 0.3만큼 클 수 있다.
일 실시예에서, 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)의 제2 경사각(ANG_C2)은 제1 저굴절률 평탄층(LRF1)의 제1 측면(SS1)의 경사각(ANG_C1)보다 크거나 같을 수 있다. 예를 들어, 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)의 제2 경사각(ANG_C2)은 약 70도 내지 85도, 또는 약 75도 내지 80도 이내일 수 있다.
입력감지층(ISL)의 제1 저굴절률 평탄층(LRF1)에 입사되는 제1 광(L_E1)은 입력감지층(ISL)의 제1 저굴절률 평탄층(LRF1)에 의해 대체적으로 제3 방향(DR3)으로 반사될 수 있다. 입력감지층(ISL)의 제1 저굴절률 평탄층(LRF1)에 입사되지 않은 제1 광(L_E1)은 제2 저굴절률 평탄층(LRF2)에 의해 반사될 수 있다. 제1 광(L_E1)은 제1 광(L_E1)에 비해 상대적으로 큰 경사각을 가지므로, 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)의 제2 경사각(ANG_C2)은 상대적으로 클 수 있다. 또한, 제2 저굴절률 평탄층(LRF2)의 전반사를 위한 임계각이 상대적으로 작으므로, 제2 고굴절률 평탄층(HRF2)의 굴절률 및 제2 저굴절률 평탄층(LRF2)의 굴절률 간의 차이는 상대적으로 작을 수 있다.
일 실시예에서, 제2 저굴절률 평탄층(LRF2)의 두께(H2)는 제1 저굴절률 평탄층(LRF1)의 두께(H1)보다 작거나 같고, 제2 저굴절률 평탄층(LRF2)의 두께(H2) 및 제1 저굴절률 평탄층(LRF1)의 두께(H1)의 총 합은 약 1㎛ 내지 3㎛, 1.5㎛ 내지 2.5㎛, 또는 약 1.8㎛ 내지 2㎛ 일 수 있다.
도 8의 표시장치는 하나의 제1 저굴절률 평탄층(LRF1)을 이용하여 발광 소자(OLED)의 상면으로부터 비스듬히 출광되는 광을 대체적으로 반사시키기 위해(예를 들어, 도 12에 도시된 제2 광(L_E2)을 반사시키기 위해) 상대적으로 큰 두께를 가질 수 있다. 이와 달리, 도 12의 표시장치는 제1 저굴절률 평탄층(LRF1) 이외에 반사방지층(RPL)의 제2 저굴절률 평탄층(LRF2)을 포함하므로, 제1 저굴절률 평탄층(LRF1)의 두께(H1)는 상대적으로 작아질 수 있다.
도 12를 참조하여 설명한 바와 같이, 표시장치는, 입력감지층(ISL)에 형성된 광 경로 제어 구조물(즉, 제1 저굴절률 평탄층(LRF1) 및 제1 고굴절률 평탄층(HRF1)) 외에, 반사방지층(RPL)에 형성된 광 경로 제어 구조물(즉, 제2 저굴절률 평탄층(LRF2) 및 제2 고굴절률 평탄층(HRF2))을 더 포함할 수도 있다. 따라서, 표시장치(또는, 화소들)의 출광 효율이 향상될 수 있다.
도 13은 도 1의 표시장치의 또 다른 예를 나타내는 단면도이다. 도 13에는 도 11의 표시장치에 대응하는 표시장치가 도시되어 있다. 도 14는 도 13의 표시장치에 포함된 제1 화소 영역의 일 예를 나타내는 단면도이다.
도 11 내지 도 14를 참조하면, 도 13의 표시장치는 입력감지층(ISL)을 포함하지 않는다는 점에서, 도 11의 표시장치와 상이하다.
도 13의 표시장치에 포함된 베이스층(BL), 버퍼층(BFL), 화소 회로층(PCL), 발광 소자층(LDL), 및 반사방지층(RPL)은 도 11에 도시된 베이스층(BL), 버퍼층(BFL), 화소 회로층(PCL), 발광 소자층(LDL), 및 반사방지층(RPL)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
반사방지층(RPL)은 발광 소자층(LDL) 상에 형성되고, 광투과층(CFL), 제2 저굴절률 평탄층(LRF2), 및 제2 고굴절률 평탄층(HRF2)을 포함할 수 있다.
광투과층(CFL)은 블랙 매트릭스(BM) 및 컬러 필터들(CFR, CFG, CFB)을 포함할 수 있다.
제2 저굴절률 평탄층(LRF2)은 광투과층(CFL) 상에 배치되며, 블랙 매트릭스(BM)와 중첩할 수 있다.
도 4를 참조하여 설명한 제1 저굴절률 평탄층(LRF1)과 유사하게, 제2 저굴절률 평탄층(LRF2)은 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)을 포함하고, 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)은 발광 영역들(PXA-R, PXA-G, PXA-B)(또는, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB))에 일대일 대응할 수 있다.
일 실시예들에서, 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)은 발광 영역들(PXA-R, PXA-G, PXA-B)보다 각각 크며, 또한, 비발광 영역(NPXA)에서의 블랙 매트릭스(BM)의 폭보다 클 수 있다.
예를 들어, 제1 보조홀(ML_OPR2)의 크기(또는, 폭, 평면상 면적)는 제1 화소(PX1)의 제1 발광 영역(PXA-R)의 크기보다 크고, 블랙 매트릭스(BM)의 폭보다 클 수 있다.
제2 저굴절률 평탄층(LRF2)은, 보조홀들(ML_OPR2, ML_OPG2, ML_OPB2)에서, 광투과층(CFL)을 기준으로 경사진 제2 측면(SS2)을 가질 수 있다. 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)은, 제2 고굴절률 평탄층(HRF2)과의 관계에서, 전반사면을 구성할 수 있다.
도 14에 도시된 바와 같이, 발광 소자(OLED)에서 발산된 광 중 일부인, 제2 광(L_E2)은 제2 고굴절률 평탄층(HRF2)을 통해 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)에 조사되며, 제2 고굴절률 평탄층(HRF2) 및 제2 저굴절률 평탄층(LRF2) 간의 굴절률 차이(또는, 굴절률 비)에 의해 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)에서 전반사될 수 있다.
일 실시예에서, 제2 고굴절률 평탄층(HRF2)의 굴절률은 제2 저굴절률 평탄층(LRF2)의 굴절률보다 약 0.2 내지 0.4만큼 클 수 있다. 예를 들어, 제2 고굴절률 평탄층(HRF2)의 굴절률이 약 1.5 이상, 약 1.6 내지 1.9 이내, 또는, 약 1.8일 수 있다. 제2 저굴절률 평탄층(LRF2)의 굴절률은 약 1.3 내지 1.6 이내, 또는 약 1.5일 수 있다.
일 실시예에서, 제2 저굴절률 평탄층(LRF2)의 제2 측면(SS2)의 제2 경사각(ANG_C2)(또는, 테이퍼 각)은 약 60도 내지 85도, 또는, 약 70도 내지 75도일 수 있다.
일 실시예에서, 제2 저굴절률 평탄층(LRF2)의 두께(H2)는 약 1㎛ 내지 3㎛, 1.5㎛ 내지 2.5㎛, 또는 약 1.8㎛ 내지 2㎛ 일 수 있다.
굴절률 차이, 제2 경사각(ANG_C2), 및 두께(H2) 간의 관계는, 도 8을 참조하여 설명한 굴절률 차이, 제1 경사각(ANG_C1), 및 두께(H1) 간의 관계와 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
도 13 및 도 14를 참조하여 설명한 바와 같이, 표시장치가 입력감지층(ISL, 도 11 참조)을 포함하지 않는 경우, 광 경로 제어 구조물(즉, 제2 저굴절률 평탄층(LRF2) 및 제2 고굴절률 평탄층(HRF2))은 반사방지층(RPL) 내에 형성될 수 있다. 따라서, 화소들의 출광 효율이 향상될 수 있다.
또한, 도 10a 내지 도 10e를 참조하여 설명한 제조 공정과 유사하게, 실질적으로 제2 저굴절률 평탄층(LRF2)을 형성하는 공정의 추가만으로, 즉, 간소화된 제조 공정 또는 최소화된 제조 공정을 통해, 출광 효율이 향상된 표시장치가 제조될 수 있다.
도 15는 도 5의 I-I' 선 및 II-II'선을 따라 자른 표시장치의 또 다른 예를 나타내는 단면도이다.
도 11 및 도 15를 참조하면, 도 15의 표시장치 내 입력감지층(ISL)은 제1 저굴절률 평탄층(LRF1) 및 제1 고굴절률 평탄층(HRF1)을 포함하지 않는다는 점에서, 도 11의 표시장치와 상이하다.
도 15의 표시장치에 포함된 베이스층(BL), 버퍼층(BFL), 화소 회로층(PCL), 및 발광 소자층(LDL)은 도 11에 도시된 베이스층(BL), 버퍼층(BFL), 화소 회로층(PCL), 및 발광 소자층(LDL)과 각각 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다. 또한, 반사방지층(RPL)은 도 13 및 도 14를 참조하여 설명한 반사방지층(RPL)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
입력감지층(ISL)은 박막 봉지층(TFE) 상에 제공될 수 있다. 입력감지층(ISL)은 제2 버퍼층(BFL2), 제1 도전층(IS-CL1), 제4 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제5 절연층(IS-IL2)을 포함할 수 있다.
제2 버퍼층(BFL2), 제1 도전층(IS-CL1), 제4 절연층(IS-IL1), 및 제2 도전층(IS-CL2)은 도 11에 도시된 제2 버퍼층(BFL2), 제1 도전층(IS-CL1), 제4 절연층(IS-IL1), 및 제2 도전층(IS-CL2)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제5 절연층(IS-IL2)은 제2 도전층(IS-CL2) 및 제4 절연층(IS-IL1) 상에 배치될 수 있다. 제5 절연층(IS-IL2)은 단층 또는 다층 구조를 가질 수 있다. 제5 절연층(IS-IL2)은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
일 실시예에서, 제5 절연층(IS-IL2)은 무기막을 포함할 수 있다. 무기막은 알루미늄 산화물, 티타늄 산화물, 실리콘 산화물, 실리콘 산질화물, 지르코늄 산화물, 및 하프늄 산화물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제5 절연층(IS-IL2)은 실리콘 산화물을 포함할 수 있다.
도 15를 참조하여 설명한 바와 같이, 표시장치는 반사방지층(RPL) 내에 형성된 광 경로 제어 구조물(즉, 제2 저굴절률 평탄층(LRF2) 및 제2 고굴절률 평탄층(HRF2))만을 포함할 수도 있다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
AE: 제1 전극
BL: 베이스층
BFL: 버퍼층
BM: 블랙 매트릭스
CE: 제2 전극
CFL: 광투과층
CFR, CFG, CFB: 컬러 필터들
CSL: 제어신호 라인
CP1: 제1 연결부들
CP2: 제2 연결부들
DD: 표시장치
DL: 데이터 라인들
DP: 표시패널
DP-PD: 신호패드들
EML: 발광층
GDC: 구동회로
GL: 주사 라인들
LDL: 발광 소자층
HRF1: 제1 고굴절률 평탄층
HRF2: 제2 고굴절률 평탄층
ML_OPR1, ML_OPG1, ML_OPB1: 홀들
ML_OPR2, ML_OPG2, ML_OPB2: 보조홀들
IE1-1 내지 IE1-5: 제1 감지 전극들
IE2-1 내지 IE2-4: 제2 감지 전극들
INS1 내지 INS3: 제1 내지 제3 절연층들
ISL: 입력감지층
IS-C: 입력감지회로
IS-CL1: 제1 도전층
IS-CL2: 제2 도전층
IS-DPD: 더미 패드들
IS-IL1: 제4 절연층
IS-IL2: 제5 절연층
IS-OPR, IS-OPG, IS-OPB: 메쉬홀들
LRF1: 제1 저굴절률 평탄층
LRF2: 제2 저굴절률 평탄층
OCA: 투명 접착 부재
OP: 개구부
PCB: 회로기판
PCB-P: 회로기판 패드들
PCL: 화소 회로층
PDL: 화소 정의막
PL: 전원 라인
PX: 화소
RPP: 반사방지 유닛
RPL: 반사방지층
SGL: 신호 라인들
SL-L: 라인부
SL-P: 패드부
SP1: 제1 센서부들
SP2: 제2 센서부들
TC: 타이밍 제어회로
TFE: 박막 봉지층
WL: 윈도우층
WP: 윈도우 유닛
WP-BS: 베이스 필름
WP-BZ: 차광 패턴

Claims (23)

  1. 발광 영역을 포함하는 기판;
    상기 발광 영역에 제공되는 발광 소자를 포함하는 발광 소자층; 및
    상기 발광 소자층 상에 배치되는 입력감지층을 포함하고,
    상기 입력감지층은,
    상기 발광 소자층 상에 배치되며 상기 발광 영역과 중첩하는 제1 개구를 포함하는 센싱 전극;
    상기 센싱 전극 상에 직접적으로 배치되며 발광 영역과 중첩하는 제2 개구를 포함하는 제1 굴절층; 및
    상기 발광 소자층 및 상기 제1 굴절층 상에 배치되는 제2 굴절층을 포함하며,
    상기 제1 굴절층의 광에 대한 제1 굴절률은 상기 제2 굴절층의 광에 대한 제2 굴절률보다 작은, 표시장치.
  2. 제1 항에 있어서, 상기 발광 소자층은, 상기 발광 영역을 정의하는 제3 개구를 포함하는 화소 정의막을 더 포함하고,
    상기 발광 소자는 상기 제3 개구 내에 배치되는, 표시장치.
  3. 제2 항에 있어서, 상기 발광 소자는 순차 적층된 제1 전극, 발광층, 및 제2 전극을 포함하는, 표시장치.
  4. 제2 항에 있어서, 상기 제2 개구는 상기 제3 개구보다 크고 상기 제1 개구보다 작은, 표시장치.
  5. 제1 항에 있어서, 상기 제2 굴절층의 상기 제2 굴절률은 상기 제1 굴절층의 상기 제1 굴절률보다 0.2 내지 0.4만큼 큰, 표시장치.
  6. 제5 항에 있어서, 상기 제1 굴절층 및 상기 제2 굴절층 각각은, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 하나를 포함하는, 표시장치.
  7. 제5 항에 있어서, 상기 제1 굴절층은 상기 제2 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제1 측면을 가지며,
    상기 제1 측면의 제1 경사각은 60도 내지 85 이내이며,
    상기 제1 굴절층의 상기 제1 굴절률 및 상기 제2 굴절층의 상기 제2 굴절률 간의 차이가 커질수록, 상기 제1 경사각은 커지는, 표시장치.
  8. 제7 항에 있어서, 상기 제1 굴절층은 1um 내지 3um 이내의 두께를 가지며,
    상기 제1 경사각이 커질수록 상기 두께는 작아지는, 표시장치.
  9. 제1 항에 있어서, 상기 제2 개구는 상기 제1 개구의 평면 형상과 다른 평면 형상을 가지는, 표시장치.
  10. 제9 항에 있어서, 상기 제1 개구는 마름모의 평면 형상을 가지고,
    상기 제2 개구는 원형의 평면 형상을 가지는, 표시장치.
  11. 제10 항에 있어서, 상기 제2 개구의 크기는 상기 발광 소자에서 발산되는 광의 색상에 따라 다르게 설정되는, 표시장치.
  12. 제1 항에 있어서, 상기 기판은 화소 영역들을 포함하고,
    상기 화소 영역들 각각은 상기 발광 영역을 포함하는, 표시장치.
  13. 제1 항에 있어서,
    상기 입력감지층 상에 배치되는 반사방지층을 더 포함하고,
    상기 반사방지층은,
    상기 발광 영역과 중첩하는 컬러 필터를 포함하는 광투과층;
    상기 광투과층 상에 배치되되 상기 발광 영역과 중첩하는 제4 개구를 포함하는 제3 굴절층; 및
    상기 광투과층 및 상기 제3 굴절층 상에 배치되는 제4 굴절층을 포함하며,
    상기 제3 굴절층의 광에 대한 제3 굴절률은 상기 제4 굴절층의 광에 대한 제4 굴절률보다 작은, 표시장치.
  14. 제13 항에 있어서, 상기 광투과층은 상기 발광 영역과 비중첩하는 블랙 매트릭스를 더 포함하고,
    상기 컬러 필터는 상기 블랙 매트릭스를 커버하며,
    상기 제3 굴절층은 상기 컬러 필터 상에 직접적으로 배치되는, 표시장치.
  15. 제13 항에 있어서, 상기 제4 굴절층의 상기 제4 굴절률 및 상기 제3 굴절층의 상기 제3 굴절률 간의 차이는, 상기 제2 굴절층의 상기 제2 굴절률 및 상기 제1 굴절층의 상기 제1 굴절률 간의 차이보다 작거나 같은, 표시장치.
  16. 제15 항에 있어서, 상기 제1 굴절층은 상기 제2 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제1 측면을 가지며,
    상기 제3 굴절층은 상기 제4 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제2 측면을 가지고,
    상기 제2 측면의 제2 경사각은 상기 제1 측면의 제1 경사각보다 크거나 같은, 표시장치.
  17. 제16 항에 있어서, 상기 제1 굴절층 및 상기 제3 굴절층의 총 두께는 1um 내지 3um 이내인, 표시장치.
  18. 발광 영역을 포함하는 기판;
    상기 발광 영역에 제공되는 발광 소자를 포함하는 발광 소자층; 및
    상기 발광 소자층 상에 배치되는 반사방지층을 포함하고,
    상기 반사방지층은,
    상기 발광 소자층 상에 배치되며 상기 발광 영역과 중첩하는 컬러 필터를 포함하는 광투과층;
    상기 광투과층 상에 배치되되 상기 발광 영역과 중첩하는 개구를 포함하는 제1 굴절층; 및
    상기 광투과층 및 상기 제1 굴절층 상에 배치되는 제2 굴절층을 포함하며,
    상기 제1 굴절층의 광에 대한 제1 굴절률은 상기 제2 굴절층의 광에 대한 제2 굴절률보다 작은, 표시장치.
  19. 제18 항에 있어서, 상기 광투과층은 상기 발광 영역과 비중첩하는 블랙 매트릭스를 더 포함하고,
    상기 컬러 필터는 상기 블랙 매트릭스를 커버하며,
    상기 제1 굴절층은 상기 컬러 필터 상에 직접적으로 배치되는, 표시장치.
  20. 제18 항에 있어서, 상기 제2 굴절층의 상기 제2 굴절률은 상기 제1 굴절층의 상기 제1 굴절률보다 0.2 내지 0.4만큼 큰, 표시장치.
  21. 제20 항에 있어서, 상기 제1 굴절층 및 상기 제2 굴절층 각각은, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 하나를 포함하는, 표시장치.
  22. 제20 항에 있어서, 상기 제1 굴절층은 상기 개구에서 상기 발광 소자층의 상면을 기준으로 경사진 제1 측면을 가지며, 상기 제1 측면의 제1 경사각은 60도 내지 85 이내이며,
    상기 제1 굴절층의 상기 제1 굴절률 및 상기 제2 굴절층의 상기 제2 굴절률 간의 차이가 커질수록, 상기 제1 경사각은 커지는, 표시장치.
  23. 제22 항에 있어서, 상기 제1 굴절층은 1um 내지 3um 이내의 두께를 가지며, 상기 제1 경사각이 커질수록 상기 두께는 작아지는, 표시장치.
KR1020190079643A 2019-07-02 2019-07-02 표시장치 Pending KR20210004006A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190079643A KR20210004006A (ko) 2019-07-02 2019-07-02 표시장치
US16/814,833 US11258049B2 (en) 2019-07-02 2020-03-10 Display device having reflection layers with different refractive indexes
EP20183238.3A EP3761368A1 (en) 2019-07-02 2020-06-30 Display device
CN202010625542.3A CN112186007A (zh) 2019-07-02 2020-07-01 显示装置
US17/676,035 US12035567B2 (en) 2019-07-02 2022-02-18 Display device having anti-reflection layer
US18/765,160 US20240365583A1 (en) 2019-07-02 2024-07-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079643A KR20210004006A (ko) 2019-07-02 2019-07-02 표시장치

Publications (1)

Publication Number Publication Date
KR20210004006A true KR20210004006A (ko) 2021-01-13

Family

ID=71409231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079643A Pending KR20210004006A (ko) 2019-07-02 2019-07-02 표시장치

Country Status (4)

Country Link
US (3) US11258049B2 (ko)
EP (1) EP3761368A1 (ko)
KR (1) KR20210004006A (ko)
CN (1) CN112186007A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220271262A1 (en) * 2021-02-23 2022-08-25 Samsung Display Co., Ltd. Display Device
US11620923B2 (en) 2020-02-25 2023-04-04 Samsung Display Co., Ltd. Display device
US12307037B2 (en) 2022-08-26 2025-05-20 Samsung Display Co., Ltd. Display device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7641724B2 (ja) 2019-11-12 2025-03-07 株式会社半導体エネルギー研究所 機能パネル、表示装置、入出力装置、情報処理装置
KR102785603B1 (ko) * 2019-12-03 2025-03-27 삼성디스플레이 주식회사 표시 장치
KR20210085912A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 터치 디스플레이 장치
KR102792346B1 (ko) 2020-01-17 2025-04-09 삼성디스플레이 주식회사 표시 장치
KR20210106611A (ko) * 2020-02-20 2021-08-31 삼성디스플레이 주식회사 표시 장치
CN115568246A (zh) * 2020-03-04 2023-01-03 上海天马微电子有限公司 显示面板和显示装置
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
CN111552404B (zh) * 2020-04-24 2024-07-12 京东方科技集团股份有限公司 柔性触控基板、柔性触控面板和装置
TWI756680B (zh) * 2020-05-06 2022-03-01 友達光電股份有限公司 顯示裝置
KR20210157947A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 디스플레이 장치
KR20220006689A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN113097278B (zh) * 2021-03-31 2022-06-07 武汉天马微电子有限公司 显示面板及显示装置
KR20220161770A (ko) * 2021-05-31 2022-12-07 삼성전자주식회사 센서 내장형 표시 패널 및 전자 장치
EP4348563A4 (en) * 2021-06-04 2025-03-12 Tectus Corp INTEGRATED PIPELINE DISPLAY DEVICE PIXELS
KR20230016119A (ko) * 2021-07-23 2023-02-01 삼성디스플레이 주식회사 디스플레이 장치
CN113644219B (zh) * 2021-08-10 2024-07-26 京东方科技集团股份有限公司 显示面板及显示装置
CN113725385B (zh) * 2021-09-01 2023-10-24 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
KR20230041913A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 표시 장치
KR20230054573A (ko) * 2021-10-15 2023-04-25 삼성디스플레이 주식회사 표시 장치
CN114242756A (zh) * 2021-11-25 2022-03-25 昆山国显光电有限公司 显示面板及显示装置
CN114267775B (zh) 2021-12-14 2024-09-10 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN114267807B (zh) * 2021-12-15 2023-08-22 武汉华星光电半导体显示技术有限公司 一种显示面板
CN114335087B (zh) * 2021-12-17 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
KR20230103507A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치
CN114361364B (zh) 2021-12-31 2024-04-09 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
US20240292722A1 (en) * 2022-03-31 2024-08-29 Chongqing Boe Display Technology Co., Ltd. Touch display panel and touch display device
CN117616901A (zh) * 2022-04-29 2024-02-27 京东方科技集团股份有限公司 一种显示面板、显示装置
CN115132945A (zh) * 2022-06-29 2022-09-30 合肥维信诺科技有限公司 显示面板及其制备方法和显示装置
KR20240029598A (ko) * 2022-08-25 2024-03-06 삼성디스플레이 주식회사 표시 장치
CN116075186A (zh) * 2022-11-30 2023-05-05 厦门天马显示科技有限公司 显示面板以及显示装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559528B1 (ko) * 2002-04-26 2006-03-10 일진디스플레이(주) 투과율이 향상된 액정디스플레이 패널
US7492092B2 (en) * 2002-12-17 2009-02-17 Seiko Epson Corporation Self-emitting element, display panel, display apparatus, and method of manufacturing self-emitting element
EP1895608A3 (de) * 2006-09-04 2011-01-05 Novaled AG Organisches lichtemittierendes Bauteil und Verfahren zum Herstellen
KR101022155B1 (ko) * 2009-01-16 2011-03-17 삼성모바일디스플레이주식회사 터치 스크린 패널
KR20130073011A (ko) * 2010-10-15 2013-07-02 파나소닉 주식회사 유기 발광 패널과 그 제조 방법, 및 유기 표시 장치
CN102544139A (zh) * 2010-12-23 2012-07-04 太聚能源股份有限公司 光电二极管装置及其制造方法
US9405330B2 (en) * 2011-07-29 2016-08-02 Sharp Kabushiki Kaisha Touch panel substrate and display panel
JP2013191464A (ja) 2012-03-14 2013-09-26 Sharp Corp 有機エレクトロルミネッセンス素子及びその製造方法、液晶表示装置。
US9389737B2 (en) * 2012-09-14 2016-07-12 Samsung Display Co., Ltd. Display device and method of driving the same in two modes
KR102111974B1 (ko) * 2013-07-03 2020-05-19 삼성디스플레이 주식회사 유기발광 표시 장치 및 이의 제조 방법
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
JP2015176132A (ja) 2014-03-18 2015-10-05 大日本印刷株式会社 光学シート、有機エレクトロルミネッセンス発光ユニット、及び表示装置
KR20150145834A (ko) 2014-06-19 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102250043B1 (ko) * 2014-09-11 2021-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160034457A (ko) * 2014-09-19 2016-03-30 삼성디스플레이 주식회사 유기발광 표시장치
KR102276997B1 (ko) * 2014-10-13 2021-07-14 삼성디스플레이 주식회사 터치 센서를 구비한 표시 장치
TWI528258B (zh) * 2014-11-07 2016-04-01 速博思股份有限公司 高感測靈敏度的互電容內嵌式觸控顯示面板裝置
KR102416470B1 (ko) * 2015-12-21 2022-07-04 엘지디스플레이 주식회사 광효율 향상을 위한 표시패널, 표시장치 및 표시패널을 제조하는 방법
JP2017117594A (ja) * 2015-12-22 2017-06-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102534273B1 (ko) * 2016-03-25 2023-05-19 삼성디스플레이 주식회사 플렉서블 표시장치
KR102454824B1 (ko) * 2016-03-25 2022-10-18 삼성디스플레이 주식회사 플렉서블 표시장치
KR20170111827A (ko) * 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102554438B1 (ko) * 2016-07-25 2023-07-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102567934B1 (ko) * 2016-09-30 2023-08-18 엘지디스플레이 주식회사 유기발광표시장치 및 그의 터치감지방법
JP2018081815A (ja) * 2016-11-16 2018-05-24 株式会社ジャパンディスプレイ 表示装置
KR102367247B1 (ko) 2017-07-04 2022-02-25 삼성디스플레이 주식회사 표시 장치
KR102374168B1 (ko) * 2017-08-08 2022-03-17 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
JP2019046175A (ja) 2017-09-01 2019-03-22 株式会社ジャパンディスプレイ 表示装置
WO2019097888A1 (ja) * 2017-11-15 2019-05-23 富士フイルム株式会社 タッチセンサ及びタッチパネル
KR102418609B1 (ko) * 2017-11-16 2022-07-08 삼성디스플레이 주식회사 표시장치
KR102433274B1 (ko) 2017-11-28 2022-08-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102603232B1 (ko) * 2018-07-27 2023-11-15 엘지디스플레이 주식회사 표시장치
KR102664769B1 (ko) * 2018-08-20 2024-05-08 엘지디스플레이 주식회사 표시장치
CN109524568B (zh) * 2018-12-10 2021-09-24 京东方科技集团股份有限公司 有机发光二极管面板及其制备方法、显示装置
KR102734911B1 (ko) * 2019-05-08 2024-11-26 엘지디스플레이 주식회사 표시 장치
KR102756223B1 (ko) * 2019-05-14 2025-01-17 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620923B2 (en) 2020-02-25 2023-04-04 Samsung Display Co., Ltd. Display device
US12340716B2 (en) 2020-02-25 2025-06-24 Samsung Display Co., Ltd. Display device
US20220271262A1 (en) * 2021-02-23 2022-08-25 Samsung Display Co., Ltd. Display Device
US12328987B2 (en) * 2021-02-23 2025-06-10 Samsung Display Co., Ltd. Display device including reflection control layer having UV absorber
US12307037B2 (en) 2022-08-26 2025-05-20 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20240365583A1 (en) 2024-10-31
US20220173362A1 (en) 2022-06-02
EP3761368A1 (en) 2021-01-06
US12035567B2 (en) 2024-07-09
US20210005845A1 (en) 2021-01-07
US11258049B2 (en) 2022-02-22
CN112186007A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US12035567B2 (en) Display device having anti-reflection layer
KR20240172161A (ko) 표시장치
US12282238B2 (en) Display device
KR102635472B1 (ko) 표시 장치 및 그 제조방법
KR20200130578A (ko) 입력센서 및 이를 포함하는 표시장치
CN218456643U (zh) 显示装置和包括该显示装置的电子装置
US11860465B2 (en) Input sensing panel and display device having the same
US11545650B2 (en) Display device
KR102737591B1 (ko) 표시장치
US11943990B2 (en) Display device
CN115701764A (zh) 显示面板和电子设备
US20250103170A1 (en) Electronic device and method for manufacturing same
US20220336781A1 (en) Display device
US20240288968A1 (en) Display device
US20240096903A1 (en) Display device and method of manufacturing the same
US20230284486A1 (en) Display panel, method of manufacturing the same, and electronic device including the same
US20250089413A1 (en) Display apparatus
US20240097091A1 (en) Display device
KR20240109646A (ko) 표시 패널 및 이의 제조 방법
CN115996596A (zh) 显示装置
KR20250008615A (ko) 표시 장치 및 이의 제조 방법
KR20250092383A (ko) 표시 장치
CN118159064A (zh) 显示面板
CN112419882A (zh) 显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190702

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220622

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190702

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240418

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20241218

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

PX0701 Decision of registration after re-examination

Patent event date: 20250423

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)