[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20220075737A - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR20220075737A
KR20220075737A KR1020200164145A KR20200164145A KR20220075737A KR 20220075737 A KR20220075737 A KR 20220075737A KR 1020200164145 A KR1020200164145 A KR 1020200164145A KR 20200164145 A KR20200164145 A KR 20200164145A KR 20220075737 A KR20220075737 A KR 20220075737A
Authority
KR
South Korea
Prior art keywords
node
period
signal
transistor
voltage
Prior art date
Application number
KR1020200164145A
Other languages
English (en)
Inventor
김대규
윤규한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200164145A priority Critical patent/KR20220075737A/ko
Priority to DE102021126369.7A priority patent/DE102021126369A1/de
Priority to US17/500,265 priority patent/US11568824B2/en
Publication of KR20220075737A publication Critical patent/KR20220075737A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서의 실시예에 따른 전계발광 표시장치는 A 노드에 애노드가 연결된 발광 소자, 및 A 노드에 구동 전류를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함한다. 화소 구동 회로는 B 노드에 제공된 전압에 의해 제어되는 구동 트랜지스터, 제1 스캔 신호에 의해 턴-온되어 상기 C 노드에 데이터 전압을 제공하는 제1 트랜지스터, 제2 스캔 신호에 의해 턴-온되어 B 노드와 C 노드를 전기적 연결시키는 제2 트랜지스터, 에미션 신호에 의해 턴-온되어 D 노드와 E 노드를 전기적 연결시키는 제3 트랜지스터, C 신호에 의해 턴-온되어 E 노드에 기준 전압을 제공하는 제4 트랜지스터, B 노드와 D 노드에 연결된 저장 커패시터, 및 C 노드와 기준 전압이 제공되는 기준 전압 라인에 연결된 커패시터를 포함한다. 이 경우, 에미션 신호는 제1 스캔 신호 및 제2 스캔 신호와 중첩되는 펄스를 포함하고, C 신호는 제1 스캔 신호 및 제2 스캔 신호와 중첩하지 않고 에미션 신호와 중첩하는 펄스를 포함한다.

Description

전계발광 표시장치{ELECTROLUMINESCENCE DISPLAY DEVICE}
본 명세서는 표시패널의 화질을 향상시킬 수 있는 전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 전계발광 표시장치, 액정 표시장치, 유기발광 표시장치, 및 양자점 표시장치 등과 같은 다양한 형태의 표시장치에 대한 사용이 증가하고 있다.
이 중에서 전계발광 표시장치는 응답속도가 빠르고, 발광효율이 높으며 시야각이 큰 장점이 있다. 일반적으로 전계발광 표시장치는 스캔 신호에 의해서 턴-온되는 트랜지스터를 이용하여 데이터 전압을 구동 트랜지스터의 게이트 전극에 인가하고, 구동 트랜지스터에 공급되는 데이터 전압을 저장 커패시터에 충전한다. 그리고, 에미션 신호를 이용하여 저장 커패시터에 충전된 데이터 전압을 출력함으로써 발광 소자를 발광시킨다. 발광 소자는 유기발광 소자, 무기발광 소자, 및 퀀텀닷 소자를 포함할 수 있다.
영상을 표시하기 위한 최소 장치인 표시패널에는 화소 어레이(pixel array)가 배치되고, 영상을 표시하는 표시 영역 및 영상을 표시하지 않는 비표시 영역으로 구분될 수 있다. 화소 어레이는 복수의 화소들을 포함하고 각각의 화소들은 발광 소자와 화소 구동 회로를 포함한다. 발광 소자는 화소 구동 회로가 제공하는 구동 전류에 의해 발광한다.
따라서, 발광 소자들이 의도된 계조로 발광할 수 있도록 화소 구동 회로의 구동 능력을 향상시키기 위한 방안이 모색되고 있다.
앞서 언급한 바와 같이, 전계발광 표시장치는 화소 어레이를 포함하고, 화소 어레이를 이루는 각각의 화소들은 발광 소자와 발광 소자에 구동 전류를 제공하는 화소 구동 회로를 포함한다. 화소 구동 회로는 발광 소자에 정확한 구동 전류를 제공하기 위해 다양한 형태로 구현될 수 있다.
화소 어레이에는 적색, 녹색, 청색 등을 발광하는 화소들을 포함할 수 있다. 발광하는 색의 특성 및 계조에 따라 화소 구동 회로가 발광 소자에 제공하는 구동 전류는 다르게 발생한다. 예를 들어, 화소 어레이가 적색 화소, 녹색 화소, 청색 화소를 포함하는 경우, 동일한 계조를 표시하더라도 적색 화소, 녹색 화소, 청색 화소 각각이 요구되는 구동 전류가 다른데, 일반적으로 적색 화소가 가장 작은 구동 전류를 필요로 하고 청색 화소가 가장 큰 구동 전류를 필요로 한다. 그리고, 녹색 화소에서 요구되는 구동 전류는 적색 화소에서 요구되는 구동 전류와 청색 화소에서 요구되는 구동 전류의 사이의 값이다.
이렇게 동일한 계조에서도 화소별로 요구되는 구동 전류가 다르며, 동일 화소에서 계조별로 요구되는 구동 전류도 다르다. 특히, 낮은 계조를 표시할 경우 발광 소자의 애노드 충전 시간에 지연이 발생하면서 표시패널의 화질 불량을 야기시킬 수 있다. 발광 소자의 애노드 충전은 화소 구동 회로의 구동 능력에 따른 것으로, 화소 구동 회로의 구조 및 구동 방법을 변경시킴으로써 발광 소자의 애노드 충전 지연을 방지할 수 있다.
본 명세서의 실시예에 따른 해결 과제는 발광 소자의 애노드 충전 지연을 방지할 수 있는 전계발광 표시장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 전계발광 표시장치에 있어서, 전계발광 표시장치는 A 노드에 애노드가 연결된 발광 소자, 및 A 노드에 구동 전류를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함한다. 화소 구동 회로는 B 노드에 제공된 전압에 의해 제어되는 구동 트랜지스터, 제1 스캔 신호에 의해 턴-온되어 C 노드에 데이터 전압을 제공하는 제1 트랜지스터, 제2 스캔 신호에 의해 턴-온되어 B 노드와 C 노드를 전기적 연결시키는 제2 트랜지스터, 에미션 신호에 의해 턴-온되어 D 노드와 E 노드를 전기적 연결시키는 제3 트랜지스터, C 신호에 의해 턴-온되어 E 노드에 기준 전압을 제공하는 제4 트랜지스터, B 노드와 D 노드에 연결된 저장 커패시터, 및 C 노드와 기준 전압이 제공되는 기준 전압 라인에 연결된 커패시터를 포함한다. 이 경우, 에미션 신호는 제1 스캔 신호 및 제2 스캔 신호와 중첩되는 펄스를 포함하고, C 신호는 제1 스캔 신호 및 제2 스캔 신호와 중첩하지 않고 에미션 신호와 중첩하는 펄스를 포함한다. 이에 따라, 발광 소자의 애노드 충전 지연을 방지하고 저계조에서 표시패널의 화질 불량을 방지할 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치에 있어서, 전계발광 표시장치는 A 노드에 애노드가 연결된 발광 소자, 및 A 노드에 구동 전류를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함한다. 화소 구동 회로는 초기화 기간, 샘플링 기간, 홀딩 기간, 제1 발광 기간, 및 제2 발광 기간에 따라 구동되도록 구현되며, 화소 구동 회로는 B 노드에 의해 제어되어 제1 발광 기간 및 제2 발광 기간에서 턴-온되는 구동 트랜지스터, 샘플링 기간에서 턴-온되어 D 노드에 데이터 전압을 제공하는 제1 트랜지스터, 초기화 기간 및 샘플링 기간에서 턴-온되어 B 노드와 C 노드를 전기적으로 연결시키는 제2 트랜지스터, 제1 발광 기간에서 D 노드가 전기적으로 플로팅 상태를 유지하도록 적어도 두 개의 신호에 의해 제어되는 트랜지스터 그룹, B 노드 및 D 노드에 연결된 저장 커패시터, 및 D 노드 및 트랜지스터 그룹의 게이트 노드에 연결된 커패시터를 포함한다. 이 경우, 제1 발광 기간에서 B 노드는 홀딩 기간의 전압보다 하강하도록 구현된다. 이에 따라, 발광 소자의 애노드 충전 지연을 방지하고 저계조에서 표시패널의 화질 불량을 방지할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 화소 구동 회로는 구동 트랜지스터 및 구동 트랜지스터의 게이트 노드에 일전극이 연결되고 타전극에는 D 노드와 연결된 저장 커패시터, D 노드와 기준 전압 라인 사이에 연결된 트랜지스터 그룹, 및 D 노드와 트랜지스터 그룹을 제어하는 신호 라인 사이에 연결된 커패시터를 포함하도록 구현함으로써, 발광 소자의 애노드 충전 지연을 방지하여 저계조에서 표시패널의 화질을 향상시킬 수 있다.
그리고, 본 명세서의 실시예들에 따르면, 초기화 기간, 샘플링 기간, 홀딩 기간, 발광 기간에 따라 구동되는 화소 구동 회로에서 발광 기간을 제1 발광 기간 및 제2 발광 기간으로 구분하고, 제1 발광 기간에서 구동 트랜지스터를 턴-온시킬 수 있도록 커패시터 및 저장 커패시터의 커플링 효과를 이용하여 구동 트랜지스터의 게이트 전극의 전압을 하강시킴으로써, 발광 소자의 애노드 전압의 충전이 급속히 이뤄질 수 있도록 할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 블록도이다.
도 2는 본 명세서의 일 실시예에 따른 표시패널에 포함된 일 화소에서 계조별 발광 소자의 애노드 충전 전압 및 구동 전류의 그래프이다.
도 3은 본 명세서의 일 실시예에 따른 화소 구동 회로 및 발광 소자의 회로도이다.
도 4는 본 명세서의 일 실시예에 따른 화소 구동 회로에 입력되는 게이트 신호들 및 특정 노드들의 전압에 대한 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 표시패널의 기판 상에 형성되는 화소 구동 회로는 n타입 또는 p타입의 트랜지스터로 구현될 수 있다. 예를 들어, 트랜지스터는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함한 3전극 소자이다. 트랜지스터의 소스 전극과 드레인 전극은 고정된 것이 아니고, 트랜지스터의 소스 전극과 드레인 전극은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트 온 전압(gate on voltage)은 트랜지스터가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이고, 게이트 오프 전압(gate off voltage)은 트랜지스터가 턴-오프(turn-off)될 수 있는 전압이다.
이하, 첨부된 도면을 참조하여 본 명세서의 일 실시예에 따른 화소 구동 회로 및 이를 이용한 전계발광 표시장치에 대하여 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치(100)의 블록도이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 전계발광 표시장치(100)는, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)이 배치되고 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 연결된 복수의 화소(PX)가 배열된 표시패널(110)과, 표시패널(110)에 구동 신호를 제공하는 구동 회로들을 포함할 수 있다.
복수의 화소(PX)는 매트릭스 형태로 배치되어 화소 어레이를 구성하는 것으로 도시하였지만, 이에 한정되지 않고 다양한 형태로 배치될 수 있다.
구동 회로는 복수의 데이터 라인(DL)에 데이터 신호를 제공하는 데이터 구동 회로(120), 복수의 게이트 라인(GL)에 게이트 신호를 제공하는 게이트 구동 회로(GD), 데이터 구동 회로(120) 및 게이트 구동 회로(GD)를 제어하는 컨트롤러(130) 등을 포함할 수 있다.
표시패널(110)은 영상이 표시되는 표시 영역(DA)과 표시 영역(DA)의 외곽 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 복수의 화소(PX) 및 복수의 화소(PX)에 데이터 신호를 제공하는 데이터 라인(DL) 및 게이트 신호를 제공하는 게이트 라인(GL)이 배치될 수 있다.
표시 영역(DA)에 배치된 복수의 데이터 라인(DL)은 비표시 영역(NDA)까지 연장되어, 데이터 구동 회로(120)와 전기적으로 연결될 수 있다. 데이터 라인(DL)은 열방향으로 배치된 복수의 화소(PX)와 데이터 구동 회로(120)를 전기적으로 연결시키며, 단일 배선으로 구현될 수도 있고, 또는 링크 배선을 이용하여 복수의 배선들을 컨택홀을 통해 연결시킴으로써 구현될 수도 있다.
표시 영역(DA)에 배치된 복수의 게이트 라인(GL)은 비표시 영역(NDA)까지 연장되어, 게이트 구동 회로(GD)와 전기적으로 연결될 수 있다. 게이트 라인(GL)은 행방향으로 배치된 복수의 화소(PX)와 게이트 구동 회로(GD)를 전기적으로 연결시킨다. 추가적으로, 비표시 영역(NDA)에는 게이트 구동 회로(GD)가 다양한 게이트 신호들을 생성하거나 복수의 화소(PX)를 구동시키는데 필요한 게이트 구동 관련 배선들이 배치될 수 있다. 예를 들어, 게이트 구동 관련 배선들은 하이 레벨 게이트 전압을 게이트 구동 회로(GD)에 공급하는 하나 이상의 하이 레벨 게이트 전압 배선과, 로우 레벨 게이트 전압을 게이트 구동 회로(GD)에 공급하는 하나 이상의 로우 레벨 게이트 전압 배선과, 복수의 클럭 신호를 게이트 구동 회로(GD)에 공급하는 복수의 클럭 배선과, 하나 이상의 스타트 신호를 게이트 구동 회로(GD)에 공급하는 하나 이상의 스타트 배선 등을 포함할 수 있다.
표시패널(110)에서 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)은 화소 어레이와 함께 배치된다. 앞서 설명한 바와 같이, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)은 각각 행 또는 열로 배치될 수 있는데, 설명의 편의를 위해 복수의 데이터 라인(DL)은 열로 배치되고, 복수의 게이트 라인(GL)은 행으로 배치되는 것으로 가정하지만, 이에 한정되는 것은 아니다.
컨트롤러(130)는 각 프레임에서 구현하는 타이밍에 따라 데이터 신호 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동 회로(120)를 제어한다.
컨트롤러(130)는 입력 영상 데이터와 함께 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 클럭 신호 등을 포함하는 타이밍 신호들을 외부로부터 수신한다. 타이밍 신호들을 수신한 컨트롤러(130)는 데이터 구동 회로(120) 및 게이트 구동 회로(GD)를 제어하기 위한 제어 신호들을 생성하고 출력한다.
예를 들어, 컨트롤러(130)는 데이터 구동 회로(120)를 제어하기 위하여 소스 스타트 펄스, 소스 샘플링 클럭, 소스 출력 인에이블 신호 등을 포함하는 각종 데이터 제어 신호를 출력한다. 소스 스타트 펄스는 데이터 구동 회로(120)를 구성하는 하나 이상의 데이터 신호 생성 회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 데이터 신호 생성 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호는 데이터 구동 회로(120)의 출력 타이밍을 제어한다.
또한, 컨트롤러(130)는 게이트 구동 회로(GD)를 제어하기 위하여, 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 등을 포함하는 게이트 제어 신호를 출력한다. 게이트 스타트 펄스는 게이트 구동 회로(GD)를 구성하는 하나 이상의 게이트 신호 생성 회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭은 하나 이상의 게이트 신호 생성 회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호는 하나 이상의 게이트 신호 생성 회로의 타이밍 정보를 지정하고 있다.
컨트롤러(130)는 통상의 표시장치 기술에서 이용되는 타이밍 컨트롤러이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(130)는 데이터 구동 회로(120)와 별도의 부품으로 구현될 수 있고, 데이터 구동 회로(120)와 함께 통합되어 하나의 집적회로로 구현될 수도 있다.
데이터 구동 회로(120)는 하나 이상의 데이터 신호 생성 회로를 포함하여 구현될 수 있다. 데이터 신호 생성 회로는 시프트 레지스터, 래치 회로, 디지털 아날로그 컨버터, 출력 버퍼 등을 포함할 수 있다. 데이터 신호 생성 회로는 경우에 따라 아날로그 디지털 컨버터를 더 포함할 수 있다.
데이터 신호 생성 회로는 테이프 오토메티드 본딩(TAB, Tape automated bonding) 방식, 칩 온 글래스(COG, Chip on glass) 방식, 또는 칩 온 패널(COP, Chip on panel) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 복수의 데이터 신호 생성 회로는 표시패널(110)에 연결된 소스-회로 필름 상에 실장되는 칩 온 필름(COF, Chip on film) 방식으로 구현될 수도 있다.
게이트 구동 회로(GD)는 복수의 게이트 라인(GL)으로 게이트 신호를 순차적으로 공급함으로써, 복수의 게이트 라인(GL)에 연결된 복수의 화소(PX)를 구동시킨다. 게이트 구동 회로(GD)는 시프트 레지스터, 레벨 시프터 등을 포함할 수 있다.
게이트 구동 회로(GD)는 테이프 오토메티드 본딩(TAB, Tape automated bonding) 방식, 칩 온 글래스(COG, Chip on glass) 방식, 또는 칩 온 패널(COP, Chip on panel) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, GIP 타입으로 구현되어 표시패널(110)에 직접화되어 배치될 수 있다. 또한, 복수의 게이트 신호 생성 회로는 표시패널(110)에 연결된 게이트-회로 필름 상에 실장되는 칩 온 필름(COF, Chip on film) 방식으로 구현될 수도 있다. 이하에서는 설명의 편의를 위하여, 게이트 구동 회로(GD)가 복수의 게이트 신호 생성 회로를 포함하고, 복수의 게이트 신호 생성 회로는 GIP 타입으로 구현되어 표시패널(110)의 비표시 영역(NDA)에 배치되는 경우를 예로 든다.
게이트 구동 회로(GD)는 컨트롤러(130)의 제어에 따라, 트랜지스터 턴-온 전압(또는 게이트 온 전압) 또는 트랜지스터 턴-오프 전압(또는 게이트 오프 전압)의 게이트 신호를 복수의 게이트 라인(GL)에 순차적으로 공급한다. 데이터 구동 회로(120)는 게이트 구동 회로(GD)에 의해 특정 게이트 라인에 신호가 제공되면, 컨트롤러(130)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 신호로 변환하여 복수의 데이터 라인(DL)으로 공급한다.
데이터 구동 회로(120)는 표시패널(110)의 일 측에 위치할 수 있다. 예를 들어, 표시패널(110)의 상측, 하측, 좌측, 또는 우측일 수 있다. 또한, 데이터 구동 회로(120)는 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측에 모두 위치할 수도 있다. 예를 들어, 표시패널(110)의 상측과 하측, 또는 좌측과 우측일 수 있다.
게이트 구동 회로(GD)는 표시패널(110)의 일 측에 위치할 수 있다. 예를 들어, 표시패널(110)의 상측, 하측, 좌측, 또는 우측일 수 있다. 또한, 게이트 구동 회로(GD)는 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측에 모두 위치할 수도 있다. 예를 들어, 표시패널(110)의 상측과 하측, 또는 좌측과 우측일 수 있다.
표시패널(110)에 배치된 복수의 게이트 라인(GL)이 행방향으로 배치되고 복수의 데이터 라인(DL)이 열방향으로 배치되는 것을 예로 들어 설명하고 있으므로, 데이터 구동 회로(120)는 표시패널(110)의 상측에 위치하고 게이트 구동 회로(GD)는 표시패널(110)의 좌측과 우측에 모두 위치하는 것으로 가정하여 설명한다.
표시패널(110)에 배치된 복수의 게이트 라인(GL)은 복수의 스캔 라인 및 복수의 에미션 라인 등을 포함할 수 있다. 복수의 스캔 라인 및 복수의 에미션 라인은 서로 다른 트랜지스터들의 게이트 전극으로 서로 다른 종류의 게이트 신호를 전달하는 배선들이다.
따라서, 게이트 구동 회로(GD)는 게이트 라인(GL)의 한 종류인 복수의 스캔 라인으로 스캔 신호들을 출력하는 복수의 스캔 구동 회로와, 다른 한 종류인 복수의 에미션 라인으로 에미션 신호들을 출력하는 복수의 에미션 구동 회로를 포함할 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치(100)는 전압 생성부를 포함할 수 있다. 전압 생성부는 전계발광 표시장치(100)의 외부로부터 전계발광 표시장치(100)에 입력된 전원을 전계발광 표시장치(100)에 포함된 구동 회로들을 구동시키는데 적합한 전원으로 변환 또는 유지시켜준다. 전압 생성부는 게이트 구동 회로(GD), 데이터 구동 회로(120), 및 타이밍 컨트롤러(130)와 별개로 구현된 반도체 집적 소자로 하나의 집적 회로로 구현될 수 있다. 그리고, 전압 생성부는 전계발광 표시장치(100)가 턴-온되면 입력 전압이 상승하며 타이밍 컨트롤러(130) 또는 표시패널(110)에 필요한 전압을 출력한다.
도 2는 본 명세서의 일 실시예에 따른 표시패널(110)에 포함된 일 화소에서 계조별 발광 소자의 애노드 충전 전압 및 구동 전류의 그래프이다.
표시 영역(DA)은 복수의 화소(PX)를 포함하고, 각각의 화소(PX)가 표시하는 계조를 기반으로 영상을 표시한다. 앞서 언급한 바와 같이, 화소 어레이는 적색, 녹색, 청색 등을 발광하는 복수의 화소(PX)를 포함할 수 있다. 발광하는 색 및 계조에 따라 화소 구동 회로가 발광 소자에 제공하는 구동 전류가 다르다. 예를 들어, 화소 어레이가 적색 화소, 녹색 화소, 청색 화소를 포함하는 경우, 특정 계조에서 적색 화소, 녹색 화소, 청색 화소 각각에서 요구되는 구동 전류가 다른데, 일반적으로 적색 화소가 가장 작은 구동 전류를 필요로 하고 청색 화소가 가장 큰 구동 전류를 필요로 한다. 그리고, 녹색 화소에서 요구되는 구동 전류는 적색 화소에서 요구되는 구동 전류와 청색 화소에서 요구되는 구동 전류의 사이의 값이다.
이렇게 동일한 계조에서도 화소별로 요구되는 구동 전류가 다르며, 동일 화소에서 계조별로 요구되는 구동 전류도 다르다. 특히, 낮은 계조를 표시할 경우 발광 소자의 애노드 충전 시간에 지연이 발생하면서 표시패널의 화질 불량을 야기시킬 수 있다.
도 2에서는 녹색 화소를 예로 들어 계조별 발광 소자의 애노드 충전 전압 및 구동 전류를 나타낸다. 도 2에 도시된 두 개의 그래프 중 상측에 위치한 그래프는 녹색 화소의 계조별 시간에 따른 발광 소자의 애노드 충전 전압을 나타내고, 하측에 위치한 그래프는 녹색 화소의 계조별 시간에 따른 구동 전류를 나타낸다.
상측 그래프에서 ①번 그래프는 16Gray에서 녹색 화소의 애노드 충전 전압을 나타내고, ②번 그래프는 8Gray에서 녹색 화소의 애노드 충전 전압을 나타내며, ③번 그래프는 4Gray에서 녹색 화소의 애노드 충전 전압을 나타낸다. ①, ②, ③번 그래프를 참조하면, 애노드 충전 전압은 각각 일정 시간까지 시간과 비례하며 전압이 상승하다가 특정 시간 이상에서는 일정 전압으로 수렴하는 경향을 보인다. 애노드 전압이 수렴하기 전 대략 3.3V에서 제1 기준선(RL1)을 마련하였을 때, 제1 기준선(RL1)까지 전압이 상승하는데 필요한 시간은 ①번 그래프가 제일 짧고, ②번 그래프가 그 다음, ③번 그래프가 가장 긴 시간을 필요로 한다. 즉, 표시하고자 하는 계조가 낮을수록 애노드 전압을 충전하는데 필요한 시간이 증가하게 된다. 구체적으로, 애노드를 3.3V로 충전하는데 필요한 시간은 16Gray에서 약 0.3ms이고, 8Gray에서 약 1.4ms이며, 4Gray에서 약 8.6ms이다. 저계조로 갈수록 애노드 전압을 충전하는데 필요한 시간이 크게 증가하는 것을 확인할 수 있다.
그리고, 하측 그래프에서 ①번 그래프는 16Gray에서 녹색 화소의 구동 전류를 나타내고, ②번 그래프는 8Gray에서 녹색 화소의 구동 전류를 나타내며, ③번 그래프는 4Gray에서 녹색 화소의 구동 전류를 나타낸다. ①, ②, ③번 그래프를 참조하면, 구동 전류는 각각 일정 시간까지 지수함수적으로 상승하다가 특정 시간 이상에서는 일정 전류로 수렴하는 경향을 보인다. 상측 그래프에서 동일 애노드 전압까지 충전되는데 걸리는 시간을 하측 그래프에 대입하고 제2 기준선(RL2)을 마련하였을때, 제2 기준선(RL2)은 약 2pA에 마련될 수 있다. 구체적으로, 구동 전류가 2pA까지 상승하는데 필요한 시간은 16Gray에서 약 0.3ms이고, 8Gray에서 약 1.4ms이며, 4Gray에서 약 8.6ms이다. 상측 그래프에서 나타내는 바와 동일하게 저계조로 갈수록 특정 구동 전류까지 도달하는데 필요한 시간이 크게 증가하는 것을 확인할 수 있다.
도 2에서 예를 들어 설명한 ①번, ②번, ③번 그래프는 모두 타겟 전압 및 타겟 전류까지 도달하는데 어느 정도의 시간을 필요로 하고 있다. 저계조에 대한 정의를 하자면 지연이 발생하는 시점의 계조 이하를 일컫을 수 있으며, 특히 16Gray 이하로 정의할 수도 있지만, 이에 한정되는 것은 아니다.
또한, 저계조로 갈수록 애노드 충전 시간이 지연된다는 의미는 저계조에서 표시패널(110)의 화질 불량이 더 잘 발생할 수 있다는 것을 의미한다. 따라서, 이를 해결하기 위한 화소 구동 회로의 구조 및 구동 방법을 이어서 설명하도록 한다.
도 3은 본 명세서의 일 실시예에 따른 화소 구동 회로 및 발광 소자(EL)의 회로도이고, 도 4는 본 명세서의 일 실시예에 따른 화소 구동 회로에 입력되는 게이트 신호들 및 특정 노드들의 전압에 대한 파형도이다.
앞에서 언급한 바와 같이, 복수의 화소(PX)는 각각 발광 소자(EL) 및 발광 소자(EL)의 애노드에 인가되는 전류량을 제어하는 화소 구동 회로를 포함한다. 그리고, 발광 소자(EL)의 애노드에 인가되는 전류량을 구동 전류라고 지칭할 수 있다.
발광 소자(EL)의 애노드는 A 노드에 연결되고, 화소 구동 회로는 발광 소자(EL)와 A 노드에서 전기적으로 연결될 수 있다. 즉, 화소 구동 회로는 A 노드로 구동 전류를 제공한다.
도 3 및 도 4를 참조하면, 본 명세서의 일 실시예에 따른 화소 구동 회로에는 제1 스캔 신호(Scan1), 제2 스캔 신호(Scan2), 에미션 신호(EM), 및 C 신호(C signal)의 게이트 신호들이 게이트 구동 회로(GD)를 통해 제공되고, 데이터 전압(Vdata)이 데이터 구동 회로(120)를 통해 제공되며, 고전위 전압(Vdd), 저전위 전압(Vss), 및 기준 전압(Vref)의 전원 전압들이 전압 생성부로부터 제공된다. 이 경우, C 신호(C signal)는 게이트 구동 회로(GD)에 마련된 스캔 구동 회로 또는 에미션 구동 회로를 이용하여 제공되거나, 별도로 마련된 C 신호 생성 회로를 통해 화소 구동 회로에 제공될 수도 있다.
화소 구동 회로는 구동 트랜지스터(DT), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 저장 커패시터(Cs), 및 커패시터(Cc)를 포함하고, 추가적으로 제6 트랜지스터(T6)를 더 포함할 수 있다. 본 명세서의 일 실시예에 따른 화소 구동 회로에 포함된 트랜지스터들은 모두 P타입 트랜지스터인 것을 예로 들어 설명한다. 그리고, 화소 구동 회로는 초기화 기간(①), 샘플링 기간(②), 홀딩 기간(③), 제1 발광 기간(④-1), 및 제2 발광 기간(④-2)으로 구분되어 구동될 수 있다.
제1 스캔 신호(Scan1)는 샘플링 기간(②)에서 제1 트랜지스터(T1)를 턴-온시키기 위한 펄스를 포함한다. 제1 스캔 신호(Scan1)의 펄스는 게이트 로우 전압(VGL)으로 1 수평 기간(1H) 보다 짧은 기간의 펄스를 갖는다.
그리고, 제2 스캔 신호(Scan2)는 초기화 기간(①) 및 샘플링 기간(②)에서 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)를 턴-온시키기 위한 펄스를 포함한다. 제2 스캔 신호(Scan2)의 펄스는 게이트 로우 전압(VGL)으로 1 수평 기간(1H)의 펄스를 갖는다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 구동은, 제2 스캔 신호(Scan2)의 펄스의 기간 중 제1 스캔 신호(Scan1)의 펄스와 중첩되지 않는 기간은 초기화 기간(①)이고, 제1 스캔 신호(Scan1)의 펄스와 제2 스캔 신호(Scan2)의 펄스가 중첩되는 기간은 샘플링 기간(②)으로 구분되지만, 이에 한정되지는 않는다. 제1 스캔 신호(Scan1)는 데이터 전압(Vdata)을 전달할 수 있는 시간의 펄스를 포함하는 것으로 충분하다. 따라서, 제1 스캔 신호(Scan1)의 펄스는 샘플링 기간(②)보다 짧은 시간으로 구현될 수 있다.
본 명세서의 화소 구동 회로가 내부 보상 회로로써 구동 트랜지스터(DT)의 문턱전압을 샘플링하고 보상하기 위해서는 초기화 기간(①) 보다 샘플링 기간(②)에 충분한 시간이 주어져야 한다. 초기화 기간(①)과 샘플링 기간(②)을 구분하는 기준은 아래 설명할 에미션 신호(EM)이다. 제2 스캔 신호(Scan2)의 펄스와 중첩되는 기간에 에미션 신호(EM)의 펄스가 시작되면서 초기화 기간(①)이 끝나고 샘플링 기간(②)이 시작된다.
에미션 신호(EM)는 샘플링 기간(②) 및 홀딩 기간(③)에서 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)를 턴-오프시키기 위한 펄스를 포함한다. 에미션 신호(EM)의 펄스는 에미션 하이 전압(VEH)으로 1 수평 기간(1H) 내지 3 수평 기간(3H)의 펄스를 갖는다. 에미션 신호(EM)의 펄스는 샘플링 기간(②)을 포함할 수 있는 시간의 폭으로 구현될 수 있다.
그리고, C 신호(C signal)은 홀딩 기간(③) 및 제1 발광 기간(④-1)에서 제4 트랜지스터(T4)를 턴-오프시키기 위한 펄스를 포함한다. C 신호(C signal)의 펄스는 C 신호 하이 전압(VCH)으로 홀딩 기간(③)을 포함할 수 있는 시간의 폭으로 구현될 수 있다.
이하에서는 각각의 구동 기간에서 화소 구동 회로를 구성하는 구동 소자들, 구동 소자들에 입력되는 신호, 및 화소 구동 회로의 구동을 설명한다.
구동 트랜지스터(DT)는 발광 소자(EL)에 구동 전류를 제공하는 소자로써 구동 트랜지스터(DT)의 게이트 전극은 B 노드에 연결되고, 소스 전극은 고전위 전압(Vdd)이 제공되는 고전위 배선에 연결되며, 드레인 전극은 C 노드에 연결된다.
초기화 기간(①)에서 제2 스캔 신호(Scan2) 및 에미션 신호(EM)는 게이트 온 전압의 상태이므로, 제2 스캔 신호(Scan2)에 의해 제2 트랜지스터(T2)는 턴-온되어 B 노드 및 C 노드를 전기적으로 연결시키고, 에미션 신호(EM)에 의해 제5 트랜지스터(T5)는 턴-온되어 C 노드 및 A 노드를 전기적으로 연결시킨다. 그리고, 에미션 신호(EM)에 의해 제3 트랜지스터(T3)는 턴-온되어 D 노드 및 E 노드를 전기적으로 연결시키고, C 신호(C signal)에 의해 제4 트랜지스터(T4)는 턴-온되어 E 노드 및 기준 전압(Vref)이 제공되는 배선을 전기적으로 연결시킨다.
제2 트랜지스터(T2)는 B 노드 및 C 노드 사이에 연결되고, 제2 트랜지스터(T2)의 게이트 전극에 연결된 제2 스캔 라인에 제공되는 제2 스캔 신호(Scan2)에 의해 제어된다. 제2 트랜지스터(T2)는 싱글 트랜지스터로 구현될 수 있으나, 도면에 도시된 것처럼 듀얼 게이트 트랜지스터로 구현됨으로써 초기화 기간(①) 및 샘플링 기간(②)에서 발생할 수 있는 누설 전류를 줄일 수 있다. 제5 트랜지스터(T5)는 C 노드 및 A 노드 사이에 연결되고, 제5 트랜지스터(T5)의 게이트 전극에 연결된 에미션 라인에 제공되는 에미션 신호(EM)에 의해 제어된다. 따라서, 초기화 기간(①)에서 A 노드, C 노드, 및 B 노드는 모두 동일한 전압 상태를 유지할 수 있다.
추가적으로, 초기화 기간(①)에서 A 노드, C 노드, 및 B 노드의 전압이 임의의 전압이 아니라 특정 전압으로 만들어 주기 위해 제6 트랜지스터(T6)를 추가할 수 있다. 제6 트랜지스터(T6)는 A 노드 및 기준 전압(Vref)이 제공되는 기준 전압 라인에 연결되고, 제6 트랜지스터(T6)의 게이트 전극에 연결된 제2 스캔 라인에 제공되는 제2 스캔 신호(Scan2)에 의해 제어된다. 따라서, 초기화 기간(①)에서 화소 구동 회로의 A 노드, C 노드, 및 B 노드는 모두 기준 전압(Vref)으로 초기화될 수 있다. 즉, 초기화 기간(①)에서 발광 소자(EL)의 애노드에는 기준 전압(Vref)이 제공되고, 기준 전압(Vref)은 발광 소자(EL)가 발광하기 위한 문턱전압보다 낮은 전압이므로 발광 소자(EL)는 발광하지 않는다.
또한, 화소 구동 회로는 B 노드에 일전극이 연결되고 D 노드에 타전극이 연결된 저장 커패시터(Cs)를 포함한다. 저장 커패시터(Cs)는 구동 트랜지스터(DT)의 게이트 전극에 일전극이 연결된 커패시터로써 구동 트랜지스터(DT)가 일정한 구동 전류를 발생시킬 수 있도록 발광 기간에서 턴-온 상태를 유지시켜 준다. 구동 트랜지스터(DT)는 구동 트랜지스터(DT)가 포함된 화소(PX)에서 표현해야하는 계조에 해당하는 구동 전류를 정확히 발생시키기 위해 저장 커패시터(Cs)의 커패시턴스를 초기화할 수 있다. 따라서, 화소 구동 회로는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 포함한다.
제3 트랜지스터(T3)는 D 노드 및 E 노드 사이에 연결되고, 제3 트랜지스터(T3)의 게이트 전극에 연결된 에미션 라인에 제공되는 에미션 신호(EM)에 의해 제어된다. 제4 트랜지스터(T4)는 E 노드 및 기준 전압 라인 사이에 연결되고, 제4 트랜지스터(T4)의 게이트 전극에 연결된 C 신호 라인에 제공되는 C 신호(C signal)에 의해 제어된다. 따라서, 초기화 기간(①)에서 E 노드 및 D 노드에 기준 전압(Vref)이 제공됨으로써 저장 커패시터(Cs)의 일전극 및 타전극에는 모두 기준 전압(Vref)이 제공되므로 저장 커패시터(Cs)의 커패시턴스는 제로로 초기화 된다.
또한, 화소 구동 회로는 D 노드에 일전극이 연결되고 에미션 라인에 타전극이 연결된 커패시터(Cc)를 포함한다. 초기화 기간(①)에서 커패시터(Cc)의 일전극에는 기준 전압(Vref)이 제공되고 타전극에는 에미션 로우 전압(VEL)이 제공되므로 커패시터(Cc)는 일전극 및 타전극에 제공된 전압들로 충전된다.
샘플링 기간(②)에서 제2 스캔 신호(Scan2)에 의해 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)는 턴-온 상태를 유지하고, 제1 스캔 신호(Scan1)의 펄스(게이트 온 전압)에 의해 제1 트랜지스터(T1)가 턴-온되어 데이터 전압(Vdata)을 D 노드에 제공한다. 그리고, 에미션 신호(EM)의 펄스(게이트 오프 전압)에 의해 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 턴-오프된다. 제3 트랜지스터(T3)를 턴-오프시킴으로써 데이터 전압(Vdata)이 제1 트랜지스터(T1)에 의해 D 노드로 전달될 때 기준 전압(Vref)과 단락(short)되지 않도록 한다. 제5 트랜지스터(T5)가 턴-오프됨으로써 구동 트랜지스터(DT)는 다이오드 커넥션되어 구동 트랜지스터(DT)의 게이트 전극의 전압은 상승하기 시작하여 고전위 전압(Vdd)과 구동 트랜지스터(DT)의 문턱전압(Vth)의 합 전압의 상태로 수렴한다.
제1 트랜지스터(T1)는 D 노드 및 데이터 전압(Vdata)을 제공하는 데이터 라인(DL) 사이에 연결되고, 제1 트랜지스터(T1)의 게이트 전극에 연결된 제1 스캔 라인에 제공되는 제1 스캔 신호(Scan1)에 의해 제어된다.
샘플링 기간(②)에서 A 노드는 기준 전압(Vref)으로 유지되므로 발광 소자(EL)는 발광하지 않는다. 그리고, 저장 커패시터(Cs)의 일전극인 B 노드에는 고전위 전압(Vdd)과 구동 트랜지스터(DT)의 문턱전압(Vth)의 합 전압이 제공되고 타전극인 D 노드에는 데이터 전압(Vdata)이 제공되므로써, 저장 커패시터(Cs)에 B 노드와 D 노드 전압에 의한 커패시턴스가 저장된다. 또한, 커패시터(Cc)의 일전극인 D 노드에는 데이터 전압(Vdata)이 제공되고 타전극에는 에미션 하이 전압(VEH)이 제공됨으로써, 커패시터(Cc)의 일전극 및 타전극에 제공된 전압에 의한 커패시턴스가 저장된다.
홀딩 기간(③)은 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)가 게이트 하이 전압(VGH)으로 전환되면서 시작된다. 홀딩 기간(③)에서 에미션 신호(EM)의 펄스에 의해 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 턴-오프 상태를 유지하고, 제1 스캔 신호(Scan1)에 의해 제1 트랜지스터(T1)가 턴-오프되며, 제2 스캔 신호(Scan2)에 의해 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)가 턴-오프된다. 홀딩 기간(③)은 에미션 신호(EM)가 에미션 로우 전압(VEL)으로 전환되면서 끝나며, 발광 전 수 ㎲의 시간을 가짐으로써 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)의 펄스의 라이징 타임(rising time) 지연에 대한 버퍼 시간을 가질 수 있게 한다.
그리고, 홀딩 기간(③)에서 B 노드의 전압이 약간 상승하게 되는데, 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)가 모두 게이트 로우 전압(VGL)에서 게이트 하이 전압(VGH)으로 상승하면서 기생 커패시턴스에 의해 B 노드가 영향을 받아 B 노드의 전압이 약간 상승하게 된다.
홀딩 기간(③)에서도 A 노드는 전기적으로 플로팅된 상태지만 기준 전압(Vref)의 상태를 유지하므로 발광 소자(EL)는 발광하지 않는다.
또한, 홀딩 기간(③) 내에서 C 신호(C signal)는 C 신호 로우 전압(VCL)에서 C 신호 하이 전압(VCH)으로 전환되고, C 신호(C signal)에 의해 제4 트랜지스터(T4)는 턴-오프된다. 홀딩 기간(③)에서 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)가 턴-오프상태이고 제4 트랜지스터(T4)가 턴-온 또는 턴-오프 상태이므로 D 노드는 전기적으로 플로팅 상태가 된다.
제1 발광 기간(④-1)은 에미션 신호(EM)가 에미션 하이 전압(VEH)에서 에미션 로우 전압(VEL)로 전환되면서 시작된다. 제1 발광 기간(④-1)에서 제1 스캔 신호(Scan1)에 의해 제1 트랜지스터(T1)는 턴-오프 상태를 유지하고, 제2 스캔 신호(Scan2)에 의해 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)는 턴-오프 상태를 유지하며, 에미션 신호(EM)에 의해 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)가 턴-온된다. 그리고, C 신호(C signal)에 의해 제4 트랜지스터(T4)는 턴-오프 상태를 유지한다. 따라서, C 신호(C signal)에 의해 홀딩 기간(③)에 이어 제1 발광 기간(④-1)에서도 D 노드는 전기적으로 플로팅 상태를 유지한다.
제1 발광 기간(④-1)은 C 신호(C signal)의 펄스의 기간으로 정의될 수 있다. 에미션 신호(EM)에 의해 제어되는 제3 트랜지스터(T3) 및 C 신호(C signal)에 의해 제어되는 제4 트랜지스터(T4)를 D 노드와 기준 전압 라인 사이에 직렬 연결시키고, C 신호(C signal)를 통해 제1 발광 기간(④-1)에서 D 노드가 전기적으로 플로팅 상태를 유지할 수 있게 한다. D 노드가 제1 발광 기간(④-1)에서 전기적으로 플로팅 상태를 유지하기 위해 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 번갈아가며 턴-오프시킨다. 이를 구현하기 위해, C 신호(C signal)는 에미션 신호(EM)가 에미션 로우 전압(VEL)로 전환되기 전에 C 신호 하이 전압(VCH)으로 전환되고 에미션 신호(EM)가 에미션 로우 전압(VEL)으로 전환된 후 C 신호 로우 전압(VCL)으로 전환된다. 이 경우, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 제1 발광 기간(④-1)에서 D 노드를 전기적으로 플로팅 시키기 위한 트랜지스터 그룹이라고 지칭할 수 있다.
커패시터(Cc)의 일전극은 D 노드에, 타전극은 에미션 라인에 연결되는데, 제1 발광 기간(④-1)에서 에미션 신호(EM)가 에미션 로우 전압(VEL)이 됨으로써 커패시터(Cc)의 타전극의 전압에 변동이 발생하고, 커패시터(Cc)의 커플링 효과에 의해 D 노드가 영향을 받는다. 에미션 신호(EM)의 전압 변동에 따라 D 노드의 전압은 낮아지고, 이 경우 D 노드의 전압 변동값(ΔVD)은 관계식1이 된다.
[관계식1]
Figure pat00001
이 경우, CCc는 커패시터(Cc)의 커패시턴스이고, CCs는 저장 커패시터(Cs)의 커패시턴스이며, Cpara는 저장 커패시터(Cs) 이외에 D 노드에 영향을 미치는 기생 커패시턴스로 제1 트랜지스터(T1)와 제3 트랜지스터(T3)의 채널에서 형성되는 커패시턴스와 배선들의 중첩으로 발생하는 커패시턴스 등을 포함할 수 있다. 커패시터(Cc)의 커패시턴스의 크기는 저장 커패시터(Cs)의 커패시턴스보다 작다. 화소 구동 회로의 레이아웃을 고려했을 때, 커패시터(Cc)의 커패시턴스의 크기는 저장 커패시터(Cs)의 커패시턴스의 크기의 10%이하일 수 있지만, 이에 한정되는 것은 아니다.
그리고, D 노드의 전압 변동이 저장 커패시턴스(Cs)의 커플링 효과에 의해 B 노드의 전압에 영향을 준다. D 노드의 전압 변동에 따라 B 노드의 전압도 낮아지고, 이 경우 B 노드의 전압 변동값(ΔVB)은 관계식2가 된다.
[관계식2]
Figure pat00002
이 경우, Cpara'는 저장 커패시터(Cs) 이외에 B 노드에 영향을 미치는 기생 커패시턴스로 구동 트랜지스터(DT)와 제2 트랜지스터(T2)의 채널에서 형성되는 커패시턴스와 배선들의 중첩으로 발생하는 커패시턴스 등을 포함할 수 있다.
제1 발광 기간(④-1)에서 D 노드가 전기적으로 플로팅 상태이고, 커패시터(Cc) 및 저장 커패시터(Cs)에 의해 B 노드는 전압이 낮아진다. 구체적으로 B 노드는 관계식1 및 관계식2에 따라 전압이 낮아진다.
제1 발광 기간(④-1)이 필요한 이유는 발광 소자(EL)에 타겟 전류(Target current)를 제공하기 위해 애노드를 타겟 전압(Target voltage)으로 빠르게 충전시키기 위함이다. 발광 소자(EL)에 구동 전류를 제공하기 위해서는 구동 트랜지스터(DT)가 턴-온되어야 한다. 그리고, B 노드의 전압 변동값은 구동 트랜지스터(DT)를 턴-온시킨다. 구동 트랜지스터(DT)의 게이트 온 수준은 저장 커패시터(Cs), 커패시터(Cc), 및 에미션 신호(EM)의 스윙폭에 따라 결정될 수 있다.
C 신호(C signal)는 홀딩 기간(③) 이상의 시간에 해당하는 C 신호 하이 전압(VCH)의 펄스를 가진다. 이 경우, C 신호(C signal)의 펄스폭은 커패시터(Cc) 및 저장 커패시터(Cs)의 커플링에 의해 구동 트랜지스터(DT)를 턴-온시키기 위해 필요한 시간이다. 그리고, C 신호 하이 전압(VCH)과 C 신호 로우 전압(VCL)의 차이를 C 신호의 스윙폭(ΔVc)이라고 정의할 수 있다. 정리하면, C 신호(C signal)의 펄스폭은 홀딩 기간(③) 이상이고, 소정의 스윙폭(ΔVc)을 가지는 펄스로 구현될 수 있다.
한편, C 신호의 스윙폭(ΔVc)은 에미션 신호(EM)의 스윙폭(ΔVe)에 따라 결정될 수 있다. 에미션 신호(EM)는 에미션 로우 전압(VEL)과 에미션 하이 전압(VEH) 사이를 스윙하는 신호로, 에미션 하이 전압(VEH)과 에미션 로우 전압(VEL)의 차이는 에미션 신호(EM)의 스윙폭(ΔVe)으로 정의할 수 있다. C 신호의 스윙폭(ΔVc)은 에미션 신호(EM)의 스윙폭(ΔVe)과 동일하거나 더 크게 구현될 수 있다.
C 신호(C signal)는 상기에 언급한 조건을 만족하는 제2 에미션 신호를 별도로 마련하여 사용하거나, 에미션 신호(EM)를 이용할 수도 있다. 제2 에미션 신호를 사용하는 경우, 게이트 구동 회로(GD)는 제2 에미션 신호를 제공하기 위한 C 신호 생성 회로를 추가적으로 포함할 수 있다. 그리고, 에미션 신호(EM)를 이용하는 경우, C 신호(C signal)가 입력되는 화소 구동 회로가 n번째 화소행에 배치된 경우, (n+1)번째 화소행에 제공되는 에미션 신호(EM)를 C 신호(C signal)로 사용할 수도 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로에 포함된 커패시터(Cc)는 저장 커패시터(Cs)를 통해 B 노드의 전압에 영향을 주어 B 노드의 전압을 신속히 하강시킴으로써 구동 트랜지스터(DT)를 턴-온시킨다. 턴-온된 구동 트랜지스터(DT)를 통해 제공된 구동 전류는 발광 소자(EL)의 애노드를 빠르게 충전시키므로 저계조에서도 발광 소자(EL)는 빠르게 도달한 타겟 전류를 제공받아 발광한다. 따라서, 표시패널(110)의 화질 불량을 줄일 수 있다.
제2 발광 기간(④-2)에서 C 신호(C signal)는 다시 C 신호 로우 전압(VCL)에서 C 신호 하이 전압(VCH)으로 전환되며 커패시터(Cc)의 커플링 효과에 의해 구동 트랜지스터(DT)의 게이트 전압은 (Vdd+Vth-Vdata-Vref)로 복원된다. 따라서, 구동 트랜지스터(DT)는 수학식1에 의한 구동 전류(Ioled)를 발광 소자(EL)에 제공할 수 있다.
Figure pat00003
수학식 1에서 k는 구동 트랜지스터(DT)의 특성에 대한 상수값이다. 수학식 1을 참조하면, 구동 전류(Ioled)는 구동 트랜지스터(DT)의 문턱전압 및 고전위 전압(Vdd)의 전압 강하에 의한 영향을 받지 않으므로 발광 소자(EL)는 원하는 계조로 발광할 수 있다.
본 명세서의 실시예들에 따르면, 초기화 기간(①), 샘플링 기간(②), 홀딩 기간(③), 발광 기간에 따라 구동되는 화소 구동 회로에서 발광 기간을 제1 발광 기간(④-1) 및 제2 발광 기간(④-2)으로 구분하고, 제1 발광 기간(④-1)에서 구동 트랜지스터(DT)를 턴-온시킬 수 있도록 커패시터(Cc) 및 저장 커패시터(Cs)의 커플링 효과를 이용하여 구동 트랜지스터(DT)의 게이트 전극의 전압을 하강시킴으로써, 발광 소자(EL)의 애노드 전압의 충전이 급속히 이뤄질 수 있도록 할 수 있다
본 명세서의 실시예에 따른 화소 구동 회로 및 이를 이용한 전계발광 표시장치(100)는 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치(100)에 있어서, 전계발광 표시장치(100)는 A 노드에 애노드가 연결된 발광 소자(EL), 및 A 노드에 구동 전류(Ioled)를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함한다. 화소 구동 회로는 B 노드에 제공된 전압에 의해 제어되는 구동 트랜지스터(DT), 제1 스캔 신호(Scan1)에 의해 턴-온되어 C 노드에 데이터 전압(Vdata)을 제공하는 제1 트랜지스터(T1), 제2 스캔 신호(Scan2)에 의해 턴-온되어 B 노드와 C 노드를 전기적 연결시키는 제2 트랜지스터(T2), 에미션 신호(EM)에 의해 턴-온되어 D 노드와 E 노드를 전기적 연결시키는 제3 트랜지스터(T3), C 신호(C Signal)에 의해 턴-온되어 E 노드에 기준 전압(Vref)을 제공하는 제4 트랜지스터(T4), B 노드와 D 노드에 연결된 저장 커패시터(Cs), 및 C 노드와 기준 전압(Vref)이 제공되는 기준 전압 라인에 연결된 커패시터(Cc)를 포함한다. 이 경우, 에미션 신호(EM)는 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)와 중첩되는 펄스를 포함하고, C 신호(C signal)는 제1 스캔 신호(Scan1) 및 제2 스캔 신호(Scan2)와 중첩하지 않고 에미션 신호(EM)와 중첩하는 펄스를 포함한다. 이에 따라, 발광 소자(EL)의 애노드 충전 지연을 방지하고 저계조에서 표시패널(110)의 화질 불량을 방지할 수 있다.
본 명세서의 다른 특징에 따르면, 화소 구동 회로는 초기화 기간(①), 샘플링 기간(②), 홀딩 기간(③), 제1 발광 기간(④-1), 및 제2 발광 기간(④-2)에 따라 구동되고, C 신호(C signal)의 펄스는 홀딩 기간(③) 및 제1 발광 기간(④-1)에 포함될 수 있다. 또한, 제1 스캔 신호(Scan1)의 펄스는 초기화 기간(①) 및 샘플링 기간(②)에 포함되고, 제2 스캔 신호(Scan2)의 펄스는 샘플링 기간(②) 및 홀딩 기간(③)에 포함되며, C 신호(C signal)는 에미션 신호(EM)와 홀딩 기간(③)에 중첩될 수 있다. 또한, 제1 발광 기간(④-1)에서 B 노드의 전압은 홀딩 기간(③) 및 제2 발광 기간(④-2)에서 B 노드의 전압보다 낮을 수 있다.
본 명세서의 다른 특징에 따르면, 샘플링 기간(②)과 제1 발광 기간(④-1)은 서로 동일한 기간일 수 있다.
본 명세서의 다른 특징에 따르면, 에미션 신호(EM)의 펄스폭과 C 신호(C sigal)의 펄스폭은 서로 동일할 수 있다.
본 명세서의 다른 특징에 따르면, C 신호(C signal)의 펄스는 에미션 신호(EM)의 펄스와 동일한 전압 레벨을 가질 수 있다.
본 명세서의 다른 특징에 따르면, 에미션 신호(EM)에 의해 턴-온되어 A 노드와 C 노드를 전기적 연결시키는 제5 트랜지스터(T5) 및 제2 스캔 신호(Scan2)에 의해 턴-온되어 A 노드에 기준 전압(Vref)을 제공하는 제6 트랜지스터(T6)를 더 포함할 수 있다.
본 명세서의 다른 특징에 따르면, 커패시터(Cc)의 용량은 저장 커패시터(Cs)의 용량보다 작을 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치(100)에 있어서, 전계발광 표시장치(100)는 A 노드에 애노드가 연결된 발광 소자(EL), 및 A 노드에 구동 전류(Ioled)를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함한다. 화소 구동 회로는 초기화 기간(①), 샘플링 기간(②), 홀딩 기간(③), 제1 발광 기간(④-1), 및 제2 발광 기간(④-2)에 따라 구동되도록 구현되며, 화소 구동 회로는 B 노드에 의해 제어되어 제1 발광 기간(④-1) 및 제2 발광 기간(④-2)에서 턴-온되는 구동 트랜지스터(DT), 샘플링 기간(②)에서 턴-온되어 D 노드에 데이터 전압(Vdata)을 제공하는 제1 트랜지스터(T1), 초기화 기간(①) 및 샘플링 기간(②)에서 턴-온되어 B 노드와 C 노드를 전기적으로 연결시키는 제2 트랜지스터(T2), 제1 발광 기간(④-1)에서 D 노드가 전기적으로 플로팅 상태를 유지하도록 적어도 두 개의 신호에 의해 제어되는 트랜지스터 그룹(T3, T4), B 노드 및 D 노드에 연결된 저장 커패시터(Cs), 및 D 노드 및 트랜지스터 그룹(T3, T4)의 게이트 노드에 연결된 커패시터(Cc)를 포함하고, 제1 발광 기간(④-1)에서 B 노드는 홀딩 기간(③)의 전압보다 하강하도록 구현될 수 있다. 이에 따라, 발광 소자(EL)의 애노드 충전 지연을 방지하고 저계조에서 표시패널(110)의 화질 불량을 방지할 수 있다.
본 명세서의 다른 특징에 따르면, 제1 발광 기간(④-1)에서 B 노드는 홀딩 기간(③)의 전압보다 하강하도록 구현될 수 있다.
본 명세서의 다른 특징에 따르면, 제1 발광 기간(④-1)에서 B 노드의 전압은 저장 커패시터(Cs) 및 커패시터(Cc)의 커플링 효과에 의한 전압일 수 있다.
본 명세서의 다른 특징에 따르면, 트랜지스터 그룹(T3, T4)을 제어하는 적어도 두 개의 신호는 홀딩 기간(③)에서 서로 중첩될 수 있다.
본 명세서의 다른 특징에 따르면, 초기화 기간(①), 제1 발광 기간(④-1), 및 제2 발광 기간(④-2)에서 턴-온되어 기준 전압(Vref)을 C 노드에 제공하는 제5 트랜지스터(T5), 및 초기화 기간(①) 및 샘플링 기간(②)에서 턴-온되어 A 노드에 기준 전압(Vref)을 제공하는 제6 트랜지스터(T6)를 더 포함할 수 있다. 또한, 초기화 기간(①)에서 A 노드, B 노드, C 노드, 및 D 노드는 모두 기준 전압(Vref)으로 초기화될 수 있다.
본 명세서의 다른 특징에 따르면, 제2 트랜지스터(T2)는 더블 게이트형 트랜지스터일 수 있다.
본 명세서의 다른 특징에 따르면, 트랜지스터 그룹(T3, T4)은 D 노드 및 기준 전압(Vref)이 제공되는 기준 전압 라인 사이에 직렬 연결된 복수의 트랜지스터로 구현될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 전계발광 표시장치
110 : 표시패널
120 : 데이터 구동 회로
130 : 컨트롤러

Claims (15)

  1. A 노드에 애노드가 연결된 발광 소자; 및
    상기 A 노드에 구동 전류를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함하고,
    상기 화소 구동 회로는,
    상기 B 노드에 제공된 전압에 의해 제어되는 구동 트랜지스터;
    제1 스캔 신호에 의해 턴-온되어 상기 C 노드에 데이터 전압을 제공하는 제1 트랜지스터;
    제2 스캔 신호에 의해 턴-온되어 상기 B 노드와 상기 C 노드를 전기적 연결시키는 제2 트랜지스터;
    에미션 신호에 의해 턴-온되어 상기 D 노드와 상기 E 노드를 전기적 연결시키는 제3 트랜지스터;
    C 신호에 의해 턴-온되어 상기 E 노드에 기준 전압을 제공하는 제4 트랜지스터;
    상기 B 노드와 상기 D 노드에 연결된 저장 커패시터; 및
    상기 C 노드와 상기 기준 전압이 제공되는 기준 전압 라인에 연결된 커패시터를 포함하고,
    상기 에미션 신호는 상기 제1 스캔 신호 및 상기 제2 스캔 신호와 중첩되는 펄스를 포함하고,
    상기 C 신호는 상기 제1 스캔 신호 및 상기 제2 스캔 신호와 중첩하지 않고 상기 에미션 신호와 중첩하는 펄스를 포함하는, 전계발광 표시장치.
  2. 제1항에 있어서,
    상기 화소 구동 회로는 초기화 기간, 샘플링 기간, 홀딩 기간, 제1 발광 기간, 및 제2 발광 기간에 따라 구동되고,
    상기 C 신호의 펄스는 상기 홀딩 기간 및 상기 제1 발광 기간에 포함되는, 전계발광 표시장치.
  3. 제2항에 있어서,
    상기 제1 스캔 신호의 펄스는 상기 초기화 기간 및 상기 샘플링 기간에 포함되고,
    상기 제2 스캔 신호의 펄스는 상기 샘플링 기간에 포함되고,
    상기 에미션 신호의 펄스는 상기 샘플링 기간 및 상기 홀딩 기간에 포함되며,
    상기 C 신호는 상기 에미션 신호와 상기 홀딩 기간에 중첩되는, 전계발광 표시장치.
  4. 제2항에 있어서,
    상기 제1 발광 기간에서 상기 B 노드의 전압은 상기 홀딩 기간 및 상기 제2 발광 기간에서 상기 B 노드의 전압보다 낮은, 전계발광 표시장치.
  5. 제1항에 있어서,
    상기 에미션 신호의 펄스폭과 상기 C 신호의 펄스폭은 서로 동일한, 전계발광 표시장치.
  6. 제1항에 있어서,
    상기 C 신호의 펄스는 상기 에미션 신호의 펄스와 동일한 전압 레벨을 갖는, 전계발광 표시장치.
  7. 제1항에 있어서,
    상기 화소 구동 회로는,
    상기 에미션 신호에 의해 턴-온되어 상기 A 노드와 상기 C 노드를 전기적 연결시키는 제5 트랜지스터; 및
    상기 제2 스캔 신호에 의해 턴-온되어 상기 A 노드에 상기 기준 전압을 제공하는 제6 트랜지스터를 더 포함하는, 전계발광 표시장치.
  8. 제1항에 있어서,
    상기 커패시터의 용량은 상기 저장 커패시터의 용량보다 작은, 전계발광 표시장치.
  9. A 노드에 애노드가 연결된 발광 소자; 및
    상기 A 노드에 구동 전류를 제공하고, B 노드, C 노드, 및 D 노드를 포함하는 화소 구동 회로를 포함하고,
    상기 화소 구동 회로는 초기화 기간, 샘플링 기간, 홀딩 기간, 제1 발광 기간, 및 제2 발광 기간에 따라 구동되도록 구현되며,
    상기 화소 구동 회로는,
    상기 B 노드에 의해 제어되어 상기 제1 발광 기간 및 상기 제2 발광 기간에서 턴-온되는 구동 트랜지스터;
    상기 샘플링 기간에서 턴-온되어 상기 D 노드에 데이터 전압을 제공하는 제1 트랜지스터;
    상기 초기화 기간 및 상기 샘플링 기간에서 턴-온되어 상기 B 노드와 상기 C 노드를 전기적으로 연결시키는 제2 트랜지스터;
    상기 제1 발광 기간에서 상기 D 노드가 전기적으로 플로팅 상태를 유지하도록 적어도 두 개의 신호에 의해 제어되는 트랜지스터 그룹;
    상기 B 노드 및 상기 D 노드에 연결된 저장 커패시터; 및
    상기 D 노드 및 상기 트랜지스터 그룹의 게이트 노드에 연결된 커패시터를 포함하고,
    상기 제1 발광 기간에서 상기 B 노드는 상기 홀딩 기간의 전압보다 하강하도록 구현된, 전계발광 표시장치.
  10. 제9항에 있어서,
    상기 제1 발광 기간에서 상기 B 노드의 전압은 상기 저장 커패시터 및 상기 커패시터의 커플링 효과에 의한 전압인, 전계발광 표시장치.
  11. 제9항에 있어서,
    상기 트랜지스터 그룹을 제어하는 상기 적어도 두 개의 신호는 상기 홀딩 기간에서 서로 중첩되는, 전계발광 표시장치.
  12. 제9항에 있어서,
    상기 화소 구동 회로는,
    상기 초기화 기간, 상기 제1 발광 기간, 및 상기 제2 발광 기간에서 턴-온되어 기준 전압을 상기 C 노드에 제공하는 제5 트랜지스터; 및
    상기 초기화 기간 및 상기 샘플링 기간에서 턴-온되어 상기 A 노드에 상기 기준 전압을 제공하는 제6 트랜지스터를 더 포함하는, 전계발광 표시장치.
  13. 제9항에 있어서,
    상기 초기화 기간에서 상기 A 노드, 상기 B 노드, 상기 C 노드, 및 상기 D 노드는 모두 상기 기준 전압으로 초기화되는, 전계발광 표시장치.
  14. 제9항에 있어서,
    상기 제2 트랜지스터는 더블 게이트형 트랜지스터인, 전계발광 표시장치.
  15. 제9항에 있어서,
    상기 트랜지스터 그룹은 상기 D 노드 및 기준 전압이 제공되는 기준 전압 라인 사이에 직렬 연결된 복수의 트랜지스터로 구현된, 전계발광 표시장치.
KR1020200164145A 2020-11-30 2020-11-30 전계발광 표시장치 KR20220075737A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200164145A KR20220075737A (ko) 2020-11-30 2020-11-30 전계발광 표시장치
DE102021126369.7A DE102021126369A1 (de) 2020-11-30 2021-10-12 Elektrolumineszenz-Anzeigevorrichtung
US17/500,265 US11568824B2 (en) 2020-11-30 2021-10-13 Electroluminescence display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200164145A KR20220075737A (ko) 2020-11-30 2020-11-30 전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR20220075737A true KR20220075737A (ko) 2022-06-08

Family

ID=81586190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200164145A KR20220075737A (ko) 2020-11-30 2020-11-30 전계발광 표시장치

Country Status (3)

Country Link
US (1) US11568824B2 (ko)
KR (1) KR20220075737A (ko)
DE (1) DE102021126369A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142049A1 (zh) * 2022-01-29 2023-08-03 京东方科技集团股份有限公司 显示基板和显示装置
KR20240036261A (ko) * 2022-09-13 2024-03-20 엘지디스플레이 주식회사 화소 회로 및 화소 회로를 포함하는 표시 장치
CN116312364B (zh) * 2023-03-21 2024-04-19 惠科股份有限公司 显示面板的开机方法和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3493189B1 (en) * 2017-11-30 2023-08-30 LG Display Co., Ltd. Electroluminescent display device
KR102569729B1 (ko) 2017-12-22 2023-08-22 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제어 방법
CN111837173B (zh) * 2018-03-19 2022-07-22 夏普株式会社 显示装置以及其驱动方法
KR102493592B1 (ko) 2018-11-13 2023-01-31 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 표시장치
CN109979394A (zh) * 2019-05-17 2019-07-05 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
US11094258B2 (en) * 2019-08-16 2021-08-17 Samsung Display Co., Ltd. Pixel circuit
KR102662235B1 (ko) * 2020-11-12 2024-05-02 엘지디스플레이 주식회사 전계발광 표시장치

Also Published As

Publication number Publication date
DE102021126369A1 (de) 2022-06-02
US20220172681A1 (en) 2022-06-02
US11568824B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
CN107424563B (zh) 有机发光二极管显示装置
US11270644B2 (en) Pixel driving circuit and electroluminescent display device including the same
KR20240040703A (ko) 전계 발광 표시장치
CN108597450A (zh) 像素电路及其驱动方法、显示面板
KR100873075B1 (ko) 유기전계발광 표시장치
KR20220076872A (ko) 유기 발광 표시 장치
KR20200064560A (ko) 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11568824B2 (en) Electroluminescence display device
KR20210075435A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR20180075054A (ko) 유기발광소자표시장치
CN114664214A (zh) 栅极驱动电路和使用其的电致发光显示设备
KR101901757B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR20200036415A (ko) 표시 장치
CN114694577B (zh) 栅极驱动电路以及使用栅极驱动电路的电致发光显示装置
KR20190057747A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102633406B1 (ko) 표시장치
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR102710293B1 (ko) 전계발광 표시장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR102570977B1 (ko) 전계발광 표시장치 및 이의 구동방법
KR102730993B1 (ko) 전계발광 표시장치
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR20220075738A (ko) 전계발광 표시장치
KR20190064267A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal