KR20210158011A - 패키지 기판 및 이를 포함하는 반도체 패키지 - Google Patents
패키지 기판 및 이를 포함하는 반도체 패키지 Download PDFInfo
- Publication number
- KR20210158011A KR20210158011A KR1020200076236A KR20200076236A KR20210158011A KR 20210158011 A KR20210158011 A KR 20210158011A KR 1020200076236 A KR1020200076236 A KR 1020200076236A KR 20200076236 A KR20200076236 A KR 20200076236A KR 20210158011 A KR20210158011 A KR 20210158011A
- Authority
- KR
- South Korea
- Prior art keywords
- pads
- dummy
- array
- pad
- package substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims description 8
- 238000003491 array Methods 0.000 claims 2
- 239000011295 pitch Substances 0.000 description 33
- 239000010949 copper Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
패키지 기판은 절연 기판, 제 1 패드 어레이, 제 2 패드 어레이 및 더미 어레이를 포함할 수 있다. 상기 제 1 패드 어레이는 상기 절연 기판의 표면에 제 1 피치로 배열된 복수개의 제 1 패드들을 포함할 수 있다. 상기 제 2 패드 어레이는 상기 절연 기판의 표면에 상기 제 1 피치보다 넓은 제 2 피치로 배열되고, 상기 제 1 패드의 크기와 동일한 크기를 갖는 제 2 패드들을 포함할 수 있다. 상기 더미 어레이는 상기 제 2 패드들 사이에서 단절된 부분없이 연속적으로 연장될 수 있다. 따라서, 제 1 패드 어레이에 대한 제 2 패드 어레이의 부족한 면적이 더미 어레이로 보충될 수가 있게 되어, 패키지 기판 상에 실장되는 도전성 범프들이 균일한 두께를 가질 수가 있다.
Description
본 발명은 패키지 기판 및 이를 포함하는 반도체 패키지에 관한 것이다. 보다 구체적으로, 본 발명은 패키지 기판의 패드 구조, 및 이러한 패키지 기판을 포함하는 2.5D 스택형 반도체 패키지에 관한 것이다.
일반적으로, 2.5D 스택형 반도체 패키지는 패키지 기판, 인터포저, 제 1 반도체 칩 및 제 2 반도체 칩 등을 포함할 수 있다. 패키지 기판과 인터포저는 복수개의 도전성 범프들을 매개로 전기적으로 연결될 수 있다. 패키지 기판은 도전성 범프들이 실장되는 패드들을 포함할 수 있다.
관련 기술들에 따르면, 인터포저의 범프 피치에 따라 패드들 사이의 피치가 결정될 수 있다. 즉, 인터포저가 서로 다른 범프 피치들을 갖는 경우, 패드들 사이의 피치들도 서로 다르게 설정될 수 있다. 이러한 경우, 미세한 피치로 배열된 패드들 상에 배치된 도전성 범프와 상대적으로 미세하지 않은 패치로 배열된 패드들 상에 배치된 도전성 범프 사이에 두께 차이가 발생될 수 있다. 이러한 도전성 범프들의 두께 차이는 패키지 공정 불량을 야기시킬 수 있다.
본 발명은 도전성 범프들의 두께 차이를 저감시킬 수 있는 패키지 기판을 제공한다.
또한, 본 발명은 상기된 패키지 기판을 포함하는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 패키지 기판은 절연 기판, 제 1 패드 어레이, 제 2 패드 어레이 및 더미 어레이를 포함할 수 있다. 상기 제 1 패드 어레이는 상기 절연 기판의 표면에 제 1 피치로 배열된 복수개의 제 1 패드들을 포함할 수 있다. 상기 제 2 패드 어레이는 상기 절연 기판의 표면에 상기 제 1 피치보다 넓은 제 2 피치로 배열되고, 상기 제 1 패드의 크기와 동일한 크기를 갖는 제 2 패드들을 포함할 수 있다. 상기 더미 어레이는 상기 제 2 패드들 사이에서 단절된 부위없이 연속적으로 연장될 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지는 패키지 기판, 인터포저, 제 1 도전성 범프 어레이, 제 2 도전성 범프 어레이, 더미 범프 어레이, 적어도 하나의 제 1 반도체 칩 및 적어도 하나의 제 2 반도체 칩을 포함할 수 있다. 상기 패키지 기판은 절연 기판, 제 1 패드 어레이, 제 2 패드 어레이 및 더미 어레이를 포함할 수 있다. 상기 제 1 패드 어레이는 상기 절연 기판의 표면에 제 1 피치로 배열된 복수개의 제 1 패드들을 포함할 수 있다. 상기 제 2 패드 어레이는 상기 절연 기판의 표면에 상기 제 1 피치보다 넓은 제 2 피치로 배열되고, 상기 제 1 패드의 크기와 동일한 크기를 갖는 제 2 패드들을 포함할 수 있다. 상기 더미 어레이는 상기 제 2 패드들 사이에서 단절된 부위없이 연속적으로 연장될 수 있다. 상기 인터포저는 상기 패키지 기판의 상부에 배치될 수 있다. 상기 제 1 도전성 범프 어레이는 상기 제 1 패드 어레이와 상기 인터포저 사이에 배치될 수 있다. 상기 제 2 도전성 범프 어레이는 상기 제 2 패드 어레이와 상기 인터포저 사이에 배치될 수 있다. 상기 더미 범프 어레이는 상기 더미 어레이와 상기 인터포저 사이에 배치될 수 있다. 상기 제 1 반도체 칩은 상기 인터포저의 상부면에 배치될 수 있다. 상기 제 2 반도체 칩은 상기 인터포저의 상부면에 배치될 수 있다.
상기된 본 발명에 따르면, 제 1 패드 어레이의 제 1 피치보다 넓은 제 2 피치로 배열된 제 2 패드 어레이 내에 단절된 부위없이 연속적으로 연장된 더미 어레이가 배열될 수 있다. 제 1 패드 어레이에 대한 제 2 패드 어레이의 부족한 면적이 더미 어레이로 보충될 수가 있다. 따라서, 패키지 기판 상에 실장되는 도전성 범프들이 균일한 두께를 가질 수가 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 2는 도 1의 A-A' 선을 따라 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 6은 도 1에 도시된 패키지 기판을 포함하는 반도체 패키지를 나타낸 단면도이다.
도 2는 도 1의 A-A' 선을 따라 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 6은 도 1에 도시된 패키지 기판을 포함하는 반도체 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 평면도이고, 도 2는 도 1의 A-A' 선을 따라 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 패키지 기판(package substrate)(100)은 절연 기판(insulation substrate)(110), 제 1 패드 어레이(pad array)(120), 제 2 패드 어레이(130), 더미 어레이(dummy array)(140) 및 하부 패드(lower pad)(190)들을 포함할 수 있다.
절연 기판(110)은 대략 직사각형 형상을 가질 수 있다. 그러나, 절연 기판(110)의 형상은 직사각형으로 국한되지 않고 다른 여러 가지 형상들을 가질 수도 있다. 절연 기판(110)은 절연 물질을 포함할 수 있다. 절연 기판(110)의 절연 물질은 특정 물질로 국한되지 않을 수 있다. 또한, 절연 기판(110)은 복수개의 절연막들이 적층된 구조를 가질 수 있다. 적층된 절연막들에 도전 라인들이 배치될 수 있다. 다른 실시예로서, 절연 기판(110)은 단일 절연막으로 이루어질 수도 있다.
하부 패드(190)들은 절연 기판(110)의 하부면에 배치될 수 있다. 하부 패드(190)들은 도전 라인들의 하단들에 연결될 수 있다. 하부 패드(190)들은 구리(Cu)와 같은 도전 물질을 포함할 수 있다. 그러나, 하부 패드(190)들의 재질은 특정 도전 물질로 국한되지 않을 수 있다.
하부 절연 패턴(180)이 절연 기판(110)의 하부면에 형성될 수 있다. 하부 절연 패턴(180)은 하부 패드(190)들을 노출시키는 오프닝들을 가질 수 있다. 하부 절연 패턴(180)은 솔더 레지스트(solder resist)를 포함할 수 있다.
제 1 패드 어레이(120)는 복수개의 제 1 패드(122)들을 포함할 수 있다. 제 1 패드(122)들은 절연 기판(110)의 상부면에 배치될 수 있다. 제 1 패드(122)들은 절연 기판(110)의 도전 라인들의 상단에 연결될 수 있다. 제 1 패드(122)들은 좌우 균일한 간격을 두고 배열될 수 있다.
본 실시예에서, 제 1 패드(122)들은 제 1 피치(pitch)(P1)를 두고 배열될 수 있다. 다른 실시예로서, 제 1 패드(122)들의 좌우 사이의 간격은 서로 동일하지 않을 수도 있다. 제 1 패드(122)들은 구리(Cu)와 같은 도전 물질을 포함할 수 있다. 그러나, 제 1 패드(122)들의 재질은 특정 도전 물질로 국한되지 않을 수 있다.
제 2 패드 어레이(130)는 복수개의 제 2 패드(132)들을 포함할 수 있다. 제 2 패드(132)들은 절연 기판(110)의 상부면에 배치될 수 있다. 제 2 패드(132)들은 절연 기판(110)의 도전 라인들의 상단에 연결될 수 있다. 제 2 패드(132)들은 좌우 균일한 간격을 두고 배열될 수 있다. 제 2 패드(132)들 각각의 크기는 제 1 패드(122)들 각각의 크기와 실질적으로 동일할 수 있다. 제 2 패드(132)들은 구리(Cu)와 같은 도전 물질을 포함할 수 있다. 그러나, 제 2 패드(132)들의 재질은 특정 도전 물질로 국한되지 않을 수 있다.
본 실시예에서, 제 2 패드(132)들은 제 2 피치(P2)를 두고 배열될 수 있다. 제 2 피치(P2)는 제 1 피치(P1)보다 넓을 수 있다. 따라서, 제 1 패드(122)들이 제 2 패드(132)들보다 조밀하게 배열될 수 있다. 이에 따라, 제 1 패드(122)와 제 2 패드(132)가 실질적으로 동일한 면적을 갖고 있으므로, 절연 기판(110)의 상부면의 동일한 면적 내에서 제 1 패드(122)들이 점유하는 전체 면적은 제 2 패드(132)들이 점유하는 전체 면적보다 넓을 수 있다. 즉, 제 1 패드 어레이(120)의 면적은 제 2 패드 어레이(130)의 면적보다 넓을 수 있다.
상부 절연 패턴(170)은 절연 기판(110)의 상부면에 형성될 수 있다. 상부 절연 패턴(170)은 제 1 패드(122)들과 제 2 패드(132)들을 노출시키는 오프닝들을 가질 수 있다. 상부 절연 패턴(170)은 솔더 레지스트를 포함할 수 있다.
제 1 패드 어레이(120)와 제 2 패드 어레이(130)의 면적 차이는 상부 절연 패턴(170)의 두께 차이를 유발시킬 수 있다. 예를 들어서, 제 1 패드 어레이(120)의 면적이 제 2 패드 어레이(130)의 면적보다 넓은 경우, 제 1 패드 어레이(120)의 상부에 형성된 상부 절연 패턴(170)의 두께는 제 2 패드 어레이(130)의 상부에 형성된 상부 절연 패턴(170)의 두께보다 두꺼울 수 있다. 이러한 상부 절연 패턴(170)의 두께 차이는 제 1 패드(122)들과 제 2 패드(132)들 상에 도금 공정을 통해 형성될 도전성 범프들의 높이 차이를 유발시킬 수 있다. 도전성 범프들의 높이 차이는 반도체 패키지 공정의 에러 요인으로 작용할 수 있다.
도전성 범프들에 균일한 높이를 부여하기 위해서, 더미 어레이(140)가 제 2 패드 어레이(130)의 내부에 배치될 수 있다. 더미 어레이(140)는 절연 기판(110) 내의 도전성 패턴들과 연결되지 않을 수 있다. 더미 어레이(140)는 상부 절연 패턴(170)의 오프닝들을 통해 노출될 수 있다.
더미 어레이(140)는 제 1 패드 어레이(120)의 면적에 대한 제 2 패드 어레이(130)의 부족한 면적을 보충하는 역할을 가질 수 있다. 따라서, 더미 어레이(140)는 제 2 패드 어레이(130)의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 제 2 패드 어레이(130)가 구리를 포함하는 경우, 더미 어레이(140)도 구리를 포함할 수 있다. 특히, 더미 어레이(140)는 제 2 패드(132)들 사이에서 단절된 부분없이 연속적으로 연장된 구조를 가질 수 있다
예를 들어서, 더미 어레이(140)의 면적과 제 2 패드 어레이(130)의 면적을 합산한 면적은 제 1 패드 어레이(120)의 면적의 70% 내지 100%일 수 있다. 특히, 더미 어레이(140)가 단절된 부분없이 연속적으로 연장된 구조를 갖는 것에 의해서, 제 1 패드 어레이(120)의 면적에 대한 제 2 패드 어레이(130)의 부족한 면적이 보충될 수 있다. 이에 따라, 제 1 패드 어레이(120)와 제 2 패드 어레이(130)의 상부들에 형성되는 상부 절연 패턴(170)이 균일한 두께를 가질 수 있다. 결과적으로, 제 1 패드 어레이(120)와 제 2 패드 어레이(130) 상에 형성되는 도전성 범프들도 균일한 높이를 가질 수가 있게 된다.
본 실시예에서, 더미 어레이(140)는 복수개의 더미 패드(dummy pad)(142)들 및 복수개의 더미 라인(dummy line)(144)들을 포함할 수 있다. 더미 패드(142)들 각각은 제 2 패드(132)들 중에서 인접한 4개의 제 2 패드(132)들 사이의 중앙부에 배치될 수 있다. 또한, 더미 패드(142)들 각각은 대략 원형 형상을 가질 수 있다. 원형의 더미 패드(142)는 제 2 패드(132)들로부터 이격되어 있을 수 있다. 더미 라인(144)들은 원형의 더미 패드(142)로부터 제 2 패드(132)들 사이를 통해서 연장될 수 있다. 따라서, 원형의 더미 패드(142)들은 더미 라인(144)들에 의해 서로 연결될 수 있다. 더미 라인(144)들은 원형의 더미 패드(142)들의 직교하는 2개의 중심선들을 따라 연장되어 서로 직교를 이룰 수 있다. 더미 라인(144)들은 제 2 패드(132)들로부터 이격될 수 있다. 또한, 더미 라인(144)들은 균일한 폭을 가질 수 있다. 다른 실시예로서, 더미 라인(144)들의 폭은 균일하지 않을 수도 있다.
상기와 같은 형상을 갖는 더미 어레이(140)는 제 2 패드(132)들 사이에 형성될 수 있다. 더미 어레이(140)는 제 2 패드(132)들을 형성하는 공정을 통해서 형성될 수 있다. 다른 실시예로서, 제 2 패드(132)들 사이에 접지층이 형성되어 있는 경우, 접지층을 부분적으로 제거하여 더미 어레이(140)를 형성할 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
본 실시예에 따른 패키지 기판(100a)은 더미 어레이를 제외하고는 도 1에 도시된 패키지 기판(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 3을 참조하면, 더미 어레이(150)는 복수개의 더미 패드(152)들 및 복수개의 더미 라인(154)들을 포함할 수 있다. 더미 패드(152)들 각각은 제 2 패드(132)들 중에서 인접한 4개의 제 2 패드(132)들 사이의 중앙부에 배치될 수 있다. 또한, 더미 패드(152)들 각각은 대략 직사각형, 구체적으로는 마름모꼴 형상을 가질 수 있다. 마름모꼴 형상의 더미 패드(152)는 제 2 패드(132)들로부터 이격되어 있을 수 있다. 더미 라인(154)들은 마름모꼴 형상의 더미 패드(152)의 꼭지점들로부터 제 2 패드(132)들 사이를 통해서 연장되어 서로 직교를 이룰 수 있다. 더미 라인(154)들은 제 2 패드(132)들로부터 이격될 수 있다. 또한, 더미 라인(154)들은 균일한 폭을 가질 수 있다. 다른 실시예로서, 더미 라인(154)들의 폭은 균일하지 않을 수도 있다.
도 4는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
본 실시예에 따른 패키지 기판(100b)은 더미 어레이를 제외하고는 도 1에 도시된 패키지 기판(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 4를 참조하면, 더미 어레이(160)는 복수개의 제 1 더미 라인(162)들 및 복수개의 제 2 더미 라인(164)들을 포함할 수 있다. 제 1 더미 라인(162)들은 제 2 패드(132)들 사이를 통해서 제 1 방향을 따라 연장될 수 있다. 제 2 더미 라인(164)들은 제 2 패드(132)들 사이를 통해서 제 1 방향과 직교하는 제 2 방향을 따라 연장될 수 있다. 따라서, 제 1 더미 라인(162)들과 제 2 더미 라인(164)들은 서로 직교를 이룰 수 있다. 즉, 제 1 더미 라인(162)들과 제 2 더미 라인(164)들은 인접한 4개의 제 2 패드(132)들의 중앙부에서 서로 교차할 수 있다. 제 1 더미 라인(162)들과 제 2 더미 라인(164)들은 제 2 패드(132)들로부터 이격될 수 있다. 또한, 제 1 더미 라인(162)들과 제 2 더미 라인(164)들은 균일한 폭을 가질 수 있다. 다른 실시예로서, 제 1 더미 라인(162)들과 제 2 더미 라인(164)들은 서로 다른 폭들을 가질 수도 있다.
도 5는 본 발명의 또 다른 실시예에 따른 패키지 기판을 나타낸 평면도이다.
도 5를 참조하면, 본 실시예에 따른 패키지 기판(100c)은 절연 기판(110), 제 1 패드 어레이(120c), 제 2 패드 어레이(130c) 및 하부 패드(190)들을 포함할 수 있다.
절연 기판(110)은 도 1에 도시된 절연 기판(110)의 구조와 실질적으로 동일한 구조를 가질 수 있다. 따라서, 본 실시예의 절연 기판(110)에 대한 반복 설명은 생략할 수 있다. 하부 패드(190)들은 절연 기판(110)의 하부면에 배치될 수 있다. 하부 패드(190)들은 도전 라인들의 하단들에 연결될 수 있다.
제 1 패드 어레이(120c)는 복수개의 제 1 패드(122c)들을 포함할 수 있다. 제 1 패드(122c)들은 절연 기판(110)의 상부면에 배치될 수 있다. 제 1 패드(122c)들 각각은 제 1 크기를 가질 수 있다. 제 1 패드(122c)들은 절연 기판(110)의 도전 라인들의 상단에 연결될 수 있다. 제 1 패드(122c)들은 좌우 균일한 간격을 두고 배열될 수 있다. 본 실시예에서, 제 1 패드(122c)들은 제 1 피치(P1)를 두고 배열될 수 있다. 제 1 패드(122)들은 구리(Cu)와 같은 도전 물질을 포함할 수 있다.
제 2 패드 어레이(130c)는 복수개의 제 2 패드(132c)들을 포함할 수 있다. 제 2 패드(132c)들은 절연 기판(110)의 상부면에 배치될 수 있다. 제 2 패드(132c)들은 절연 기판(110)의 도전 라인들의 상단에 연결될 수 있다. 제 2 패드(132c)들은 구리(Cu)와 같은 도전 물질을 포함할 수 있다. 제 2 패드(132c)들은 좌우 균일한 간격을 두고 배열될 수 있다. 제 2 패드(132c)들은 제 2 피치(P2)를 두고 배열될 수 있다. 제 2 피치(P2)는 제 1 피치(P1)보다 넓을 수 있다. 따라서, 제 1 패드(122c)들이 제 2 패드(132c)들보다 조밀하게 배열될 수 있다.
본 실시예에서, 제 2 패드(132c)들 각각은 제 2 크기를 가질 수 있다. 제 2 크기는 제 1 크기보다 넓을 수 있다. 즉, 제 2 패드(132c)는 제 1 패드(122c)보다 넓은 면적을 가질 수 있다. 비록 제 2 패드(132c)들이 제 1 패드(122c)들 사이의 제 1 피치(P1)보다 넓은 제 2 피치(P2) 간격으로 배열되지만, 제 2 패드(132c)의 크기가 제 1 패드(122c)의 크기보다 넓으므로, 절연 기판(110)의 상부면의 동일한 면적 내에서 제 2 패드(132c)들이 점유하는 전체 면적이 제 1 패드(122c)들이 점유하는 전체 면적에 근접하거나 또는 실질적으로 동일할 수 있다.
예를 들어서, 제 2 패드 어레이(130c)의 면적은 제 1 패드 어레이(120c)의 면적의 70% 내지 100%일 수 있다. 제 1 크기를 갖는 제 1 패드(122c)를 포함하는 제 1 패드 어레이(120c)와 제 1 크기보다 넓은 제 2 크기를 갖는 제 2 패드(132c)를 포함하는 제 2 패드 어레이(130c)의 상부들에 형성되는 상부 절연 패턴(170)이 균일한 두께를 가질 수 있다. 결과적으로, 제 1 패드 어레이(120c)와 제 2 패드 어레이(130c) 상에 형성되는 도전성 범프들도 균일한 높이를 가질 수가 있게 된다.
도 6은 도 1에 도시된 패키지 기판을 포함하는 반도체 패키지를 나타낸 단면도이다.
도 6을 참조하면, 본 실시예에 따른 반도체 패키지(200)는 2.5D 스택형 패키지를 포함할 수 있다. 따라서, 반도체 패키지(200)는 패키지 기판(100), 인터포저(interposer)(210), 도전성 범프(conductive bump)(220)들, 더미 범프(dummy bump)(225)들, 적어도 하나의 제 1 반도체 칩(230), 적어도 하나의 제 2 반도체 칩(240), 몰딩 부재(molding member)(250), 히트 스프레더(heat spreader)(260) 및 외부접속단자(external terminal)(270)들을 포함할 수 있다.
도 6에 도시된 패키지 기판(100)은 도 2에 도시된 패키지 기판(100)의 구조와 실질적으로 동일한 구조를 가질 수 있다. 따라서, 도 6에 도시된 패키지 기판(100)에 대한 반복 설명은 생략할 수 있다. 다른 실시예로서, 반도체 패키지(200)는 도 3에 도시된 패키지 기판(100a), 도 4에 도시된 패키지 기판(100b) 또는 도 5에 도시된 패키지 기판(100c)을 포함할 수도 있다.
인터포저(210)는 패키지 기판(100)의 상부에 배치될 수 있다. 인터포저(210)는 복수개의 상부 패드(212)들, 복수개의 하부 패드(214)들 및 도전성 포스트(post)(216)들을 포함할 수 있다. 상부 패드(212)들은 인터포저(210)의 상부면에 배치될 수 있다. 하부 패드(214)들은 인터포저(210)의 하부면에 배치될 수 있다. 도전성 포스트(216)들은 인터포저(210)의 내부에 수직 방향을 따라 형성되어, 상부 패드(212)들과 하부 패드(214)들을 전기적으로 연결시킬 수 있다.
하부 패드(214)들 중 패키지 기판(100)의 제 1 패드 어레이(120)의 상부에 배치된 하부 패드(214)들은 제 1 패드 어레이(120)의 제 1 피치(P1)와 대응하는 피치로 배열될 수 있다. 하부 패드(214)들 중 패키지 기판(100)의 제 2 패드 어레이(130)의 상부에 배치된 하부 패드(214)들은 제 2 패드 어레이(130)의 제 2 피치(P2)와 대응하는 피치로 배열될 수 있다.
도전성 범프(220)들은 패키지 기판(100)과 인터포저(210) 사이에 개재되어, 패키지 기판(100)과 인터포저(210)를 전기적으로 연결시킬 수 있다. 구체적으로, 도전성 범프(220)들은 패키지 기판(100)의 제 1 패드(122)들과 제 2 패드(132)들을 인터포저(210)의 하부 패드(214)들에 전기적으로 연결시킬 수 있다. 따라서, 제 1 패드(122)들 상에 배치된 도전성 범프(220)들은 제 1 패드(122)들의 제 1 피치(P1)와 대응하는 피치로 배열될 수 있다. 또한, 제 2 패드(132)들 상에 배치된 도전성 범프(220)들은 제 2 패드(132)들의 제 2 피치(P2)와 대응하는 피치로 배열될 수 있다.
더미 범프(225)들은 더미 어레이(140) 상에 배치될 수 있다. 도전성 범프(220)들들은 상부 절연 패턴(170)의 오프닝들을 통해 노출된 제 1 패드(122)들과 제 2 패드(132)들에 대한 도금 공정을 통해서 형성될 수 있다. 또한, 더미 범프(225)들도 상부 절연 패턴(170)의 오프닝을 통해 노출된 더미 어레이(140)에 대한 도금 공정을 통해 형성될 수 있다. 즉, 도전성 범프(220)들과 더미 범프(225)들은 하나의 도금 공정을 통해서 동시에 형성될 수 있다.
전술한 바와 같이, 더미 어레이(140)의 면적과 제 2 패드 어레이(130)의 면적을 합산한 면적은 제 1 패드 어레이(120)의 면적의 70% 내지 100%이므로, 상부 절연 패턴(170)은 균일한 두께를 가질 수가 있다. 이에 따라, 제 1 패드(122)들과 제 2 패드(132)들 상에 형성된 도전성 범프(220)들도 균일한 높이를 가질 수가 있게 된다. 따라서, 인터포저(210)의 하부 패드(214)들과 도전성 범프(220)들 사이의 전기적 접촉 신뢰도가 향상될 수 있다.
제 1 반도체 칩(230)은 인터포저(210)의 상부면에 배치될 수 있다. 제 1 반도체 칩(230)은 도전성 범프(235)들을 매개로 인터포저(210)의 상부 패드들에 전기적으로 연결될 수 있다. 제 1 반도체 칩(230)은 중앙 처리 유닛(Central Processing Unit : CPU), 그래픽 처리 유닛(Graphic Processing Unit : GPU) 등을 포함할 수 있다.
제 2 반도체 칩(240)은 인터포저(210)의 상부면에 배치될 수 있다. 제 2 반도체 칩(240)은 도전성 범프(245)들을 매개로 인터포저(210)의 상부 패드들에 전기적으로 연결될 수 있다. 제 2 반도체 칩(240)은 순차적으로 적층된 버퍼 칩 및 복수개의 광대역폭 메모리(High Bandwidth Memory : HBM) 칩들을 포함할 수 있다.
몰딩 부재(250)는 인터포저(210)의 상부면에 형성되어, 제 1 반도체 칩(230)과 제 2 반도체 칩(240)의 측면들을 둘러쌀 수 있다. 따라서, 제 1 반도체 칩(230)과 제 2 반도체 칩(240)의 상부면들은 위로 노출될 수 있다. 몰딩 부재(250)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
히트 스프레더(260)는 제 1 반도체 칩(230)과 제 2 반도체 칩(240)의 상부면들에 부착될 수 있다. 히트 스프레더(260)는 제 1 반도체 칩(230)과 제 2 반도체 칩(240)에서 발생된 열을 반도체 패키지(200)의 외부로 신속하게 방출시킬 수 있다.
외부접속단자(270)들은 패키지 기판(100)의 하부 패드(190)들에 실장될 수 있다. 외부접속단자(270)들은 솔더 볼들을 포함할 수 있다.
한편, 본 실시예에서는, 패키지 기판들이 2.5D 스택형 반도체 패키지(200)에 적용되는 것으로 예시하였으나, 본 실시예의 패키지 기판들은 2.5D 스택형 이외에 다른 여러 가지 구조들을 갖는 반도체 패키지들에도 적용될 수 있다.
상기된 본 실시예들에 따르면, 제 1 패드 어레이의 제 1 피치보다 넓은 제 2 피치로 배열된 제 2 패드 어레이 내에 단절된 부분없이 연속적으로 연장된 더미 어레이가 배열될 수 있다. 제 1 패드 어레이에 대한 제 2 패드 어레이의 부족한 면적이 더미 어레이로 보충될 수가 있다. 따라서, 패키지 기판 상에 실장되는 도전성 범프들이 균일한 두께를 가질 수가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 챔버로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 절연 기판
120 ; 제 1 패드 어레이
122 ; 제 1 패드 130 ; 제 2 패드 어레이
132 ; 제 2 패드 140, 150, 160 ; 더미 어레이
142, 152 ; 더미 패드 144, 154 ; 더미 라인
162 ; 제 1 더미 라인 164 ; 제 2 더미 라인
170 ; 상부 절연 패턴 180 ; 하부 절연 패턴
190 ; 하부 패드 210 ; 인터포저
212 ; 상부 패드 214 ; 하부 패드
216 ; 도전성 포스트 220 ; 도전성 범프
230 ; 제 1 반도체 칩 235 ; 도전성 범프
240 ; 제 2 반도체 칩 245 ; 도전성 범프
250 ; 몰딩 부재 260 ; 히트 스프레더
270 ; 외부접속단자
122 ; 제 1 패드 130 ; 제 2 패드 어레이
132 ; 제 2 패드 140, 150, 160 ; 더미 어레이
142, 152 ; 더미 패드 144, 154 ; 더미 라인
162 ; 제 1 더미 라인 164 ; 제 2 더미 라인
170 ; 상부 절연 패턴 180 ; 하부 절연 패턴
190 ; 하부 패드 210 ; 인터포저
212 ; 상부 패드 214 ; 하부 패드
216 ; 도전성 포스트 220 ; 도전성 범프
230 ; 제 1 반도체 칩 235 ; 도전성 범프
240 ; 제 2 반도체 칩 245 ; 도전성 범프
250 ; 몰딩 부재 260 ; 히트 스프레더
270 ; 외부접속단자
Claims (10)
- 절연 기판;
상기 절연 기판의 표면에 제 1 피치로 배열된 복수개의 제 1 패드들을 포함하는 제 1 패드 어레이;
상기 절연 기판의 표면에 상기 제 1 피치보다 넓은 제 2 피치로 배열되고, 상기 제 1 패드의 크기와 동일한 크기를 갖는 제 2 패드들을 포함하는 제 2 패드 어레이; 및
상기 제 2 패드들 사이에서 단절된 부분없이 연속적으로 연장된 더미 어레이를 포함하는 패키지 기판. - 제 1 항에 있어서, 상기 제 2 패드 어레이의 면적과 상기 더미 어레이의 면적을 합산한 면적은 상기 제 1 패드 어레이의 면적의 70% 내지 100%인 패키지 기판.
- 제 1 항에 있어서, 상기 더미 어레이는
상기 제 2 패드들 중에서 이웃하는 제 2 패드들 사이에 배치된 더미 패드들; 및
상기 더미 패드들로부터 상기 제 2 패드들 사이에서 연장되어 상기 더미 패드들을 서로 연결시키는 더미 라인들을 포함하는 패키지 기판. - 제 3 항에 있어서, 상기 더미 패드들 각각은 상기 이웃하는 4개의 제 2 패드들 사이의 중앙부에 배치된 패키지 기판.
- 제 3 항에 있어서, 상기 더미 패드들 각각은 원형 또는 직사각형 형상을 갖는 패키지 기판.
- 제 3 항에 있어서, 상기 더미 라인들은 서로 직교하는 패키지 기판.
- 제 1 항에 있어서, 상기 더미 어레이들은 상기 제 2 패드들 사이에서 연장되어 서로 교차하는 복수개의 더미 라인들을 포함하는 패키지 기판.
- 제 7 항에 있어서, 상기 더미 라인들은 서로 직교하는 패키지 기판.
- 절연 기판, 상기 절연 기판의 상부면에 제 1 피치로 배열된 복수개의 제 1 패드들을 포함하는 제 1 패드 어레이, 상기 절연 기판의 상부면에 상기 제 1 피치보다 넓은 제 2 피치로 배열되고 상기 제 1 패드의 크기와 동일한 크기를 갖는 제 2 패드들을 포함하는 제 2 패드 어레이, 및 상기 제 2 패드들 사이에서 단절된 부분없이 연속적으로 연장된 더미 어레이를 포함하는 패키지 기판;
상기 패키지 기판의 상부에 배치된 인터포저;
상기 제 1 패드 어레이와 상기 인터포저 사이에 배치된 제 1 도전성 범프 어레이;
상기 제 2 패드 어레이와 상기 인터포저 사이에 배치된 제 2 도전성 범프 어레이;
상기 더미 어레이와 상기 인터포저 사이에 배치된 더미 범프 어레이;
상기 인터포저의 상부면에 배치된 적어도 하나의 제 1 반도체 칩; 및
상기 인터포저의 상부면에 배치된 적어도 하나의 제 2 반도체 칩을 포함하는 반도체 패키지. - 제 9 항에 있어서, 상기 절연 기판의 상부면에 형성되어 상기 제 1 및 제 2 패드 어레이들과 상기 더미 어레이를 노출시키는 절연 패턴을 더 포함하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200076236A KR102716123B1 (ko) | 2020-06-23 | 2020-06-23 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200076236A KR102716123B1 (ko) | 2020-06-23 | 2020-06-23 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210158011A true KR20210158011A (ko) | 2021-12-30 |
| KR102716123B1 KR102716123B1 (ko) | 2024-10-16 |
Family
ID=79178883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200076236A KR102716123B1 (ko) | 2020-06-23 | 2020-06-23 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102716123B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180126210A (ko) * | 2017-05-17 | 2018-11-27 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR20190014260A (ko) * | 2017-07-31 | 2019-02-12 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR20190091752A (ko) * | 2018-01-29 | 2019-08-07 | 삼성전자주식회사 | 반도체 패키지 |
-
2020
- 2020-06-23 KR KR1020200076236A patent/KR102716123B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180126210A (ko) * | 2017-05-17 | 2018-11-27 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR20190014260A (ko) * | 2017-07-31 | 2019-02-12 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR20190091752A (ko) * | 2018-01-29 | 2019-08-07 | 삼성전자주식회사 | 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102716123B1 (ko) | 2024-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209250B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7652362B2 (en) | Semiconductor package stack with through-via connection | |
| KR102517464B1 (ko) | 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지 | |
| US10741526B2 (en) | Semiconductor packages | |
| US11664348B2 (en) | Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package | |
| US20140217582A1 (en) | Semiconductor device | |
| US7994627B2 (en) | Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same | |
| US7786600B2 (en) | Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire | |
| US20230065366A1 (en) | Semiconductor package with redistribution substrate | |
| US6225687B1 (en) | Chip package with degassing holes | |
| US7180182B2 (en) | Semiconductor component | |
| US6777815B2 (en) | Configuration of conductive bumps and redistribution layer on a flip chip | |
| US11854989B2 (en) | Semiconductor package substrate and semiconductor package including the same | |
| US20240063129A1 (en) | Semiconductor package | |
| KR102716123B1 (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 | |
| US20230141318A1 (en) | Redistribution substrate and semiconductor package including the same | |
| KR20070019475A (ko) | 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지 | |
| US20210050326A1 (en) | Semiconductor package | |
| KR20210087140A (ko) | 팬-아웃 타입 반도체 패키지 및 그의 제조 방법 | |
| KR102730708B1 (ko) | 스택 패키지 및 그의 제조 방법 | |
| KR100891538B1 (ko) | 칩 스택 패키지 | |
| US20240203942A1 (en) | Semiconductor package | |
| US20250038112A1 (en) | Semiconductor package including a plurality of semiconductor chips | |
| KR20240057102A (ko) | 집적 회로 디바이스 및 이를 포함하는 반도체 패키지 | |
| KR20230068244A (ko) | 재배선 기판 및 이를 포함하는 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20200623 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20230425 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20200623 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240821 |
|
| PG1601 | Publication of registration |