[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210120177A - 표시 패널 및 이를 구비한 전자 기기 - Google Patents

표시 패널 및 이를 구비한 전자 기기 Download PDF

Info

Publication number
KR20210120177A
KR20210120177A KR1020200036439A KR20200036439A KR20210120177A KR 20210120177 A KR20210120177 A KR 20210120177A KR 1020200036439 A KR1020200036439 A KR 1020200036439A KR 20200036439 A KR20200036439 A KR 20200036439A KR 20210120177 A KR20210120177 A KR 20210120177A
Authority
KR
South Korea
Prior art keywords
layer
pixel circuit
disposed
thin film
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200036439A
Other languages
English (en)
Inventor
한재범
박영길
박정화
안나리
정수임
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200036439A priority Critical patent/KR20210120177A/ko
Priority to US17/135,820 priority patent/US11600793B2/en
Publication of KR20210120177A publication Critical patent/KR20210120177A/ko
Priority to US18/118,492 priority patent/US12108653B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L51/0096—
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1067—Wholly aromatic polyimides, i.e. having both tetracarboxylic and diamino moieties aromatically bound
    • C08G73/1071—Wholly aromatic polyimides containing oxygen in the form of ether bonds in the main chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1039—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors comprising halogen-containing substituents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H01L27/1218—
    • H01L27/326—
    • H01L29/42384—
    • H01L29/78645—
    • H01L29/7869—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133331—Cover glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/198—Contact-type image sensors [CIS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전자컴포넌트가 배치되는 영역에서의 광 투과율을 향상시켜 전자컴포넌트의 성능 저하를 최소화하며, 소비전력을 줄이고 응답속도를 향상시킨, 표시 패널 및 이를 구비한 전자 기기를 위하여, 투과영역을 갖는 표시 패널로서, 적어도 하나의 베이스층 및 적어도 하나의 베리어층을 구비한 기판; 상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 박막트랜지스터들 및 스토리지 커패시터를 포함하는 제1화소회로 및 제2화소회로; 상기 제1화소회로에 각각 전기적으로 연결된 제1표시요소; 및 상기 제2화소회로에 각각 전기적으로 연결된 제2표시요소;를 포함하고, 상기 베이스층은 투명한 폴리이미드 수지를 포함하며, 상기 제1화소회로의 박막트랜지스터들 및 상기 제2화소회로의 박막트랜지스터들은 반도체층 및 상기 반도체층 상에 배치된 게이트전극을 포함하는, 표시 패널 및 이를 구비한 전자 기기를 제공한다.

Description

표시 패널 및 이를 구비한 전자 기기{Display panel and electric apparatus including the same}
본 발명은 표시 패널 및 이를 구비한 전자 기기에 관한 것으로서, 더 상세하게는 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장된 표시 패널 및 이를 구비한 전자 기기에 관한 것이다.
근래에 표시 패널은 그 용도가 다양해지고 있다. 또한, 표시 패널의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 패널 중 표시영역이 차지하는 면적을 확대하면서, 표시 패널에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 표시 패널의 연구가 계속되고 있다.
표시 패널에 다양한 기능을 부가하기 위해 표시 패널의 표시영역에 카메라나 센서와 같은 전자컴포넌트를 배치할 수 있다. 본 발명의 실시예는, 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장되며, 전자컴포넌트의 성능 저하를 최소화하는, 표시 패널 및 이를 구비한 전자 기기를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 투과영역을 갖는 표시 패널로서, 적어도 하나의 베이스층 및 적어도 하나의 베리어층을 구비한 기판; 상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 박막트랜지스터들 및 스토리지 커패시터를 포함하는 제1화소회로 및 제2화소회로; 상기 제1화소회로에 각각 전기적으로 연결된 제1표시요소; 및 상기 제2화소회로에 각각 전기적으로 연결된 제2표시요소;를 포함하고, 상기 베이스층은 투명한 폴리이미드 수지를 포함하며, 상기 제1화소회로의 박막트랜지스터들 및 상기 제2화소회로의 박막트랜지스터들은 반도체층 및 상기 반도체층 상에 배치된 게이트전극을 구비한, 표시 패널이 제공된다.
본 실시예에 따르면, 상기 폴리이미드 수지는, 황색도(Yellowness Index, YI)가 10 이하이거나, 400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 갖거나, 또는 황색도가 10 이하이고 400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 가질 수 있다.
본 실시예에 따르면, 상기 폴리이미드 수지는 하기 화학식 1로 표시되는 반복 단위를 포함하는 고분자 화합물일 수 있다:
<화학식 1>
Figure pat00001
상기 화학식 1 중,
X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
E1 및 E2는 서로 독립적으로, 수소 또는 CF3이고,
d1 및 d2는 서로 독립적으로, 1 내지 4의 정수이다.
본 실시예에 따르면, 상기 화학식 1 중, X는 C(CF3)2이고, Y는 단일결합이고, E1 및 E2는 -CF3일 수 있다.
본 실시예에 따르면, 상기 폴리이미드 수지는 하기 화학식 2로 표시된 반복 단위를 포함하는 고분자 화합물일 수 있다:
<화학식 2>
Figure pat00002
상기 화학식 2 중,
X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
Y2는 단일결합, O, 및 SO2 중 하나로 선택되고,
E1 내지 E3는 서로 독립적으로, 수소 또는 -CF3이고,
d1 내지 d3는 서로 독립적으로, 1 내지 4의 정수이다.
본 실시예에 따르면, 상기 반도체층은 산화물 반도체 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 기판은 순차적으로 적층된 제1베이스층, 제1배리어층, 제2베이스층 및 제2배리어층을 포함하고, 상기 제1베이스층 및 상기 제2베이스층은 투명한 폴리이미드 수지를 포함하며, 상기 제1배리어층 및 상기 제2배리어층은 무기절연물을 포함할 수 있다.
본 실시예에 따르면, 상기 제1화소회로 및 상기 제2화소회로를 덮는 평탄화층; 상기 평탄화층 상에 배치되며, 상기 평탄화층에 형성된 컨택홀을 통해 상기 제1화소회로 및 상기 제2화소회로 각각에 전기적으로 연결된 제1화소전극 및 제2화소전극; 상기 제1화소전극 및 상기 제1화소전극 상에 배치된 중간층; 및 상기 중간층 상에 배치된 대향전극;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 평탄화층과 상기 반도체층 사이에 개재된 적어도 하나의 절연층; 및 상기 대향전극을 전체적으로 덮으며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 박막봉지층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 절연층 및 상기 평탄화층은 각각 투과영역에 대응되는 홀을 구비하며, 상기 적어도 하나의 유기층의 일부는 상기 홀 내에 위치할 수 있다.
본 실시예에 따르면, 상기 반도체층 하부에 배치된 하부도전층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1화소회로 및 상기 제2화소회로는 각각 구동 박막트랜지스터를 포함하며, 상기 구동 박막트랜지스터의 반도체층과 상기 하부도전층은 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 반도체층 상에 배치된 적어도 하나의 절연층; 상기 절연층에 형성된 제1컨택홀을 통해 상기 반도체층과 컨택하는 제1전극; 및 상기 절연층에 형성된 제2컨택홀을 통해 상기 하부도전층과 컨택하는 연결금속;을 더 포함하고, 상기 제1전극과 상기 연결금속은 동일한 층에 형성되며, 서로 접속할 수 있다.
본 실시예에 따르면, 상기 게이트전극은, 제1층; 및 상기 제1층과 상이한 재질을 갖는 제2층을 구비하며, 상기 제2층은 티타늄을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 투과영역을 포함하는 표시영역을 구비한 표시 패널; 및 적어도 상기 투과영역과 중첩하게 배치된 전자컴포넌트;를 포함하며, 상기 표시 패널은, 적어도 하나의 베이스층 및 적어도 하나의 베리어층을 구비한 기판; 상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 박막트랜지스터들 및 스토리지 커패시터를 포함하는 제1화소회로 및 제2화소회로; 상기 제1화소회로 및 상기 제2화소회로 상에 배치되는 평탄화층; 상기 평탄화층 상에 배치되며, 상기 평탄화층에 형성된 컨택홀을 통해 상기 제1화소회로 및 상기 제2화소회로 각각에 전기적으로 연결된 제1화소전극 및 제2화소전극; 상기 제1화소전극 및 상기 제2화소전극과 마주보는 대향전극; 상기 제1화소전극 및 상기 제2화소전극과 상기 대향전극 사이의 중간층; 및 상기 기판과 상기 평탄화층 사이에 개재되며, 상기 투과영역에 대응하는 홀을 포함하는 복수의 절연층들;을 포함하고 상기 베이스층은 투명한 폴리이미드 수지를 포함하며, 상기 제1화소회로의 박막트랜지스터들 및 상기 제2화소회로의 박막트랜지스터들은 각각 산화물 반도체를 포함하는 반도체층 및 상기 반도체층 상에 배치된 게이트전극을 구비한, 전자 기기가 제공된다.
본 실시예에 따르면, 상기 폴리이미드 수지는, 황색도가 10 이하이거나, 400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 갖거나, 또는 황색도가 10 이하이고, 400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 가질 수 있다.
본 실시예에 따르면, 상기 폴리이미드 수지는 하기 화학식 1로 표시되는 반복 단위를 포함하는 고분자 화합물일 수 있다:
<화학식 1>
Figure pat00003
상기 화학식 1 중,
X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
E1 및 E2는 서로 독립적으로, 수소 또는 CF3이고,
d1 및 d2는 서로 독립적으로, 1 내지 4의 정수이다.
본 실시예에 따르면, 상기 폴리이미드 수지는 하기 화학식 2로 표시된 반복 단위를 포함하는 고분자 화합물일 수 있다:
<화학식 2>
Figure pat00004
상기 화학식 2 중,
X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
Y2는 단일결합, O, 및 SO2 중 하나로 선택되고,
E1 내지 E3는 서로 독립적으로, 수소 또는 -CF3이고,
d1 내지 d3는 서로 독립적으로, 1 내지 4의 정수이다.
본 실시예에 따르면, 상기 대향전극을 전체적으로 덮으며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 박막봉지층;을 더 포함하며, 상기 적어도 하나의 유기층의 일부는 상기 홀 내에 위치할 수 있다.
본 실시예에 따르면, 상기 반도체층 하부에 배치된 하부도전층을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자컴포넌트가 배치되는 영역에서도 이미지 표현이 가능하도록 표시 영역이 확장되는 표시 패널 및 이를 구비한 전자 기기를 구현할 수 있다. 특히, 전자컴포넌트가 배치되는 영역에서의 광 투과율을 향상시켜 전자컴포넌트의 성능 저하를 최소화하며, 또한 소비전력을 줄이고 응답속도를 향상시킨, 표시 패널 및 이를 구비한 전자 기기를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 기기의 일부를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널에 포함된 화소회로를 도시한 등가회로도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 제1표시영역에서의 화소들의 배치를 개략적으로 나타낸 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 패널의 제2표시영역에서의 화소들의 배치를 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 전자 기기의 일부를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 전자 기기의 표시 패널의 일부를 개략적을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, Act와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, Act와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 전자 기기(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변영역(SA)을 포함할 수 있다. 전자 기기(1)는 표시영역(DA)에 2차원적으로 배열된 복수의 화소(P)들의 어레이를 통해 이미지를 제공할 수 있다. 복수의 화소(P)들은 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치될 수 있고, 제1표시영역(DA1) 및 제2표시영역(DA2)에 배치된 복수의 화소(P)들의 어레이는 서로 상이할 수 있다. 예컨대, 제1표시영역(DA1)에 배치된 복수의 화소(P)들의 어레이와는 달리, 제2표시영역(DA2)에 배치된 복수의 화소(P)들 사이에는 투과영역(TA)이 배치될 수 있다.
전자 기기(1)는 제1표시영역(DA1)에 배치된 화소(P)들에서 방출되는 광을 이용하여 제1이미지를 제공할 수 있고, 제2표시영역(DA2)에 배치된 화소(P)들에서 방출되는 광을 이용하여 제2이미지를 제공할 수 있다. 일부 실시예에서, 제1이미지 및 제2이미지는 전자 기기(1)의 표시영역(DA)을 통해 제공하는 어느 하나의 이미지의 일 부분들일 수 있다. 또는, 일부 실시예에서, 전자 기기(1)는 서로 독립적인 제1이미지 및 제2이미지를 제공할 수 있다.
제2표시영역(DA2)은 화소(P)들 사이에 위치하는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 광이 투과할 수 있는 영역으로, 화소가 배치되지 않는 영역일 수 있다.
주변영역(SA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변영역(SA)에는 화소(P)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(SA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
제2표시영역(DA2)은 도 1에 도시된 바와 같이 평면상에서 원형의 형상을 갖거나, 타원형의 형상을 가질 수 있다. 또는, 제2표시영역(DA2)은 사각형 또는 바(bar) 타입과 같은 다각형의 형상을 가질 수 있다.
제2표시영역(DA2)은 제1표시영역(DA1)의 내측에 배치되거나, 제1표시영역(DA1)의 일측에 배치될 수 있다. 도 1에 도시된 바와 같이 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 전체적으로 둘러싸일 수 있다. 일부 실시예로서, 제2표시영역(DA2)은 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다. 예를 들어, 제2표시영역(DA2)은 제1표시영역(DA1)의 일측 코너 부분에 위치한 채, 제1표시영역(DA1)에 의해 부분적으로 둘러싸일 수 있다.
표시영역(DA)에 대한 제2표시영역(DA2)의 비율은 표시영역(DA)에 대한 제1표시영역(DA1)의 비율 보다 작을 수 있다. 전자 기기(1)는 도 1에 도시된 바와 같이 하나의 제2표시영역(DA2)을 포함하거나, 2 개 또는 그 이상의 제2표시영역(DA2)들을 포함할 수 있다.
전자 기기(1)는 휴대폰(mobile phone), 태블릿 PC, 노트북, 팔목에 차는 스마트 워치나 스마트 밴드 등을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 기기의 일부를 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 전자 기기(1)는 표시 패널(10), 전자컴포넌트(20) 입력감지층(30), 및 광학 기능층(40)을 포함할 수 있다. 표시 패널(10), 입력감지층(30), 광학 기능층(40)은 순차적으로 적층되며, 광학 기능층(40) 상에는 윈도우(50)가 배치될 수 있다.
우선, 표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시층(200), 및 표시층(200) 상의 박막봉지층(300)을 포함할 수 있다.
기판(100)은 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 기판(100)의 구조에 대해서 이하 도 5를 참조하여 상세히 설명한다.
기판(100)의 전면(前面) 상에는 표시층(200)이 배치되고, 기판(100)의 배면(背面) 상에는 하부보호필름(175)이 배치될 수 있다. 하부보호필름(175)은 기판(100)의 배면에 부착될 수 있다. 하부보호필름(175)과 기판(100) 사이에는 점착층이 개재될 수 있다. 또는, 하부보호필름(175)은 기판(100)의 배면 상에 직접 형성될 수 있으며, 이 경우 하부보호필름(175)과 기판(100) 사이에는 점착층이 개재되지 않는다.
하부보호필름(175)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)은 제2표시영역(DA2)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)에 개구(175OP)를 구비함으로써, 제2표시영역(DA2)의 투과율, 예컨대 투과영역(TA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)은 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate) 또는 폴리이미드(PI, polyimide)를 포함할 수 있다
표시층(200)은 박막트랜지스터(TFT)를 포함하는 회로층, 표시요소인 유기발광다이오드(OLED)를 포함하는 표시요소층, 및 절연층(IL)을 포함할 수 있다. 제1표시영역(DA1) 및 제2표시영역(DA2)에는 각각 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)에 전기적으로 연결된 유기발광다이오드(OLED)가 배치될 수 있다. 제2표시영역(DA2)은 박막트랜지스터(TFT) 및 유기발광다이오드(OLED)가 배치되지 않는 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 전자컴포넌트(20)에서 방출되는 및/또는 전자컴포넌트(20)로 향하는 빛이 투과할 수 있는 영역이다.
박막봉지층(300)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다. 일 실시예로, 박막봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
표시 패널(10) 상에는 입력감지층(30)이 배치될 수 있다. 입력감지층(30)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(30)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인(trace line)들을 포함할 수 있다. 입력감지층(30)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(30)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(30)은 도 2에 도시된 바와 같이 표시 패널(10) 상에 직접 형성될 수 있다. 예컨대, 입력감지층(30)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(30)과 표시 패널(10) 사이에 개재되지 않을 수 있다. 또는, 입력감지층(30)은 별도로 형성된 후 점착층을 통해 결합될 수 있다. 점착층은 광학 투명 점착제를 포함할 수 있다.
광학 기능층(40)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(50)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(40)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(40)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
광학 기능층(40)은 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 윈도우(50)와 결합될 수 있다.
전자컴포넌트(20)는 제2표시영역(DA2)에 위치할 수 있다. 전자컴포넌트(20)는 표시 패널(10)의 기판(100)의 배면 상에 배치될 수 있다. 전자컴포넌트(20)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 촬상하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
제2표시영역(DA2)에는 하나의 전자컴포넌트(20)가 배치되거나, 복수의 전자컴포넌트(20)들이 배치될 수 있다. 전자 기기(1)가 복수의 전자컴포넌트(20)들을 포함하는 경우, 전자 기기(1)는 전자컴포넌트(20)들의 개수에 대응하는 개수의 제2표시영역(DA2)들을 포함할 수 있다. 예컨대, 전자 기기(1)는 상호 이격된 복수의 제2표시영역(DA2)들을 포함할 수 있다. 일부 실시예에서, 복수의 전자컴포넌트(20)들은 하나의 제2표시영역(DA2)에 배치될 수 있다. 예컨대, 전자 기기(1)는 바 타입의 제2표시영역(DA2)을 포함할 수 있으며, 제2표시영역(DA2)의 길이 방향을 따라 복수의 전자컴포넌트(20)들이 상호 이격되어 배치될 수 있다.
일부 실시예에서, 전자컴포넌트(20)는 발광부와 수광부를 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 전자컴포넌트(20)를 이룰 수 있다.
도 2에서는 표시 패널(10)이 표시요소로서, 유기발광다이오드(OLED)를 포함하는 것을 설명하지만, 본 발명의 표시 패널(10)은 이에 제한되지 않는다. 다른 실시예로서, 표시 패널(10)은 마이크로 LED와 같은 무기을 포함하는 발광 표시 패널(Inorganic Light Emitting Display 또는 무기 EL 표시 패널)이거나, 양자점 발광 표시 패널(Quantum dot Light Emitting Display)와 같은 표시 패널일 수 있다. 예컨대, 표시 패널(10)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널에 포함된 화소회로를 도시한 등가회로도이다.
도 3을 참조하면, 표시 패널(10)은 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함하는 화소회로(PC)를 구비한다. 그리고, 표시 패널(10)은 발광요소로서 화소회로(PC)를 통해 구동 전압을 전달받아 발광하는 유기발광다이오드(Organic Light Emitting Diode, OLED)를 구비할 수 있다.
화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예에 따르면, 도 3에 도시된 바와 같이 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cap)를 포함할 수 있다. 일 예로, 제1박막트랜지스터(T1)는 구동 박막트랜지스터(driving TFT)이며, 제2박막트랜지스터(T2)는 스위칭 박막트랜지스터(switching TFT)일 수 있다. 제2박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 제1박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cap)는 제2박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 구동전압선(PL)에 인가되는 제1전압(ELVDD)과 제2박막트랜지스터(T2)에 인가되는 제2전압의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cap)에 연결되며, 스토리지 커패시터(Cap)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)로 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출함으로써 화상을 표시할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 제1표시영역에서의 화소들의 배치를 개략적으로 나타낸 평면도이며, 도 4b는 본 발명의 일 실시예에 따른 표시 패널 패널의 제2표시영역에서의 화소들의 배치를 개략적으로 나타낸 평면도이다.
도 4a를 참조하면, 제1표시영역(DA1)에는 화소(P)들이 배치된다. 화소(P)들은 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)를 포함할 수 있다. 일부 실시예로, 도 4a에 도시된 바와 같이 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 펜타일 타입으로 배치될 수 있다. 다른 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 스트라이프 타입으로 배치될 수 있다.
적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 서로 다른 크기(또는 폭)를 가질 수 있다. 예컨대, 청색의 화소(Pb)는 적색의 화소(Pr), 및 녹색의 화소(Pg) 보다 크고, 적색의 화소(Pr)는 녹색의 화소(Pg) 보다 클 수 있다. 일부 실시예에서 녹색의 화소(Pg)는 직사각형의 형상을 가질 수 있으며, 이웃한 녹색의 화소(Pg)들은 서로 다른 방향으로 연장될 수 있다.
도 4b를 참조하면, 제2표시영역(DA2)은 반복 배열된 표시단위(DU)를 포함할 수 있다. 제2표시영역(DA2)에서 표시단위(DU)가 x방향 및/또는 y방향으로 반복 배열됨에 따라 화소 어레이를 형성할 수 있다.
표시단위(DU)는 화소(P)들을 포함한다. 화소(P)들은 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)를 포함할 수 있다. 일부 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 펜타일 타입으로 배치될 수 있다. 다른 실시예로, 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb)는 스트라이프 타입으로 배치될 수 있다. 적색의 화소(Pr), 녹색의 화소(Pg), 및 청색의 화소(Pb) 각각의 구조는 도 5를 참조하여 후술할 단면구조와 대응할 수 있다.
또한, 제2표시영역(DA2)의 표시단위(DU)는 투과영역(TA)들을 포함한다. 제2표시영역(DA2)에서 투과영역(TA)은 화소(P)들과 인접하게 배치될 수 있다. 예컨대, 화소(P)들 사이에 투과영역(TA)이 배치될 수 있다. 제2표시영역(DA2)에 배치되는 화소(P)들은 투과영역(TA)을 사이에 두고 상호 이격되는 제1화소(P1)들 및 제2화소(P2)들을 포함할 수 있다. 설명을 위해, 도 4b에는 x방향을 따라 배치되는 두 화소(P)들을 각각 제1화소(P1) 및 제2화소(P2)로 도시하였으나, 투과영역(TA)을 사이에 두고 y방향을 따라 배치되는 두 화소(P)들을 제1화소(P1) 및 제2화소(P2)로 지칭할 수 있다.
일 예로, 제2표시영역(DA2)에서 8개의 화소(P)들이 하나의 화소세트를 이루고, 이웃하는 화소세트들이 투과영역(TA)을 사이에 두고 배치될 수 있다. 도 4a에서는 하나의 화소세트와 그 주위에 L자형으로 배치된 세 개의 투과영역(TA)로 형성된 표시단위(DU)가 도시되어있어 있으나, 표시단위(DU)는 투과영역(TA)들이 서로 인접한 복수의 화소세트들 전체를 둘러싸도록 배치되어 형성될 수 있다. 또한, 표시단위(DU)는 복수의 투과영역(TA)들과 복수의 화소세트(PS)들이 격자 형상으로 엇갈려 배치되어 형성될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 전자 기기의 일부를 개략적으로 나타낸 단면도이다. 도 5는 전자 기기의 표시 패널의 일부의 단면을 보여준다. 도 5는 도 4b의 V-V'선을 따라 취한 단면에 대응될 수 있다.
도 5를 참조하면, 기판(100)은 고분자 수지 및 무기물을 포함하는 다층 구조일 수 있다. 기판(100)은 고분자 수지를 포함하는 적어도 하나의 베이스층 및 무기절연물을 포함하는 적어도 하나의 배리어층을 포함할 수 있다. 예컨대, 기판(100)은 순차적으로 적층된 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
예컨대, 제1베이스층(101)과 제2베이스층(103)은 투명한 폴리이미드(polyimide, PI) 수지를 포함할 수 있다. 상기 폴리이미드 수지는 디안하이드라이드(dianhydride) 화합물 및 디아민 화합물의 중합체를 포함할 수 있다. 상기 폴리이미드 수지는 하기 화학식 1로 표시되는 반복 단위를 포함하는 고분자 화합물일 수 있다.
<화학식 1>
Figure pat00005
상기 화학식 1 중,
X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
E1 및 E2는 서로 독립적으로, 수소 또는 CF3이고,
d1 및 d2는 서로 독립적으로, 1 내지 4의 정수이다. d1 및 d2은 각각 E1 및 E2의 개수로서, d1이 2이상인 경우 E1은 서로 동일하거나 상이할 수 있고, d2가 2이상인 경우 E2은 서로 동일하거나 상이할 수 있다.
일 실시예로서, 상기 화학식 1 중, X는 C(CF3)2이고, Y는 단일결합이고, E1 및 E2는 -CF3일 수 있다.
[반복 단위]
상기 고분자 화합물은 상기 화학식 1로 표시되는 반복 단위를 포함할 수 있다. 예를 들어, 상기 고분자 화합물은 1종의 반복 단위를 포함하거나, 2종 이상의 서로 다른 구조의 반복 단위를 포함할 수 있다.
다른 실시예로서, 상기 폴리이미드 수지는 하기 화학식 2로 표시된 반복 단위를 포함하는 고분자 화합물일 수 있다.
<화학식 2>
Figure pat00006
상기 화학식 2 중,
X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
Y2는 단일결합, O, 및 SO2 중 하나로 선택되고,
E1 내지 E3는 서로 독립적으로, 수소 또는 -CF3이고,
d1 내지 d3는 서로 독립적으로, 1 내지 4의 정수이다. d1 및 d2은 각각 E1 및 E2의 개수로서, d1이 2이상인 경우 E1은 서로 동일하거나 상이할 수 있고, d2가 2이상인 경우 E2은 서로 동일하거나 상이할 수 있다.
상기 고분자 화합물의 수평균 분자량(Mn)은 본 발명의 목적 효과를 얻을 수 있는 한 특별히 제한되지 않는다. 일 실시예를 따르면, 상기 고분자 화합물의 수평균 분자량은 10,000 내지 200,000, 예를 들어 10,000 내지 80,000일 수 있다.
상기 폴리이미드 수지를 포함하는 제1베이스층(101)과 제2베이스층(103)은 투명성을 가질 수 있다.
제1배리어층(102)과 제2배리어층(104)은 실리콘옥사이드, 실리콘옥시나이트라이드, 및/또는 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있다.
상기한 바와 같이, 전자컴포넌트(20)는 투과영역(TA)을 구비한 제2표시영역(DA2)에 배치될 수 있으며, 전자컴포넌트(20)에서 방출되는 빛 및/또는 전자컴포넌트(20)로 향하는 빛은 투과영역(TA)을 통해 투과될 수 있다. 따라서, 투과영역(TA)에서의 투과율, 그리고 나아가 제2표시영역(DA2)에서의 투과율은 전자컴포넌트(20)의 성능에 영향일 미칠 수 있다.
본 발명의 일 실시예에 따르면, 투과영역(TA)에서의 투과율을 향상하기 위해, 기판(100)은 투명한 폴리이미드 수지를 포함할 수 있다. 여기서, '투명'에 대한 특성은 황색도(Yellowness Index, YI)에 의해 규정될 수 있다. 본 명세서에서는 황색도가 10 이하면 '투명성'을 가진다고 규정한다. 상기 황색도는 ASTM E313 규격에 의하여 측정될 수 있다. 따라서, "투명한 폴리이미드 수지" 또는 "투명한 폴리이미드 수지의 층"은 ASTM E313 규격에 따라 측정된 황색도가 10 이하인 물질 또는 층을 나타낸다.
비교예로서, 하기 화학식 3으로 표시될 수 있는 폴리이미드 수지를 포함하는 기판은, 폴리이미드의 주 사슬에 존재하는 전자가 전이되면서 에너지 준이가 변하고, 이에 따라 빛을 흡수하면서 흡수된 빛의 배색인 황색 내지 짙은 갈색을 띨 수 있다.
<화학식 3>
Figure pat00007
이 경우, 황색도는 약 25이다. 비교예의 폴리이미드 수지를 포함하는 단막층(single layer)의 경우, 약 400nm 이하의 파장대역을 갖는 빛의 투과율은 약 20% 이하이다.
그러나 본 발명의 일 실시예 따르면, 기판(100)이 포함하는 투명한 폴리이미드 수지는 트리플루오로메틸(-CF3)과 같은 전기 음성도가 높은 치환기가 추가된 구조를 가질 수 있으며, 이를 통해 폴리이미드 수지 내의 비결정 성질을 증가시켜 전자의 이동을 저하시킴으로써 기판(100)의 투명성을 유지할 수 있다. 이 경우, 황색도는 약 2.6이고, 이는 비교예 대비 약 1/10의 값이다. 또한, 본 발명의 일 실시예에 따른 투명한 폴리이미드 수지를 포함하는 단막층의 경우, 약 400nm 이하의 파장대역을 갖는 빛의 투과율은 약 70% 이상 그리고 약 90% 이하이다.
또한, 본 발명의 다른 실시예에서, 기판(100)이 포함하는 폴리이미드 수지는 주 사슬 내에 에테르(-O-), 설폰(-SO2), 또는 카르보닐(-CO) 등과 같은 전기음성도가 높은 치환기를 추가할 수 있으며, 이를 통해 폴리이미드 수지가 굽은 사슬 구조를 형성하여 주 사슬의 밀도를 낮춤으로써 기판(100)의 투명성을 유지할 수 있다.
상기한 바와 같이, 표시 패널(10)의 기판(100)의 투명성을 유지함으로써 투과영역(TA)에서의 투과율 저하를 최소화할 수 있다. 이를 통해, 전자 기기(1)의 전자컴포넌트(20)의 성능을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 전자 기기(1)의 경우, 표시 패널(10) 상에 입력감지층(30), 광학 기능층(40) 및 윈도우(50)까지 모두 구비했을 때 광 투과율은 50% 이상일 수 있다. 반면에, 상기 비교예의 단막층을 기판으로서 구비한 전자 기기의 경우, 광 투과율은 30%를 넘을 수 없다. 따라서, 본 발명의 일 실시예에 따르면, 전자 기기(1)의 전자컴포넌트(20)의 우수한 성능을 구현할 수 있다.
기판(100) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 제1화소회로(PC1)와 제2화소회로(PC2)가 배치될 수 있다. 제1화소회로(PC1)와 제2화소회로(PC2)는 각각 앞서 도 3을 참조하여 설명한 화소회로(PC)에 해당할 수 있다. 각각의 제1화소회로(PC1)와 제2화소회로(PC2)는 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cap)를 포함할 수 있다. 제1화소회로(PC1)와 제2화소회로(PC2)는 서로 동일한 구조를 가질 수 있다. 이하 설명의 편의를 위해 제1화소회로(PC1)를 중심으로 설명하도록 한다.
제1화소회로(PC1)는 제1박막트랜지스터(T1) 및 제2박막트랜지스터(T2)를 포함할 수 있다. 제1박막트랜지스터(T1) 및 제2박막트랜지스터(T2)는 각각 반도체층(Act), 반도체층(Act)의 채널영역과 중첩하는 게이트전극(GE), 및 반도체층(Act)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 즉, 제1박막트랜지스터(T1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1) 및 제1드레인전극(DE1)을 포함할 수 있으며, 제2박막트랜지스터(T2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2) 및 제2드레인전극(DE2)을 포함할 수 있다. 이하 설명의 편의를 위해, 제1 및 제2반도체층(Act1, Act2), 제1 및 제2게이트전극(GE1, GE2), 제1 및 제2소스전극(SE1, SE2), 그리고 제1 및 제2드레인전극(DE1, DE2) 각각은 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)으로 지칭될 수 있다.
스토리지 커패시터(Cap)는 서로 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함할 수 있다. 일부 실시예에서, 스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩할 수 있으며, 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cap)의 하부전극(CE1)을 포함할 수 있다.
한편, 제1화소회로(PC1) 및 제2화소회로(PC2)는 제2표시영역(DA2)에서 기판(100) 상에 배치되되, 투과영역(TA)을 사이에 두고 상호 이격될 수 있다. 또한, 표시 패널(10)은 후술하는 바와 같이 제1화소회로(PC1)의 박막트랜지스터(TFT)와 전기적으로 연결된 제1화소전극(210-1)을 구비한 제1표시요소 및 제2화소회로(PC2)의 박막트랜지스터(TFT)와 전기적으로 연결된 제2화소전극(210-2)을 구비한 제2표시요소를 포함할 수 있다.
버퍼층(111) 상에는 반도체층(Act)이 배치될 수 있다. 반도체층(Act)은 각각 채널영역(C), 채널영역(C)의 양측에 각각 배치된 소스영역(S) 및 드레인영역(D)을 포함할 수 있다. 반도체층(Act)은 단층 또는 다층으로 구성될 수 있다.
반도체층(Act)은 다결정 실리콘 물질을 포함할 수 있다. 또한, 일 실시예로, 반도체층(Act)은 산화물 반도체 물질을 포함할 수 있다. 예컨대, 제1 및 제2반도체층(Act1, Act2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti), 알루미늄(Actl), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
일 예로, 반도체층(Act)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층, ITGZO(InSnGaZnO) 반도체층 등일 수 있다. 산화물 반도체는 넓은 밴드갭(band gap, 약 3.1eV), 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않아 저주파 구동 시에도 전압 강하에 따른 휘도 변화가 크지 않은 장점이 있다. 또한, 표시 패널(10)의 소비전력을 줄이고 응답속도를 향상시킬 수 있다.
한편, 비교예로서, 다결정 실리콘 물질을 포함하는 반도체층을 형성하는 경우, 비정질실리콘층을 형성하고 이에 엑시머레이저 등을 조사하여 결정화시키는 공정 또는 그 전후에 실시되는 열처리 공정에서 최고온도는 약 450℃ 이상이 될 수 있다. 본 발명의 일 실시예에 따른 상기 투명한 폴리이미드 수지는 최대 약 415℃까지의 범위에서 내열성을 가질 수 있으므로, 상기 투명한 폴리이미드 수지를 포함하는 기판(100) 상에서 다결정 실리콘의 반도체층을 형성하면 기판(100)에 손상(burning)이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따라 산화물 반도체 물질을 포함하는 반도체층(Act)을 형성하는 경우, 산화물 반도체 물질을 포함하는 반도체층(Act)을 제조 과정에서 이용되는 열처리 공정의 최고 온도는 약 370℃를 넘지 않으므로, 이러한 기판(100)의 손상 문제를 해결할 수 있다.
또한, 비교예로서 상기 투명한 폴리이미드 수지을 포함하는 기판(100) 상에 다결정 실리콘 물질을 포함하는 반도체층을 형성하는 경우, 기판(100)의 손상 문제를 회피하기 위해 400℃ 이하로 결정화 공정 또는 후속의 열처리 공정을 수행한다면 비정질실리콘 내의 수소의 확산으로 인해 막터짐 불량이 발생할 수 있다. 따라서, 본 발명의 일 실시예에 따라 상기 투명한 폴리이미드 수지를 포함하는 기판(100) 상에 산화물 반도체 물질을 포함하는 반도체층(Act)을 형성하는 경우, 기판(100)의 손상 또는 반도체층(Act)의 막터짐 불량 등을 방지하면서 동시에 기판(100)의 투과율을 향상시킬 수 있다.
반도체층(Act)의 하부에는 하부도전층(BML)이 배치될 수 있다. 하부도전층(BML)은 기판(100)과 버퍼층(111) 사이에 배치될 수 있다. 하부도전층(BML)은 몰리브덴(Mo), 알루미늄(Actl), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
하부도전층(BML)은 산화물 반도체 물질을 포함하는 반도체층(Act)과 중첩되도록 배치될 수 있다. 하부도전층(BML)은 아일랜드 형상일 수 있다. 산화물 반도체 물질을 포함하는 반도체층(Act)은 광에 취약한 특성을 갖기 때문에, 하부도전층(BML)은 기판(100) 측에서 입사되는 외부 광에 의해 반도체층(Act)에 포토커런트가 유발되어 산화물 반도체 물질을 포함하는 제1 및 제2박막트랜지스터(T1, T2)의 소자 특성이 변화하는 것을 방지할 수 있다.
반도체층(Act) 상에는 게이트전극(GE)이 배치될 수 있다. 게이트전극(GE)은 반도체층(Act)과 적어도 일부 중첩되도록 배치될 수 있다. 게이트전극(GE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이에는 게이트절연층(112)이 개재될 수 있다. 게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Actl2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
일 실시예로, 도 5에 도시된 것과 같이 게이트절연층(112)은 반도체층(Act)의 일부와 중첩되도록 패터닝될 수 있다. 즉, 게이트절연층(112)은 반도체층(Act)의 소스영역(S)과 드레인영역(D)을 노출시키도록 패터닝될 수 있으며, 게이트절연층(112)의 측면과 게이트전극(GE)의 측면은 동일 면의 식각면일 수 있다. 반도체층(Act) 중 게이트절연층(112)과 중첩되는 영역은 채널영역(C)일 수 있다. 다른 실시예로, 게이트절연층(112)은 반도체층(Act) 전체를 덮도록 기판(100)의 전면(全面)에 배치될 수도 있다.
반도체층(Act) 및 게이트전극(GE) 상에는 층간절연층(113)이 구비될 수 있다. 층간절연층(113)은 반도체층(Act) 및 게이트전극(GE)을 덮을 수 있다. 층간절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Actl2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간절연층(113) 상에는 소스전극(SE) 및 드레인전극(DE)이 배치될 수 있다. 소스전극(SE) 및/또는 드레인전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극(SE) 및/또는 드레인전극(DE)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다. 소스전극(SE) 및 드레인전극(DE)은 층간절연층(113)에 형성된 컨택홀을 통해 반도체층(Act)의 소스영역(S) 및 드레인영역(D)에 각각 전기적으로 연결될 수 있다.
한편, 일 실시예에 있어서, 하부전극(CE1) 및 상부전극(CE2)을 포함하는 스토리지 커패시터(Cap)가 구비될 수 있다. 하부전극(CE1)과 상부전극(CE2)은 서로 중첩되도록 배치될 수 있다. 스토리지 커패시터(Cap)의 하부전극(CE1)은 버퍼층(111) 상에 배치되며, 버퍼층(111)과 하부전극(CE1) 사이에는 게이트절연층(112)이 개재될 수 있다. 하부전극(CE1)은 층간절연층(113)에 의해 덮힐 수 있고, 게이트전극(GE)과 동일 물질을 포함할 수 있다. 다른 실시예로, 제1박막트랜지스터(T1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cap)의 하부전극(CE1)으로의 기능을 수행할 수 있다. 스토리지 커패시터(Cap)의 상부전극(CE2)은 층간절연층(113) 상에 배치될 수 있다. 상부전극(CE2)은 소스전극(SE) 또는 드레인전극(DE)과 동일 물질을 포함할 수 있다.
층간절연층(113) 상에는 평탄화층(115)이 배치될 수 있다. 평탄화층(115)은 유기 절연물을 포함하며, 단층 또는 다층으로 형성될 수 있다. 평탄화층(115)은 화소회로(PC)를 덮어 평탄한 상면을 제공할 수 있다. 이러한, 평탄화층(115)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
평탄화층(115) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 평탄화층(115)에 형성된 컨택홀을 통해 제1박막트랜지스터(T1)의 제1소스전극(SE1) 또는 제1드레인전극(DE1)에 접속될 수 있고, 따라서, 화소전극(210)은 화소회로(PC)와 전기적으로 연결될 수 있다.
화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 화소전극(210)은 전술한 물질을 포함하는 반사막, 및 반사막의 위 또는/및 아래에 배치된 투명도전막을 포함할 수 있다. 투명도전막은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide) 등을 포함할 수 있다. 일 실시예로, 화소전극(210)은 순차적으로 적층된, ITO층/Ag층/ITO층의 3층 구조를 가질 수 있다.
화소전극(210) 상에는 화소정의막(117)이 배치될 수 있다. 화소정의막(117)은 화소전극(210)의 가장자리를 커버하며 화소전극(210)의 중심 부분에 중첩하는 개구(117OP)를 포함할 수 있다.
화소정의막(117)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(117)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldiSL-1oxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(117) 상부에는 화소전극(210)에 대응되도록 형성된 중간층(220)이 배치될 수 있다. 중간층(220)은 화소전극(210) 상에 배치될 수 있다. 중간층(220)은 발광층을 포함하며, 발광층은 소정의 색상의 광을 방출하는 고분자 유기물 또는 저분자 유기물을 포함할 수 있다. 또한, 중간층(220)은 홀 수송층(HTL: Hole Transport Layer), 홀 주입층(HIL: Hole Injection Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나의 기능층을 포함할 수 있다. 이와 같은 기능층은 유기물질을 포함할 수 있다.
중간층(220) 상부에는 대향전극(230)이 배치된다. 대향전극(230)은 비교적 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 일 실시예로, 대향전극(230)은 은(Ag) 및 마그네슘(Mg)을 포함할 수 있다. 대향전극(230)은 제1 및 제2표시영역(도 1의 DA1, DA2)을 전체적으로 커버하도록 일체로 형성될 수 있다.
순차적으로 적층된 화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조는 발광 다이오드, 예컨대 유기발광다이오드(OLED)를 형성할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 또는 청색의 광을 방출할 수 있으며, 각 유기발광다이오드(OLED)의 발광영역이 화소(P)에 해당한다. 화소정의막(117)의 개구(117OP)가 발광영역의 크기 및/또는 폭을 정의하기에, 화소(P)의 크기 및/또는 폭은 해당하는 화소정의막(117)의 개구(117OP)의 크기 및/또는 폭에 의존할 수 있다.
대향전극(230) 상에는 캡핑층(250)이 형성될 수 있다. 캡핑층(250)(capping layer)은 LiF를 포함할 수 있다. 또는, 캡핑층(250)은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 일부 실시예에서, 캡핑층(250)은 생략될 수 있다.
캡핑층(250) 상에는 박막봉지층(300)이 배치될 수 있다. 유기발광다이오드(OLED)는 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)은 화학기상증착법을 통해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다. 유기봉지층(320)은 투명성을 갖는다.
또한, 박막봉지층(300) 상에는 외광 반사를 줄이기 위한 편광층, 블랙매트릭스, 컬러필터, 및/또는 터치전극을 구비한 터치입력층 등 다양한 기능층이 구비될 수 있다.
한편, 기판(100)과 화소전극(210) 사이에 개재된 복수의 절연층들은 각각 투과영역(TA)에 대응하는 홀을 포함할 수 있다. 예컨대, 층간절연층(113) 및 평탄화층(115) 각각은 투과영역(TA)에 위치하며 서로 중첩하는 제1홀(113H) 및 제2홀(115H)을 포함할 수 있다. 또한, 화소전극(210) 상에 배치된 화소정의막(117), 대향전극(230), 캡핑층(250) 및 박막봉지층(300)의 서브층들은 각각 투과영역(TA)에 대응하여 형성된 홀을 포함할 수 있다. 예컨대, 화소정의막(117), 대향전극(230) 및 캡핑층(250) 각각은 투과영역(TA)에 위치하며 서로 중첩하는 제3 내지 제5홀(117H, 230H, 250H)를 포함할 수 있다.
상기 제1 내지 제5홀(113H, 115H, 117H, 230H, 250H)들은 서로 중첩할 수 있고, 박막봉지층(300)의 유기봉지층(320)의 일부는 상기 제1 내지 제5홀(113H, 115H, 117H, 230H, 250H) 내에 위치할 수 있다. 이를 통해 투과영역(TA)에서의 광 투과율을 향상시킬 수 있다.
일 실시예에 있어서, 층간절연층(113) 상에는 연결금속(CM)이 더 구비될 수 있다. 연결금속(CM)은 층간절연층(113) 및 버퍼층(111)에 형성된 컨택홀을 통해 하부도전층(BML)에 접속될 수 있다. 또한, 연결금속(CM)은 화소전극(210)과 전기적으로 연결되는 제1박막트랜지스터(T1)의 제1소스전극(SE1) 또는 제1드레인전극(DE1)과 동일한 층에 형성되며, 제1소스전극(SE1) 또는 제1드레인전극(DE1)과 서로 접속될 수 있다. 일 예로, 연결금속(CM)은 제1소스전극(SE1) 또는 제1드레인전극(DE1)과 일체로 형성될 수 있다. 따라서, 하부도전층(BML)은 제1박막트랜지스터(T1)의 제1반도체층(Act1)과도 전기적으로 연결될 수 있으며, 정전압인 제1전압(ELVDD, 도 3)을 인가받을 수 있다. 이를 통해, 하부도전층(BML)이 전기적으로 트랩되지 않고 안정적인 상태로 유지될 수 있으며, 박막트랜지스터의 구동 효율을 향상시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 전자 기기의 표시 패널의 일부를 개략적을 나타낸 단면도이다. 도 6은 설명의 편의상 도 5의 제1박막트랜지스터(T1)의 제1반도체층(Act1) 및 제1게이트전극(GE1)만을 도시하고 있다.
도 6을 참조하면, 제1반도체층(Act1)은 제1게이트전극(GE1)과 중첩하는 채널영역(C)과 채널영역(C)의 양측에 각각 배치된 소스영역(S) 및 드레인영역(D)을 포함할 수 있다.
제1박막트랜지스터(T1) 등의 제조 과정 중에는, 게이트절연층(112) 등과 같은 무기막에 포함된 수소가 채널영역(C)으로 확산될 수 있다. 채널영역(C)은 불순물 이온으로 도핑될 수 있는데, 채널영역(C)으로 확산된 수소는 채널영역(C)의 도핑농도에 영향을 줄 수 있다. 즉, 채널영역(CS)이 도핑된 상태에서 채널영역(CS)으로 수소가 확산되면, 제1박막트랜지스터(T1)의 문턱전압이 양(+)의 방향으로 쉬프트되는 값이 더 커질 수 있으므로, 박막트랜지스터의 신뢰성이 저하될 수 있다. 따라서, 수소가 채널영역(CS)으로 확산되는 것을 차단할 필요가 있다. 이를 위해, 제1 게이트전극(G1)은 몰리브덴(Mo)을 포함하는 제1층(M1)과 티타늄(Ti)을 포함하는 제2층(M2)의 적층구조를 가질 수 있다. 제2층(M2)은 제1층(M1)과 상이한 재질을 가질 수 있다. 제2층(M2)의 티타늄(Ti)은 수소를 포집하여, 수소가 채널영역(C)으로 확산되는 것을 방지할 수 있다.
지금까지는 표시 패널 및 이를 구비한 전자 기기에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 패널 및 이를 구비한 전자 기기를 제조하기 위한 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 전자 기기
10: 표시 패널
20: 전자컴포넌트
100: 기판
111: 버퍼층
112: 게이트절연층
113: 층간절연층
115: 평탄화층
117: 화소정의막
200: 표시층
210: 화소전극
220: 중간층
230: 대향전극
250: 캡핑층
300: 박막봉지층
DA1: 제1표시영역
DA2: 제2표시영역
TA: 투과영역

Claims (20)

  1. 투과영역을 갖는 표시 패널로서,
    적어도 하나의 베이스층 및 적어도 하나의 베리어층을 구비한 기판;
    상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 박막트랜지스터들 및 스토리지 커패시터를 포함하는 제1화소회로 및 제2화소회로;
    상기 제1화소회로에 각각 전기적으로 연결된 제1표시요소; 및
    상기 제2화소회로에 각각 전기적으로 연결된 제2표시요소;를 포함하고,
    상기 베이스층은 투명한 폴리이미드 수지를 포함하며,
    상기 제1화소회로의 박막트랜지스터들 및 상기 제2화소회로의 박막트랜지스터들은 반도체층 및 상기 반도체층 상에 배치된 게이트전극을 구비한, 표시 패널.
  2. 제1항에 있어서,
    상기 폴리이미드 수지는,
    황색도(Yellowness Index, YI)가 10 이하이거나,
    400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 갖거나, 또는
    황색도가 10 이하이고 400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 갖는, 표시 패널.
  3. 제1항에 있어서,
    상기 폴리이미드 수지는 하기 화학식 1로 표시되는 반복 단위를 포함하는 고분자 화합물인, 표시 패널:
    <화학식 1>
    Figure pat00008

    상기 화학식 1 중,
    X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
    R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
    Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
    E1 및 E2는 서로 독립적으로, 수소 또는 CF3이고,
    d1 및 d2는 서로 독립적으로, 1 내지 4의 정수이다.
  4. 제3항에 있어서,
    상기 화학식 1 중,
    X는 C(CF3)2이고, Y는 단일결합이고, E1 및 E2는 -CF3인, 표시 패널.
  5. 제1항에 있어서,
    상기 폴리이미드 수지는 하기 화학식 2로 표시된 반복 단위를 포함하는 고분자 화합물인, 표시 패널:
    <화학식 2>
    Figure pat00009

    상기 화학식 2 중,
    X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
    R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
    Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
    Y2는 단일결합, O, 및 SO2 중 하나로 선택되고,
    E1 내지 E3는 서로 독립적으로, 수소 또는 -CF3이고,
    d1 내지 d3는 서로 독립적으로, 1 내지 4의 정수이다.
  6. 제1항에 있어서,
    상기 반도체층은 산화물 반도체 물질을 포함하는, 표시 패널.
  7. 제1항에 있어서,
    상기 기판은 순차적으로 적층된 제1베이스층, 제1배리어층, 제2베이스층 및 제2배리어층을 포함하고,
    상기 제1베이스층 및 상기 제2베이스층은 투명한 폴리이미드 수지를 포함하며,
    상기 제1배리어층 및 상기 제2배리어층은 무기절연물을 포함하는, 표시 패널.
  8. 제1항에 있어서,
    상기 제1화소회로 및 상기 제2화소회로를 덮는 평탄화층;
    상기 평탄화층 상에 배치되며, 상기 평탄화층에 형성된 컨택홀을 통해 상기 제1화소회로 및 상기 제2화소회로 각각에 전기적으로 연결된 제1화소전극 및 제2화소전극;
    상기 제1화소전극 및 상기 제1화소전극 상에 배치된 중간층; 및
    상기 중간층 상에 배치된 대향전극;을 더 포함하는 표시 패널.
  9. 제8항에 있어서,
    상기 평탄화층과 상기 반도체층 사이에 개재된 적어도 하나의 절연층; 및
    상기 대향전극을 전체적으로 덮으며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 박막봉지층;을 더 포함하는, 표시 패널.
  10. 제9항에 있어서,
    상기 절연층 및 상기 평탄화층은 각각 투과영역에 대응되는 홀을 구비하며,
    상기 적어도 하나의 유기층의 일부는 상기 홀 내에 위치하는, 표시 패널.
  11. 제1항에 있어서,
    상기 반도체층 하부에 배치된 하부도전층을 더 포함하는, 표시 패널.
  12. 제11항에 있어서,
    상기 제1화소회로 및 상기 제2화소회로는 각각 구동 박막트랜지스터를 포함하며,
    상기 구동 박막트랜지스터의 반도체층과 상기 하부도전층은 서로 전기적으로 연결되는, 표시 패널.
  13. 제12항에 있어서,
    상기 반도체층 상에 배치된 적어도 하나의 절연층;
    상기 절연층에 형성된 제1컨택홀을 통해 상기 반도체층과 컨택하는 제1전극; 및
    상기 절연층에 형성된 제2컨택홀을 통해 상기 하부도전층과 컨택하는 연결금속;을 더 포함하고,
    상기 제1전극과 상기 연결금속은 동일한 층에 형성되며, 서로 접속하는, 표시 패널.
  14. 제1항에 있어서,
    상기 게이트전극은,
    제1층; 및
    상기 제1층과 상이한 재질을 갖는 제2층을 구비하며,
    상기 제2층은 티타늄을 포함하는, 표시 패널.
  15. 투과영역을 포함하는 표시영역을 구비한 표시 패널; 및
    적어도 상기 투과영역과 중첩하게 배치된 전자컴포넌트;
    를 포함하며,
    상기 표시 패널은,
    적어도 하나의 베이스층 및 적어도 하나의 베리어층을 구비한 기판;
    상기 기판 상에 배치되되, 상기 투과영역을 사이에 두고 상호 이격되며, 각각 박막트랜지스터들 및 스토리지 커패시터를 포함하는 제1화소회로 및 제2화소회로;
    상기 제1화소회로 및 상기 제2화소회로 상에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되며, 상기 평탄화층에 형성된 컨택홀을 통해 상기 제1화소회로 및 상기 제2화소회로 각각에 전기적으로 연결된 제1화소전극 및 제2화소전극;
    상기 제1화소전극 및 상기 제2화소전극과 마주보는 대향전극;
    상기 제1화소전극 및 상기 제2화소전극과 상기 대향전극 사이의 중간층; 및
    상기 기판과 상기 평탄화층 사이에 개재되며, 상기 투과영역에 대응하는 홀을 포함하는 복수의 절연층들;을 포함하고
    상기 베이스층은 투명한 폴리이미드 수지를 포함하며,
    상기 제1화소회로의 박막트랜지스터들 및 상기 제2화소회로의 박막트랜지스터들은 각각 산화물 반도체를 포함하는 반도체층 및 상기 반도체층 상에 배치된 게이트전극을 구비한, 전자 기기.
  16. 제15항에 있어서,
    상기 폴리이미드 수지는,
    황색도(Yellowness Index, YI)가 10 이하이거나,
    400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 갖거나, 또는
    황색도가 10 이하이고, 400nm 이하의 파장 대역을 갖는 광의 투과율이 70% 이상 90% 이하의 범위를 갖는, 표시 패널.
  17. 제15항에 있어서,
    상기 폴리이미드 수지는 하기 화학식 1로 표시되는 반복 단위를 포함하는 고분자 화합물인, 표시 패널:
    <화학식 1>
    Figure pat00010

    상기 화학식 1 중,
    X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
    R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
    Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
    E1 및 E2는 서로 독립적으로, 수소 또는 CF3이고,
    d1 및 d2는 서로 독립적으로, 1 내지 4의 정수이다.
  18. 제15항에 있어서,
    상기 폴리이미드 수지는 하기 화학식 2로 표시된 반복 단위를 포함하는 고분자 화합물인, 표시 패널:
    <화학식 2>
    Figure pat00011

    상기 화학식 2 중,
    X는 C(CR1R2R3)2, O, SO2, 및 C=O 중 하나로 선택되고,
    R1 내지 R3은 서로 독립적으로, -F, -Cl, -Br, 및 -I 중 하나로 선택되고,
    Y1는 단일결합, O, 및 SO2 중 하나로 선택되고,
    Y2는 단일결합, O, 및 SO2 중 하나로 선택되고,
    E1 내지 E3는 서로 독립적으로, 수소 또는 -CF3이고,
    d1 내지 d3는 서로 독립적으로, 1 내지 4의 정수이다.
  19. 제15항에 있어서,
    상기 대향전극을 전체적으로 덮으며, 적어도 하나의 무기층 및 적어도 하나의 유기층을 구비한 박막봉지층;을 더 포함하며,
    상기 적어도 하나의 유기층의 일부는 상기 홀 내에 위치하는, 전자 기기.
  20. 제15항에 있어서,
    상기 반도체층 하부에 배치된 하부도전층을 더 포함하는, 전자 기기.
KR1020200036439A 2020-03-25 2020-03-25 표시 패널 및 이를 구비한 전자 기기 Pending KR20210120177A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200036439A KR20210120177A (ko) 2020-03-25 2020-03-25 표시 패널 및 이를 구비한 전자 기기
US17/135,820 US11600793B2 (en) 2020-03-25 2020-12-28 Display panel having transmission area between pixel circuits and electronic apparatus including the same
US18/118,492 US12108653B2 (en) 2020-03-25 2023-03-07 Display panel having transmission area between pixel circuits and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200036439A KR20210120177A (ko) 2020-03-25 2020-03-25 표시 패널 및 이를 구비한 전자 기기

Publications (1)

Publication Number Publication Date
KR20210120177A true KR20210120177A (ko) 2021-10-07

Family

ID=77854646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200036439A Pending KR20210120177A (ko) 2020-03-25 2020-03-25 표시 패널 및 이를 구비한 전자 기기

Country Status (2)

Country Link
US (2) US11600793B2 (ko)
KR (1) KR20210120177A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072107A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20220124308A (ko) * 2021-03-02 2022-09-14 삼성디스플레이 주식회사 표시 장치
WO2023050115A1 (zh) * 2021-09-29 2023-04-06 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061849B1 (ko) * 2004-09-21 2011-09-02 삼성전자주식회사 정보 인식 장치 및 정보 인식 표시 장치
KR20070082633A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 표시 패널
KR101714026B1 (ko) * 2010-07-02 2017-03-09 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101777246B1 (ko) * 2010-08-30 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101746617B1 (ko) * 2010-09-24 2017-06-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101782557B1 (ko) * 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120078514A (ko) 2010-12-31 2012-07-10 코오롱인더스트리 주식회사 투명 폴리이미드 기판 및 그 제조방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR101890799B1 (ko) * 2012-02-07 2018-08-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101368818B1 (ko) 2012-05-03 2014-03-04 에이피시스템 주식회사 기판 처리 장치
KR102000709B1 (ko) * 2012-08-31 2019-09-30 삼성디스플레이 주식회사 디스플레이 패널의 제조방법
KR101994816B1 (ko) 2012-11-14 2019-07-01 엘지디스플레이 주식회사 투명 유기발광소자
KR102045441B1 (ko) 2013-06-21 2019-11-18 엘지디스플레이 주식회사 열처리 장치 및 열처리 방법
KR102098742B1 (ko) * 2013-09-09 2020-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102223674B1 (ko) * 2013-11-28 2021-03-08 삼성디스플레이 주식회사 광투과도 제어가 가능한 유기 발광 표시 장치
KR102327085B1 (ko) 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102304104B1 (ko) * 2014-11-21 2021-09-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102485689B1 (ko) * 2015-02-26 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102449804B1 (ko) * 2015-03-02 2022-10-04 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조 방법
KR102453420B1 (ko) 2015-04-30 2022-10-13 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
US10209592B2 (en) * 2015-07-09 2019-02-19 Sharp Kabushiki Kaisha Active matrix substrate, display device and display device manufacturing method
KR20170029037A (ko) * 2015-09-04 2017-03-15 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102483952B1 (ko) * 2015-09-11 2023-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102435156B1 (ko) * 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
KR102417117B1 (ko) * 2015-10-22 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102471111B1 (ko) * 2015-11-23 2022-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102523344B1 (ko) * 2015-11-25 2023-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102483229B1 (ko) * 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
KR102324830B1 (ko) * 2016-01-26 2021-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102519420B1 (ko) * 2016-05-16 2023-04-10 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102574641B1 (ko) * 2016-07-19 2023-09-06 삼성디스플레이 주식회사 표시 장치
KR102767761B1 (ko) * 2016-08-08 2025-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102722245B1 (ko) * 2016-10-14 2024-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102670056B1 (ko) * 2016-11-18 2024-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108806578B (zh) * 2018-06-08 2021-04-13 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR102580450B1 (ko) * 2018-06-22 2023-09-20 삼성디스플레이 주식회사 표시모듈, 표시패널 및 그 제조방법
KR102755469B1 (ko) * 2018-11-29 2025-01-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20200102580A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
US11239446B2 (en) * 2019-03-12 2022-02-01 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR102698884B1 (ko) * 2019-05-13 2024-08-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR102698880B1 (ko) * 2019-05-13 2024-08-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR102698881B1 (ko) * 2019-05-23 2024-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR20200136551A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
US12279502B2 (en) * 2019-06-28 2025-04-15 Samsung Display Co., Ltd. Display device and method of manufacturing display device
KR20210032599A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210305521A1 (en) 2021-09-30
US11600793B2 (en) 2023-03-07
US12108653B2 (en) 2024-10-01
US20230217802A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
KR102746584B1 (ko) 플랙서블 표시 장치
US11825705B2 (en) Display panel including area for component inside display area and display apparatus including the same
US11758775B2 (en) Display apparatus and method of manufacturing the same
US11700748B2 (en) Display panel having reduced light distortion and electric apparatus including the same
US12108653B2 (en) Display panel having transmission area between pixel circuits and electronic apparatus including the same
US12016197B2 (en) Display apparatus
KR20210103037A (ko) 표시 장치 및 전자 기기
US11527588B2 (en) Display apparatus having an even pattern layer comprising a plurality of protrusions and grooves arranged on a substrate and manufacturing method thereof
US11569320B2 (en) Display panel including dam and recess, and display apparatus including the same
US20230371312A1 (en) Display panel and method of manufacturing the same
US11889720B2 (en) Display apparatus including a groove disposed in the middle area while surrounding the first hole in the transmission area
CN111697026A (zh) 显示面板
KR20210036456A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
WO2020192452A1 (zh) 导电结构、触控结构及触控显示装置
US11469400B2 (en) Display device and method of manufacturing display device
US20240147788A1 (en) Display apparatus and method of manufacturing the same
US20240107815A1 (en) Display apparatus and method of manufacturing the same
KR20220052391A (ko) 디스플레이 패널과, 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200325

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250312

Patent event code: PE09021S01D