[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210080674A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210080674A
KR20210080674A KR1020190171738A KR20190171738A KR20210080674A KR 20210080674 A KR20210080674 A KR 20210080674A KR 1020190171738 A KR1020190171738 A KR 1020190171738A KR 20190171738 A KR20190171738 A KR 20190171738A KR 20210080674 A KR20210080674 A KR 20210080674A
Authority
KR
South Korea
Prior art keywords
pad
electrode
disposed
electric field
multiplexer
Prior art date
Application number
KR1020190171738A
Other languages
English (en)
Inventor
김미영
전상현
김광혁
박소연
박용환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190171738A priority Critical patent/KR20210080674A/ko
Priority to US16/907,048 priority patent/US11093065B2/en
Priority to CN202011505625.5A priority patent/CN113010048A/zh
Priority to EP20216170.9A priority patent/EP3839713A1/en
Publication of KR20210080674A publication Critical patent/KR20210080674A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 복수의 터치 패드들이 배치된 패드 영역을 포함하는 비활성 영역이 정의된 기판; 상기 기판의 상기 활성 영역 상에 배치된 복수의 감지 전극; 상기 각 감지 전극과 연결되는 복수의 감지 신호 배선; 상기 복수의 감지 신호 배선과 연결된 멀티플렉서; 상기 멀티플렉서와 상기 터치 패드를 연결하는 패드 멀티플렉서 연결 배선; 및 상기 패드 멀티플렉서 연결 배선과 상기 기판 사이에 배치된 횡 전계 차폐 패턴을 포함하되, 상기 횡 전계 차폐 패턴은 상기 패드 멀티플렉서 연결 배선을 커버한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
최근에는 스마트 폰이나 태블릿 PC를 중심으로 터치 입력을 인식하는 터치 패널이 표시 장치에 많이 적용되고 있다. 터치 패널은 입력 여부를 판단(인지)하고, 해당 위치를 터치 입력 좌표로 산출한다.
터치 패널은 전극부를 포함하는데, 상기 전극부들의 면적이 클수록 표시 패널의 도전층과 형성되는 기생 용량이 증가할 수 있다.
본 발명이 해결하고자 하는 과제는 터치 센서의 전극부와 터치 패드를 연결하는 연결 배선의 인접한 구동 회로와의 간섭이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 명세서부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 복수의 터치 패드들이 배치된 패드 영역을 포함하는 비활성 영역이 정의된 기판; 상기 기판의 상기 활성 영역 상에 배치된 복수의 감지 전극; 상기 각 감지 전극과 연결되는 복수의 감지 신호 배선; 상기 복수의 감지 신호 배선과 연결된 멀티플렉서; 상기 멀티플렉서와 상기 터치 패드를 연결하는 패드 멀티플렉서 연결 배선; 및 상기 패드 멀티플렉서 연결 배선과 상기 기판 사이에 배치된 횡 전계 차폐 패턴을 포함하되, 상기 횡 전계 차폐 패턴은 상기 패드 멀티플렉서 연결 배선을 커버한다.
상기 각 감지 신호 배선은 상기 각 감지 전극과 일대일로 연결될 수 있다.
상기 패드 멀티플렉서 연결 배선과 인접한 구동 회로를 더 포함하고, 상기 횡 전계 차폐 패턴은 상기 구동 회로와 상기 패드 멀티플렉서 연결 배선과의 횡 전계를 차단하도록 구성될 수 있다.
상기 패드 멀티플렉서 연결 배선과 상기 감지 전극의 사이에 배치된 캐소드 전극을 더 포함하고, 상기 캐소드 전극은 상기 패드 멀티플렉서 연결 배선, 및 상기 구동 회로를 커버할 수 있다.
상기 구동 회로는 발광 제어 구동 회로, 또는 스캔 구동 회로를 포함할 수 있다.
상기 구동 회로는 박막 트랜지스터를 포함하고, 상기 패드 멀티플렉서 연결 배선은 상기 구동 회로의 박막 트랜지스터의 게이트 전극과 연결되는 입력 신호 배선들과 나란한 방향으로 연장될 수 있다.
상기 패드 멀티플렉서 연결 배선과 상기 입력 신호 배선의 사이에 배치된 접지 배선을 더 포함할 수 있다.
상기 횡 전계 차폐 패턴은 상기 접지 배선과 전기적으로 연결될 수 있다.
상기 멀티플렉서는 박막 트랜지스터를 포함하고 상기 멀티플렉서의 박막 트랜지스터는 상기 감지 신호 배선과 연결되는 드레인 전극, 상기 패드 멀티플렉서 연결 배선과 연결되는 소스 전극, 및 상기 드레인 전극과 상기 소스 전극의 하부 상에 배치된 게이트 전극을 포함할 수 있다.
상기 감지 신호 배선은 상기 감지 신호 배선의 하부 상에 배치된 소스 연결 전극과 전기적으로 연결되고, 상기 소스 연결 전극은 상기 드레인 전극과 전기적으로 연결될 수 있다.
상기 소스 연결 전극은 상기 소스 연결 전극의 하부 상에 배치된 게이트 연결 전극과 전기적으로 연결되고, 상기 게이트 연결 전극은 상기 드레인 전극과 전기적으로 연결될 수 있다.
상기 게이트 전극은 상기 멀티플렉서의 선택 신호 배선과 전기적으로 연결될 수 있다.
상기 패드 영역 상에 부착된 구동 기판을 더 포함하고 상기 구동 기판은 상기 감지 전극에 입력 신호를 인가하고, 상기 감지 전극으로부터 출력된 출력 신호가 인가되도록 구성될 수 있다.
상기 패드 영역에는 상기 횡 전계 차폐 패턴과 전기적으로 연결된 횡 전계 차폐 패턴 패드를 더 포함하고, 상기 횡 전계 차폐 패턴 패드를 통해 상기 횡 전계 차폐 패턴에 전압이 인가되도록 구성될 수 있다.
상기 횡 전계 차폐 패턴에 인가된 상기 전압은 상기 입력 신호의 전압 및/또는 상기 출력 신호의 전압과 동일하도록 구성될 수 있다.
상기 캐소드 전극은 상기 횡 전계 차폐 패턴과 중첩 배치되고 전기적으로 연결될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 활성 영역, 및 상기 활성 영역의 주변에 위치하고 복수의 터치 패드들이 배치된 패드 영역을 포함하는 비활성 영역이 정의된 기판; 상기 기판의 상기 활성 영역 상에 배치된 복수의 발광 소자; 상기 발광 소자 상에 배치되고 상기 활성 영역과 상기 비활성 영역에 걸쳐 배치된 봉지층; 및 상기 봉지층 상에 배치된 터치 센서를 포함하고, 상기 터치 센서는 상기 봉지층의 상기 활성 영역 상에 배치된 복수의 감지 전극, 및 상기 각 감지 전극과 연결되는 복수의 감지 신호 배선을 포함하고, 상기 복수의 감지 신호 배선과 연결된 멀티플렉서, 상기 멀티플렉서와 상기 터치 패드를 연결하는 패드 멀티플렉서 연결 배선, 및 상기 패드 멀티플렉서 연결 배선과 상기 기판 사이에 배치된 횡 전계 차폐 패턴을 더 포함하되, 상기 횡 전계 차폐 패턴은 상기 패드 멀티플렉서 연결 배선을 커버한다.
상기 각 감지 신호 배선은 상기 각 감지 전극과 일대일로 연결될 수 있다.
상기 패드 멀티플렉서 연결 배선과 인접한 구동 회로를 더 포함하고, 상기 횡 전계 차폐 패턴은 상기 구동 회로와 상기 패드 멀티플렉서 연결 배선과의 횡 전계를 차단하도록 구성될 수 있다.
상기 패드 멀티플렉서 연결 배선과 상기 감지 전극의 사이에 배치된 캐소드 전극을 더 포함하고, 상기 캐소드 전극은 상기 패드 멀티플렉서 연결 배선, 및 상기 구동 회로를 커버하고, 상기 구동 회로는 발광 제어 구동 회로, 또는 스캔 구동 회로를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 표시 장치에 의하면, 터치 센서의 전극부와 터치 패드를 연결하는 연결 배선의 인접한 구동 회로와의 간섭이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면 배치도다.
도 5는 도 4의 부분을 확대한 평면도이다.
도 6은 일 실시예에 따른 표시 장치의 디멀티플렉싱 회로부에 포함된 디멀티플렉서의 회로도이다.
도 7은 일 실시예에 따른 감지 전극, 및 감지 신호 배선을 확대한 도면이다.
도 8은 도 7의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 표시부의 화소와 터치 부재의 메쉬형 패턴의 상대적인 배치 관계를 나타낸 배치도이다.
도 10은 도 9의 II-II' 선을 따라 자른 단면도이다.
도 11은 일 실시예에 따른 표시 패널의 단면도이다.
도 12는 일 실시예에 따른 횡 전계 차폐 패턴, 및 횡 전계 차폐 패턴 패드와의 연결 관계를 보여주는 단면도이다.
도 13은 패드 멀티플렉서 연결 배선과 외부 구동 회로의 입력 신호 배선과의 배치 관계를 보여주는 평면 배치도이다.
도 14는 도 13의 개략적인 단면도이다.
도 15는 다른 실시예에 따른 표시 패널의 단면도이다.
도 16은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 18은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 19는 다른 실시예에 따른 터치 부재의 개략적인 평면 배치도이다.
도 20은 다른 실시예에 따른 패드 멀티플렉서 연결 배선과 외부 구동 회로의 입력 신호 배선과의 배치 관계를 보여주는 평면 배치도이다.
도 21은 도 20의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
표시장치는 동영상이나 정지영상을 표시하는 장치로서, 표시장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 세로 방향인 제1 방향(DR1)과 가로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을 제2 방향(DR2) 타측은 평면도상 좌측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근이나, 좌우 측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 복수의 화소를 포함할 수 있다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 각 화소의 형상은 평면상 각 변이 제1 방향(DR1)을 따라 기울어진 마름모 형상일 수 있다. 다만, 이에 제한되지 않고 각 화소의 형상은 직사각형 또는 정사각형일 수 있다. 각 화소는 발광 영역을 포함할 수 있다. 각 발광 영역은 화소의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소의 형상이 직사각형 형상인 경우, 해당 화소의 발광 영역의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다. 각 화소 및 발광 영역에 대한 구체적인 설명은 후술하기로 한다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다. 이하의 실시예에서는 터치 부재가 표시 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치된다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)에는 구동칩(20)이 배치될 수 있다. 구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로를 포함할 수 있다.
표시 패널(10)의 서브 영역(SR) 단부에는 패드부가 배치될 수 있다. 패드부는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR) 단부의 패드부에는 구동 기판(30)이 연결될 수 있다. 구동 기판(30)은 연성 인쇄회로기판이나 필름일 수 있다. 구동 기판(30)은 기판 구동칩(35)을 포함할 수 있다. 기판 구동칩(35)은 터치 유닛용 집적 회로를 포함할 수 있다. 본 실시예와 같이 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있다. 다만, 이에 제한되지 않고 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 하나의 칩에 통합되어 제공될 수도 있다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 3을 참조하면, 표시 패널(10)은 기판(SUB) 상에 배치된 회로 구동층(DRL)을 포함할 수 있다. 회로 구동층(DRL)은 화소의 발광층(EML)을 구동하는 회로를 포함할 수 있다. 회로 구동층(DRL)은 복수의 박막 트랜지스터를 포함할 수 있다.
회로 구동층(DRL) 상부에는 발광층(EML)이 배치될 수 있다. 발광층(EML)은 유기 발광층을 포함할 수 있다. 발광층(EML)은 회로 구동층(DRL)에서 전달하는 구동 신호에 따라 다양한 휘도로 발광할 수 있다.
발광층(EML) 상부에는 봉지층(ENL)이 배치될 수 있다. 봉지층(ENL)은 무기막 또는 무기막과 유기막의 적층막을 포함할 수 있다. 다른 예로 봉지층(ENL)으로 글래스나 봉지 필름 등이 적용될 수도 있다.
봉지층(ENL) 상부에는 터치층(TSL) 또는 터치 센서가 배치될 수 있다. 터치층(TSL)은 터치 입력을 인지하는 층으로서, 터치 부재의 기능을 수행할 수 있다. 터치층(TSL)은 복수의 감지 영역과 감지 전극들을 포함할 수 있다.
터치층(TSL) 상부에는 편광층(POL)이 배치될 수 있다. 편광층(POL)은 외광 반사를 줄이는 역할을 할 수 있다. 편광층(POL)은 점착층을 통해 터치층(TSL)상부에 부착될 수 있다. 편광층(POL)은 생략될 수도 있다.
편광층(POL) 상부에는 보호층(WDL)이 배치될 수 있다. 보호층(WDL)은 예컨대 윈도우 부재를 포함할 수 있다. 보호층(WDL)은 광학 투명 접착제 등에 의해 편광층(POL) 상에 부착될 수 있다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면 배치도이고, 도 5는 도 4의 부분을 확대한 평면도이다. 도 6은 일 실시예에 따른 표시 장치의 디멀티플렉싱 회로부에 포함된 디멀티플렉서의 회로도이고, 도 7은 일 실시예에 따른 감지 전극, 및 감지 신호 배선을 확대한 도면이고, 도 8은 도 7의 Ⅰ-Ⅰ' 선을 따라 자른 단면도이고, 도 9는 일 실시예에 따른 표시부의 화소와 터치 부재의 메쉬형 패턴의 상대적인 배치 관계를 나타낸 배치도이고, 도 10은 도 9의 II-II' 선을 따라 자른 단면도이고, 도 11은 일 실시예에 따른 표시 패널의 단면도이고, 도 12는 일 실시예에 따른 횡 전계 차폐 패턴, 및 횡 전계 차폐 패턴 패드와의 연결 관계를 보여주는 단면도이다.
도 4 및 도 5에서는 설명의 편의상 비활성 영역(NAR)을 상대적으로 도 1에 비해 넓게 도시하였지만, 도 4 및 도 5의 비활성 영역(NAR)의 크기 및 형상은 도 1의 비활성 영역(AAR)의 크기 및 형상과 실질적으로 동일할 수 있다.
도 4 및 도 5를 우선 참조하면, 표시 패널(10)의 활성 영역(NAR)에는 복수의 감지 전극(TE), 및 각 감지 전극(TE)과 연결된 감지 신호 배선(TL)이 배치되고, 표시 패널(10)의 비활성 영역(AAR)은 도면 상 활성 영역(AAR)의 좌측 에지 측에 위치하는 콘택부(CP), 디멀티플렉서부(MUXP), 및 외부 구동 회로부(OCP)를 포함할 수 있다. 표시 패널(10)의 비활성 영역(AAR)은 구동 기판(30)이 부착되는 패드 영역(PA)을 더 포함할 수 있다.
본 실시예에서 콘택부(CP), 디멀티플렉서부(MUXP), 및 외부 구동 회로부(OCP)는 도면 상 활성 영역(AAR)의 좌측 에지 측에 위치하는 것으로 예시되었지만, 이에 제한되지 않고 도면 상 활성 영역(AAR)의 우측 에지 측에 위치하거나, 활성 영역(AAR)의 좌측 및 우측 에지 측에 각각 배치될 수도 있다. 이하에서는 콘택부(CP), 디멀티플렉서부(MUXP), 및 외부 구동 회로부(OCP)가 도면 상 활성 영역(AAR)의 좌측 에지 측에 위치하는 것을 중심으로 설명한다.
복수의 감지 전극(TE)들은 표시 패널(10)의 활성 영역(AAR)에 배치될 수 있다. 복수의 감지 전극(TE)은 터치 입력을 감지하는 전극일 수 있다. 복수의 감지 전극(TE)들은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 감지 전극(TE)들은 행렬 방향을 따라 배열될 수 있다.
적어도 일부의 감지 전극(TE)은 마름모 형상일 수 있다. 몇몇 감지 전극(TE)은 마름모 형상으로부터 잘린 도형 형상을 가질 수 있다. 마름모 형상의 감지 전극(TE)들의 그 크기 및 형상은 실질적으로 서로 동일할 수 있다.
그러나, 실시예가 상기 예시된 것에 제한되는 것은 아니고, 감지 전극(TE)들의 형상 및 크기는 다양하게 변형 가능하다.
감지 전극(TE)들은 각각 면형 패턴 또는 메쉬형 패턴을 포함하여 이루어질 수 있다. 감지 전극(TE)이 면형 패턴을 포함하여 이루어진 경우, 감지 전극(TE)은 투명한 도전층으로 이루어질 수 있다. 감지 전극(TE)이 도 7 및 도 9 등에 예시된 바와 같이 비발광 영역을 따라 배치된 메쉬형 패턴을 포함하여 이루어진 경우, 불투명한 저저항 금속을 적용하더라도 발광된 빛의 진행을 방해하지 않을 수 있다. 이하에서는 감지 전극(TE)이 각각 메쉬형 패턴을 포함하여 이루어진 경우를 예로 하여 설명하지만, 이에 제한되는 것은 아니다.
하나의 감지 전극(TE)은 각각 단위 감지 영역을 구성할 수 있다. 즉 복수의 단위 감지 영역은 행열 방향으로 배열될 수 있다.
각 단위 감지 영역에서는 하나의 감지 전극(TE)과 표시 장치(1)의 외부에서 사용자 터치 사이의 커패시턴스 값을 측정함으로써, 터치 입력 여부를 판단하고, 해당 위치를 터치 입력 좌표로 산출할 수 있다. 터치 감지는 셀프 캡 방식으로 이루어질 수 있다. 터치 감지는 셀프 캡 방식으로 이루어지는 경우 뮤추얼 캡 방식으로 터치 감지가 이루어지는 경우 대비, 단위 감지 영역의 면적이 더 작을 수 있다. 단위 감지 영역의 면적이 작으면, 감지 전극의 하부 상에 배치된 표시 패널(10)의 도전층과의 기생 용량이 줄어들 수 있다.
각 감지 전극(TE)에는 하나의 감지 신호 배선(TL)들이 일대일 대응되어 연결될 수 있다. 디멀티플렉싱부(MUXP)는 콘택부(CP)와 활성 영역(AAR)의 사이에 배치되고, 외부 구동 회로부(OCP)는 디멀티플렉싱부(MUXP)와 활성 영역(AAR)의 사이에 배치될 수 있다. 각 감지 전극(TE)과 대응되어 연결된 각 감지 신호 배선(TL)들은 외부 구동 회로부(OCP), 및 디멀티플렉싱부(MUXP)를 지나 콘택부(CP)에까지 연장될 수 있다.
콘택부(CP)에까지 연장된 감지 신호 배선(TL)은 콘택부(CP)와 디멀티플렉싱부(MUXP)를 지나는 멀티플렉서 콘택 배선(MCL)과 전기적으로 연결될 수 있다. 멀티플렉서 콘택 배선(MCL)과 감지 신호 배선(TL)은 일대일 대응되어 전기적으로 연결될 수 있다. 콘택부(CP)에는 도 12에 도시된 연결 전극(CE1, CE2)들이 배치될 수 있다. 콘택부(CP)에까지 연장된 감지 신호 배선(TL)은 제2 연결 전극(CE2)과 물리적으로 콘택하여 전기적으로 연결되고, 제2 연결 전극(CE2)은 제3 콘택홀(CNT3)을 통해 제1 연결 전극(CE1)과 전기적으로 연결될 수 있다. 도 5의 멀티플렉서 콘택 배선(MCL)은 도 12의 제1 연결 전극(CE1), 및 제2 연결 전극(CE2)을 포함할 수 있다.
한편, 각 감지 전극(TE)들은 구동 기판(30)의 기판 구동칩(35)로부터 입력 신호를 제공받고, 터치 입력 신호 등의 출력 신호를 터치 패드를 통해 기판 구동칩(35)에 제공하는데, 본 실시예에 따른 감지 전극(TE)들은 각 감지 신호 배선(TL)과 일대일 대응되어 전기적으로 연결되기 때문에, 터치 패드들의 수가 증가될 수 있다. 이에, 필요한 터치 패드들의 수를 줄이기 위해 시간차로 적어도 두 개 이상의 감지 전극(TE)들에 제공되는 입력 신호, 및 감지 전극(TE)으로부터 출력된 출력 신호를 선택적으로 기판 구동칩(35)와 연결시키는 디멀티플렉서(DEMUX)가 더 배치될 수 있다.
감지 신호 배선(TL)과 일대일 대응되어 전기적으로 연결된 멀티플렉서 콘택 배선(MCL)은 콘택부(CP)로부터 디멀티플렉싱부(MUXP)까지 연장될 수 있다. 멀티플렉서 콘택 배선(MCL)은 디멀티플렉싱부(MUXP)에서 디멀티플렉싱부(MUXP)에 배치된 디멀티플렉서(DEMUX)와 전기적으로 연결될 수 있다. 예를 들어, 멀티플렉서 콘택 배선(MCL)은 디멀티플렉서(DEMUX)의 드레인 전극(143)과 전기적으로 연결될 수 있다.
도 6을 참조하면, 디멀티플렉서(DEMUX)는 제1 디먹스 트랜지스터(TDM1) 및 제2 디먹스 트랜지스터(TDM2)를 포함한다. 도면에서는 제1 디먹스 트랜지스터(TDM1)와 제2 디먹스 트랜지스터(TDM2)가 모두 PMOS 트랜지스터인 경우를 예시하지만 이에 제한되는 것은 아니다. 제1 디먹스 트랜지스터(TDM1)와 제2 디먹스 트랜지스터(TDM2)는 각각 소스 전극, 드레인 전극 및 게이트 전극을 포함한다.
제1 디먹스 트랜지스터(TDM1)의 소스 전극에는 패널 멀티플렉서 연결 배선(PML)이 전기적으로 연결될 수 있다. 제1 디먹스 트랜지스터(TDM1)의 드레인 전극은 어느 하나의 멀티플렉서 콘택 배선(MCL)이 연결될 수 있다. 제1 디먹스 트랜지스터(TDM1)의 게이트 전극에는 제1 디먹스 선택 신호(CL1)가 제공될 수 있다. 제1 디먹스 트랜지스터(TDM1)의 게이트 전극에 로우 레벨의 제1 디먹스 선택 신호(CL1)가 인가되면 제1 디먹스 트랜지스터(TDM1)가 턴온되어 어느 하나의 멀티플렉서 콘택 배선(MCL)과 패널 멀티플렉서 연결 배선(PML)이 전기적으로 연결될 수 있다.
제2 디먹스 트랜지스터(TDM2)의 소스 전극에는 패널 멀티플렉서 연결 배선(PML)이 전기적으로 연결될 수 있다. 제2 디먹스 트랜지스터(TDM2)의 드레인 전극은 제1 디먹스 트랜지스터(TDM1)에 연결되지 않은 다른 하나의 멀티플렉서 콘택 배선(MCL)이 연결될 수 있다. 제2 디먹스 트랜지스터(TDM2)의 게이트 전극에는 제2 디먹스 선택 신호(CL2)가 제공될 수 있다. 제2 디먹스 트랜지스터(TDM2)의 게이트 전극에 로우 레벨의 제2 디먹스 선택 신호(CL2)가 인가되면 제2 디먹스 트랜지스터(TDM2)가 턴온되어 다른 하나의 멀티플렉서 콘택 배선(MCL)과 패널 멀티플렉서 연결 배선(PML)이 전기적으로 연결될 수 있다.
상술한 제1 디먹스 선택 신호(CL1)와 제2 디먹스 선택 신호(CL2)에 의해 제1 디먹스 트랜지스터(TDM1)와 제2 디먹스 트랜지스터(TDM2)를 선택적으로 턴온하면, 하나의 패널 멀티플렉서 연결 배선(PML)이 두개의 멀티플렉서 콘택 배선(MCL)에 선택적으로 연결될 수 있다. 몇몇 실시예에서 제1 디먹스 선택 신호(CL1)와 제2 디먹스 선택 신호(CL2)가 서로 다른 타이밍을 갖는 경우, 시분할 구동을 할 수 있다.
한편, 실시예에서는 디멀티플렉서(DEMUX)가 패널 멀티플렉서 연결 배선(PML)이 2개의 멀티플렉서 콘택 배선(MCL)에 선택적으로 연결되는 경우를 예시하고 있지만, 3개나 4개 이상의 멀티플렉서 콘택 배선(MCL)에 연결될 수도 있음은 당업자에게 자명하다. 하나의 디멀티플렉서(DEMUX)가 3개 이상의 멀티플렉서 콘택 배선(MCL)을 선택 연결하는 경우, 디멀티플렉서(DEMUX)가 포함하는 디먹스 트랜지스터의 개수도 3개 이상일 수 있다.
패널 멀티플렉서 연결 배선(PML)은 패드 영역(PA)에 배치된 터치 패드(TPAD)와 전기적으로 연결될 수 있다. 패널 멀티플렉서 연결 배선(PML)은 도 5에 도시된 바와 같이 디멀티플렉서(DEMUX)로부터 연장되고, 대체로 제1 방향(DR1)을 따라 연장되다가 각 터치 패드(TPAD)와 연결될 수 있다.
기판 구동칩(35)로부터 제공되는 소정의 입력 전압을 갖는 입력 신호는 터치 패드(TPAD), 패널 멀티플렉서 연결 배선(PML), 디멀티플렉서(DEMUX)의 소스 전극, 드레인 전극, 멀티플렉서 콘택 배선(MCL), 및 감지 신호 배선(TL)을 통해 감지 전극(TE)에 제공되고, 감지 전극(TE)으로부터 센싱된 출력 신호(터치 입력 신호)는 감지 신호 배선(TL), 멀티플렉서 콘택 배선(MCL), 디멀티플렉서(DEMUX)의 드레인 전극, 소스 전극, 패널 멀티플렉서 연결 배선(PML), 및 터치 패드(TPAD)를 통해 기판 구동칩(35)에 제공될 수 있다.
패널 멀티플렉서 연결 배선(PML)과 외부 구동 회로부(OCP)의 사이에는 접지 배선(GL)들이 더 배치될 수 있다. 각 접지 배선(GL)은 패드 영역(PA)에 배치된 접지 배선 패드(GPAD)와 전기적으로 연결될 수 있다. 기판 구동칩(35)는 접지 배선 패드(GPAD)를 통해 각 접지 배선(GL)에 접지 전압을 인가할 수 있다.
한편, 외부 구동 회로부(OCP)는 패널 멀티플렉서 연결 배선(PML)과 인접 배치될 수 있다. 외부 구동 회로부(OCP)는 복수의 구동 회로들을 포함하는 스캔 구동부 또는 발광 제어 구동부일 수 있다. 외부 구동 회로부(OCP)는 도 5에 도시된 바와 같이 패널 멀티플렉서 연결 배선(PML)과 인접 배치되기 때문에, 패널 멀티플렉서 연결 배선(PML)을 통해 지나가는 터치 신호들에 영향을 줄 수 있다. 패널 멀티플렉서 연결 배선(PML)과 인접 배치된 외부 구동 회로부(OCP)에 의해 패널 멀티플렉서 연결 배선(PML)을 통해 지나가는 터치 신호들의 횡 전계 간섭을 줄이기 위해 패널 멀티플렉서 연결 배선(PML)의 하부 상에 횡 전계 차폐 패턴(FPP)이 더 배치될 수 있다.
횡 전계 차폐 패턴(FPP)은 디멀티플렉싱부(MUXP)와 중첩 배치되고, 패드 멀티플렉서 연결 배선(PML)과 중첩 배치될 수 있다. 횡 전계 차폐 패턴(FPP)은 인접한 접지 배선(GL)들과도 중첩 배치될 수 있다. 즉, 횡 전계 차폐 패턴(FPP)은 디멀티플렉싱부(MUXP)의 일부, 패드 멀티플렉서 연결 배선(PML), 및 접지 배선(GL)들을 하부에서 커버하는 역할을 할 수 있다. 횡 전계 차폐 패턴(FPP)은 외부 구동 회로부(OCP)와는 비중첩 배치될 수 있다.
횡 전계 차폐 패턴(FPP)은 패널 멀티플렉서 연결 배선(PML)과 패널 멀티플렉서 연결 배선(PML)과 인접한 외부 구동 회로부(OCP) 간의 횡 전계 차폐를 패널 멀티플렉서 연결 배선(PML)의 하부 상에 중첩 배치되는데, 횡 전계 차폐 패턴(FPP)과 패널 멀티플렉서 연결 배선(PML) 사이에도 전계가 형성될 수 있다. 횡 전계 차폐 패턴(FPP)과 패널 멀티플렉서 연결 배선(PML) 사이에 형성된 전계로 인해, 패널 멀티플렉서 연결 배선(PML)을 통해 전달되는 입력 신호, 및 출력 신호가 간섭받을 가능성이 있을 수 있다. 이에, 횡 전계 차폐 패턴(FPP)에는 소정의 전압이 인가될 수 있다. 횡 전계 차폐 패턴(FPP)에 상기 소정의 전압 인가 방법으로는 횡 전계 차폐 패턴(FPP)과 연결된 횡 전계 차폐 패턴 배선(FPPL), 및 패드 영역(PA)에 횡 전계 차폐 패턴 패드(FPPAD)를 더 배치하는 방법을 들 수 있다. 예를 들어, 기판 구동칩(35)로부터 터치 패드(TPAD)로 입력 신호가 인가될 때, 횡 전계 차폐 패턴 패드(FPPAD)에 인가되는 입력 신호와 동일한 전압 크기를 갖는 제1 전압이 인가되고, 터치 패드(TPAD)로부터 기판 구동칩(35)로 출력 신호가 제공될 때, 횡 전계 차폐 패턴 패드(FPPAD)에 제공된 출력 신호와 동일한 전압 크기를 갖는 제2 전압이 인가될 수 있다. 이로 인해, 횡 전계 차폐 패턴(FPP)은 두께 방향으로 중첩 배치된 패널 멀리플렉서 연결 배선(PML)과 동일 레벨의 전압이 걸리게 되어, 횡 전계 차폐 패턴(FPP)과 패널 멀티플렉서 연결 배선(PML) 사이에 형성된 전계로 인해, 패널 멀티플렉서 연결 배선(PML)을 통해 전달되는 입력 신호, 및 출력 신호가 간섭받을 가능성을 미연에 방지할 수 있게 된다.
도 7, 및 도 8을 참조하면, 상술한 바와 같이 각 감지 전극(TE)은 메쉬형 패턴으로 이루어질 수 있다. 각 감지 전극(TE)이 도면 상 마름모 형상을 가질 경우, 각 감지 전극(TE)을 이루는 메쉬형 패턴 또한, 제1 방향(DR1)의 기울어진 방향을 따라 연장된 제1 라인, 및 상기 제1 라인과 교차하는 제2 라인들에 의해 형성될 수 있다.
각 감지 전극(TE), 및 각 감지 전극(TE)과 일대응 대응되어 전기적으로 연결된 감지 신호 배선(TL)은 봉지층(ENL) 상에 직접 배치될 수 있다. 감지 전극(TE)과 감지 신호 배선(TL)은 동일 층에 배치되고, 동일 물질로 이루어질 수 있다.
각 감지 전극(TE), 및 각 감지 전극(TE)과 일대응 대응되어 전기적으로 연결된 감지 신호 배선(TL)은 각각 금속이나 투명 도전층을 포함할 수 있다. 상기 금속은 알루미늄, 티타늄, 구리, 몰리브덴, 은 또는 이들의 합금을 포함할 수 있다. 상기 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물이나, PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다. 상술한 것처럼, 각 감지 전극(TE)이 비발광 영역 상에 배치되는 경우, 저저항의 불투명 금속으로 이루어지더라도 발광된 빛의 진행을 방해하지 않을 수 있다.
각 감지 전극(TE), 및 각 감지 전극(TE)과 일대응 대응되어 전기적으로 연결된 감지 신호 배선(TL)은 다층 구조의 도전층을 포함할 수도 있다. 예를 들어, 각 감지 전극(TE), 및 각 감지 전극(TE)과 일대응 대응되어 전기적으로 연결된 감지 신호 배선(TL)은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
도 9를 참조하면, 활성 영역(AAR)의 표시 영역은 복수의 화소를 포함한다. 각 화소는 발광 영역(EMA)을 포함한다. 발광 영역(EMA)은 뱅크층(PDL)의 개구부와 중첩하며, 그에 의해 정의될 수 있다. 각 화소의 발광 영역(EMA) 사이에는 비발광 영역(NEM)이 배치된다. 비발광 영역(NEM)은 뱅크층(PDL)과 중첩하며, 그에 의해 정의될 수 있다. 비발광 영역(NEM)은 발광 영역(EMA)을 둘러쌀 수 있다. 비발광 영역(NEM)은 평면도상 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 대각선 방향을 따라 배치된 격자 형상 또는 메쉬 형상을 갖는다. 메쉬형 패턴(MSP)은 비발광 영역(NEM)에 배치된다.
화소는 제1 색 화소(예컨대, 적색 화소), 제2 색 화소(예컨대, 청색 화소) 및 제3 색 화소(예컨대, 녹색 화소)를 포함할 수 있다. 상기 제1 색은 통상적으로 적색으로 시인되는 약 640nm 내지 약 750nm 범위의 파장 범위를 갖고, 상기 제2 색은 통상적으로 녹색으로 시인되는 약 492nm 내지 약 600nm 범위의 파장 범위를 갖고, 상기 제3 색은 통상적으로 청색으로 시인되는 약 450nm 내지 약 480nm 범위의 파장 범위를 가질 수 있다.
각 색 화소의 발광 영역(EMA)의 형상은 대체로 팔각형 또는 모서리가 둥근 사각형이나 마름모 형상일 수 있다. 그러나, 이에 제한되는 것은 아니고, 각 발광 영역(EMA)의 형상은 원형, 마름모나 기타 다른 다각형, 모서리가 둥근 다각형 등일 수 있다.
일 실시예에서, 제1 색 화소의 발광 영역(EMA_R)의 형상과 제2 색 화소의 발광 영역(EMA_B)의 형상은 각각 모서리가 둥근 마름모 형상으로 서로 유사한 형상을 가질 수 있다. 제2 색 화소의 발광 영역(EMA_B)은 제1 색 화소의 발광 영역(EMA_R)보다 클 수 있다.
제3 색 화소의 발광 영역(EMA_G)은 제1 색 화소의 발광 영역(EMA_R)의 크기보다 작을 수 있다. 제3 색 화소의 발광 영역(EMA_G)은 대각선 방향으로 기울어지고, 기울어진 방향으로 최대 폭을 갖는 팔각형 형상을 가질 수 있다. 제3 색 화소는 발광 영역(EMA_G1)이 제1 대각선 방향으로 기울어진 제3 색 화소와 발광 영역(EMA_G2)이 제2 대각선 방향으로 기울어진 제3 색 화소를 포함할 수 있다.
각 색 화소는 다양한 방식으로 배열될 수 있다. 일 실시예에서, 제2 방향(DR2)을 따라 제1 행을 이루며 제1 색 화소(예컨대, 적색 화소)와 제2 색 화소(예컨대, 청색 화소)가 교대 배열되고, 그에 인접하는 제2 행은 제2 방향(DR2)을 따라 제3 색 화소(예컨대, 녹색 화소)가 배열될 수 있다. 제2 행에 속하는 화소(제3 색 화소)는 제1 행에 속하는 화소에 대해 제2 방향(DR2)으로 엇갈려 배치될 수 있다. 제2 행에서, 제1 대각선 방향으로 기울어진 제3 색 화소와 제2 대각선 방향으로 기울어진 제3 색 화소(EMA_G1 참조)는 제2 방향(DR2)을 따라 교대 배열될 수 있다. 제2 행에 속하는 제3 색 화소의 개수는 제1 행에 속하는 제1 색 화소 또는 제2 색 화소의 개수의 2배일 수 있다.
제3 행은 제1 행과 동일한 색 화소들의 배열을 갖지만, 배열 순서는 반대일 수 있다. 즉, 제1 행의 제1 색 화소와 동일 열에 속하는 제3 행에는 제2 색 화소가 배치되고, 제1 행의 제2 색 화소와 동일 열에 속하는 제3 행에는 제1 색 화소가 배치될 수 있다. 제4 행은 제2 행과 동일하게 제3 색 화소의 배열을 갖지만, 대각선 방향에 기울어진 형상을 기준으로 보면 그 배열 순서가 반대일 수 있다. 즉, 제2 행의 제1 대각선 방향으로 기울어진 제3 색 화소와 동일 열에 속하는 제4 행에는 제2 대각선 방향으로 기울어진 제3 색 화소가 배치되고, 제2 행의 제2 대각선 방향으로 기울어진 제3 색 화소와 동일 열에 속하는 제4 행에는 제1 대각선 방향으로 기울어진 제3 색 화소가 배치될 수 있다.
상기 제1 행 내지 제4 행의 배열은 제1 방향(DR1)을 따라 반복될 수 있다. 그러나, 화소의 배열이 상기 예시한 바에 제한되지 않음은 물론이다.
메쉬형 패턴(MSP)은 비발광 영역(NEM)에서 화소의 경계를 따라 배치될 수 있다. 메쉬형 패턴(MSP)은 발광 영역(EMA)과는 비중첩할 수 있다. 메쉬형 패턴(MSP)의 폭은 비발광 영역(NEM)의 폭보다 작을 있다. 일 실시예에서, 메쉬형 패턴(MSP)이 노출하는 메쉬홀(MHL)은 실질적인 마름모 형상일 수 있다. 각 메쉬홀(MHL)의 크기는 동일할 수도 있지만, 해당 메쉬홀(MHL)이 노출하는 발광 영역(EMA)의 크기에 따라 상이할 수도 있고, 그와 무관하게 상이할 수도 있다. 도면에서는 하나의 메쉬홀(MHL)이 하나의 발광 영역(EMA)에 대응된 경우가 예시되어 있지만, 이에 제한되는 것은 아니며, 하나의 메쉬홀(MHL)이 2 이상의 발광 영역(EMA)에 대응될 수도 있다.
도 10의 단면도에서는 애노드 전극(161) 하부의 층들은 대부분 생략하고 유기 발광 소자 상부의 구조를 중심으로 도시하였다.
도 10을 참조하면, 표시 장치(1)의 기판(101)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
기판(101) 상에는 애노드 전극(161)이 배치된다. 도면에서는 설명의 편의상 기판(101)의 바로 위에 애노드 전극(161)이 배치된 경우를 도시하였지만, 당업계에 널리 알려진 바와 같이 기판(101)과 애노드 전극(161) 사이에는 복수의 박막 트랜지스터와 신호 배선이 배치될 수 있다.
애노드 전극(161)은 화소마다 배치된 화소 전극일 수 있다. 애노드 전극(161)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(175)에 가깝게 배치될 수 있다. 애노드 전극(161)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
기판(101) 상에는 뱅크층(PDL)이 배치될 수 있다. 뱅크층(PDL)은 애노드 전극(161) 상에 배치되며, 애노드 전극(161)을 노출하는 개구부를 포함할 수 있다. 뱅크층(PDL) 및 그 개구부에 의해 발광 영역(EMA)과 비발광 영역(NEM)이 구분될 수 있다. 뱅크층(PDL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 뱅크층(PDL)은 무기 물질을 포함할 수도 있다.
뱅크층(PDL)이 노출하는 애노드 전극(161) 상에는 발광층이 배치된다. 발광층은 유기층(OL)을 포함할 수 있다. 유기층(OL)은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.
각 발광층이 발광하는 빛의 파장은 색 화소별로 발광 파장이 상이할 수도 있다. 예컨대, 발광층은 제1 색 화소의 발광 영역(EMA_R)에 배치된 제1 색 발광층, 제2 색 화소의 발광 영역(EMA_B)에 배치된 제2 색 발광층, 및 제3 색 화소의 발광 영역(EMA_G)에 배치된 제3 색 발광층을 포함할 수 있다. 상기 제1 색 발광층은 적색 파장 범위의 광을 발광하고, 상기 제2 색 발광층은 청색 파장 범위의 광을 발광하고, 상기 제3 색 발광층은 녹색 파장 범위의 광을 발광할 수 있다.
상기 발광층 상에는 캐소드 전극(170)이 배치될 수 있다. 캐소드 전극(170)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(161), 상기 발광층 및 캐소드 전극(170)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(170)은 상기 발광층과 접할 뿐만 아니라, 뱅크층(PDL)의 상면에도 접할 수 있다. 캐소드 전극(170)은 하부 구조물의 단차를 반영하도록 하부 구조물에 대해 컨포말하게 형성될 수 있다.
캐소드 전극(170)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(170)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
캐소드 전극(170) 상부에는 제1 무기막(181), 유기막(182) 및 제2 무기막(183)을 포함하는 박막 봉지층(180)이 배치된다. 제1 무기막(181) 및 제2 무기막(183)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 유기막(182)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
박막 봉지층(180) 상부에는 감지 전극(TE)이 배치될 수 있으며, 이에 대한 중복 설명은 생략한다. 도 10은 센서부를 절단한 단면도이므로, 해당 단면도에서 감지 신호 배선(TL)은 도시되어 있지 않다.
감지 전극(TE)은 뱅크층(PDL)과 중첩 배치되고, 비발광 영역(NEM) 내에 배치될 수 있다. 감지 전극(TE)을 이루는 메쉬형 패턴(MSP)들은 발광 영역(EMA)과 중첩하지 않기 때문에 발광을 방해하지 않고, 사용자에게 시인되지 않을 수 있다.
도 11을 참조하면, 기판(101)은 활성 영역(AAR), 및 비활성 영역(NAR)에 걸쳐 배치될 수 있다. 기판(101)은 복수의 적층된 막을 포함할 수 있다. 기판(101)은 제1 적층막(102), 제1 적층막(102) 상에 배치된 제2 적층막(103), 및 제1 적층막(102)과 제2 적층막(103)의 사이에 배치된 기판 결합층(104)을 포함할 수 있다. 적층막(102, 103)은 각각 가요성 유기 절연 물질을 포함하여 이루어질 수 있다. 기판 결합층(104)은 점착층을 포함할 수 있다.
다만, 기판(101)의 구조가 이에 제한되는 것은 아니고, 제1 적층막(102)을 제외한 제2 적층막(103), 및 기판 결합층(104)이 생략되고, 제1 적층막(102) 상에 후술할 배리어층(111)이 배치될 수도 있다.
기판(101) 상에는 배리어층(111)이 배치될 수 있다. 배리어층(111)은 무기 물질을 포함할 수 있다. 배리어층(111)은 도 11에 도시된 바와 달리, 복수의 적층된 막을 포함하여 이루어질 수 있다. 도시하지 않았지만, 배리어층(111)과 기판(101) 사이 또는 배리어층(111)과 후술할 반도체층(ACT1, ACT2, ACT3) 사이에는 버퍼층이 더 배치될 수도 있다.
배리어층(111) 상에는 반도체층(ACT1, ACT2, ACT3)이 배치될 수 있다. 제1 반도체층(ACT1)은 활성 영역(AAR)에 배치되고, 제2 반도체층(ACT2)은 디멀티플렉서부(MUXP)에 배치되고, 제3 반도체층(ACT3)은 외부 구동 회로부(OCP)에 배치될 수 있다.
반도체층(ACT1, ACT2, ACT3) 상에는 게이트 절연층(112)이 배치될 수 있다. 게이트 절연층(112)은 반도체층(ACT1, ACT2, ACT3)과 후술할 게이트 전극(GE1, GE2, GE3) 간 절연 기능을 수행할 수 있다. 제1 게이트 절연층(112)은 무기 물질을 포함할 수 있다.
게이트 절연층(112) 상에는 제1 도전층(110)이 배치될 수 있다. 제1 도전층(110)은 활성 영역(AAR)에 배치된 제1 게이트 전극(GE1), 외부 구동 회로부(OCP)에 배치된 제3 게이트 전극(GE3), 및 디멀티플렉서부(MUXP), 및 디멀티플렉서부(MUXP)와 외부 구동 회로부(OCP)의 사이에 배치된 횡 전계 차폐 패턴(FPP)을 포함할 수 있다. 제1 게이트 전극(GE1)은 활성 영역(AAR)에 배치된 박막 트랜지스터의 게이트 전극일 수 있고, 제3 게이트 전극(GE3)은 외부 구동 회로부(OCP)에 배치된 박막 트랜지스터의 게이트 전극일 수 있다.
제1 도전층(110)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(110)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제1 도전층(110)은 적층막일 수 있다.
제1 도전층(110) 상에는 제2 게이트 절연층(113)이 배치될 수 있다. 제2 게이트 절연층(113)은 제1 도전층(110)과 후술할 제2 도전층(120)을 절연하는 역할을 할 수 있다. 제2 게이트 절연층(113)은 무기 물질을 포함할 수 있다.
제2 게이트 절연층(113) 상에는 제2 도전층(120)이 배치될 수 있다. 제2 도전층(120)은 디멀티플렉서부(MUXP)에 배치된 제2 게이트 전극(GE2)을 포함할 수 있다. 제2 게이트 전극(GE2)은 디멀티플렉서부(MUXP)에 배치된 디멀티 플렉서(DEMUX)의 박막 트래지스터의 게이트 전극일 수 있다. 제2 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 도전층(120)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제2 도전층(120)은 적층막일 수 있다.
제2 도전층(120) 상에는 제1 층간 절연층(114)이 배치될 수 있다. 제1 층간 절연층(114)은 제2 도전층(120)과 후술할 제3 도전층(130)의 절연 기능을 수행할 수 있다. 제1 층간 절연층(114)은 무기 물질을 포함할 수 있다.
제1 층간 절연층(114) 상에는 제3 도전층(130)이 배치될 수 있다. 제3 도전층(130)은 콘택부(CP), 디멀티플렉서부(MUXP), 및 콘택부(CP)와 디멀티플렉서부(MUXP)의 사이의 영역에 걸쳐 배치된 제1 연결 전극(CE1) 또는 게이트 연결 전극을 포함할 수 있다. 제1 연결 전극(CE1)은 제2 연결 전극(CE2), 및 디멀티플렉서부(MUXP)에 배치된 디멀티플렉서(DEMUX)의 박막 트랜지스터의 드레인 전극(143)과 각각 전기적으로 연결될 수 있다. 제3 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층(130)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제3 도전층(130)은 적층막일 수 있다.
제3 도전층(130) 상에는 제2 층간 절연층(115)이 배치될 수 있다. 제2 층간 절연층(115)은 무기 물질 또는 유기 물질을 포함하여 이루어질 수 있다. 제2 층간 절연층(115)은 제3 도전층(130)과 후술할 제4 도전층(140)의 절연 기능을 수행할 수 있다.
제2 층간 절연층(115) 상에는 제4 도전층(140)이 배치될 수 있다. 제4 도전층(140)은 활성 영역(AAR)에 배치된 화소의 박막 트랜지스터의 드레인 전극(141)과 소스 전극(142), 디멀티플렉서부(MUXP)에 배치된 디멀티플렉서(DEMUX)의 박막 트랜지스터의 드레인 전극(143)과 소스 전극(144), 디멀티플렉서(DEMUX)의 박막 트랜지스터의 제2 게이트 전극(GE2)과 전기적으로 연결되는 선택 신호 배선(145), 외부 구동 회로부(OCP)의 박막 트랜지스터의 드레인 전극(146)과 소스 전극(147), 콘택부(CP)에 배치된 제2 연결 전극(CE2) 또는 소스 연결 전극, 콘택부(CP)와 디멀티플렉서부(MUXP)의 사이 영역에 배치된 저전압 공급 배선(ELVSS)을 포함할 수 있다.
화소의 박막 트랜지스터의 드레인 전극(141)과 소스 전극(142)은 각각 콘택홀(CNT1, CNT2)을 통해 제1 반도체층(ACT1)과 전기적 연결되고, 디멀티플렉서(DEMUX)의 박막 트랜지스터의 드레인 전극(143)과 소스 전극(144)은 각각 콘택홀(CNT5, CNT6)을 통해 제2 반도체층(ACT2)과 전기적 연결되고, 외부 구동 회로부(OCP)의 박막 트랜지스터의 드레인 전극(146)과 소스 전극(147)은 각각 콘택홀(CNT8, CNT9)을 통해 제3 반도체층(ACT3)과 전기적을 연결될 수 있다. 또한, 제2 연결 전극(CE2)은 제3 콘택홀(CNT3)을 통해 제1 연결 전극(CE1)과 전기적으로 연결될 수 있고, 디멀티플렉서(DEMUX)의 박막 트랜지스터의 드레인 전극(143)은 제4 콘택홀(CNT4)을 통해 제1 연결 전극(CE1)과 전기적 연결될 수 있고, 선택 신호 배선(145)은 제7 콘택홀(CNT7)을 통해 제2 게이트 전극(GE2)과 전기적으로 연결될 수 있다. 한편 제4 도전층(140)은 외부 구동 회로부(OCP)의 박막 트랜지스터의 제3 게이트 전극(GE3)과 제10 콘택홀(CNT10)을 통해 전기적으로 연결되는 외부 구동 회로 제어 신호 배선(148)을 더 포함할 수 있다.
또한, 제4 도전층(140)은 디멀티플렉서부(MUXP)와 외부 구동 회로부(OCP)의 사이 영역에 배치된 접지 배선(GL)을 더 포함할 수 있다.
또한, 제4 도전층(140)은 디멀티플렉서부(MUXP)에 배치된 패드 멀티플렉서 연결 배선(PML)을 더 포함할 수 있다.
제4 도전층(140) 상에는 제1 절연층(150)이 배치될 수 있다. 제1 절연층(150)은 활성 영역(AAR)에 배치된 화소의 박막 트랜지스터의 드레인 전극(141)과 소스 전극(142), 및 외부 구동 회로부(OCP)의 박막 트랜지스터의 드레인 전극(146)과 소스 전극(147) 상에 배치되어 덮는 제1 절연 패턴(151), 디멀티플렉서부(MUXP)에 배치된 디멀티플렉서(DEMUX)의 박막 트랜지스터의 드레인 전극(143), 소스 전극(144)과 패드 멀티플렉서 연결 배선(PML) 상에 배치되어 덮는 제2 절연 패턴(152), 제2 연결 전극(CE2) 상에 배치되고 제2 연결 전극(CE2)의 상면을 부분적으로 노출하는 제3 절연 패턴(153), 및 접지 배선(GL) 상에 배치되어 덮는 제4 절연 패턴(154)을 포함할 수 있다. 제1 절연층(150)은 유기 절연 물질을 포함할 수 있다.
절연 패턴(151~154)들은 상호 이격되어 배치될 수 있다.
제1 절연층(150) 상에는 제5 도전층(160)이 배치될 수 있다. 제5 도전층(160)의 물질은 도 10에서 상술한 애노드 전극(161)의 물질과 동일한 바 중복 설명은 생략한다.
제5 도전층(160)은 활성 영역(AAR), 외부 구동 회로부(OCP), 및 외부 구동 회로부(OCP)와 디멀티플렉서부(MUXP)의 사이 영역에 배치된 애노드 전극(161), 및 애노드 전극(161)과 물리적으로 이격되며 디멀티플렉서부(MUXP), 및 디멀티플렉서부(MUXP)와 콘택부(CP)의 사이 영역에 걸쳐 배치된 제3 연결 전극(162)을 포함할 수 있다. 애노드 전극(161) 및 제3 연결 전극(162)은 각각 패드 디멀티플렉서 연결 배선(PML)과 중첩 배치되지 않을 수 있다. 즉, 애노드 전극(161)과 제3 연결 전극(162)의 이격된 공간은 패드 디멀티플렉서 연결 배선(PML)과 두께 방향으로 중첩 배치될 수 있다. 이로 인해, 후술할 저전압 공급 배선(ELVSS)과 전기적으로 연결된 제5 도전층(160)과 패드 디멀티플렉서 연결 배선(PML) 간의 기생 캡이 생기는 것을 미연에 방지할 수 있다.
제1 절연층(150)의 제2 절연 패턴(152)은 저전압 공급 배선(ELVSS)의 상면을 노출하는데, 제3 연결 전극(162)은 상면이 노출된 저전압 공급 배선(ELVSS)과 직접 접할 수 있다.
제5 도전층(160) 상에는 콘택부(CP)와 디멀티플렉서부(MUXP)의 사이 영역에 배치된 제5 절연 패턴(191), 및 제6 절연 패턴(192)이 배치될 수 있다. 제5 절연 패턴(191), 및 제6 절연 패턴(192)은 각각 유기 절연 물질을 포함할 수 있다. 제5 절연 패턴(191)은 제6 절연 패턴(192)보다 디멀티플렉서부(MUXP)에 더 가깝게 위치하며, 제3 연결 전극(162) 상에 직접 배치될 수 있다. 제6 절연 패턴(192)은 제2 절연 패턴(152), 및 제3 연결 전극(162) 상에 배치되고 제2 절연 패턴(152)의 제3 연결 전극(162)에 의해 노출된 상면, 및 제3 연결 전극(162)과 직접 접할 수 있다. 제6 절연 패턴(192), 및 제6 절연 패턴(192)과 두께 방향으로 중첩 배치된 제2 절연 패턴(152), 및 제5 절연 패턴(191)은 각각 댐 역할을 수행할 수 있다. 즉, 제6 절연 패턴(192), 및 제6 절연 패턴(192)과 두께 방향으로 중첩 배치된 제2 절연 패턴(152)은 제2 댐일 수 있고, 제5 절연 패턴(191)은 제1 댐일 수 있다.
제5 절연 패턴(191), 및 제6 절연 패턴(192) 상에는 캐소드 전극(170)이 배치될 수 있다. 캐소드 전극(170)은 활성 영역(AAR), 외부 구동 회로부(OCP), 및 디멀티플렉서부(MUXP)에 걸쳐 배치되고, 활성 영역(AAR), 및 외부 구동 회로부(OCP)에서 애노드 전극(161)과 직접 접하여 전기적으로 연결되고, 디멀티플렉서부(MUXP)에서 하부의 제3 연결 전극(162)과 직접 접하여 전기적으로 연결될 수 있다. 캐소드 전극(170)은 디멀티플렉서부(MUXP)에서 하부의 제3 연결 전극(162)과 직접 접하여 전기적으로 연결됨으로써 저전압 공급 배선(ELVSS)과 전기적으로 연결될 수 있다.
캐소드 전극(170) 상에는 박막 봉지층(180)이 배치될 수 있다. 제1 무기막(181), 및 제2 무기막(183)은 각각 활성 영역(AAR)으로부터 상기 제1 댐, 및 상기 제2 댐에까지 연장되어 배치될 수 있다. 제1 무기막(181)은 상기 제1 댐, 및 상기 제2 댐과 직접 접할 수 있다. 유기막(182)은 활성 영역(AAR)으로부터 디멀티플렉서부(MUXP)에까지 연장되어 배치되되, 무기막(181, 182)보다 연장 길이가 작을 수 있다.
박막 봉지층(180) 상에는 상술한 터치 전극(TE)들이 배치될 수 있다. 터치 전극(TE)들은 박막 봉지층(180) 상에 직접 배치될 수 있다.
도 12를 참조하면, 횡 전계 차폐 패턴 배선(FPPL)은 제11 콘택홀(CNT11)을 통해 횡 전계 차폐 패턴(FPP)과 젼기적으로 연결될 수 있다. 횡 전계 차폐 패턴 배선(FPPL)은 패드 영역(PA)에 배치된 횡 전계 차폐 패턴 패드(FPPAD)와 물리적으로 연결될 수 있다.
도 13은 패드 멀티플렉서 연결 배선과 외부 구동 회로의 입력 신호 배선과의 배치 관계를 보여주는 평면 배치도이고, 도 14는 도 13의 개략적인 단면도이다.
도 13 및 도 14를 참조하면, 외장 구동 회로부(OCP)의 박막 트랜지스터와 연결된 입력 신호 배선(148)은 패드 디멀티플렉서 연결 배선(PML)과 나란하게 연장될 수 있다. 즉, 외장 구동 회로부(OCP)의 박막 트랜지스터와 연결된 입력 신호 배선(148)은 제1 방향(DR1)을 따라 연장될 수 있다. 입력 신호 배선(148), 및 패드 디멀티플렉서 연결 배선(PML) 상에는 각각 캐소드 전극(170)과 횡 전계 차폐 패턴(FPP)이 배치될 수 있다. 캐소드 전극(170)은 입력 신호 배선(148), 및 패드 디멀티플렉서 연결 배선(PML)의 상부에 배치되며, 횡 전계 차폐 패턴(FPP)은 입력 신호 배선(148), 및 패드 디멀티플렉서 연결 배선(PML)의 하부 상에 배치될 수 있다. 캐소드 전극(170)은 평면상 입력 신호 배선(148), 및 패드 디멀티플렉서 연결 배선(PML)을 완전히 덮을 수 있고, 횡 전계 차폐 패턴(FPP)은 평면상 패드 디멀티플렉서 연결 배선(PML), 및 인접한 접지 배선(GL)을 덮을 수 있다. 횡 전계 차폐 패턴(FPP)은 입력 신호 배선(148)과는 중첩 배치되지 않을 수 있다.
도 14에 도시된 바와 같이 입력 신호 배선(148)과 패드 디멀티플렉서 연결 배선(PML)은 상호 횡 전계가 발생될 수 있다. 도 13 및 도 14에 도시된 바와 같이 복수의 패드 디멀티플렉서 연결 배선(PML), 및 복수의 입력 신호 배선(148)이 배치된 경우, 접지 배선(GL)을 기준으로의 거리가 동일 또는 유사한 패드 디멀티플렉서 연결 배선(PML), 및 입력 신호 배선(148) 간에 횡 전계가 발생될 수 있다. 상기 횡 전계는 캐소드 전극(170)을 향하도록 볼록한 형상의 포물선을 그리는 제1 횡 전계와 횡 전계 차폐 패턴(FPP)을 향하도록 볼록한 형상의 포물선을 그리는 제2 횡 전계를 포함할 수 있다. 패드 디멀티플렉서 연결 배선(PML), 및 입력 신호 배선(148) 간에 발생된 횡 전계는 패드 디멀티플렉서 연결 배선(PML)의 신호 노이징을 발생시킬 수 있다.
상기 제1 횡 전계는 입력 신호 배선(148), 및 패드 디멀티플렉서 연결 배선(PML)의 상부에 배치된 캐소드 전극(170)에 의해 차폐될 수 있다. 나아가 상기 제2 횡 전계는 패드 디멀티플렉서 연결 배선(PML)과 두께 방향으로 중첩 배치되어 패드 디멀티플렉서 연결 배선(PML)을 덮는 횡 전계 차폐 패턴(FPP)에 의해 차폐될 수 있다. 이로 인해, 패드 디멀티플렉서 연결 배선(PML)과 외부 구동 회로부(OCP) 간에 인접하여 발생할 수 있는 횡 전계에 의해 발생할 수 있는 패드 디멀티플렉서 연결 배선(PML)의 신호 노이징을 줄이거나 원천 차단할 수 있게 된다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 15는 다른 실시예에 따른 표시 패널의 단면도이다.
도 15를 참조하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_1)은 제2 도전층(120_1)에 배치된다는 점에서 일 실시예에 따른 횡 전계 차폐 패턴(FPP)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_1)은 제2 도전층(120_1)에 배치될 수 있다. 다시 말하면, 제2 도전층(120_1)은 횡 전계 차폐 패턴(FPP_1)을 더 포함할 수 있다. 제1 도전층(110_1)은 제1 게이트 전극(GE1), 및 제3 게이트 전극(GE3)을 포함할 수 있다.
도 16은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_2)은 제3 도전층(130_1)에 배치된다는 점에서 일 실시예에 따른 횡 전계 차폐 패턴(FPP)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_2)은 제3 도전층(130_1)에 배치될 수 있다. 다시 말하면, 제3 도전층(130_1)은 횡 전계 차폐 패턴(FPP_1)을 더 포함할 수 있다. 제1 도전층(110_1)은 제1 게이트 전극(GE1), 및 제3 게이트 전극(GE3)을 포함할 수 있다.
도 17은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 17을 참조하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_3)은 상부의 접지 배선(GL)과 두께 방향에서 중첩 배치되지 않는다는 점에서 일 실시예에 따른 횡 전계 차폐 패턴(FPP_3)과 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_3)은 상부의 접지 배선(GL)과 두께 방향에서 중첩 배치되지 않을 수 있다.
도 18은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 18을 참조하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_4)은 상부의 접지 배선(GL)과 전기적으로 연결된다는 점에서 도 11의 실시예와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_4)은 상부의 접지 배선(GL)과 전기적으로 연결될 수 있다. 횡 전계 차폐 패턴(FPP_4)은 접지 배선(GL)과 제2 층간 절연층(115), 제1 층간 절연층(114), 및 제2 게이트 절연층(113)을 관통하는 콘택홀을 통해 접지 배선(GL)과 전기적으로 연결될 수 있다.
횡 전계 차폐 패턴(FPP_4)은 접지 배선(GL)과 전기적으로 연결되므로 접지 배선 패드(GPAD)에서 인가되는 접지 전압이 횡 전계 차폐 패턴(FPP_4)에도 동일하게 인가될 수 있다. 즉, 횡 전계 차폐 패턴(FPP_4)에는 접지 전압이 인가될 수 있다. 이에 제한되는 것은 아니지만, 상기 접지 전압은 약 실질적으로 0V일 수 있다. 이로 인해, 횡 전계 차폐 패턴(FPP)과 연결되는 횡 전계 차폐 패턴 배선(FPPL), 및 횡 전계 차폐 패턴 패드(FPPAD)가 생략될 수 있다.
이에 따라 제1 도전층(110_3)은 제1 게이트 전극(GE1), 제3 게이트 전극(GE3), 및 상술한 횡 전계 차페 패턴(FPP_4)을 포함할 수 있다.
도 19는 다른 실시예에 따른 터치 부재의 개략적인 평면 배치도이다.
도 19를 참조하면, 본 실시예에 따른 표시 패널은 횡 전계 차폐 패턴(FPP)이 플로팅 전극으로 형성된다는 점에서 도 5에 따른 실시예와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 표시 패널은 횡 전계 차폐 패턴(FPP)이 플로팅 전극으로 형성될 수 있다. 즉, 횡 전계 차폐 패턴(FPP)과 연결되는 횡 전계 차폐 패턴 배선(FPPL), 및 횡 전계 차폐 패턴 패드(FPPAD)가 생략된다는 점에서 도 5에 따른 실시예와 상이하다.
도 20은 다른 실시예에 따른 패드 멀티플렉서 연결 배선과 외부 구동 회로의 입력 신호 배선과의 배치 관계를 보여주는 평면 배치도이고, 도 21은 도 21의 Ⅲ-Ⅲ' 선을 따라 자른 단면도이다.
도 20 및 도 21을 참조하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_6)은 상부의 캐소드 전극(170)과 제2 절연 패턴(152), 제2 층간 절연층(115), 제1 층간 절연층(114), 및 제2 게이트 절연층(113)을 관통하는 제12 콘택홀(CNT12)을 통해 전기적으로 연결된다는 점에서 도 13에 따른 실시예와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 횡 전계 차폐 패턴(FPP_6)은 상부의 캐소드 전극(170)과 제2 절연 패턴(152), 제2 층간 절연층(115), 제1 층간 절연층(114), 및 제2 게이트 절연층(113)을 관통하는 제12 콘택홀(CNT12)을 통해 전기적으로 연결될 수 있다. 본 실시예에 따르면 횡 전계 차폐 패턴(FPP_6)은 캐소드 전극(170)과 전기적으로 연결되며, 캐소드 전극(170)이 저전압 공급 배선(ELVSS)과 전기적으로 연결되므로, 횡 전계 차폐 패턴(FPP_6)에는 저전압 공급 배선(ELVSS)으로부터 제공된 전압이 인가될 수 있다. 이로 인해, 도 19에서와 같이 횡 전계 차폐 패턴(FPP)과 연결되는 횡 전계 차폐 패턴 배선(FPPL), 및 횡 전계 차폐 패턴 패드(FPPAD)가 생략될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
20: 구동칩
30: 구동 기판
35: 기판 구동칩

Claims (20)

  1. 활성 영역, 및 상기 활성 영역의 주변에 위치하고 복수의 터치 패드들이 배치된 패드 영역을 포함하는 비활성 영역이 정의된 기판;
    상기 기판의 상기 활성 영역 상에 배치된 복수의 감지 전극;
    상기 각 감지 전극과 연결되는 복수의 감지 신호 배선;
    상기 복수의 감지 신호 배선과 연결된 멀티플렉서;
    상기 멀티플렉서와 상기 터치 패드를 연결하는 패드 멀티플렉서 연결 배선; 및
    상기 패드 멀티플렉서 연결 배선과 상기 기판 사이에 배치된 횡 전계 차폐 패턴을 포함하되,
    상기 횡 전계 차폐 패턴은 상기 패드 멀티플렉서 연결 배선을 커버하는 표시 장치.
  2. 제1 항에 있어서,
    상기 각 감지 신호 배선은 상기 각 감지 전극과 일대일로 연결되는 표시 장치.
  3. 제2 항에 있어서,
    상기 패드 멀티플렉서 연결 배선과 인접한 구동 회로를 더 포함하고,
    상기 횡 전계 차폐 패턴은 상기 구동 회로와 상기 패드 멀티플렉서 연결 배선과의 횡 전계를 차단하도록 구성된 표시 장치.
  4. 제3 항에 있어서,
    상기 패드 멀티플렉서 연결 배선과 상기 감지 전극의 사이에 배치된 캐소드 전극을 더 포함하고,
    상기 캐소드 전극은 상기 패드 멀티플렉서 연결 배선, 및 상기 구동 회로를 커버하는 표시 장치.
  5. 제4 항에 있어서,
    상기 구동 회로는 발광 제어 구동 회로, 또는 스캔 구동 회로를 포함하는 표시 장치.
  6. 제4 항에 있어서,
    상기 구동 회로는 박막 트랜지스터를 포함하고,
    상기 패드 멀티플렉서 연결 배선은 상기 구동 회로의 박막 트랜지스터의 게이트 전극과 연결되는 입력 신호 배선들과 나란한 방향으로 연장되는 표시 장치.
  7. 제6 항에 있어서,
    상기 패드 멀티플렉서 연결 배선과 상기 입력 신호 배선의 사이에 배치된 접지 배선을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 횡 전계 차폐 패턴은 상기 접지 배선과 전기적으로 연결된 표시 장치.
  9. 제4 항에 있어서,
    상기 멀티플렉서는 박막 트랜지스터를 포함하고,
    상기 멀티플렉서의 박막 트랜지스터는 상기 감지 신호 배선과 연결되는 드레인 전극, 상기 패드 멀티플렉서 연결 배선과 연결되는 소스 전극, 및 상기 드레인 전극과 상기 소스 전극의 하부 상에 배치된 게이트 전극을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 감지 신호 배선은 상기 감지 신호 배선의 하부 상에 배치된 소스 연결 전극과 전기적으로 연결되고,
    상기 소스 연결 전극은 상기 드레인 전극과 전기적으로 연결된 표시 장치.
  11. 제10 항에 있어서,
    상기 소스 연결 전극은 상기 소스 연결 전극의 하부 상에 배치된 게이트 연결 전극과 전기적으로 연결되고,
    상기 게이트 연결 전극은 상기 드레인 전극과 전기적으로 연결된 표시 장치.
  12. 제9 항에 있어서,
    상기 게이트 전극은 상기 멀티플렉서의 선택 신호 배선과 전기적으로 연결된 표시 장치.
  13. 제9 항에 있어서,
    상기 패드 영역 상에 부착된 구동 기판을 더 포함하고,
    상기 구동 기판은 상기 감지 전극에 입력 신호를 인가하고, 상기 감지 전극으로부터 출력된 출력 신호가 인가되도록 구성된 표시 장치.
  14. 제13 항에 있어서,
    상기 패드 영역에는 상기 횡 전계 차폐 패턴과 전기적으로 연결된 횡 전계 차폐 패턴 패드를 더 포함하고,
    상기 횡 전계 차폐 패턴 패드를 통해 상기 횡 전계 차폐 패턴에 전압이 인가되도록 구성된 표시 장치.
  15. 제14 항에 있어서,
    상기 횡 전계 차폐 패턴에 인가된 상기 전압은 상기 입력 신호의 전압 및/또는 상기 출력 신호의 전압과 동일하도록 구성된 표시 장치.
  16. 제4 항에 있어서,
    상기 캐소드 전극은 상기 횡 전계 차폐 패턴과 중첩 배치되고 전기적으로 연결된 표시 장치.
  17. 활성 영역, 및 상기 활성 영역의 주변에 위치하고 복수의 터치 패드들이 배치된 패드 영역을 포함하는 비활성 영역이 정의된 기판;
    상기 기판의 상기 활성 영역 상에 배치된 복수의 발광 소자; 상기 발광 소자 상에 배치되고 상기 활성 영역과 상기 비활성 영역에 걸쳐 배치된 봉지층; 및
    상기 봉지층 상에 배치된 터치 센서를 포함하고,
    상기 터치 센서는 상기 봉지층의 상기 활성 영역 상에 배치된 복수의 감지 전극, 및
    상기 각 감지 전극과 연결되는 복수의 감지 신호 배선을 포함하고,
    상기 복수의 감지 신호 배선과 연결된 멀티플렉서,
    상기 멀티플렉서와 상기 터치 패드를 연결하는 패드 멀티플렉서 연결 배선, 및
    상기 패드 멀티플렉서 연결 배선과 상기 기판 사이에 배치된 횡 전계 차폐 패턴을 더 포함하되,
    상기 횡 전계 차폐 패턴은 상기 패드 멀티플렉서 연결 배선을 커버하는 표시 장치.
  18. 제17 항에 있어서,
    상기 각 감지 신호 배선은 상기 각 감지 전극과 일대일로 연결되는 표시 장치.
  19. 제18 항에 있어서,
    상기 패드 멀티플렉서 연결 배선과 인접한 구동 회로를 더 포함하고,
    상기 횡 전계 차폐 패턴은 상기 구동 회로와 상기 패드 멀티플렉서 연결 배선과의 횡 전계를 차단하도록 구성된 표시 장치.
  20. 제19 항에 있어서,
    상기 패드 멀티플렉서 연결 배선과 상기 감지 전극의 사이에 배치된 캐소드 전극을 더 포함하고,
    상기 캐소드 전극은 상기 패드 멀티플렉서 연결 배선, 및 상기 구동 회로를 커버하고,
    상기 구동 회로는 발광 제어 구동 회로, 또는 스캔 구동 회로를 포함하는 표시 장치.
KR1020190171738A 2019-12-20 2019-12-20 표시 장치 KR20210080674A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190171738A KR20210080674A (ko) 2019-12-20 2019-12-20 표시 장치
US16/907,048 US11093065B2 (en) 2019-12-20 2020-06-19 Display device
CN202011505625.5A CN113010048A (zh) 2019-12-20 2020-12-18 显示设备
EP20216170.9A EP3839713A1 (en) 2019-12-20 2020-12-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190171738A KR20210080674A (ko) 2019-12-20 2019-12-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20210080674A true KR20210080674A (ko) 2021-07-01

Family

ID=73856462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190171738A KR20210080674A (ko) 2019-12-20 2019-12-20 표시 장치

Country Status (4)

Country Link
US (1) US11093065B2 (ko)
EP (1) EP3839713A1 (ko)
KR (1) KR20210080674A (ko)
CN (1) CN113010048A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022270759A1 (ko) 2021-06-22 2022-12-29 주식회사 부강테크 외부 플랜트의 냉각수를 냉각시킬 수 있는 열 교환장치 및 그를 포함하는 하수처리장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106589A (ko) 2019-03-04 2020-09-15 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
US11557635B2 (en) 2019-12-10 2023-01-17 Samsung Display Co., Ltd. Display device, mask assembly, and apparatus for manufacturing the display device
TWI766551B (zh) * 2021-01-20 2022-06-01 速博思股份有限公司 指紋觸控裝置
CN113485587B (zh) * 2021-06-25 2023-09-29 武汉华星光电半导体显示技术有限公司 触控显示面板及显示装置
KR20230103752A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 터치 디스플레이 장치
CN114442848B (zh) * 2022-01-25 2023-09-05 武汉华星光电半导体显示技术有限公司 触控显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237640B1 (ko) 2008-01-29 2013-02-27 (주)멜파스 기생 캐패시턴스 방지 구조를 구비한 터치스크린 장치
JP5337061B2 (ja) 2009-02-20 2013-11-06 セイコーインスツル株式会社 タッチパネル及びこれを備える表示装置
KR101706232B1 (ko) * 2010-06-29 2017-02-15 엘지디스플레이 주식회사 터치 패널
KR101802935B1 (ko) 2011-04-13 2017-12-29 엘지디스플레이 주식회사 횡전계 방식 액정표시장치 및 그 제조방법
JP5989757B2 (ja) 2014-12-26 2016-09-07 日本写真印刷株式会社 タッチパネル
JP5957132B1 (ja) 2015-09-30 2016-07-27 日本航空電子工業株式会社 タッチパネル
KR102552462B1 (ko) * 2016-02-04 2023-07-06 삼성전자 주식회사 터치 감지 장치, 터치 감지 방법, 터치 감지 시스템 및 이를 적용하는 디스플레이 시스템
JP6879746B2 (ja) 2017-01-13 2021-06-02 株式会社ジャパンディスプレイ 表示装置
TWI626573B (zh) 2017-03-13 2018-06-11 友達光電股份有限公司 顯示裝置
KR102341411B1 (ko) 2017-03-31 2021-12-22 삼성디스플레이 주식회사 터치 센서, 그의 구동 방법 및 표시 장치
JP6910886B2 (ja) * 2017-08-23 2021-07-28 株式会社ジャパンディスプレイ 表示装置
KR102359762B1 (ko) 2017-09-25 2022-02-08 주식회사 지2터치 셀프 커패시턴스 터치 스크린

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022270759A1 (ko) 2021-06-22 2022-12-29 주식회사 부강테크 외부 플랜트의 냉각수를 냉각시킬 수 있는 열 교환장치 및 그를 포함하는 하수처리장치

Also Published As

Publication number Publication date
CN113010048A (zh) 2021-06-22
US11093065B2 (en) 2021-08-17
US20210191549A1 (en) 2021-06-24
EP3839713A1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
US11169634B2 (en) Display device including a touch member
US20240365583A1 (en) Display device
US11093065B2 (en) Display device
KR102709634B1 (ko) 표시 장치
KR102464455B1 (ko) 표시 장치 및 이의 제조 방법
KR20210013506A (ko) 표시 장치
US11385751B2 (en) Sensing unit and display device including the same
KR20200117101A (ko) 표시 장치
KR20200098809A (ko) 표시 장치
KR20220012455A (ko) 표시 장치
KR20210032615A (ko) 표시 장치
KR20200145887A (ko) 표시 장치 및 이를 포함하는 표시 장치의 제조 방법
CN113140600A (zh) 显示装置
KR20210130896A (ko) 표시 장치
KR20210099687A (ko) 표시 장치 및 이의 제조 방법
KR20210116832A (ko) 표시 장치
KR20240049705A (ko) 표시 장치
KR20210070456A (ko) 표시 장치
KR20230020612A (ko) 터치 감지부와 그를 포함하는 표시 장치
US11822744B2 (en) Display device
KR20220020484A (ko) 표시 장치
US11995281B2 (en) Display device
US20240103671A1 (en) Electronic device
KR20240120817A (ko) 표시 장치 및 이를 포함하는 위치 입력 시스템
KR20240149477A (ko) 표시 장치 및 이를 포함하는 위치 입력 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal